JP5857702B2

JP5857702B2 - スイッチング電源装置

Info

Publication number: JP5857702B2
Application number: JP2011270930A
Authority: JP
Inventors: 建陳; 山田谷　政幸; 政幸山田谷
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2011-12-12
Filing date: 2011-12-12
Publication date: 2016-02-10
Anticipated expiration: 2031-12-12
Also published as: JP2013123322A; US20130148386A1; US8619441B2

Description

本発明は、スイッチング電源装置の消費電力低減技術に関し、特にフォトカプラーを用いた電圧検出回路の消費電力低減技術に関する。

図８に、特許文献１に記載された従来の技術を用いた電流モードの擬似共振スイッチング電源装置の回路例を示す。このスイッチング電源装置において、トランスＴ１は一次巻線ＷＰ１、二次巻線ＷＳ１及び補助巻線ＷＰ２を有する。一次巻線ＷＰ１は、一端が入力端子Ｐｉに接続され、他端が半導体スイッチとしてのスイッチング素子Ｑ１であるＭＯＳＦＥＴのドレインに接続される。また、二次巻線ＷＳ１は、一端がダイオードＤ１を介して正極出力端子Ｐｏに、他端が負極出力端子Ｎｏに、各々接続される。補助巻線ＷＰ２は、一端がスイッチング制御回路ＩＣ１におけるゼロ電流検出（Zero Current Detection）用の入力端子であるＺＣＤ端子に接続され、他端が一次側回路の接地点（ＧＮＤ）に接続される。

正極入力端子Ｐｉと負極入力端子Ｎｉとの間には平滑用キャパシタＣｉが、また、正極出力端子Ｐｏと負極出力端子Ｎｏとの間には平滑用キャパシタＣｏが、スイッチング素子Ｑ１のドレインとソース間には並列に共振用コンデンサＣｒが、各々接続される。また、正極出力端子Ｐｏと負極出力端子Ｎｏとの間には抵抗Ｒｏ１、Ｒｏ２からなる分圧回路が、スイッチング素子Ｑ１のソースと接地点との間には電流検出用の抵抗Ｒｓが、各々接続される。

スイッチング制御回路ＩＣ１は、ボトム検出回路ＢＤ、スイッチング幅ボトム制御回路ＳＷＣ、オア回路Ｇ２、ワンショット回路ＯＳ、リスタート回路ＲＳＴ、フリップフロップＦＦ、ドライブ回路ＤＲＶ、コンパレータＣＰ、バースト回路ＢＣ及びアンド回路Ｇ１が内蔵されている。なお、このスイッチング制御回路１は半導体集積回路として構成される。端子ＯＵＴにはスイッチング素子Ｑ１のゲートが、端子ＳＩにはスイッチング素子Ｑ１のソースと抵抗Ｒｓの接続点が、ＦＢ端子には出力電圧検出用フォトカプラーＰＣ１のフォトトランジスタのコレクタが、各々接続される。ここで、フォトカプラーＰＣ１の発光ダイオード側の回路構成及び動作については、特許文献１に記載されているので、省略する。

ボトム検出回路ＢＤは、ＺＣＤ端子に印加される上記補助巻線ＷＰ２の出力電圧に基づいてそのボトム（極小状態）を検出するとｂｏｔ信号を出力し、このｂｏｔ信号をスイッチング幅ボトム制御回路ＳＷＣに入力する。

スイッチング幅ボトム制御回路ＳＷＣでは、一つ目のｂｏｔ信号に基づいてｂｏｔ₋ｏｕｔ信号を出力するか、もしくはそれ以降のｂｏｔ信号に基づいてｂｏｔ₋ｏｕｔ信号を出力するかを判断し、ワンショット回路ＯＳでｓｅｔ信号を出力し、この信号でフリップフロップＦＦをセットする。即ちフリップフロップＦＦの出力ＱがＨレベルとなり、ドライブ信号ｄｒｖとしてスイッチング素子Ｑ１にオン信号が与えられる。スイッチング素子Ｑ１がオンすると電流が上昇するが、その電流を抵抗Ｒｓで電圧値として検出し、この電圧値が出力端子Ｐｏ−Ｎｏ間電圧を検出するフォトカプラーＰＣ１のフォトトランジスタのコレクタが接続された端子ＦＢの電圧に達するとコンパレータＣＰの出力がＨ信号となり、フリップフロップＦＦをリセットする。その結果、スイッチング素子Ｑ１がオフとなり、オン時トランスＴ１に蓄積された磁気エネルギーは二次巻線Ｓ１からダイオードＤ１を介して、直流出力のコンデンサＣｏに充電され、電圧が上昇する。このような動作を繰り返すことにより、直流出力電圧は所定の電圧に定電圧制御される。

バースト回路ＢＣは、無負荷時や軽負荷時のスイッチング回数を低減させ、電力消費を低減させるための回路で、出力信号ｂｕｒがＬ（低レベル）の時には、アンド回路Ｇ１でドライブ信号ｄｒｖを断続させる。

制御回路ＩＣ１内の基準電圧Ｖｒｅｇと端子ＦＢとの間に接続された抵抗Ｒ１は、フォトカプラーからのフィードバック信号を電圧に変換する役割を担う。直流出力電圧が低下しようすると端子ＦＢの電圧を上昇させるように、また直流出力電圧が上昇しようとするとＦＢ端子の電圧を下降させるようにフォトカプラーが動作してスイッチング素子Ｑ１に流れる電流を制御することにより、直流出力電圧を所定値に定電圧制御する。

特開２００７−２１５３１６号公報

上述のように、スイッチング電源装置において、トランス二次側の直流出力電圧を絶縁検出するために、帰還回路にフォトカプラーを用いると、一次側回路に接続されるフォトトランジスタに流れる電流Ｉｃｕｒは、プルアップ抵抗Ｒ１に印加される電圧Ｖｒｅｆとプルアップ抵抗Ｒ１の抵抗値Ｒａと制御電圧Ｖｆｂ（端子ＦＢの電圧）により決定され、下記の式（１）の関係となる。

Ｉｃｕｒ＝（Ｖｒｅｆ−Ｖｆｂ）／Ｒａ・・・・・式（１）
また、二次側に接続されるフォトカプラーの発光ダイオードに流れる電流Ｉｆは下記の式（２）となる。

Ｉｆ＝Ｉｃｕｒ／ＣＴＲ＝（Ｖｒｅｆ−Ｖｆｂ）／Ｒａ／ＣＴＲ・・・・・式（２）
ここで、ＣＴＲ(current transfer ratio)は、フォトカプラーの電流伝達率を示す。

式（１）と式（２）から、重負荷（負荷の消費電力が大）時は端子ＦＢの電圧Ｖｆｂが大きくなるため、電流Ｉｃｕｒと電流Ｉｆは小さくなり、軽負荷（負荷の消費電力が小）時は端子ＦＢの電圧Ｖｆｂが小さくなるため、電流Ｉｃｕｒと電流Ｉｆは大きくなることがわかる。この結果、軽負荷時や無負荷時の電流Ｉｃｕｒと電流Ｉｆによる損失は重負荷時に比べて大きくなり、特に待機時の消費電力削減が課題となる。

待機時の消費電力削減策としては、電流Ｉｃｕｒと電流Ｉｆを削減することが有効な手段である。電流Ｉｃｕｒと電流Ｉｆの削減策として、プルアップ抵抗を大きくすることが考えられるが、最大電力時の電流Ｉｃｕｒはフォトカプラーの暗電流（発光ダイオードが発光しない時にフォトトランジスタに流れる電流）Iｄａｒｋ以上となるようにプルアップ抵抗値を設定しないと直流出力電圧の検出ができなくなり、最大電力を供給できなくなるという問題が生じる。

図９に、フォトトランジスタを流れる電流Ｉｃｕｒと制御電圧Ｖｆｂの関係を示す。最大負荷時の制御電圧Ｖｆｂ＿０時の電流Ｉｃｕｒはフォトカプラーの暗電流Ｉｄａｒｋ以上に選択する必要があり、Ｒ１の値が小の時は満足するが、Ｒ１の値を大きくすると満足しなくなることがわかる。

従って、本発明の課題は、直流出力電圧の絶縁検出にフトカプラーを用いるスイッチング電源装置において、無負荷時や軽負荷時のフォトカプラー電流を削減し、消費電力を低減できるスイッチング電源装置を提供することである。

上述の課題を解決するために、第1の発明においては、直流電源と並列に変圧器の１次巻線と半導体スイッチとの直列回路を含むスイッチング回路を、前記変圧器の2次巻線に整流回路を、各々接続し、前記半導体スイッチのスイッチングにより、前記直流電源から絶縁された直流電圧を作り、これを直流出力とする絶縁形のスイッチング電源装置において、前記直流出力電圧を絶縁して検出するためのフォトカプラーを含む出力電圧検出回路の前記フォトカプラーの構成要素であるフォトトランジスタの一端を、前記半導体スイッチをスイッチング制御する制御回路の制御電源の一端に接続し、前記フォトトランジスタの他端と前記制御回路内の基準電圧点との間に複数個の抵抗を直列接続した抵抗直列回路と前記複数個の抵抗の何れかを短絡するためのスイッチとを備え、前記フォトトランジスタの他端を前記直流出力電圧のフィードバック電圧として前記制御回路へ接続すると共に、前記直流出力に接続される負荷の消費電力量が所定値に達したことを検出する負荷量検出手段からの出力信号で前記スイッチをオン又はオフし、前記負荷量検出手段は、前記半導体スイッチがオンしてから前記半導体スイッチがオフした後の共振波形のボトムが発生するまでの時間を検出して軽負荷であるかを判定する。

第２の発明においては、直流電源と並列に変圧器の１次巻線と半導体スイッチとの直列回路を含むスイッチング回路を、前記変圧器の2次巻線に整流回路を、各々接続し、前記半導体スイッチのスイッチングにより、前記直流電源から絶縁された直流電圧作り、これを直流出力とする絶縁形のスイッチング電源装置において、前記直流出力電圧を絶縁して検出するためのフォトカプラーを含む出力電圧検出回路の前記フォトカプラーの構成要素であるフォトトランジスタの一端を、前記半導体スイッチをスイッチング制御する制御回路の制御電源の一端に接続し、前記フォトトランジスタの他端と前記制御回路の基準電圧点との間に第1の抵抗を、前記第1の抵抗と並列にスイッチと第2の抵抗の直列回路を、各々接続し、前記フォトトランジスタの他端を前記直流出力電圧のフィードバック電圧として前記制御回路へ接続すると共に、前記直流出力に接続される負荷の消費電力量が所定値に達したことを検出する負荷量検出手段からの出力信号で前記スイッチをオン又はオフし、前記負荷量検出手段は、前記半導体スイッチがオンしてから前記半導体スイッチがオフした後の共振波形のボトムが発生するまでの時間を検出して軽負荷であるかを判定する。

第３の発明においては、直流電源と並列に変圧器の１次巻線と半導体スイッチとの直列回路を含むスイッチング回路を、前記変圧器の2次巻線に整流回路を、各々接続し、前記半導体スイッチのスイッチングにより、前記直流電源から絶縁された直流電圧を作り、これを直流出力とする絶縁形のスイッチング電源装置において、前記直流出力電圧を絶縁して検出するためのフォトカプラーを含む出力電圧検出回路の前記フォトカプラーの構成要素であるフォトトランジスタの一端を、前記半導体スイッチをスイッチング制御する制御回路の制御電源の一端に接続し、前記フォトトランジスタの他端に一端が接続された抵抗と、前記抵抗の他端と前記制御回路内の第1の基準電圧点又は第２の基準電圧点との接続を切替えるスイッチとを備え、前記フォトトランジスタの他端を前記直流出力電圧のフィードバック電圧として前記制御回路へ接続すると共に、前記直流出力に接続される負荷の消費電力量が所定値に達したことを検出する負荷量検出手段からの出力信号で前記スイッチを切替え、前記負荷量検出手段は、前記半導体スイッチがオンしてから前記半導体スイッチがオフした後の共振波形のボトムが発生するまでの時間を検出して軽負荷であるかを判定する。

本発明では、負荷の電力量に応じて、フォトカプラーのフォトトランジスタのプルアップ抵抗の抵抗値を切替える、又はプルアップ抵抗が接続される基準電圧として２種類を備え、負荷の電力量に応じて切替えるようにしている。この結果、フォカプラー回路の消費電力の低減が可能となる。

本発明の第１の実施例を示すスイッチング電源の回路図例である。図１のスイッチング幅ボトム制御回路ＳＷＣの回路図例を示す。制御回路の動作を示すタイムチャート図である。切替時の動作図である。第１の実施例のフォトカプラー電流Ｉｃｕｒと制御電圧Ｖｆｂの関係を示す。本発明の第２の実施例を示すスイッチング電源の回路図例である。本発明の第３の実施例を示すスイッチング電源の回路図例である。従来のスイッチング電源の回路図例である。従来例におけるフォトカプラー電流Ｉｃｕｒと制御電圧Ｖｆｂの関係を示す。

本発明の要点は、トランスで絶縁変換されたスイッチング電源の二次側直流電圧検出用のフォトカプラーを用いた帰還回路の消費電力低減のために、負荷の電力量に応じて、フォトカプラーのフォトトランジスタのプルアップ抵抗の抵抗値を切替える、又はプルアップ抵抗が接続される基準電圧として２種類を備え、負荷の電力量に応じて切替えるようにしている点である。

図１に、本発明の第1の実施例を示す。従来の実施例（図８）との違いは、制御回路ＩＣ２内の基準電圧ＶｒｅｆとフォトカプラーＰＣ１のフォトトランジスタのコレクタが接続された端子ＦＢとの間に、抵抗Ｒ２とＲ１の直列回路が、抵抗Ｒ２と並列にスイッチＳ１が、各々接続され、このスイッチＳ１の駆動信号ｌｏａｄ＿ｓｔａがスイッチング幅ボトム制御回路ＳＷＣから生成されている点である。

図２にスイッチング幅ボトム制御回路ＳＷＣの回路例を、図３にその動作タイムチャートを、各々示す。フリップフロップＦＦ２と基準オンオフ幅生成回路ＰＷＧがスイッチング幅生成回路である。フリップフロップＦＦ２は、ｓｅｔ信号をセット端子に、ｂｏｔ信号をリセット端子にそれぞれ入力し、Ｑ出力端子からオン幅ｔｓ信号を出力する。基準オンオフ幅生成回路ＰＷＧは、ｓｅｔ信号に同期するｔｓ₋ｒｅｆ１信号及びｔｓ₋ｒｅｆ２信号を生成する。ｔｓ₋ｒｅｆ１信号及びｔｓ₋ｒｅｆ２信号は、ｔｓ信号の時間幅に対する比較基準として使用される。ｔｓ信号がＨレベルである期間が、スイッチング素子Ｑ１のオン幅ｔｓを示す。そして、スイッチング素子Ｑ１のオン幅ｔｓは、負荷の大きさを表し、負荷が重いほど（出力電力が大きいほど）大きくなる。上記ｔｓ₋ｒｅｆ１信号及びｔｓ₋ｒｅｆ２信号は、オン幅ｔｓの比較基準として使用されるもので、上記負荷の大きさの判定に使用される。すなわち、本実施形態では、ｔｓ₋ｒｅｆ１信号、ｔｓ₋ｒｅｆ２信号によって与えられるオン幅の基準値ｔｓ₋ｒｅｆ１、ｔｓ₋ｒｅｆ２と負荷の大きさを示す上記オン幅ｔｓとの比較に基づいて動作モード１〜４が選択される。なお、ｔｓ₋ｒｅｆ１はｔｓ₋ｒｅｆ２よりも大きく設定される。

図２において、ｔｓ信号はインバータＧ３によって反転される。そして、インバータＧ３から出力されるｔｓｂ信号は、アンド回路Ｇ５およびノア回路Ｇ６の一方の入力端子にそれぞれ入力される。また、ｔｓ₋ｒｅｆ２信号はアンド回路Ｇ５の他方の入力端子に、ｔｓ₋ｒｅｆ１信号はノア回路Ｇ６の他方の入力端子にそれぞれ入力される。

図４は、スイッチング幅の基準値ｔｓ₋ｒｅｆ１、ｔｓ₋ｒｅｆ２、動作モード及び負荷Ｐｏとの関係を例示したグラフである。この図４と図３のタイムチャートに示すように、動作モード１（ｍｏｄｅ１）はｔｓ＞ｔｓ₋ｒｅｆ１という関係が成立する時、即ちＰｏ＞Ｐａという負荷の関係が成立する時のモードであり、この場合、ノア回路Ｇ６からｒｅｓｅｔ₋ｒｓｆｆ信号が出力されてリセット優先ＲＳフリップフロップＦＦ３のリセット端子に加えられ、リセット優先ＲＳフリップフロップＦＦ３をリセットする。

なお、図４に示す負荷Ｐａ、Ｐｂ、Ｐｃ、Ｐｄは、それぞれ定格負荷の６０％、５０％、４０％、３０％に設定された時の例である。
動作モード２（ｍｏｄｅ２）は、フリップフロップＦＦ３がリセットされていて、ｔｓ＜ｔｓ₋ｒｅｆ１、ｔｓ＞ｔｓ₋ｒｅｆ２という関係が共に成立する時、即ち、Ｐａ＞Ｐｏ＞Ｐｃという負荷の関係が成立する時のモードで、この場合、アンド回路Ｇ５及びノア回路Ｇ６は信号を出力しない。即ち、それらの出力端子はＬレベルの状態にある。

動作モード３（ｍｏｄｅ３）はｔｓ＜ｔｓ₋ｒｅｆ２という関係が成立する時、即ち、Ｐｏ＜Ｐｄという負荷の関係が成立する時のモードで、この場合、図２に示すアンド回路Ｇ５からｓｅｔ₋ｒｓｆｆ信号がフリップフロップＦＦ３のセット端子Ｓに加えられる。

動作モード４（ｍｏｄｅ４）は、フリップフロップＦＦ３がセットされていて、ｔｓ＜ｔｓ₋ｒｅｆ１、ｔｓ＞ｔｓ₋ｒｅｆ２という関係が共に成立する時、即ち、Ｐｂ＞Ｐｏ＞Ｐｄという負荷の関係が成立する時のモードで、この場合、アンド回路Ｇ５及びノア回路Ｇ６の出力端子はＬレベルの状態である。

以上のような動作の結果、フリップフロップＦＦ３から出力されるｂｏｔ₋ｓｅｌ信号は、図３に示す期間においてＨレベルになる。ｂｏｔ₋ｓｅｌ信号は、トランスＴ１の補助巻線ＷＰ２から出力される電圧（共振時のスイッチング素子Ｑ１のドレイの電圧に対応)のボトムの回数を選択する信号であり、Ｌレベルの時にボトム回数１を選択し、Ｈレベルのときにボトム回数２を選択する。
このｂｏｔ−ｓｅｌ信号は、インバータＧ４を介してアンド回路Ｇ７の一方の入力端子に入力される。

このｂｏｔ−ｓｅｌ信号は、インバータＧ４を介してアンド回路Ｇ７の一方の入力端子に入力される。
一方、スイッチング幅ボトム制御回路ＳＷＣにおいては、前記ｂｏｔ信号が遅延回路ＤＬ１に入力されると共に、前記ｓｅｔ信号が遅延回路ＤＬ２に入力される。本実施形態例では、遅延回路ＤＬ１、ＤＬ２の遅延時間は共に１００ｎｓ（ｂｏｔ信号のパルス幅の１／２）に設定されている。

遅延回路ＤＬ１から出力されるｂｏｔ₋ｄｌｙ信号は、アンド回路Ｇ７の他方の入力端子、ＤフリップフロップＦＦ１のクロック端子ＣＬＫ及びアンド回路Ｇ８の一方の入力端子にそれぞれ入力され、また、遅延回路ＤＬ２から出力されるｓｅｔ₋ｄｌｙ信号は、ＤフリップフロップＦＦ１のリセット端子Ｒに入力される。

従って、ｂｏｔ−ｓｅｌ信号がＬレベル(通常負荷を示す)で、かつｂｏｔ₋ｄｌｙ信号がＨレベルのときにｂｏｔ₋ｏｕｔ信号がＨレベルになる。このｂｏｔ₋ｏｕｔ信号は、図１に示すオア回路Ｇ２を介してワンショット回路ＯＳに入力されるので、このワンショット回路ＯＳがトリガされてｓｅｔ信号を出力する。これにより、フリップフロップＦＦがセットされてｄｒｖ信号がＨレベルになるので、スイッチング素子Ｑ１がターンオンされる。なお、図１に示すフリップフロップＦＦは、比較回路ＣＰからのｒｅｓｅｔ信号により、リセットされる。そして、このリセットに伴って、スイッチング素子Ｑ１がターンオフする。

一方、ｂｏｔ−ｓｅｌ信号がＨレベル(軽負荷を示す)の時には、アンド回路Ｇ７の出力端子がＬレベルに固定される。そして、１つ目のｂｏｔ₋ｄｌｙ信号の立下りエッジによってＤフリップフロップＦＦ１がそのデータ入力端子Ｄに入力されている電圧ＶＤＤ（スイッチング制御回路ＩＣ２の電源電圧であり、Ｈレベルを示す）を読み込むと、このＤフリップフロップＦＦ１からＨレベルのＱ_-ｄｆｆ信号が出力されて、アンド回路Ｇ８の他方の入力端子に加えられる。そこで、２つ目のｂｏｔ₋ｄｌｙ信号がアンド回路Ｇ８の一方の端子に入力されると、このアンド回路Ｇ８の出力端子がＨレベルになり、それに伴ってｂｏｔ₋ｏｕｔ信号もＨレベルになる。

ｂｏｔ₋ｏｕｔ信号がＨレベルに変化すると、図１に示すワンショット回路ＯＳがトリガされてｓｅｔ信号を出力する。したがって、フリップフロップＦＦがセットされてスイッチング素子Ｑ１がターンオンする。この様な動作で、スイッチング素子Ｑ１は、共振電圧が２つ目のボトムを呈する時点でターンオンすることになる。この様に、軽負荷時にはボトムスキップ制御がなされる。

ＤフリップフロップＦＦ１は、上記ｓｅｔ信号に基づくｓｅｔ₋ｄｌｙ信号の立ち上がりエッジによってリセットされる。そして、このリセットに伴ってＱ_-ｄｆｆ信号およびｂｏｔ₋ｏｕｔ信号がＨレベルからＬレベルに変化する。

なお、リスタート回路ＲＳＴに入力されるｓｅｔ信号が出力されてから所定時間（たとえば３０μｓ）以内に次のｓｅｔ信号が現れない場合には、図１に示すリスタート回路ＲＳＴがリスタート信号をオア回路Ｇ２に出力してワンショット回路ＯＳをトリガする。

上述の説明のように、信号ｌｏａｄ＿ｓｔａは、信号ｂｏｔ＿ｓｅｌの反転信号であり、軽負荷と重負荷を判定する信号となっている。
従って、この信号で図１に示すスイッチＳ１を軽負荷時はプルアップ抵抗値が大きくなるように切替えることにより、フォトカプラー回路の消費電力を削減することが可能となる。図５に、プルアップ抵抗値を切替えた時のフォトトランジスタ電流Ｉｃｕｒと制御電圧Ｖｆｂとの関係を示す。軽負荷から重負荷の全ての範囲でフォトトランジスタ電流Ｉｃｕｒはフォトカプラーの暗電流Ｉｄａｒｋ以上であり、また、軽負荷時の電流が従来（図９参照）に比べて低減していることがわかる。

図６に、本発明の第２の実施例を示す。第１の実施例との違いは、制御回路ＩＣ３内の基準電圧ＶｒｅｆとフォトカプラーＰＣ１のフォトトランジスタのコレクタが接続された端子ＦＢとの間に、抵抗Ｒ２とスイッチＳ２の直列回路と、抵抗Ｒ１との並列回路が接続され、このスイッチＳ２の駆動信号ｌｏａｄ＿ｓｔａがスイッチング幅ボトム制御回路ＳＷＣから生成されている点である。重負荷時は抵抗Ｒ１とＲ２が並列接続されるように、軽負荷時は抵抗Ｒ２が切離され抵抗Ｒ１のみとなるように、スイッチＳ２をオンオフ制御することにより、第１の実施例と同様の効果が得られる。その他の動作、原理は第１の実施例と同じであるので、省略する。

図７に、本発明の第３の実施例を示す。第１の実施例及び第２の実施例との違いは、制御回路ＩＣ４内に二つの基準電圧Ｖｒｅｆ１とＶｒｅｆ２を備え、この二つの基準電圧Ｖｒｅｆ１とＶｒｅｆ２を切替える３端子スイッチＳ３と、このスイッチの共通端子とフォトカプラーＰＣ１のフォトトランジスタのコレクタが接続された端子ＦＢとの間に抵抗Ｒ１が接続され、このスイッチＳ３の駆動信号ｌｏａｄ＿ｓｔａがスイッチング幅ボトム制御回路ＳＷＣから生成されている点である。基準電圧をＶｒｅｆ１＞Ｖｒｅｆ２とし、スイッチＳ３を重負荷時はＶｒｅｆ１側に、軽負荷時はＶｒｅｆ２側に切替えることにより、第１又は第２の実施例と同様の効果が得られる。その他の動作、原理は第１の実施例と同じであるので、省略する。

尚、上記実施例には負荷状態を二つの状態に分ける場合の例を説明したが、ボトムを２以上に制御するボトムスキップ機能を利用すると、負荷状態を２以上の状態に分けることができ、プルアップ抵抗も２以上に分けることができる。同様に、基準電圧も２個以上設けることにより、同様の制御が可能となる。
また、負荷状態検出方法として、ボトムスキップ機能を利用した例を説明したが、制御電圧（ＦＢ電圧）も負荷状態を反映しているので、これを利用しても負荷状態を検出可能である。

本発明は、トランス絶縁を用いた直流−直流変換回路の出力電圧検出にフォトカプラーを用いた場合の消費電力の低減に関するものであり、ＡＣアダプタ、充電装置、各種機器の制御電源などへの適用が可能である。

Ｔ１・・・トランスＱ１・・・スイッチング素子（ＭＯＳＦＥＴ）
Ｄ１・・・ダイオードＣｉ、Ｃｏ、Ｃｆｂ、Ｃｒ、Ｃｏ２・・・コンデンサ
ＰＣ１・・・フォトカプラーＩＣ１〜ＩＣ４・・・制御回路
Ｄ２・・・シャントレギュレータＲｓ・・・シャント抵抗
Ｒ１、Ｒ２、Ｒｏ１〜Ｒｏ５・・・抵抗ＢＤ・・・ボトム検出回路
ＳＷＣ・・・スイッチング幅ボトム制御回路ＯＳ・・・ワンショット回路
ＲＳＴ・・・リスタート回路ＤＲＶ・・・ドライブ回路
ＢＣ・・・バースト回路Ｇ１、Ｇ５、Ｇ７、Ｇ８・・・アンド回路
Ｇ２、Ｇ９・・・オア回路Ｇ３、Ｇ４・・・インバータ
Ｇ６・・・ノア回路ＤＬ１、ＤＬ２・・・遅延回路
ＦＦ、ＦＦ１〜ＦＦ３・・・フリップフロップＣＰ・・・コンパレータ
ＰＷＧ・・・基準オンオフ幅生成回路Ｓ１，Ｓ２、Ｓ３・・・スイッチ

Claims

直流電源と並列に変圧器の１次巻線と半導体スイッチとの直列回路を含むスイッチング回路を、前記変圧器の2次巻線に整流回路を、各々接続し、前記半導体スイッチのスイッチングにより、前記直流電源から絶縁された直流電圧を作り、これを直流出力とする絶縁形のスイッチング電源装置において、前記直流出力電圧を絶縁して検出するためのフォトカプラーを含む出力電圧検出回路の前記フォトカプラーの構成要素であるフォトトランジスタの一端を、前記半導体スイッチをスイッチング制御する制御回路の制御電源の一端に接続し、前記フォトトランジスタの他端と前記制御回路内の基準電圧点との間に複数個の抵抗を直列接続した抵抗直列回路と前記複数個の抵抗の何れかを短絡するためのスイッチとを備え、前記フォトトランジスタの他端を前記直流出力電圧のフィードバック電圧として前記制御回路へ接続すると共に、前記直流出力に接続される負荷の消費電力量が所定値に達したことを検出する負荷量検出手段からの出力信号で前記スイッチをオン又はオフし、前記負荷量検出手段は、前記半導体スイッチがオンしてから前記半導体スイッチがオフした後の共振波形のボトムが発生するまでの時間を検出して軽負荷と重負荷を判定することを特徴とするスイッチング電源装置。
直流電源と並列に変圧器の１次巻線と半導体スイッチとの直列回路を含むスイッチング回路を、前記変圧器の2次巻線に整流回路を、各々接続し、前記半導体スイッチのスイッチングにより、前記直流電源から絶縁された直流電圧作り、これを直流出力とする絶縁形のスイッチング電源装置において、前記直流出力電圧を絶縁して検出するためのフォトカプラーを含む出力電圧検出回路の前記フォトカプラーの構成要素であるフォトトランジスタの一端を、前記半導体スイッチをスイッチング制御する制御回路の制御電源の一端に接続し、前記フォトトランジスタの他端と前記制御回路の基準電圧点との間に第1の抵抗を、前記第1の抵抗と並列にスイッチと第2の抵抗の直列回路を、各々接続し、前記フォトトランジスタの他端を前記直流出力電圧のフィードバック電圧として前記制御回路へ接続すると共に、前記直流出力に接続される負荷の消費電力量が所定値に達したことを検出する負荷量検出手段からの出力信号で前記スイッチをオン又はオフし、前記負荷量検出手段は、前記半導体スイッチがオンしてから前記半導体スイッチがオフした後の共振波形のボトムが発生するまでの時間を検出して軽負荷と重負荷を判定することを特徴とするスイッチング電源装置。
直流電源と並列に変圧器の１次巻線と半導体スイッチとの直列回路を含むスイッチング回路を、前記変圧器の2次巻線に整流回路を、各々接続し、前記半導体スイッチのスイッチングにより、前記直流電源から絶縁された直流電圧を作り、これを直流出力とする絶縁形のスイッチング電源装置において、前記直流出力電圧を絶縁して検出するためのフォトカプラーを含む出力電圧検出回路の前記フォトカプラーの構成要素であるフォトトランジスタの一端を、前記半導体スイッチをスイッチング制御する制御回路の制御電源の一端に接続し、前記フォトトランジスタの他端に一端が接続された抵抗と、前記抵抗の他端と前記制御回路内の第1の基準電圧点又は第２の基準電圧点との接続を切替えるスイッチとを備え、前記フォトトランジスタの他端を前記直流出力電圧のフィードバック電圧として前記制御回路へ接続すると共に、前記直流出力に接続される負荷の消費電力量が所定値に達したことを検出する負荷量検出手段からの出力信号で前記スイッチを切替え、前記負荷量検出手段は、前記半導体スイッチがオンしてから前記半導体スイッチがオフした後の共振波形のボトムが発生するまでの時間を検出して軽負荷と重負荷を判定することを特徴とするスイッチング電源装置。