Nothing Special   »   [go: up one dir, main page]

JP5842896B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5842896B2
JP5842896B2 JP2013234341A JP2013234341A JP5842896B2 JP 5842896 B2 JP5842896 B2 JP 5842896B2 JP 2013234341 A JP2013234341 A JP 2013234341A JP 2013234341 A JP2013234341 A JP 2013234341A JP 5842896 B2 JP5842896 B2 JP 5842896B2
Authority
JP
Japan
Prior art keywords
region
annular
trench
semiconductor substrate
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013234341A
Other languages
English (en)
Other versions
JP2015095567A (ja
Inventor
秀史 高谷
秀史 高谷
克博 朽木
克博 朽木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2013234341A priority Critical patent/JP5842896B2/ja
Priority to US14/505,159 priority patent/US9281396B2/en
Publication of JP2015095567A publication Critical patent/JP2015095567A/ja
Application granted granted Critical
Publication of JP5842896B2 publication Critical patent/JP5842896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１に開示の半導体装置は、ＭＯＳＦＥＴと、ＭＯＳＦＥＴの周囲に形成されている複数の外堀トレンチを有する。各外堀トレンチは、ＭＯＳＦＥＴが形成されている領域を囲むように環状に伸びている。各外堀トレンチ内には、絶縁層が配置されている。また、各外堀トレンチの底面に接する範囲の半導体層には、ｐ型フローティング領域が形成されている。ＭＯＳＦＥＴがオフする際には、ＭＯＳＦＥＴのボディ領域から外周側（外堀トレンチが形成されている領域）に向かって空乏層が伸びる。最も内側の外堀トレンチの下側のｐ型フローティング領域まで空乏層が伸びると、そのｐ型フローティングから外周側に向かってさらに空乏層が伸びる。これによって、空乏層が隣のｐ型フローティング領域まで伸びると、そのｐ型フローティング領域からさらに外周側に空乏層が伸びる。このように、空乏層は、各ｐ型フローティング領域を経由しながら、ＭＯＳＦＥＴが形成されている領域の周囲に広く広がる。これによって、半導体装置の耐圧が向上される。
特開２００５−１１６８２２号公報
特許文献１の外堀トレンチは、ＭＯＳＦＥＴが形成されている領域の周囲全体を取り囲むように長く伸びている。このため、外堀トレンチに高い熱応力が加わり易いという問題がある。
本明細書が開示する半導体装置は、半導体基板を有する。半導体基板内であってその表面に臨む範囲に、ｎ型の第１領域が形成されている。半導体基板内であって前記表面に臨む範囲及び第１領域の下側の範囲に、第１領域に接しているｐ型の第２領域が形成されている。半導体基板内であって第２領域の下側の範囲に、第２領域に接しており、第２領域によって第１領域から分離されているｎ型の第３領域が形成されている。半導体基板の前記表面に、第１領域及び第２領域を貫通して第３領域に達する複数のゲートトレンチが形成されている。ゲートトレンチ内に、第１絶縁層、及び、第１絶縁層を介して第２領域に対向しているゲート電極が配置されている。半導体基板の前記表面であって、前記複数のゲートトレンチが形成されているゲートトレンチ領域と半導体基板の端面との間の外周領域に、第２領域を貫通して第３領域に達する複数の環状トレンチが形成されている。各環状トレンチが、半導体基板を前記表面側から見たときに、ゲートトレンチ領域よりも小さい領域を囲むように環状に伸びている。各環状トレンチが、他の環状トレンチから分離されている。各環状トレンチ内に第２絶縁層が配置されている。半導体基板内であって各環状トレンチの底面に接する範囲に、環状トレンチに沿って伸びるｐ型の第４領域が形成されている。
この半導体装置では、外周領域に複数の環状トレンチが形成されており、各環状トレンチの底面に接する範囲にｐ型の第４領域が形成されている。各第４領域は、第１領域、第２領域、第３領域、及び、ゲートトレンチを有するＭＯＳ構造がオフしているときに、ＭＯＳ構造から外周領域への空乏層の伸展を促進する。これによって、半導体装置の耐圧が向上される。また、各環状トレンチは、複数のゲートトレンチが形成されているゲートトレンチ領域よりも小さい領域を囲むように伸びている。また、各環状トレンチは、他の環状トレンチから分離されている。このように、各環状トレンチは細かく分断されているので、半導体装置が温度上昇した場合でも、各環状トレンチで生じる熱応力が抑制される。
また、特許文献１に開示の半導体装置においては、ｐ型フローティング領域は、外堀トレンチを形成した後に外堀トレンチの底面にｐ型不純物を注入し、その後、注入したｐ型不純物を半導体層内に拡散させることで形成される。しかしながら、半導体の材料や、その他の製造工程の各種条件によっては、ｐ型不純物の拡散距離が短くなり、各ｐ型フローティング領域の幅が小さくなる場合がある。このような場合、複数のｐ型フローティング領域の間に十分に空乏層を伸展させるためには、ｐ型フローティング領域の間の間隔を狭くする必要がある。すなわち、外堀トレンチの間の間隔を狭くする必要がある。しかしながら、製造工程の精度の問題等により外堀トレンチ間の間隔を狭くすることには限界がある。
したがって、本明細書が開示する半導体装置においては、半導体基板を前記表面側から見たときに、環状トレンチが、半導体基板の端面に沿う第１方向に沿って複数個配列されているとともに、ゲートトレンチ領域から半導体基板の端面に向かう第２方向に沿って複数個配列されていることが好ましい。また、前記複数の環状トレンチが、第２方向に沿って配列されている複数の環状トレンチを有する第１グループと、第２方向に沿って配列されており、第１グループに対して第１方向に隣接する複数の環状トレンチを有する第２グループと、第２方向に沿って配列されており、第２グループに対して第１方向に隣接する複数の環状トレンチを有する第３グループと、第２方向に沿って配列されており、第３グループに対して第１方向に隣接する複数の環状トレンチを有する第４グループを有することが好ましい。さらに、第２グループ及び第４グループの各環状トレンチが、第１グループ及び第３グループの隣接する環状トレンチに対して、第２方向にシフトしていることが好ましい。
このような構成によれば、環状トレンチの間の間隔が広くても、外周領域に広く空乏層を伸展させることができる。これは、以下の理由によるものと考えられる。例として、図１６に示すように、第２グループ２２０及び第４グループ２４０が第１グループ２１０及び第３グループ２３０よりも端面２９０側にシフトしている場合を考える。この場合、複数のゲートトレンチ２６０を有するゲートトレンチ領域２６２（すなわち、ＭＯＳ構造を有する領域）から伸展する空乏層は、最初に、第１グループ２１０と第３グループ２３０のうちの最もゲートトレンチ領域２６２側に位置する環状トレンチ２１１、２３１に到達する。すると、環状トレンチ２１１、２３１の下側の第４領域（ｐ型領域）からその周囲に空乏層が伸びる。このとき、環状トレンチ２１１と環状トレンチ２３１が第２方向に間隔を開けて配置されているため、点線２４０に示すように、空乏層は、その界面が半導体基板の端面２９０に沿うようにして伸びる。点線２４０のように空乏層が伸びると、空乏層は第２グループ２２０及び第４グループ２４０の環状トレンチ２２１、２４１に達する。このため、環状トレンチ２２１、２４１の下側の第４領域からその周囲に空乏層が伸び、図１６の点線２４２に示す位置まで空乏層が広がる。点線２４２まで広がった空乏層は、第１グループ２１０及び第３グループ２３０内の環状トレンチ２１２、２３２に到達し、そこからさらにその周囲に空乏層が伸びる。これにより、空乏層は、第２グループ２２０及び第４グループ２４０内の環状トレンチ２２２、２４２に到達し、そこからさらにその周囲に空乏層が伸びる。このようにして、空乏層は、点線２４８に示す位置まで広がる。このように、第２グループ２２０及び第４グループ２４０がシフトしていることにより、空乏層が広がり易くなる。例えば、第２グループ２２０及び第４グループ２４０の環状トレンチ２２１、２４１から伸びる空乏層の幅ＬＡが、各環状トレンチの第１方向における間隔ＬＢより短くても、空乏層は第１グループ２１０及び第３グループ２３０内の環状トレンチ２１２、２３２に到達することができる。このため、環状トレンチの間隔ＬＢが広くても、空乏層を十分に伸展させることができる。
また、上述した半導体装置は、半導体基板を前記表面側から見たときに、少なくとも１つの環状トレンチが、第１方向に沿って伸びる辺と第２方向に沿って伸びる辺を有する矩形に形成されており、かつ、第１方向に伸びる辺に沿って、前記矩形より外側に突出する突出部を有していてもよい。
このような構成によれば、突出部によって、突出部が伸びる方向（すなわち、第２方向）における空乏層の伸びを促進することができる。
上述した突出部を有する半導体装置は、前記突出部の延長線が、その突出部を有する環状トレンチに対して突出部側で隣接する他の環状トレンチと交差しないことが好ましい。
このような構成によれば、環状トレンチが存在しない領域に向かって空乏層が伸びやすくなる。
上述した半導体装置は、半導体基板を前記表面側から見たときに、少なくとも１つの環状トレンチが、第１方向に沿って伸びる辺と第２方向に伸びる辺を有する矩形に形成されていてもよい。この場合、第１方向に沿って伸びる辺が、第２方向に沿って伸びる辺より長くてもよい。また、前記少なくとも１つの環状トレンチの底面に接する第４領域が、半導体基板を前記表面側から見たときに、第１方向に沿って伸びる辺に沿って、前記矩形より外側に突出する凸部を有してもよい。
このような構成によれば、凸部によって、凸部が伸びる方向（すなわち、第１方向）における空乏層の伸びを促進することができる。
半導体装置１０の上面図。 図１の範囲ＩＩの拡大図（ソース電極３６、絶縁層３４ｄ、５２の図示を省略した図）。 図２のＩＩＩ−ＩＩＩ線における縦断面図。 図１の範囲ＩＶの拡大図（ソース電極３６、絶縁層３４ｄ、５２の図示を省略した図）。 図４のＶ−Ｖ線における縦断面図。 従来の半導体装置の外周領域５０ｃの拡大図。 図１の範囲ＩＩにおける空乏層の伸展についての説明図。 図１の範囲ＩＶにおける空乏層の伸展についての説明図。 実施例２の半導体装置の図２に対応する拡大図。 実施例２の半導体装置の図４に対応する拡大図。 実施例３の半導体装置の図２に対応する拡大図。 実施例３の半導体装置の図４に対応する拡大図。 実施例４の半導体装置の図２に対応する拡大図。 実施例４の半導体装置の図４に対応する拡大図。 参考例の半導体装置の図４に対応する拡大図。 本明細書の一例に係る半導体装置の上面図。
図１に示すように、実施例１に係る半導体装置１０はＳｉＣからなる半導体基板１２を有している。半導体基板１２は、ＭＯＳＦＥＴ領域２０と、外周領域５０を有している。ＭＯＳＦＥＴ領域２０には、ＭＯＳＦＥＴが形成されている。なお、図１では、図の見易さを考慮して、ＭＯＳＦＥＴ領域２０内にゲートトレンチ３４のみを図示している。また、図１では、外周領域５０内の詳細についての図示を省略している。外周領域５０は、ＭＯＳＦＥＴ領域２０と半導体基板１２の端面１２ａとの間の領域である。なお、以下に説明する各図において、Ｘ方向は、半導体基板１２の上面を平面視したときに各ゲートトレンチ３４が伸びる方向（ゲートトレンチ３４の長手方向）を示しており、Ｙ方向は、半導体基板１２の上面を平面視したときの各ゲートトレンチ３４の幅方向（すなわち、Ｘ方向に対して直交する方向）を示しており、Ｚ方向は、半導体基板１２の厚み方向（Ｘ方向及びＹ方向に対して直交する方向）を示している。
図２〜５に示すように、ＭＯＳＦＥＴ領域２０内には、ソース領域２２、ボディコンタクト領域２４、ボディ領域２６、ドリフト領域２８、ドレイン領域３０、ｐ型フローティング領域３２、ゲートトレンチ３４、ソース電極３６、ドレイン電極３８が形成されている。
ソース領域２２は、ＭＯＳＦＥＴ領域２０内に複数個形成されている。ソース領域２２は、高濃度にｎ型不純物を含むｎ型領域である。ソース領域２２は、半導体基板１２の上面に露出する範囲に形成されている。
ボディコンタクト領域２４は、高濃度にｐ型不純物を含むｐ型領域である。ボディコンタクト領域２４は、ソース領域２２が形成されていない位置において半導体基板１２の上面に露出するように形成されている。
ボディ領域２６は、低濃度にｐ型不純物を含むｐ型領域である。ボディ領域２６のｐ型不純物濃度は、ボディコンタクト領域２４のｐ型不純物濃度よりも低い。ボディ領域２６は、ソース領域２２及びボディコンタクト領域２４の下側に形成されており、これらの領域に接している。
ドリフト領域２８は、低濃度にｎ型不純物を含むｎ型領域である。ドリフト領域２８のｎ型不純物濃度は、ソース領域２２のｎ型不純物濃度よりも低い。ドリフト領域２８は、ボディ領域２６の下側に形成されている。ドリフト領域２８は、ボディ領域２６に接しており、ボディ領域２６によってソース領域２２から分離されている。
ドレイン領域３０は、高濃度にｎ型不純物を含むｎ型領域である。ドレイン領域３０のｎ型不純物濃度は、ドリフト領域２８のｎ型不純物濃度よりも高い。ドレイン領域３０は、ドリフト領域２８の下側に形成されている。ドレイン領域３０は、ドリフト領域２８に接しており、ドリフト領域２８によってボディ領域２６から分離されている。ドレイン領域３０は、半導体基板１２の下面に露出する範囲に形成されている。
ゲートトレンチ３４は、ＭＯＳＦＥＴ領域２０内に複数個形成されている。ゲートトレンチ３４は、半導体基板１２の上面に形成された溝である。各ゲートトレンチ３４は、ソース領域２２とボディ領域２６を貫通し、ドリフト領域２８に達するように形成されている。ゲートトレンチ３４は、Ｘ方向に沿って互いに平行に伸びている。各ゲートトレンチ３４内には、ボトム絶縁層３４ａと、ゲート絶縁膜３４ｂと、ゲート電極３４ｃが形成されている。ボトム絶縁層３４ａは、ゲートトレンチ３４の底部に形成された厚い絶縁層である。ボトム絶縁層３４ａの上側のゲートトレンチ３４の側面は、ゲート絶縁膜３４ｂによって覆われている。ボトム絶縁層３４ａの上側のゲートトレンチ３４内には、ゲート電極３４ｃが形成されている。ゲート電極３４ｃは、ゲート絶縁膜３４ｂを介して、ソース領域２２、ボディ領域２６及びドリフト領域２８と対向している。ゲート電極３４ｃは、ゲート絶縁膜３４ｂ及びボトム絶縁層３４ａによって、半導体基板１２から絶縁されている。ゲート電極３４ｃの上面は、絶縁層３４ｄによって覆われている。
ｐ型フローティング領域３２は、半導体基板１２内であって、各ゲートトレンチ３４の底面に接する範囲に形成されている。ｐ型フローティング領域３２の周囲は、ドリフト領域２８に囲まれている。各ｐ型フローティング領域３２は、ドリフト領域２８によって、互いに分離されている。
ソース電極３６は、半導体基板１２の上面に形成されている。ソース電極３６は、ソース領域２２及びボディコンタクト領域２４と導通している。
ドレイン電極３８は、半導体基板１２の下面に形成されている。ドレイン電極３８は、ドレイン領域３０と導通している。
図２〜５に示すように、上述したボディ領域２６、ドリフト領域２８及びドレイン領域３０は、外周領域５０まで広がっている。図３、５に示すように、半導体基板１２の上面のうちの端面１２ａ近傍には、段差部１４が形成されている。ボディ領域２６は、段差部１４の端面まで伸びている。ドリフト領域２８とドレイン領域３０は、半導体基板１２の端面１２ａまで伸びている。外周領域５０においても、ボディ領域２６、ドリフト領域２８及びドレイン領域３０が、この順で積層されている。また、ドレイン電極３８は、外周領域５０を含む半導体基板１２の下面全体に形成されている。また、外周領域５０内の半導体基板１２の上面は、絶縁層５２によって覆われている。
外周領域５０内の半導体基板１２の上面には、複数の環状トレンチ５４が形成されている。各環状トレンチ５４は、ボディ領域２６を貫通して、ドリフト領域２８に達するように形成されている。各環状トレンチ５４は、半導体基板１２を上側から見たときに、Ｘ方向に沿って伸びる辺とＹ方向に伸びる辺を有する矩形となるように形成されている。環状トレンチ５４内には、絶縁層５３が充填されている。また、半導体基板１２内であって、環状トレンチ５４の底面に接する範囲には、ｐ型フローティング領域５６が形成されている。ｐ型フローティング領域５６は、環状トレンチ５４の底面全体を覆うように、環状トレンチ５４に沿って形成されている。このため、ｐ型フローティング領域５６は、半導体基板１２を上側からみたときに、環状トレンチ５４と重なる環状の矩形となるように形成されている。各ｐ型フローティング領域５６は、ドリフト領域２８によって互いに分離されている。
図２は、ＭＯＳＦＥＴ領域２０に対してＹ方向に隣接する第１外周領域５０ａにおける環状トレンチ５４の配置を示している。第１外周領域５０ａにおいては、Ｘ方向が半導体基板１２の端面１２ａに沿う方向であり、Ｙ方向がＭＯＳＦＥＴ領域２０（すなわち、ゲートトレンチ領域）から半導体基板１２の端面１２ａに向かう方向である。図２に示すように、第１外周領域５０ａでは、環状トレンチ５４が、Ｘ方向及びＹ方向に複数個配列されている。以下では、第１外周領域５０ａ内においてＹ方向に並んでいる複数の環状トレンチ５４を、グループと呼ぶ。図２には、環状トレンチ５４のグループ６１〜６７が示されている。各グループ６１〜６７が、２つの環状トレンチ５４を有している。グループ６１、６３、６５、６７のＹ方向の位置は略一致している。すなわち、グループ６１、６３、６５、６７のうちのＭＯＳＦＥＴ領域２０側の環状トレンチ５４のＹ方向の位置が互いに略一致しており、これらのグループのうちの端面１２ａ側の環状トレンチ５４のＹ方向の位置が互いに略一致している。また、グループ６２、６４、６６のＹ方向の位置は略一致している。すなわち、グループ６２、６４、６６のうちのＭＯＳＦＥＴ領域２０側の環状トレンチ５４のＹ方向の位置が互いに略一致しており、これらのグループのうちの端面１２ａ側の環状トレンチ５４のＹ方向の位置が互いに略一致している。また、グループ６２、６４、６６の位置は、グループ６１、６３、６５、６７に対してＹ方向（端面１２ａ側）にシフトしている。すなわち、グループ６２、６４、６６のうちのＭＯＳＦＥＴ領域２０側の環状トレンチは、グループ６１、６３、６５、６７のうちのＭＯＳＦＥＴ領域２０側の環状トレンチ５４に対して、距離Ｌ１だけＹ方向（端面１２ａ側）にシフトしている。また、グループ６２、６４、６６のうちの端面１２ａ側の環状トレンチは、グループ６１、６３、６５、６７のうちの端面１２ａ側の環状トレンチ５４に対して、距離Ｌ２だけＹ方向（端面１２ａ側）にシフトしている。換言すれば、第１外周領域５０ａ内においては、複数の環状トレンチ５４が千鳥状に配置されている。なお、実施例１においては、距離Ｌ１が距離Ｌ２と等しいが、距離Ｌ１が距離Ｌ２と異なっていてもよい。
図４は、ＭＯＳＦＥＴ領域２０に対してＸ方向に隣接する第２外周領域５０ｂにおける環状トレンチ５４の配置を示している。第２外周領域５０ｂにおいては、Ｙ方向が半導体基板１２の端面１２ａに沿う方向であり、Ｘ方向がＭＯＳＦＥＴ領域２０（すなわち、ゲートトレンチ領域）から半導体基板１２の端面１２ａに向かう方向である。図４に示すように、第２外周領域５０ｂでは、環状トレンチ５４が、Ｘ方向及びＹ方向に複数個配列されている。以下では、第２外周領域５０ｂ内においてＸ方向に並んでいる複数の環状トレンチ５４を、グループと呼ぶ。図４には、環状トレンチ５４のグループ７１〜７５が示されている。各グループ７１〜７５はが、２つの環状トレンチ５４を有している。グループ７１、７３、７５のＸ方向の位置は略一致している。すなわち、グループ７１、７３、７５のうちのＭＯＳＦＥＴ領域２０側の環状トレンチ５４のＸ方向の位置が互いに略一致しており、これらのグループのうちの端面１２ａ側の環状トレンチ５４のＸ方向の位置が互いに略一致している。また、グループ７２、７４のＸ方向の位置は略一致している。すなわち、グループ７２、７４のうちのＭＯＳＦＥＴ領域２０側の環状トレンチ５４のＸ方向の位置が互いに略一致しており、これらのグループのうちの端面１２ａ側の環状トレンチ５４のＸ方向の位置が互いに略一致している。また、グループ７２、７４の位置は、グループ７１、７３、７５に対してＸ方向（端面１２ａ側）にシフトしている。すなわち、グループ７２、７４のうちのＭＯＳＦＥＴ領域２０側の環状トレンチ５４は、グループ７１、７３、７５のうちのＭＯＳＦＥＴ領域２０側の環状トレンチ５４に対して、距離Ｌ３だけＸ方向（端面１２ａ側）にシフトしている。また、グループ７２、７４のうちの端面１２ａ側の環状トレンチ５４は、グループ７１、７３、７５のうちの端面１２ａ側の環状トレンチ５４に対して、距離Ｌ４だけＸ方向（端面１２ａ側）にシフトしている。換言すれば、第２外周領域５０ｂ内においては、複数の環状トレンチ５４が千鳥状に配置されている。なお、実施例１においては、距離Ｌ３が距離Ｌ４と等しいが、距離Ｌ３が距離Ｌ４と異なっていてもよい。
次に、半導体装置１０の動作について説明する。半導体装置１０を動作させる際には、ドレイン電極３８とソース電極３６の間にドレイン電極３８がプラスとなる電圧が印加される。さらに、ゲート電極３４ｃに対してゲートオン電圧が印加されることで、ＭＯＳＦＥＴ領域２０内のＭＯＳＦＥＴがオンする。すなわち、ゲート電極３４ｃに対向している位置のボディ領域２６にチャネルが形成され、ソース電極３６から、ソース領域２２、チャネル、ドリフト領域２８、ドレイン領域３０を経由して、ドレイン電極３８に向かって電流が流れる。ゲート電極３４ｃへのゲートオン電圧の印加を停止すると、チャネルが消失し、ＭＯＳＦＥＴがオフする。ＭＯＳＦＥＴがオフすると、ボディ領域２６とドリフト領域２８の境界部のｐｎ接合からドリフト領域２８内に空乏層が広がる。空乏層がＭＯＳＦＥＴ領域２０内のｐ型フローティング領域３２に到達すると、ｐ型フローティング領域３２からドリフト領域２８内にも空乏層が広がる。これによって、２つのｐ型フローティング領域３２の間のドリフト領域２８が効果的に空乏化される。このため、ＭＯＳＦＥＴ領域２０内における電界集中が抑制される。これによって、ＭＯＳＦＥＴ領域２０内における高い耐圧が実現される。
また、上述したｐｎ接合から伸びる空乏層は、図３の矢印８２及び図５の矢印９２に示すように、最もＭＯＳＦＥＴ領域２０側に位置する環状トレンチ５４の下側のｐ型フローティング領域５６にも到達する。すると、それらのｐ型フローティング領域５６からドリフト領域２８内に空乏層が広がり、空乏層が隣のｐ型フローティング領域５６に到達する。外周領域５０内における空乏層の広がり方については後に詳述するが、ｐ型フローティング領域５６から他の隣接するｐ型フローティング領域５６に順次空乏層が伸展していくことで、外周領域５０内にも広く空乏層が伸展する。これによって、外周領域５０においても、高い耐圧が実現される。
図２、４の点線８０ａ、８０ｂは、ＭＯＳＦＥＴ領域２０から外周領域５０のドリフト領域２８に伸びる空乏層の端部の位置を示している。すなわち、点線８０ａ、８０ｂよりもＭＯＳＦＥＴ領域２０側のドリフト領域２８には、空乏層が広がることを意味する。点線８０ａ、８０ｂは、シミュレーションにより得られた結果を示している。また、図６は、従来の構造の外周領域５０ｃ（すなわち、半導体基板１２の端面１２ａと平行に伸びる複数のトレンチ１５４が形成されている外周領域）における空乏層の伸展距離についてのシミュレーションの結果を示している。図６の点線８０ｃが、空乏層の端部の位置を示している。なお、図６の半導体装置においては、各トレンチ１５４の断面構造は実施例１に係るものと同様であり、各トレンチ１５４の底面に沿ってｐ型フローティング領域が形成されている。また、図２、４、６のいずれのシミュレーションでも、ＭＯＳＦＥＴに印加される電圧は同一とした。また、図２、４における環状トレンチ５４間の距離Ｌ５は、図６におけるトレンチ１５４間の距離Ｌ６と等しい。図２、４に示すように、実施例１の半導体装置１０では、空乏層が、ＭＯＳＦＥＴ領域２０から環状トレンチ５４群が形成されている領域を超えて段差部１４の近傍にまで広がる。これに対し、従来の構造では、空乏層の広がりが２つのトレンチ１５４の間で停止してしまい、外側のトレンチ１５４ｂに空乏層が到達しない。このため、空乏層の端部が、点線８０ｃに示すように、トレンチ１５４ａとトレンチ１５４ｂの間に位置している。このような構成では、外周領域５０ｃにおいて十分な耐圧を得ることは困難である。図２、４と図６を比較することで明らかなように、実施例１の外周領域５０では、空乏層が十分に伸展するので、高い耐圧を得ることができる。
実施例１の外周領域５０で高い耐圧が得られる理由は、以下の通りであると考えられる。上述したように、第１外周領域５０ａにおいては、図３の矢印８２に示すように、ＭＯＳＦＥＴ領域２０内のｐｎ接合から伸展した空乏層は、最もＭＯＳＦＥＴ領域２０側の環状トレンチ５４に到達する。すると、それらの環状トレンチ５４の下側のｐ型フローティング領域５６から第１外周領域５０ａのドリフト領域２８内に空乏層が広がる。図７は、第１外周領域５０ａにおける空乏層の伸展の様子を示す説明図である。最初に、空乏層は、グループ６１、６３、６５、６７のＭＯＳＦＥＴ領域２０側の環状トレンチ５４に到達する。図７に示すように、外周領域５０ａでは、最もＭＯＳＦＥＴ領域２０側の環状トレンチ５４がＸ方向に間隔を開けて複数個配置されているため、これらの環状トレンチ５４の下側のｐ型フローティング領域５６からは、図７の矢印８４及び点線８５に示すように、空乏層がＹ方向に略均等に伸展する。点線８５に示すように伸展した空乏層は、グループ６２、６４、６６のＭＯＳＦＥＴ領域２０側の環状トレンチ５４に到達する。このため、これらの環状トレンチ５４の下側のｐ型フローティング領域５６からドリフト領域２８内に空乏層が広がる。これらの環状トレンチ５４も、Ｘ方向に間隔を開けて配置されているので、これらの環状トレンチ５４の下側のｐ型フローティング領域５６からは、図７の矢印８６及び点線８７に示すように、空乏層がＹ方向に略均等に伸展する。点線８７に示すように伸展した空乏層は、グループ６１、６３、６５、６７の端面１２ａ側の環状トレンチ５４に到達する。このため、これらの環状トレンチ５４の下側のｐ型フローティング領域５６からドリフト領域２８内に空乏層が広がる。すなわち、図７の矢印８８及び点線８９に示すように、空乏層がＹ方向に略均等に伸展する。点線８９に示すように伸展した空乏層は、グループ６２、６４、６６の端面１２ａ側の環状トレンチ５４に到達する。このため、これらの環状トレンチ５４の下側のｐ型フローティング領域５６からドリフト領域２８内に空乏層が広がる。すなわち、図７の矢印９０及び点線８０ａに示すように、空乏層がＹ方向に略均等に伸展する。したがって、外周領域５０ａでは、点線８０ａに示す位置まで空乏層が広がる。
また、第２外周領域５０ｂにおいては、図５の矢印９２に示すように、ＭＯＳＦＥＴ領域２０内のｐｎ接合から伸展した空乏層は、最もＭＯＳＦＥＴ領域２０側の環状トレンチ５４に到達する。すると、それらの環状トレンチ５４の下側のｐ型フローティング領域５６から第２外周領域５０ｂのドリフト領域２８内に空乏層が広がる。図８は、第２外周領域５０ｂにおける空乏層の伸展の様子を示す説明図である。最初に、空乏層は、グループ７１、７３、７５のＭＯＳＦＥＴ領域２０側の環状トレンチ５４に到達する。図８に示すように、外周領域５０ａでは、最もＭＯＳＦＥＴ領域２０側の環状トレンチ５４がＹ方向に間隔を開けて複数個配置されているため、これらの環状トレンチ５４の下側のｐ型フローティング領域５６からは、図８の矢印９３及び点線９４に示すように、空乏層がＸ方向に略均等に伸展する。点線９４に示すように伸展した空乏層は、グループ７２、７４のＭＯＳＦＥＴ領域２０側の環状トレンチ５４に到達する。このため、これらの環状トレンチ５４の下側のｐ型フローティング領域５６からドリフト領域２８内に空乏層が広がる。これらの環状トレンチ５４も、Ｙ方向に間隔を開けて配置されているので、これらの環状トレンチ５４の下側のｐ型フローティング領域５６からは、図８の矢印９５及び点線９６に示すように、空乏層がＸ方向に略均等に伸展する。点線９６に示すように伸展した空乏層は、グループ７１、７３、７５の端面１２ａ側の環状トレンチ５４に到達する。このため、これらの環状トレンチ５４の下側のｐ型フローティング領域５６からドリフト領域２８内に空乏層が広がる。すなわち、図８の矢印９７及び点線９８に示すように、空乏層がＸ方向に略均等に伸展する。点線９８に示すように伸展した空乏層は、グループ７２、７４の端面１２ａ側の環状トレンチ５４に到達する。このため、これらの環状トレンチ５４の下側のｐ型フローティング領域５６からドリフト領域２８内に空乏層が広がる。すなわち、図８の矢印９９及び点線８０ｂに示すように、空乏層がＸ方向に略均等に伸展する。したがって、第２外周領域５０ｂでは、点線８０ｂに示す位置まで空乏層が広がる。
以上に説明したように、実施例１の半導体装置１０では、環状トレンチ５４間の間隔が広くても外周領域５０内に空乏層を十分に伸展させることが可能である。このため、半導体装置１０は、容易に製造可能であるとともに、高い耐圧を有する。
なお、第１外周領域５０ａにおいては、Ｘ方向に隣接する環状トレンチ５４間の間隔Ｌ７（図２参照）も広くなっている。しかしながら、間隔Ｌ７により示される部分に対しては、空乏層が両側のｐ型フローティング領域５６から伸展する。このため、間隔Ｌ７が広くても、間隔Ｌ７により示される部分は空乏化される。また、第２外周領域５０ｂにおいては、Ｙ方向に隣接する環状トレンチ５４間の間隔Ｌ８（図４参照）も広くなっている。しかしながら、間隔Ｌ８に示される部分に対しては、空乏層が両側のｐ型フローティング領域５６から伸展する。このため、間隔Ｌ８が広くても、間隔Ｌ８により示される部分は空乏化される。
また、環状トレンチ５４に囲まれた領域５５（図２、４参照）は、ｐ型フローティング領域５６によっても囲まれている。このため、領域５５内にはほとんど電位差が生じない。このため、領域５５内のドリフト領域２８は必ずしも空乏化される必要はない。領域５５内のドリフト領域２８が空乏化されなくても、耐圧に影響はない。
また、実施例１の構成によれば、各環状トレンチのサイズが小さい。このため、半導体装置が温度上昇等した場合でも、環状トレンチに生じる熱応力が小さい。このため、この半導体装置は、信頼性が高い。
実施例２の半導体装置では、図９に示すように、第１外周領域５０ａ内の一部の環状トレンチ５４ａが、Ｘ方向に伸びる辺にそって矩形から外側に突出する突出部５７ａを有している。突出部５７ａは、隣接する環状トレンチ５４に向かって伸びている。このため、その隣接する環状トレンチ５４と突出部５７ａの間の間隔Ｌ９が狭くなっている。なお、ｐ型フローティング領域５６は環状トレンチ５４に沿って形成されているので、突出部５７ａを構成するトレンチの下側にもｐ型フローティング領域５６が形成されている。
このような構成によれば、突出部５７ａの下側のｐ型フローティング領域５６によって、環状トレンチ５４ａからＸ方向に空乏層が伸びることが促進される。これによって、間隔Ｌ９によって示される部分により確実に空乏層を伸展させることが可能となる。また、突出部５７ａによって間隔Ｌ９が狭くなっているものの、このように間隔が狭くなっている箇所が局所的であれば、比較的高い精度でトレンチの加工が可能である。このため、突出部５７ａを設けても、加工精度の問題は生じない。
また、実施例２の半導体装置では、図１０に示すように、第２外周領域５０ｂ内の一部の環状トレンチ５４ｂが、Ｙ方向に伸びる辺にそって矩形から外側に突出する突出部５７ｂを有している。突出部５７ｂを構成するトレンチの下側にはｐ型フローティング領域５６が形成されている。このような構成によって、間隔Ｌ１０によって示される部分により確実に空乏層を伸展させることが可能となる。
実施例３の半導体装置では、図１１に示すように、第１外周領域５０ａ内において、環状トレンチ５４ａの突出部５７ａが、隣接するグループの２つの環状トレンチ５４ｃ、５４ｄの間の領域に向かって伸びている。すなわち、突出部５７ａの延長線は、隣接する環状トレンチ５４ｃと交差しない。環状トレンチ５４ａ、５４ｃ、５４ｄに囲まれた領域は、何れの環状トレンチ５４からも離れているため、空乏層が伸展し難い領域である。突出部５７ａがこのような領域に向かって伸びているので、実施例３の構成によれば第１外周領域５０ａ内により確実に空乏層を伸展させることができる。
また、実施例３の半導体装置では、図１２に示すように、第２外周領域５０ｂ内において、環状トレンチ５４ｂの突出部５７ｂが、隣接するグループの２つの環状トレンチ５４ｅ、５４ｆの間の領域に向かって伸びている。このように、空乏層が伸展し難い領域に向かって突出部５７ｂが伸びているので、実施例３の構成によれば第２外周領域５０ｂ内により確実に空乏層を伸展させることができる。
実施例４の半導体装置では、図１３に示すように、第１外周領域５０ａ内の環状トレンチ５４が、半導体基板１２を上面側から見たときに、Ｘ方向に長い長方形の形状を有している。また、この半導体装置では、図１３において点線で示すように、ｐ型フローティング領域５６が環状トレンチ５４の矩形よりも外側にＸ方向に向かって部分的に突出している。ｐ型フローティング領域５６は、環状トレンチ５４の角部においてＸ方向に突出している。このように突出するｐ型フローティング領域５６は、環状トレンチ５４の底面にｐ型不純物を注入する際に、その注入方向をＸ方向（長方形の長辺方向）に沿って傾斜させて形成されたものである。このように、トレンチの底面に対して斜めに不純物注入を行うことで、環状トレンチ５４からＸ方向に部分的に突出するｐ型フローティング領域５６を形成することができる。このように、Ｘ方向に突出するｐ型フローティング領域５６を設けることで、Ｘ方向における空乏層の伸展をより促進することができる。
また、実施例４の半導体装置では、図１４に示すように、第２外周領域５０ｂ内の環状トレンチ５４が、半導体基板１２を上面側から見たときに、Ｙ方向に長い長方形の形状を有している。また、図１４において点線で示すように、ｐ型フローティング領域５６が環状トレンチ５４の矩形よりも外側にＹ方向に向かって部分的に突出している。このように突出するｐ型フローティング領域５６は、トレンチに対する斜め不純物注入により設けることができる。Ｙ方向に突出するｐ型フローティング領域５６を設けることで、Ｙ方向における空乏層の伸展をより促進することができる。
なお、実施例１〜４の構成は、半導体基板の材料にかかわらず採用することができるが、ＳｉＣやダイヤモンド等、不純物の拡散距離が短い材料を用いる場合に特に有用である。その理由について、以下に説明する。一般に、外周領域のｐ型フローティング領域は、以下のようにして形成される。まず、外周領域の半導体基板の上面にトレンチを形成する。次に、トレンチの底面にｐ型不純物を注入する。次に、注入されたｐ型不純物を、熱処理等によって半導体層内に拡散させる。これによって、ｐ型フローティング領域が形成される。ＳｉＣやダイヤモンドを用いると、注入されたｐ型不純物が半導体基板の横方向にあまり拡散しない。このため、ｐ型フローティング領域間の間隔（すなわち、トレンチ間の間隔）を狭くしなければ、例えば図６に示されているように、外周領域に空乏層を十分に伸展させることができない。一方で、製造工程の加工精度の問題により、トレンチ間の間隔を狭くすることには限界がある。実施例１〜４の構成によれば、環状トレンチ５４間の間隔が広くても外周領域５０内に空乏層を十分に伸展させることが可能であるため、このような問題を解決することができる。
なお、図２、４の距離Ｌ１１は、環状トレンチ５４から伸びる空乏層が他の環状トレンチに到達するために必要な距離である。したがって、実施例１〜４においては、距離Ｌ１１は、空乏層が伸展する距離よりも短く設定されていることが好ましい。空乏層が伸展する距離Ｗは、以下の数式によって表すことができる。
W=([2ε/q][Na+Nd/NaNd]Vbi)-1/2
ここで、Ｎａはドナー濃度であり、Ｎｄはアクセプタ濃度であり、Ｖｂｉは内蔵電位である。したがって、上述した距離Ｌ１１は、Ｌ１１＜Ｗとなるように設定されていることが好ましい。
なお、上述した実施例１〜４においては、半導体基板１２を上面側から見たときに、各環状トレンチ５４が矩形であった。しかしながら、各環状トレンチ５４が、半導体基板１２を上面側から見たときに、円形や楕円形、長円形等、他の形状となるように形成されていてもよい。また、上述した実施例１〜４においては、環状トレンチ５４の内側の領域５５が絶縁層により埋められていてもよい。すなわち、図１５に示すように、矩形の領域全体がトレンチであり、そのトレンチ内に絶縁層が充填されていてもよい。その絶縁層（すなわち、トレンチ）の底面全体を覆うようにｐ型フローティング領域を形成することができる。このような構成でも、外周領域５０に空乏層を効果的に伸展させることができる。
また、上述した実施例では、外周領域のトレンチ内全体に絶縁層が充填されていたが、一部のトレンチが絶縁層内に埋め込まれた電極等を有していてもよい。
また、上述した実施例では、各グループが２つの環状トレンチを有していたが、各グループが有する環状トレンチは３つ以上であってもよい。また、各グループが有する環状トレンチの数が異なっていてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
２０：ＭＯＳＦＥＴ領域
２２：ソース領域
２４：ボディコンタクト領域
２６：ボディ領域
２８：ドリフト領域
３０：ドレイン領域
３２：ｐ型フローティング領域
３４：ゲートトレンチ
３４ａ：ボトム絶縁層
３４ｂ：ゲート絶縁膜
３４ｃ：ゲート電極
３６：ソース電極
３８：ドレイン電極
５０：外周領域
５３：絶縁層
５４：環状トレンチ
５６：ｐ型フローティング領域

Claims (5)

  1. 半導体装置であって、
    半導体基板を有しており、
    半導体基板内であってその表面に臨む範囲に、ｎ型の第１領域が形成されており、
    半導体基板内であって前記表面に臨む範囲及び第１領域の下側の範囲に、第１領域に接しているｐ型の第２領域が形成されており、
    半導体基板内であって第２領域の下側の範囲に、第２領域に接しており、第２領域によって第１領域から分離されているｎ型の第３領域が形成されており、
    半導体基板の前記表面に、第１領域及び第２領域を貫通して第３領域に達する複数のゲートトレンチが形成されており、
    ゲートトレンチ内に、第１絶縁層、及び、第１絶縁層を介して第２領域に対向しているゲート電極が配置されており、
    半導体基板の前記表面であって、前記複数のゲートトレンチが形成されているゲートトレンチ領域と半導体基板の端面との間の外周領域に、第２領域を貫通して第３領域に達する複数の環状トレンチが形成されており、
    各環状トレンチが、半導体基板を前記表面側から見たときに、ゲートトレンチ領域よりも小さい領域を囲むように環状に伸びており、
    各環状トレンチが、他の環状トレンチから分離されており、
    各環状トレンチ内に第２絶縁層が配置されており、
    半導体基板内であって各環状トレンチの底面に接する範囲に、環状トレンチに沿って伸びるｐ型の第４領域が形成されている、
    半導体装置。
  2. 半導体基板を前記表面側から見たときに、環状トレンチが、半導体基板の端面に沿う第１方向に沿って複数個配列されているとともに、ゲートトレンチ領域から半導体基板の端面に向かう第２方向に沿って複数個配列されており、
    前記複数の環状トレンチが、第２方向に沿って配列されている複数の環状トレンチを有する第１グループと、第２方向に沿って配列されており、第１グループに対して第１方向に隣接する複数の環状トレンチを有する第２グループと、第２方向に沿って配列されており、第２グループに対して第１方向に隣接する複数の環状トレンチを有する第３グループと、第２方向に沿って配列されており、第３グループに対して第１方向に隣接する複数の環状トレンチを有する第４グループを有しており、
    第２グループ及び第４グループの各環状トレンチが、第１グループ及び第３グループの隣接する環状トレンチに対して、第２方向にシフトしている請求項１の半導体装置。
  3. 半導体基板を前記表面側から見たときに、少なくとも１つの環状トレンチが、第１方向に沿って伸びる辺と第２方向に沿って伸びる辺を有する矩形に形成されており、かつ、第１方向に伸びる辺に沿って、前記矩形より外側に突出する突出部を有する請求項２の半導体装置。
  4. 前記突出部の延長線が、その突出部を有する環状トレンチに対して突出部側で隣接する他の環状トレンチと交差しない請求項３の半導体装置。
  5. 半導体基板を前記表面側から見たときに、少なくとも１つの環状トレンチが、第１方向に沿って伸びる辺と第２方向に伸びる辺を有する矩形に形成されており、
    第１方向に沿って伸びる辺が、第２方向に沿って伸びる辺より長く、
    前記少なくとも１つの環状トレンチの底面に接する第４領域が、半導体基板を前記表面側から見たときに、第１方向に沿って伸びる辺に沿って、前記矩形より外側に突出する凸部を有する、
    請求項１〜４の何れか一項の半導体装置。
JP2013234341A 2013-11-12 2013-11-12 半導体装置 Active JP5842896B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013234341A JP5842896B2 (ja) 2013-11-12 2013-11-12 半導体装置
US14/505,159 US9281396B2 (en) 2013-11-12 2014-10-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013234341A JP5842896B2 (ja) 2013-11-12 2013-11-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2015095567A JP2015095567A (ja) 2015-05-18
JP5842896B2 true JP5842896B2 (ja) 2016-01-13

Family

ID=53043015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013234341A Active JP5842896B2 (ja) 2013-11-12 2013-11-12 半導体装置

Country Status (2)

Country Link
US (1) US9281396B2 (ja)
JP (1) JP5842896B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6367760B2 (ja) * 2015-06-11 2018-08-01 トヨタ自動車株式会社 絶縁ゲート型スイッチング装置とその製造方法
JP6677613B2 (ja) * 2016-09-15 2020-04-08 株式会社東芝 半導体装置
JP2019046991A (ja) * 2017-09-04 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
IT201900013416A1 (it) 2019-07-31 2021-01-31 St Microelectronics Srl Dispositivo di potenza a bilanciamento di carica e procedimento di fabbricazione del dispositivo di potenza a bilanciamento di carica

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
JP4538211B2 (ja) 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
EP1671374B1 (en) 2003-10-08 2018-05-09 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
JP4721653B2 (ja) * 2004-05-12 2011-07-13 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP2006120789A (ja) 2004-10-20 2006-05-11 Toshiba Corp 半導体装置
JP4955958B2 (ja) 2005-08-04 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US7569875B2 (en) * 2006-03-14 2009-08-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device and a method for producing the same
JP4915221B2 (ja) 2006-11-28 2012-04-11 トヨタ自動車株式会社 半導体装置
US8866255B2 (en) * 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
KR101235644B1 (ko) * 2011-11-16 2013-02-21 에스케이텔레콤 주식회사 이기종 네트워크 기반 데이터 동시 전송 서비스를 지원하는 장치

Also Published As

Publication number Publication date
US9281396B2 (en) 2016-03-08
US20150129957A1 (en) 2015-05-14
JP2015095567A (ja) 2015-05-18

Similar Documents

Publication Publication Date Title
US8785969B2 (en) Resurf structure and LDMOS device
JP5630114B2 (ja) 炭化珪素半導体装置
JP6022774B2 (ja) 半導体装置
JP6169966B2 (ja) 半導体装置及び半導体装置の製造方法
JP5609876B2 (ja) 半導体装置
TWI553861B (zh) High withstand voltage semiconductor device
JP6231396B2 (ja) 半導体装置及び半導体装置の製造方法
JP6231422B2 (ja) 半導体装置
JP6208612B2 (ja) 絶縁ゲート型半導体装置、及び、絶縁ゲート型半導体装置の製造方法
JP6668798B2 (ja) 半導体装置
JP5983864B2 (ja) トレンチゲート電極を利用するｉｇｂｔ
JP5136578B2 (ja) 半導体装置
US20140191248A1 (en) Semiconductor device
JP2008085188A (ja) 絶縁ゲート型半導体装置
JP5842896B2 (ja) 半導体装置
JP2017195224A (ja) スイッチング素子
JP2017191817A (ja) スイッチング素子の製造方法
JP2020064910A (ja) スイッチング素子
JP2017152613A (ja) スイッチング素子
JP6560142B2 (ja) スイッチング素子
JP2017079292A (ja) 半導体装置
US9070763B1 (en) Semiconductor device layout structure
JP2017188562A (ja) スイッチング素子とその製造方法
JP6513932B2 (ja) 半導体装置
JP2018056380A (ja) スイッチング素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151102

R151 Written notification of patent or utility model registration

Ref document number: 5842896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250