JP5737570B2

JP5737570B2 - 表示装置および電子機器

Info

Publication number: JP5737570B2
Application number: JP2011086433A
Authority: JP
Inventors: 啓介尾本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2011-04-08
Filing date: 2011-04-08
Publication date: 2015-06-17
Anticipated expiration: 2031-04-08
Also published as: JP2012220723A

Description

本発明は、有機ＥＬ(electro luminescence)素子を備えた表示装置および電子機器に関する。

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている（例えば、特許文献１参照）。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。

有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。

ところで、一般的に、有機ＥＬ表示装置では、強い外光下での視認性があまりよくない。強い外光下で視認性をよくするためには、有機ＥＬ素子の発光輝度を大きくすることが必要となる。しかし、従来の有機ＥＬ表示装置には、外光を検出してフィードバックする機能がない。そのため、例えば、パネル外部に外光輝度センサを設け、その輝度に応じて映像信号を変化させ、輝度を変化させることが考えられる。

特開２００８−０８３２７２号公報

しかし、そのようにした場合には、システムが複雑になるだけでなく、製造コストも上昇してしまうという問題があった。

本発明はかかる問題点に鑑みてなされたものであり、その目的は、低コストかつ簡易なシステムで、外光輝度に応じて表示輝度を変化させることの可能な表示装置および電子機器を提供することにある。

参考例に係る表示パネルは、自発光素子と、自発光素子を駆動する画素回路とを画素ごとに備えたものである。画素回路は、保持容量と、映像信号に対応する電圧を保持容量に書き込む第１トランジスタと、保持容量の電圧に基づいて自発光素子を駆動する第２トランジスタとを有している。この画素回路は、さらに、外光の輝度の大きさに応じた電圧を第２トランジスタのゲート電圧にフィードバックするようになっている。

本発明による表示装置は、自発光素子と、自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、画素回路を駆動する駆動回路とを備えたものである。この表示装置に含まれる表示パネルは、上記の表示パネルと同一の構成要素を有している。本発明による電子機器は、上記の表示装置を備えたものである。

参考例に係る表示パネル、ならびに本発明による表示装置および電子機器では、外光の輝度の大きさに応じた電圧が第２トランジスタのゲート電圧にフィードバックされる。これにより、同一の映像信号に基づいて画素が駆動されているときに、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなる。

本発明において、画素回路は、外光の入射する位置に配置された第３トランジスタを有していてもよい。この場合に、画素回路は、第３トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、保持容量に電荷をチャージするようになっている。また、画素回路が第３トランジスタを有している場合に、第３トランジスタは、例えば、第２トランジスタのゲート電圧よりも高い電圧が印加される配線と、保持容量との間に挿入されている。このとき、第３トランジスタのゲートは、例えば、第１保持容量に電気的に接続されている。

また、本発明において、表示パネルが、１または複数画素行ごとに各画素の自発光素子に接続された配線をさらに備えていてもよい。この場合には、駆動回路が、例えば、第１トランジスタによって保持容量に書き込まれる電圧よりも常に低くなるような電圧を、自発光素子が発光している間、配線に印加するようになっている。

参考例に係る表示パネル、ならびに本発明による表示装置および電子機器によれば、同一の映像信号に基づいて画素が駆動されているときに、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなるようにしたので、焼き付きを低減することができる。

第１の実施の形態に係る表示装置の概略図である。図１のサブピクセルの回路図である。図１のサブピクセルのレイアウト図である。図１のサブピクセルの断面図である。図２のサブピクセルの動作の一例を表す波形図である。ＥＬ光の強さの違いによるリーク電流量について説明するための波形図である。ＥＬ光の強さに応じた電圧がゲートにフィードバックされている様子を表す波形図である。第２の実施の形態に係る表示装置内のサブピクセルのレイアウト図である。図８のサブピクセルの断面図である。図２のサブピクセルの一変形例の回路図である。図３のサブピクセルの一変形例を表すレイアウト図である。図１１のサブピクセルの断面図である。図８のサブピクセルの一変形例を表すレイアウト図である。図１３のサブピクセルの断面図である。図１０のサブピクセルの動作の一例を表す波形図である。上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。上記実施の形態の表示装置の適用例１の外観を表す斜視図である。（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。適用例３の外観を表す斜視図である。適用例４の外観を表す斜視図である。（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．第１の実施の形態
外光が照射されるトランジスタが
書込トランジスタとは別個に設けられている例
表示パネルがボトムエミッション構造となっている例
２．第２の実施の形態
外光が照射されるトランジスタが
書込トランジスタとは別個に設けられている例
表示パネルがトップエミッション構造となっている例
３．変形例
外光が照射されるトランジスタが書込トランジスタである例
４．モジュールおよび適用例

＜１．第１実施の形態＞
[構成]
図１は、第１の実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０を駆動する駆動回路２０とを備えている。

表示パネル１０は、複数の表示画素１４が２次元配置された表示領域１０Ａを有している。表示パネル１０は、外部から入力された映像信号２０Ａに基づく画像を、各表示画素１４をアクティブマトリクス駆動することにより表示するものである。各表示画素１４は、赤色用のサブピクセル１３Ｒと、緑色用のサブピクセル１３Ｇと、青色用のサブピクセル１３Ｂとを含んでいる。なお、以下では、サブピクセル１３Ｒ，１３Ｇ，１３Ｂの総称としてサブピクセル１３を用いるものとする。

図２は、サブピクセル１３の回路構成の一例を表したものである。サブピクセル１３は、図２に示したように、有機ＥＬ素子１１と、有機ＥＬ素子１１を駆動する画素回路１２とを有している。有機ＥＬ素子１１は、特許請求の範囲の「自発光素子」の一具体例に相当する。なお、サブピクセル１３Ｒには、有機ＥＬ素子１１として、赤色光を発する有機ＥＬ素子１１Ｒが設けられている。同様に、サブピクセル１３Ｇには、有機ＥＬ素子１１として、緑色光を発する有機ＥＬ素子１１Ｇが設けられている。サブピクセル１３Ｂには、有機ＥＬ素子１１として、青色光を発する有機ＥＬ素子１１Ｂが設けられている。

画素回路１２は、例えば、書込トランジスタＴｗｓと、駆動トランジスタＴｄｒと、輝度補正用のトランジスタＴｒ１と、保持容量Ｃｓとを含んで構成されたものであり、３Ｔｒ１Ｃの回路構成となっている。なお、画素回路１２は、３Ｔｒ１Ｃの回路構成に限られるものではなく、互いに直列接続された２つの書込トランジスタＴｗｓを有していてもよいし、上記以外のトランジスタや、容量を有していてもよい。

書込トランジスタＴｗｓは、映像信号に対応する電圧を保持容量Ｃｓに書き込むトランジスタである。駆動トランジスタＴｄｒは、書込トランジスタＴｗｓによって書き込まれた保持容量Ｃｓの電圧に基づいて有機ＥＬ素子１１を駆動するトランジスタである。トランジスタＴｒ１は、外光輝度の大きさに応じた電圧を駆動トランジスタＴｄｒのゲート電圧にフィードバックするものである。トランジスタＴｗｓ，Ｔｄｒ，Ｔｒ１は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により構成されている。なお、トランジスタＴｗｓ，Ｔｄｒ，Ｔｒ１は、ｐチャネルＭＯＳ型のＴＦＴにより構成されていてもよい。

なお、本実施の形態の書込トランジスタＴｗｓが特許請求の範囲の「第１トランジスタ」の一具体例に相当し、本実施の形態の駆動トランジスタＴｄｒが特許請求の範囲の「第２トランジスタ」の一具体例に相当する。また、本実施の形態のトランジスタＴｒ１が特許請求の範囲の「第３トランジスタ」の一具体例に相当する。また、本実施の形態の保持容量Ｃｓが特許請求の範囲の「保持容量」の一具体例に相当する。

駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５を有している。表示パネル１０は、データ線駆動回路２３の出力に接続されたデータ線ＤＴＬと、ゲート線駆動回路２４の出力に接続されたゲート線ＷＳＬと、ドレイン線駆動回路２５の出力に接続されたドレイン線ＤＳＬとを有している。表示パネル１０は、さらに、書込トランジスタＴｗｓのゲート電圧よりも高い電圧Ｖｄｄを出力する電源（図示せず）に接続された電源線ＶＤＤＬと、有機ＥＬ素子１１のカソードに接続されたカソード線ＣＴＬとを有している。カソード線ＣＴＬは、基準電位が印加される配線であり、例えば、各サブピクセル１３の有機ＥＬ素子１１のカソードに接続された共通配線となっている。カソード線ＣＴＬは、例えば、グラウンドに接続されるようになっており、グラウンドに接続されたときにグラウンド電圧となる。

タイミング生成回路２１は、例えば、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２１Ａを出力するようになっている。

映像信号処理回路２２は、例えば、外部から入力されたデジタルの映像信号２０Ａを補正すると共に、補正した後の映像信号をアナログに変換して信号電圧２２Ｂをデータ線駆動回路２３に出力するものである。

データ線駆動回路２３は、制御信号２１Ａの入力に応じて（同期して）、映像信号処理回路２２から入力されたアナログの信号電圧２２Ｂを、各データ線ＤＴＬを介して、選択対象の表示画素１４（またはサブピクセル１３）に書き込むものである。データ線駆動回路２３は、例えば、信号電圧２２Ｂと、映像信号とは無関係の一定電圧とを出力することが可能となっている。

ゲート線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数のゲート線ＷＳＬに選択パルスを順次印加して、複数の表示画素１４（またはサブピクセル１３）をゲート線ＷＳＬ単位で順次選択するものである。ゲート線駆動回路２４は、例えば、書込トランジスタＴｗｓをオンさせるときに印加する電圧と、書込トランジスタＴｗｓをオフさせるときに印加する電圧とを出力することが可能となっている。

ドレイン線駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、所定の電圧を、各ドレイン線ＤＳＬを介して、各画素回路１２の駆動トランジスタＴｄｒのドレインに出力するようになっている。ドレイン線駆動回路２５は、例えば、有機ＥＬ素子１１を発光させるときに印加する電圧と、有機ＥＬ素子１１を消光させるときに印加する電圧とを出力することが可能となっている。

次に、図２、図３を参照して、各構成要素の接続関係および配置について説明する。なお、図３は、サブピクセル１３のレイアウトの一例を表したものである。

ゲート線ＷＳＬは、行方向に延在して形成されており、コンタクト３７Ａを介して、書込トランジスタＴｗｓのゲート３１Ａに接続されている。ドレイン線ＤＳＬも行方向に延在して形成されており、コンタクト３７Ｂを介して、駆動トランジスタＴｄｒのドレイン３２Ｃに接続されている。データ線ＤＴＬは列方向に延在して形成されており、コンタクト３７Ｃを介して、書込トランジスタＴｗｓのドレイン３１Ｃに接続されている。電源線ＶＤＤＬは、コンタクト３７Ｅを介して、トランジスタＴｒ１のドレイン３６Ｃに接続されている。

書込トランジスタＴｗｓのソース３１Ｂは駆動トランジスタＴｄｒのゲート３２Ａと、保持容量Ｃｓの一端（端子３３Ａ）に接続されている。駆動トランジスタＴｄｒのソース３２Ｂと保持容量Ｃｓの他端（端子３３Ｂ）とが、コンタクト３７Ｄを介して、有機ＥＬ素子１１のアノード３５Ａに接続されている。有機ＥＬ素子１１の有機層３５Ｃはアノード３５Ａ上に配置されている。有機ＥＬ素子１１のカソード３５Ｂは、有機層３５Ｃ上に配置されており、かつ、カソード線ＣＴＬに接続されている。トランジスタＴｒ１のゲート３６Ａは、コンタクト３７Ｆを介して、トランジスタＴｒ１のソース３６Ｂに接続されている。さらに、トランジスタＴｒ１のゲート３６Ａは、駆動トランジスタＴｄｒのゲート３２Ａと、保持容量Ｃｓの一端（３３Ａ）とに接続されている。

次に、表示パネル１０におけるトランジスタＴｒ１およびその近傍の断面構成について説明する。図４は、図３のサブピクセル１３のＡ−Ａ矢視方向の断面構成の一例を表したものである。表示パネル１０は、例えば、図４に示したように、トランジスタＴｒ１およびその近傍において、基板４１上に、トランジスタＴｒ１、駆動トランジスタＴｄｒ、保持容量Ｃｓを有している。なお、図４には、トランジスタＴｒ１のうちゲート３６Ａおよびチャネル層３６Ｄだけが記載されている。また、図４には、駆動トランジスタＴｄｒのうちゲート３２Ａおよびチャネル層３２Ｄだけが記載されている。表示パネル１０は、例えば、図４に示したように、トランジスタＴｒ１およびその近傍において、トランジスタＴｒ１等の上に、絶縁膜４３、絶縁膜４４、絶縁膜４５、絶縁膜４６および基板４７を基板４１側からこの順に有している。絶縁層４３は開口４３Ａを有しており、開口４３Ａにコンタクト３７Ｃが設けられている。絶縁層４４も開口４４Ａを有しており、開口４４Ａにコンタクト３７Ｄと、コンタクト３７Ｄに接するアノード電極３５Ａが設けられている。

基板４１，４７は、例えば、ガラス基板，シリコン（Ｓｉ）基板あるいは樹脂基板などからなる。アノード電極３５Ａは、絶縁層４４の平坦面にならった平坦な膜となっている。アノード電極３５Ａは、可視光に対して透明な導電性材料、例えばＩＴＯ（Indium Tin Oxide；酸化インジウムスズ）によって構成されている。カソード電極３５Ｂは、少なくとも有機層３５Ｃの上面に接して形成されており、例えば、絶縁層４３を含む表面全体に形成された共通電極として機能する。図４には図示されていないが、有機層３５Ｃは、例えば、アノード電極３５Ａ側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを有している。カソード電極３５Ｂは、金属材料で構成されており、反射ミラーとして機能する。これにより、有機ＥＬ素子１１の有機層３５Ｃから発せられた光は、アノード電極３５Ａ、絶縁層４４，４３および基板４１を介して外部に出力されるようになっている。従って、基板４１の裏面（トランジスタＴｒ１とは反対側の面）が映像表示面Ｓとなっており、表示パネル１０は、ボトムエミッション構造となっている。

ところで、本実施の形態では、例えば、図４に示したように、トランジスタＴｒ１が映像表示面Ｓに近接して配置されており、しかも、外光がトランジスタＴｒ１に直接入射するのを遮る構造が設けられていない。つまり、トランジスタＴｒ１は、外光が直接入射する位置に配置されている。一方、図示しないが、書込トランジスタＴｗｓに外光が入射するのを遮る構造が設けられている。つまり、書込トランジスタＴｗｓは、外光が直接入射しない位置に配置されている。

［動作］
次に、本実施の形態の表示装置１の動作の一例について説明する。

この表示装置１では、映像信号２０Ａに対応する信号電圧２２Ｂがデータ線駆動回路２３によって各データ線ＤＴＬに印加されると共に、制御信号２１Ａに応じた選択パルスがゲート線駆動回路２４およびドレイン線駆動回路２５によって複数のゲート線ＷＳＬおよびドレイン線ＤＳＬに順次印加される。実際には、以下に説明する動作を経て映像が表示される。

なお、トランジスタＴｒ１のドレイン３６Ｃが、トランジスタＴｒ１のゲート３６Ａの電圧よりも高い電圧Ｖｄｄが印加されており、トランジスタＴｒ１は常に逆バイアス状態となっている。そのため、トランジスタＴｒ１は、外光が入射していない状態では、常にオフしており、トランジスタＴｒ１には電流が流れない。従って、外光が入射していない時は、トランジスタＴｒ１が設けられていない一般的な２Ｔｒ１Ｃの画素回路における動作と同様の動作となる。以下は、トランジスタＴｒ１に外光が入射していない時の動作についての説明である。

図５は、ある画素回路１２に印加される電圧波形の一例と、駆動トランジスタＴｄｒのゲート電圧Ｖｇおよびソース電圧Ｖｓの変化の一例とを表したものである。図５（Ａ）にはデータ線ＤＴＬに、信号電圧Ｖｓｉｇと、オフセット電圧Ｖｏｆｓが印加されている様子が示されている。図５（Ｂ）にはゲート線ＷＳＬに、書込トランジスタＴｗｓをオンする電圧Ｖｏｎと、書込トランジスタＴｗｓをオフする電圧Ｖｏｆｆが印加されている様子が示されている。図５（Ｃ）にはドレイン線ＤＳＬに、電圧Ｖｃｃと、電圧Ｖｉｎｉが印加されている様子が示されている。さらに、図５（Ｄ），（Ｅ）には、ドレイン線ＤＳＬ、データ線ＤＴＬおよびゲート線ＷＳＬへの電圧印加に応じて、駆動トランジスタＴｄｒのゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々変化している様子が示されている。

（閾値補正準備期間）
まず、閾値補正の準備を行う。具体的には、ゲート線ＷＳＬの電圧がＶｏｆｆとなっており、ドレイン線ＤＳＬの電圧がＶｃｃとなっている時（つまり有機ＥＬ素子１１が発光している時）に、ドレイン線駆動回路２５がドレイン線ＤＳＬの電圧をＶｃｃからＶｉｎｉに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｉｎｉとなり、有機ＥＬ素子１１が消光する。その後、データ線ＤＴＬの電圧がＶｏｆｓとなっている時にゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ、駆動トランジスタＴｄｒのゲートをＶｏｆｓとする。

（最初の閾値補正期間）
次に、閾値の補正を行う。具体的には、書込トランジスタＴｗｓがオンしており、データ線ＤＴＬの電圧がＶｏｆｓとなっている間に、ドレイン線駆動回路２５がドレイン線ＤＳＬの電圧をＶｉｎｉからＶｃｃに上げる（Ｔ２）。すると、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その後、データ線駆動回路２３がデータ線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ３）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなり、閾値の補正が休止する。

（最初の閾値補正休止期間）
閾値補正が休止している期間中は、例えば、先の閾値補正を行った行（画素）とは異なる他の行（画素）において、データ線ＤＴＬの電圧のサンプリングが行われる。なお、このとき、先の閾値補正を行った行（画素）において、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈ（Ｖｔｈは駆動トランジスタＴｄｒの閾値電圧）よりも低いので、閾値補正休止期間中にも、先の閾値補正を行った行（画素）において、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも上昇する。

（２回目の閾値補正期間）
次に、閾値補正を再び行う。具体的には、データ線ＤＴＬの電圧がＶｏｆｓとなっており、閾値補正が可能となっている時に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ、駆動トランジスタＴｄｒのゲート電圧をＶｏｆｓにする（Ｔ４）。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（閾値補正がまだ完了していない場合）には、駆動トランジスタＴｄｒがカットオフするまで（ゲート−ソース間電圧ＶｇｓがＶｔｈになるまで）、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れる。その後、データ線駆動回路２３がデータ線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ５）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなるので、ゲート−ソース間電圧Ｖｇｓをデータ線ＤＴＬの電圧の大きさに拘わらず一定に維持することができる。

なお、この閾値補正期間において、保持容量ＣｓがＶｔｈに充電され、ゲート−ソース間電圧ＶｇｓがＶｔｈとなった場合には、駆動回路２０は、閾値補正を終了する。しかし、ゲート−ソース間電圧ＶｇｓがＶｔｈにまで到達しない場合には、駆動回路２０は、ゲート−ソース間電圧ＶｇｓがＶｔｈに到達するまで、閾値補正と、閾値補正休止とを繰り返し実行する。

（書き込み・移動度補正期間）
閾値補正休止期間が終了した後、書き込みと移動度補正を行う。具体的には、データ線ＤＴＬの電圧がＶｓｉｇとなっている間に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ６）、駆動トランジスタＴｄｒのゲートをデータ線ＤＴＬに接続する。すると、駆動トランジスタＴｄｒのゲート電圧Ｖｇがデータ線ＤＴＬの電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶｓがΔＶだけ上昇し、やがてゲート−ソース間電圧ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。このようにして、書き込みと同時に移動度補正が行われる。ここで、駆動トランジスタＴｄｒの移動度が大きい程、ΔＶも大きくなるので、ゲート−ソース間電圧Ｖｇｓを発光前にΔＶだけ小さくすることにより、サブピクセル１３ごとの移動度のばらつきを取り除くことができる。

（ブートストラップ期間）
最後に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ７）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなり、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１１に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１１が所望の輝度で発光を開始する。

このように、本実施の形態の表示装置１では、各サブピクセル１３において画素回路１２がオンオフ制御され、各サブピクセル１３の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル１０の表示領域１０Ａにおいて画像が表示される。

［効果］
次に、本実施の形態の表示装置１の効果について説明する。本実施の形態では、表示パネル１０がボトムエミッション構造となっており、かつトランジスタＴｒ１が、映像表示面Ｓから入射した外光が直接入射する位置に配置されている。そのため、トランジスタＴｒ１の特性は外光によって変化する。

一般的に、トランジスタは、光を受光すると、図６のように特性が変化し、オフ領域のリーク電流が光の強度に応じて増加する特性をもつ。これを画素回路１２にあてはめて考えてみる。まず、トランジスタＴｒ１に、外光が入射すると、図２に示したように、トランジスタＴｒ１において電流リークが生じ、電源線ＶＤＤＬから保持容量Ｃｓに向かってリーク電流Ｉ_Lが流れ、保持容量Ｃｓに電荷がチャージされる。そのため、例えば、図５（Ｄ），（Ｅ）に示したように、駆動トランジスタＴｄｒのゲート−ソース間電圧Ｖｇｓが上昇して、電流が増大する。その結果、有機ＥＬ素子１１の発光輝度も増大する。なお、図５（Ｄ），（Ｅ）では、通常のゲート−ソース間電圧がＶｇｓ０となっているときに、本実施の形態では、ゲート−ソース間電圧がＶｇｓ０よりも大きなＶｇｓ１となっていることが示されている。

電源線ＶＤＤＬからのリーク電流は光の強度に依存する。そのため、図７に示したように、リーク電流によって保持容量Ｃｓを充電するスピードも輝度に応じて変化する。したがって、外光輝度が高い場合は保持容量Ｃｓを充電するスピードが速いので、有機ＥＬ素子１１の発光輝度の上昇も大きくなる。一方、外光輝度が低い場合は保持容量Ｃｓを充電するスピードが遅いので、輝度の上昇は小さい。このように、信号電圧を変化させたり、特殊な回路を設けたりすることなく、外光輝度に応じて有機ＥＬ素子１１の発光輝度を自動的に変えることができる。従って、低コストかつ簡易なシステムで、外光輝度に応じて表示輝度を変化させることができる。

＜２．第２の実施の形態＞
[構成]
次に、第２の実施形態に係る表示装置について説明する。本実施の形態の表示装置は、表示パネル１０としてトップエミッション構造のものを備えている点で、上記実施の形態の表示装置１の構成と主に相違する。そこで、以下では、上記実施の形態との相違点について主に説明し、上記実施の形態との共通点についての説明を適宜、省略するものとする。

図８は、本実施の形態におけるサブピクセル１３のレイアウトの一例を表したものである。図９は、図８のサブピクセル１３のＡ−Ａ矢視方向の断面構成の一例を表したものである。

本実施の形態では、有機ＥＬ素子１１のアノード電極３５Ａおよび有機層３５Ｃがサブピクセル１３の上面に広く形成されている。アノード電極３５Ａは、トランジスタＴｒ１の直上に開口Ｈを有している。アノード電極３５Ａは、金属材料で構成されており、反射ミラーとして機能する。有機層３５Ｃは、トランジスタＴｒ１の直上を含むサブピクセル１３の上面に広く形成されており、トランジスタＴｒ１の直上には、開口Ｈおよび有機層３５Ｃが見えている。カソード電極３５Ｂは、可視光に対して透明な導電性材料、例えばＩＴＯによって構成されている。つまり、トランジスタＴｒ１は、開口Ｈと対向する領域に配置されており、外光が、開口Ｈ、有機層３５Ｃおよびカソード電極３５Ｂ介して入射する位置に配置されている。従って、表示パネル１０は、絶縁層４４、有機層３５Ｃ、カソード電極３５Ｂ、絶縁層４６および基板４７を介して外光がトランジスタＴｒ１に入射するようになっている。

［効果］
次に、本実施の形態の表示装置の効果について説明する。本実施の形態では、表示パネル１０がトップエミッション構造となっており、かつトランジスタＴｒ１が、外光が直接入射する位置に配置されている。そのため、トランジスタＴｒ１の特性は外光によって変化する。

本実施の形態では、上記第１の実施の形態と同様、トランジスタＴｒ１に、外光が入射すると、図２に示したように、トランジスタＴｒ１において電流リークが生じ、電源線ＶＤＤＬから保持容量Ｃｓに向かってリーク電流Ｉ_Lが流れ、保持容量Ｃｓに電荷がチャージされる。そのため、例えば、図５（Ｄ），（Ｅ）に示したように、駆動トランジスタＴｄｒのゲート−ソース間電圧Ｖｇｓが上昇して、電流が増大する。その結果、有機ＥＬ素子１１の発光輝度も増大する。

＜３．変形例＞
［構成］
上記各実施の形態では、各サブピクセル１３は、トランジスタＴｒ１を備えていたが、例えば、図１０に示したように、省略することも可能である。そのようにした場合には、まず、カソード線ＣＴＬが、行方向（ドレイン線ＤＳＬの延在方向）に延在しており、行方向に配列された複数の有機ＥＬ素子１１で共有された帯状電極となっていることが必要である。複数のカソード線ＣＴＬは、互いに並列に配置されており、１または複数画素行ごとに各サブピクセル１３の有機ＥＬ素子１１のカソードに接続された共通配線となっている。本変形例では、各カソード線ＣＴＬは、グラウンドではなく、駆動回路２０に接続されている。

次に、表示パネル１０がボトムエミッション構造となっている場合には、例えば、図１１、図１２に示したように、書込トランジスタＴｗｓが映像表示面Ｓに近接して配置されており、しかも、外光が書込トランジスタＴｗｓに直接入射するのを遮る構造が設けられていない。つまり、書込トランジスタＴｗｓは、外光が直接入射する位置に配置されている。

また、表示パネル１０がボトムエミッション構造となっている場合には、例えば、図１３、図１４に示したように、アノード電極３５Ａは、書込トランジスタＴｗｓの直上に開口Ｈを有している。有機層３５Ｃは、書込トランジスタＴｗｓの直上を含むサブピクセル１３の上面に広く形成されており、書込トランジスタＴｗｓの直上には、開口Ｈおよび有機層３５Ｃが見えている。つまり、書込トランジスタＴｗｓは、開口Ｈと対向する領域に配置されており、外光が、開口Ｈ、有機層３５Ｃおよびをカソード電極３５Ｂ介して入射する位置に配置されている。

さらに、表示パネル１０がいずれの構造となっている場合においても、駆動回路２０は、制御信号２１Ａの入力に応じて（同期して）、複数のカソード線ＣＴＬに選択パルスを順次印加するようになっていることが必要である。

駆動回路２０は、制御信号２１Ａの入力に応じて（同期して）、複数のカソード線ＣＴＬに選択パルスを順次印加して、複数の表示画素１４（またはサブピクセル１３）をカソード線ＣＴＬ単位で順次選択するようになっている。駆動回路２０は、例えば、図１５に示したように、有機ＥＬ素子１１を発光させるときに印加する電圧Ｖａと、有機ＥＬ素子１１を消光させるときに印加する電圧Ｖｂ（＞電圧Ｖａ）とを出力することが可能となっている。駆動回路２０は、例えば、図１５に示したように、有機ＥＬ素子１１が発光している間、電圧Ｖａをカソード線ＣＴＬに印加するようになっており、有機ＥＬ素子１１が消光している間、電圧Ｖｂをカソード線ＣＴＬに印加するようになっている。ここで、電圧Ｖａは、書込トランジスタＴｗｓによって保持容量Ｃｓに書き込まれる電圧（つまりデータ線ＤＴＬの電圧）よりも常に低くなるような電圧である。

本変形例では、駆動トランジスタＴｄｒのゲート電圧Ｖｇがデータ線ＤＴＬの電圧よりも常に低くなるような電圧が、有機ＥＬ素子１１が発光している間、カソード線ＣＴＬに印加される。これにより、有機ＥＬ素子１１が発光している間に、外光が書込トランジスタＴｗｓに入射して、書込トランジスタＴｗｓのオフ電流が大きくなると、電荷が書込トランジスタＴｗｓを介してデータ線ＤＴＬから保持容量Ｃｓに充電される。その結果、上記各実施の形態と同様に、信号電圧を変化させたり、特殊な回路を設けたりすることなく、外光輝度に応じて有機ＥＬ素子１１の発光輝度を自動的に変えることができる。従って、低コストかつ簡易なシステムで、外光輝度に応じて表示輝度を変化させることができる。

＜４．モジュールおよび適用例＞
以下、上記第１および第２の実施の形態およびそれらの変形例で説明した表示装置１の適用例について説明する。表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

［モジュール］
表示装置１は、例えば、図１６に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３の一辺に、表示パネル１０を封止する部材（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、タイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。

［適用例１］
図１７は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、表示装置１により構成されている。

［適用例２］
図１８は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、表示装置１により構成されている。

［適用例３］
図１９は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、表示装置１により構成されている。

［適用例４］
図２０は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、表示装置１により構成されている。

［適用例５］
図２１は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、表示装置１により構成されている。

以上、上記各実施の形態および適用例を挙げて本発明を説明したが、本発明はそれらに限定されるものではなく、種々変形が可能である。

例えば、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１２の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路１２に追加することが可能である。その場合、画素回路１２の変更に応じて、上述したタイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５のほかに、必要な駆動回路を追加してもよい。

また、上記実施の形態等では、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５の駆動をタイミング生成回路２１および映像信号処理回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。

また、上記実施の形態等では、書込トランジスタＴｗｓのソースおよびドレインや、駆動トランジスタＴｄｒのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。

また、上記実施の形態等では、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒがｎチャネルＭＯＳ型のＴＦＴにより形成されているものとして説明されていたが、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒの少なくとも一方がｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。なお、駆動トランジスタＴｄｒがｐチャネルＭＯＳ型のＴＦＴにより形成されている場合には、上記実施の形態等において、有機ＥＬ素子１１のアノード３５Ａがカソードとなり、有機ＥＬ素子１１のカソード３５Ｂがアノードとなる。また、上記実施の形態等において、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒは、常に、アモルファスシリコン型のＴＦＴやマイクロシリコン型のＴＦＴである必要はなく、例えば、低温ポリシリコン型のＴＦＴであってもよい。

１…表示装置、１０…表示パネル、１０Ａ…表示領域、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素回路、１３，１３Ｒ，１３Ｇ，１３Ｂ…サブピクセル、１４…表示画素、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…データ線駆動回路、２４…ゲート線駆動回路、２５…ドレイン線駆動回路、３１Ａ，３２Ａ，３６Ａ…ゲート、３１Ｂ，３２Ｂ，３６Ｂ…ソース、３１Ｃ，３２Ｃ，３６Ｃ…ドレイン、３１Ｄ，３２Ｄ，３６Ｄ…チャネル、３３Ａ，３３Ｂ…端子、３５Ａ…アノード電極、３５Ｂ…カソード電極、３５Ｃ…有機層、３７Ａ，３７Ｂ，３７Ｃ，３７Ｄ，３７Ｅ…コンタクト、４１，４７…基板、４２…ゲート絶縁膜、４３，４４，４５，４６…絶縁膜、４３Ａ，４４Ａ…開口、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃｓ…保持容量、ＣＴＬ…カソード線、ＤＳＬ…ドレイン線、ＤＴＬ…データ線、Ｈ…開口、Ｓ…映像表示面、Ｔｄｒ…駆動トランジスタ、Ｔｒ１…トランジスタ、Ｔｗｓ…書込トランジスタ、ＷＳＬ…ゲート線。

Claims

自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する駆動回路と
を備え、
前記画素回路は、保持容量と、外光の入射する位置に配置され、映像信号に対応する電圧を前記保持容量に書き込む第１トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第２トランジスタとを有するとともに、外光の輝度の大きさに応じた電圧を前記第２トランジスタのゲート電圧にフィードバックするようになっており、
前記表示パネルは、１または複数画素行ごとに各画素の自発光素子に接続された配線をさらに有し、
前記駆動回路は、前記第１トランジスタによって前記保持容量に書き込まれる電圧よりも常に低くなるような電圧を、前記自発光素子が発光している間、前記配線に印加するようになっている
表示装置。
表示装置を備え、
前記表示装置は、
自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する駆動回路と
を有し、
前記画素回路は、保持容量と、外光の入射する位置に配置され、映像信号に対応する電圧を前記保持容量に書き込む第１トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第２トランジスタとを有するとともに、外光の輝度の大きさに応じた電圧を前記第２トランジスタのゲート電圧にフィードバックするようになっており、
前記表示パネルは、１または複数画素行ごとに各画素の自発光素子に接続された配線をさらに有し、
前記駆動回路は、前記第１トランジスタによって前記保持容量に書き込まれる電圧よりも常に低くなるような電圧を、前記自発光素子が発光している間、前記配線に印加するようになっている
電子機器。