JP5736114B2 - 半導体装置の駆動方法、電子機器の駆動方法 - Google Patents

Description

本発明は、半導体装置、表示装置、若しくは発光装置、又はそれらの駆動方法に関する。

近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してきている。しかしながら、ＬＣＤには、視野角が狭い、色度範囲が狭い、応答速度が遅い、などの様々な欠点を有している。そこで、それらの欠点を克服したディスプレイとして、有機ＥＬ（エレクトロルミネッセンス、有機発光ダイオード、オーレッドなどとも言う）ディスプレイの研究が活発に行われている（特許文献１）。

しかしながら、有機ＥＬディスプレイには、有機ＥＬ素子に流れる電流を制御するためのトランジスタの電流特性が、画素毎にばらついてしまう、という問題点があった。有機ＥＬ素子に流れる電流（すなわち、トランジスタを流れる電流）がばらつけば、有機ＥＬ素子の輝度もばらつき、ムラのある表示画面となってしまう。そこで、トランジスタのしきい値電圧のバラツキを補正する方法が検討されている（特許文献２乃至６）。

しかし、トランジスタのしきい値電圧のバラツキを補正しても、トランジスタの移動度がばらつけば、有機ＥＬ素子に流れる電流もばらついてしまい、画像ムラを生じてしまう。そこで、トランジスタのしきい値電圧だけでなく、移動度のバラツキも補正する方法が検討されている（特許文献７乃至８）。

特開２００３−２１６１１０号公報 特開２００３−２０２８３３号公報 特開２００５−３１６３０号公報 特開２００５−３４５７２２号公報 特開２００７−１４８１２９号公報 国際公開第２００６／０６０９０２号パンフレット 特開２００７−１４８１２８号公報（［００９８］段落） 特開２００７−３１０３１１号公報（［００２６］段落）

特許文献７乃至８で開示された技術においては、映像信号（ビデオ信号）を画素に入力しながら、トランジスタの移動度のばらつきの補正を行っており、問題が生じる。

例えば、映像信号を入力しながら移動度のばらつきの補正を行うため、その間は、別の画素に映像信号を入力することが出来ない。通常、画素数、フレーム周波数または画面サイズなどが決まれば、各画素に映像信号を入力する期間（いわゆる、１ゲート選択期間または１水平期間）の最大値も決まる。よって、１ゲート選択期間中に、移動度のバラツキの補正を行う期間が増えることにより、他の処理（映像信号の入力やしきい値電圧の取得など）の期間が減ってしまう。そのため画素では、１ゲート選択期間中に、様々な処理を行わなければならないこととなる。結果として、処理期間が足りず、正確な処理を行えない、または、移動度のバラツキの補正の期間を十分に確保することができないために移動度の補正が不十分となってしまう。

さらに、画素数やフレーム周波数が高くなる、または画面サイズが大きくなると、１画素当たりの１ゲート選択期間がますます短くなる。そのため、画素への映像信号の入力や、移動度のばらつきの補正などが十分に確保できなくなってしまう。

あるいは、映像信号を入力しながら移動度のばらつきの補正を行う場合、移動度のばらつきの補正は、映像信号の波形のなまりの影響を受けやすい。そのため、映像信号の波形のなまりが大きい場合と小さい場合とでは、移動度の補正の程度にばらつきが生じてしまい、正確な補正が出来ない。

あるいは、画素に映像信号を入力しながら移動度のばらつきの補正を行う場合、点順次駆動を行うことが困難である場合が多い。点順次駆動では、ある行の画素に映像信号を入力する場合、その行の全ての画素に同時に映像信号を入力するのではなく、１画素ずつ順に映像信号を入力していく。したがって、映像信号を入力している期間の長さは、画素毎に異なってくる。よって、映像信号を入力しながら移動度のばらつきの補正を行う場合、画素毎に移動度のばらつきの補正期間が異なってきてしまうため、補正量も画素毎に異なってしまい、正常に補正を行うことが出来ない。したがって、映像信号を入力しながら移動度のばらつきの補正を行う場合は、点順次駆動ではなく、その行の全ての画素に同時に信号を入力する線順次駆動を行う必要がある。

さらに、線順次駆動を行う場合、点順次駆動を行う場合と比べて、ソース信号線駆動回路（ビデオ信号線駆動回路、ソースドライバー、データドライバーとも言う）の構成が複雑になる。例えば、線順次駆動でのソース信号線駆動回路は、ＤＡコンバータ、アナログバッファ、ラッチ回路などの回路が必要となる場合が多い。しかし、アナログバッファは、オペアンプやソースフォロワ回路などで構成される場合が多く、トランジスタの電流特性のばらつきの影響を受けやすい。したがって、ＴＦＴ（薄膜トランジスタ）を用いて回路を構成する場合、トランジスタの電流特性のばらつきを補正する回路が必要となり、回路の規模が大きくなってしまったり、消費電力が大きくなってしまったりする。そのため、画素部分のトランジスタとしてＴＦＴが用いられている場合には、画素部分と信号線駆動回路とを同一基板上に形成することが困難となる可能性がある。そのため、信号線駆動回路を画素部分とは別の手段を用いて作成する必要があり、コストが高くなってしまう可能性がある。さらに、画素部分と信号線駆動回路とを、ＣＯＧ（チップ・オン・グラス）またはＴＡＢ（テープ・オートメイテド・ボンディング）などを用いて接続する必要があり、接触不良などを起こしてしまったり、信頼性を損ねてしまったりする。

そこで、本発明の一態様は、トランジスタのしきい値電圧のばらつきの影響を低減することを課題とする。または、本発明の一態様は、トランジスタの移動度のばらつきの影響を低減することを課題とする。または、本発明の一態様は、トランジスタの電流特性のばらつきの影響を低減することを課題とする。または、本発明の一態様は、映像信号の入力期間を長く確保することを課題とする。または、本発明の一態様は、しきい値電圧のばらつきの影響を低減するための補正期間を長く確保することを課題とする。または、本発明の一態様は、移動度のばらつきの影響を低減するための補正期間を長く確保することを課題とする。または、本発明の一態様は、移動度のばらつきの補正が映像信号の波形のなまりの影響を受けにくくすることを課題とする。または、本発明の一態様は、線順次駆動だけでなく、点順次駆動を用いることも出来ることを課題とする。または、本発明の一態様は、画素と駆動回路とを同じ基板上に形成することを課題とする。または、本発明の一態様は、消費電力を低くすることを課題とする。または、本発明の一態様は、製造コストを低くすることを課題とする。または、本発明の一態様は、配線の接続部分の接触不良を起こす可能性を低減することを課題とする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、上記の課題の全てを解決する必要はないものとする。

本発明の一態様は、トランジスタと、トランジスタのゲートに電気的に接続された容量素子と、を有する半導体装置の駆動方法であって、容量素子に、トランジスタのしきい値電圧に応じた電圧を保持する第１の期間と、しきい値電圧が保持された容量素子に映像信号電圧及びしきい値電圧の和を保持する第２の期間と、第２の期間に、映像信号電圧及びしきい値電圧の和に応じて容量素子に保持された電荷を、トランジスタを介して放電する第３の期間と、を有する半導体装置の駆動方法である。

本発明の一態様は、トランジスタと、トランジスタのゲートに電気的に接続された容量素子と、を有する半導体装置の駆動方法であって、容量素子に保持される電荷を初期化するための第１の期間と、容量素子に、トランジスタのしきい値電圧に応じた電圧を保持する第２の期間と、しきい値電圧が保持された容量素子に映像信号電圧及びしきい値電圧の和を保持する第３の期間と、第３の期間に、映像信号電圧及びしきい値電圧の和に応じて容量素子に保持された電荷を、トランジスタを介して放電する第４の期間と、を有する半導体装置の駆動方法。

本発明の一態様は、トランジスタと、トランジスタのゲートに電気的に接続された容量素子と、表示素子と、を有する半導体装置の駆動方法であって、容量素子に、トランジスタのしきい値電圧に応じた電圧を保持する第１の期間と、しきい値電圧が保持された容量素子に映像信号電圧及びしきい値電圧の和を保持する第２の期間と、第２の期間に、映像信号電圧及びしきい値電圧の和に応じて容量素子に保持された電荷を、トランジスタを介して放電する第３の期間と、第３の期間の後に、トランジスタを介して、表示素子に電流を供給する第４の期間と、を有する半導体装置の駆動方法。

本発明の一態様は、トランジスタと、トランジスタのゲートに電気的に接続された容量素子と、表示素子と、を有する半導体装置の駆動方法であって、容量素子に保持される電荷を初期化するための第１の期間と、容量素子に、トランジスタのしきい値電圧に応じた電圧を保持する第２の期間と、しきい値電圧が保持された容量素子に映像信号電圧及びしきい値電圧の和を保持する第３の期間と、第３の期間に、映像信号電圧及びしきい値電圧の和に応じて容量素子に保持された電荷を、トランジスタを介して放電する第４の期間と、第３の期間の後に、トランジスタを介して、表示素子に電流が供給する第５の期間と、を有する半導体装置の駆動方法。

なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、スイッチとして、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）などを用いることが出来る。または、これらを組み合わせた論理回路をスイッチとして用いることが出来る。

機械的なスイッチの例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。

なお、Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いて、ＣＭＯＳ型のスイッチをスイッチとして用いてもよい。

なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続されている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。

例えば、ＡとＢとが電気的に接続されている場合として、ＡとＢとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が、ＡとＢとの間に１個以上接続されていてもよい。あるいは、ＡとＢとが機能的に接続されている場合として、ＡとＢとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＡとＢとの間に１個以上接続されていてもよい。例えば、ＡとＢとの間に別の回路を挟んでいても、Ａから出力された信号がＢへ伝達される場合は、ＡとＢとは機能的に接続されているものとする。

なお、ＡとＢとが電気的に接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。

なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。例えば、表示素子、表示装置、発光素子または発光装置としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。

なお、液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する素子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液晶（ＰＡＬＣ）、バナナ型液晶などを挙げることができる。また、液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードなどを用いることができる。ただし、これに限定されず、液晶素子及びその駆動方法として様々なものを用いることができる。

なお、トランジスタとして、様々な形態のトランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。

なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。

なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全体で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリコンの結晶性を向上させてもよい。

または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。

または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯ、ＴｉＯ、ＡｌＺｎＳｎＯ（ＡＺＴＯ）などの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透光性を有する電極として用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できるため、コストを低減できる。

または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。

または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。このような基板を用いた半導体装置は、衝撃に強くすることができる。

さらに、様々な構造のトランジスタを用いることができる。例えば、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いることが出来る。

なお、ＭＯＳ型トランジスタ、バイポーラトランジスタなどを１つの基板に混在させて形成してもよい。

その他、様々なトランジスタを用いることができる。

なお、トランジスタは、様々な基板を用いて形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板としては、例えば、単結晶基板（例えばシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板などを用いることが出来る。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。他にも、貼り合わせフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなど）、繊維状な材料を含む紙、基材フィルム（ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、紙類等）などがある。または、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の皮膚（表皮、真皮）又は皮下組織を基板として用いてもよい。または、ある基板を用いてトランジスタを形成し、その基板を研磨して薄くしてもよい。研磨される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されない。例えば、ゲート電極が２個以上のマルチゲート構造を適用することができる。

別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができる。なお、チャネルの上下にゲート電極が配置される構成にすることにより、複数のトランジスタが並列に接続されたような構成となる。

チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成も適用できる。さらに、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっている構造も適用できる。

なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成させることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一の基板に形成することも可能である。例えば、所定の機能を実現させるために必要な回路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板などの様々な基板を用いて形成することも可能である。あるいは、所定の機能を実現させるために必要な回路の一部が、ある基板に形成され、所定の機能を実現させるために必要な回路の別の一部が、別の基板に形成されていることも可能である。つまり、所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されていなくてもよい。例えば、所定の機能を実現させるために必要な回路の一部は、ガラス基板上にトランジスタにより形成され、所定の機能を実現させるために必要な回路の別の一部は、単結晶基板に形成され、単結晶基板を用いて形成されたトランジスタで構成されたＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）でガラス基板に接続して、ガラス基板上にそのＩＣチップを配置することも可能である。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続することも可能である。

なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。あるいは、それぞれを第１電極、第２電極と表記する場合がある。あるいは、第１領域、第２領域と表記する場合がある。

なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第２端子などと表記する場合がある。

なお、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的に記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接してはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に記載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。

さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同様であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が介在する場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でもよいし、複層でもよい。

なお、Ａの上にＢが形成されている、Ａ上にＢが形成されている、又はＡの上方にＢが形成されている、と明示的に記載する場合、斜め上にＢが形成される場合も含むこととする。

なお、Ａの下にＢが、あるいは、Ａの下方にＢが、の場合についても、同様である。

なお、明示的に単数として記載されているものについては、単数であることが望ましい。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数として記載されているものについては、複数であることが望ましい。ただし、これに限定されず、単数であることも可能である。

なお、図において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

なお、図は、理想的な例を模式的に示したものであり、図に示す形状又は値などに限定されない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

なお、専門用語は、特定の実施の形態などを述べる目的で用いられる場合が多い。ただし、発明の一態様は、専門用語によって、限定して解釈されるものではない。

なお、定義されていない文言（専門用語又は学術用語などの科学技術文言を含む）は、通常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されることが好ましい。

なお、第１、第２、第３などの語句は、様々な要素、部材、領域、層、区域を他のものと区別して記述するために用いられる。よって、第１、第２、第３などの語句は、要素、部材、領域、層、区域などの数を限定するものではない。さらに、例えば、「第１の」を「第２の」又は「第３の」などと置き換えることが可能である。

なお、「上に」、「上方に」、「下に」、「下方に」、「横に」、「右に」、「左に」、「斜めに」、「奥に」、「手前に」、「内に」、「外に」、又は「中に」などの空間的配置を示す語句は、ある要素又は特徴と、他の要素又は特徴との関連を、図によって簡単に示すために用いられる場合が多い。ただし、これに限定されず、これらの空間的配置を示す語句は、図に描く方向に加えて、他の方向を含むことが可能である。例えば、Ａの上にＢ、と明示的に示される場合は、ＢがＡの上にあることに限定されない。図中のデバイスは反転、又は１８０°回転することが可能なので、ＢがＡの下にあることを含むことが可能である。このように、「上に」という語句は、「上に」の方向に加え、「下に」の方向を含むことが可能である。ただし、これに限定されず、図中のデバイスは様々な方向に回転することが可能なので、「上に」という語句は、「上に」、及び「下に」の方向に加え、「横に」、「右に」、「左に」、「斜めに」、「奥に」、「手前に」、「内に」、「外に」、又は「中に」などの他の方向を含むことが可能である。つまり、状況に応じて適切に解釈することが可能である。

本発明の一態様は、トランジスタのしきい値電圧のばらつきの影響を低減することが出来る。または、本発明の一態様は、トランジスタの移動度のばらつきの影響を低減することが出来る。または、本発明の一態様は、トランジスタの電流特性のばらつきの影響を低減することが出来る。または、本発明の一態様は、映像信号の入力期間を長く確保することが出来る。または、本発明の一態様は、しきい値電圧のばらつきの影響を低減するための補正期間を長く確保することが出来る。または、本発明の一態様は、移動度のばらつきの影響を低減するための補正期間を長く確保することが出来る。または、本発明の一態様は、移動度のばらつきの補正が映像信号の波形のなまりの影響を受けにくくすることが出来る。または、本発明の一態様は、線順次駆動だけでなく、点順次駆動を用いることが出来る。または、本発明の一態様は、画素と駆動回路とを同じ基板上に形成することが出来る。または、本発明の一態様は、消費電力を低くすることが出来る。または、本発明の一態様は、コストを低くすることが出来る。または、本発明の一態様は、配線の接続部分の接触不良を低減することが出来る。

実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す動作を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す回路または駆動方法を説明する図。 実施の形態で示す駆動方法を説明する断面図。 実施の形態で示すブロック図を説明する断面図。 実施の形態で示すブロック図を説明する断面図。 実施の形態で示すトランジスタを説明する断面図。 実施の形態で示すトランジスタを説明する断面図。 実施の形態で示す電子機器を説明する図。 実施の形態で示す電子機器を説明する図。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。

なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。

なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。

なお、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、基板、モジュール、装置、固体、液体、気体、動作方法、製造方法などが単数又は複数記載された図面（断面図、平面図、回路図、ブロック図、フローチャート、工程図、斜視図、立面図、配置図、タイミングチャート、構造図、模式図、グラフ、表、光路図、ベクトル図、状態図、波形図、写真、化学式など）または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。一例としては、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の一例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。別の一例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。

（実施の形態１）
図１（Ａ）乃至（Ｃ）に、トランジスタのしきい値電圧、移動度などの電流特性のばらつきを補正する場合の駆動方法、駆動タイミングおよび、その時の回路構成について、その一例を示す。なお、本実施の形態においては、トランジスタの導電型がｐチャネル型の例について説明を行う。

図１（Ａ）に、トランジスタ１０１のしきい値電圧のばらつきを補正している期間における回路構成を示す。すなわち、トランジスタ１０１に接続された容量素子に、トランジスタ１０１のしきい値電圧に応じた電荷を保持させるための期間における回路構成について示す。なお図１（Ａ）に示す回路構成は、トランジスタ１０１のしきい値電圧の電流特性のばらつきを補正するために、トランジスタのゲートに保持されている電荷を放電するための回路構成であり、実際には配線間に設けられる複数のスイッチのオンまたはオフを制御することで当該回路構成の接続関係を実現するものである。なお図中、実線は素子間の導通状態をあらわし、点線は、素子間の非導通状態をあらわすものとする。なお導通状態、非導通状態は、スイッチ、トランジスタ、抵抗素子、容量素子等の素子で接続を切り替えることにより、制御することが可能である。

図１（Ａ）において、トランジスタ１０１のソースまたはドレインの一方（以下、第１の端子という）は、配線１０３と導通状態にある。トランジスタ１０１のソースまたはドレインの他方（以下、第２の端子という）は、トランジスタ１０１のゲートと導通状態にある。容量素子１０２Ａの第１の端子（または第１の電極）は、トランジスタ１０１のゲートと導通状態にある。容量素子１０２Ａの第２の端子（または第２の電極）は、容量素子１０２Ｂの第１の端子（または第１の電極）、トランジスタ１０１の第１の端子、及び配線１０３と導通状態にある。容量素子１０２Ｂの第２の端子（または第２の電極）は、配線１０３と導通状態にある。

図１（Ａ）において、表示素子１０５の第１の端子（または第１の電極）は、トランジスタ１０１の第２の端子と、非導通状態にある。トランジスタ１０１の第２の端子以外の端子、配線または電極と、表示素子１０５の第１の端子（または第１の電極）とは、非導通状態にあることが望ましい。表示素子１０５の第２の端子（または第２の電極）は、配線１０６と導通状態にあることが望ましい。

配線１０４は、トランジスタ１０１の第２の端子と、非導通状態にある。さらに、配線１０４は、容量素子１０２Ａの第２の端子、容量素子１０２Ｂの第１の端子と、非導通状態にある。なお、配線１０４は、図１（Ａ）に示すように、トランジスタ１０１の第２の端子と容量素子１０２Ａの第２の端子、容量素子１０２Ｂの第１の端子以外の端子、配線または電極とも、非導通状態にあることが望ましい。

なお、配線１０４を介して、トランジスタ１０１、容量素子１０２Ａ、または容量素子１０２Ｂに、映像信号または所定の電圧などを供給される場合がある。よって、配線１０４は、ソース信号線、映像信号線、または、ビデオ信号線などと呼ばれる場合がある。

図１（Ｂ）に、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間における回路構成を示す。なお図１（Ｂ）に示す回路構成は、トランジスタ１０１の移動度などの電流特性のばらつきを補正するために、トランジスタのゲートに保持されている電荷を放電するための回路構成であり、実際には配線間に設けられる複数のスイッチのオンまたはオフを制御することで当該回路構成の接続関係を実現するものである。

図１（Ｂ）において、トランジスタ１０１の第１の端子は、配線１０３と導通状態にある。トランジスタ１０１の第２の端子は、トランジスタ１０１のゲートと導通状態にある。容量素子１０２Ａの第１の端子は、トランジスタ１０１のゲートと導通状態にある。容量素子１０２Ａの第２の端子は、容量素子１０２Ｂの第１の端子と導通状態にある。容量素子１０２Ｂの第２の端子は、配線１０３と導通状態にある。

図１（Ｂ）において、表示素子１０５の第１の端子は、トランジスタ１０１の第２の端子と、非導通状態にある。トランジスタ１０１の第２の端子以外の端子、配線または電極と、表示素子１０５の第１の端子とは、非導通状態にあることが望ましい。表示素子１０５の第２の端子は、配線１０６と導通状態にあることが望ましい。

配線１０４は、トランジスタ１０１の第２の端子と、非導通状態にある。さらに、配線１０４は、容量素子１０２Ａの第２の端子、容量素子１０２Ｂの第１の端子と、非導通状態にある。なお、配線１０４は、図１（Ｂ）に示すように、トランジスタ１０１の第２の端子と容量素子１０２Ａの第２の端子、容量素子１０２Ｂの第１の端子以外の端子、配線または電極とも、非導通状態にあることが望ましい。

なお、図１（Ｂ）の様な接続構成になる前に、つまり、トランジスタ１０１の移動度などの電流特性のばらつきの補正を行う前に、容量素子１０２Ａには、トランジスタ１０１のしきい値電圧に応じた電圧が保持され、その上で映像信号（ビデオ信号）が配線１０４を介して容量素子１０２Ｂに入力されていることが望ましい。したがって、容量素子１０２Ａにはしきい値電圧に応じた電圧、容量素子１０２Ｂには映像信号電圧が保持されていることが望ましい。その結果、トランジスタ１０１のゲートとソースの間の電圧は、容量素子１０２Ａと容量素子１０２Ｂとの和になるので、容量素子１０２Ａ及び容量素子１０２Ｂには、しきい値電圧に応じた電圧と映像信号電圧との和の電圧が保持されていることとなる。よって、図１（Ａ）と図１（Ｂ）との間の状態においては、つまり、図１（Ｂ）のトランジスタ１０１の移動度のばらつきの補正を行う前には、配線１０４は、トランジスタ１０１のドレイン、ソース、ゲート、容量素子１０２Ａの第２の端子、容量素子１０２Ｂの第１の端子、などのうちの少なくとも一つと導通状態にあり、既に映像信号の入力動作が行われていることが望ましい。

なお、容量素子１０２Ａ及び容量素子１０２Ｂによってトランジスタ１０１のしきい値電圧に応じた電圧および映像信号電圧の和の電圧が保持されている場合、スイッチングノイズなどにより、わずかに電圧が変動する可能性がある。ただし、実動作に影響を与えない範囲であれば、多少ずれていても問題はない。したがって、例えば、トランジスタ１０１のしきい値電圧に応じた電圧および映像信号電圧の和の電圧が容量素子１０２Ａ及び容量素子１０２Ｂに入力された場合、実際に容量素子１０２Ａ及び容量素子１０２Ｂに保持されている電圧は、その入力された電圧とは、完全には一致せず、ノイズなどの影響により、わずかに、異なっている場合がある。ただし、実動作に影響を与えない範囲であれば、多少ずれていても問題はない。

次に、図１（Ｃ）に、トランジスタ１０１を介して、表示素子１０５に電流が供給されている期間における回路構成について示す。なお図１（Ｃ）に示す回路構成は、トランジスタ１０１より表示素子１０５に電流を供給するための回路構成であり、実際には配線間に設けられる複数のスイッチのオンまたはオフを制御することで当該回路構成の接続関係を実現するものである。

図１（Ｃ）において、トランジスタ１０１の第１の端子は、配線１０３と導通状態にある。トランジスタ１０１の第２の端子は、表示素子１０５の第１の端子と導通状態にある。トランジスタ１０１の第２の端子は、トランジスタ１０１のゲートと非導通状態にある。容量素子１０２Ａの第１の端子は、トランジスタ１０１のゲートと導通状態にある。容量素子１０２Ａの第２の端子は、容量素子１０２Ｂの第１の端子と導通状態にある。容量素子１０２Ｂの第２の端子は、配線１０３と導通状態にある。表示素子１０５の第２の端子は、配線１０６と導通状態にある。

図１（Ｃ）において、配線１０４は、トランジスタ１０１の第２の端子と、非導通状態にある。さらに、配線１０４は、容量素子１０２Ａの第２の端子と、容量素子１０２Ｂの第１の端子と、非導通状態にある。なお、配線１０４は、図１（Ｃ）に示すように、トランジスタ１０１の第２の端子と、容量素子１０２Ａの第２の端子と、容量素子１０２Ｂの第１の端子以外の端子、配線または電極とも、非導通状態にあることが望ましい。

つまり、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））から、トランジスタ１０１を介して、表示素子１０５に電流が供給されている期間（図１（Ｃ））へ移行するときには、少なくとも、トランジスタ１０１の第２の端子とトランジスタ１０１のゲートとの導通状態と、トランジスタ１０１の第２の端子と表示素子１０５の第１の端子（または第１の電極）との導通状態とが変化することとなるが、これに限定されず、他の部分の導通状態が変化することもできる。そして、上述のように導通状態を制御できるように、スイッチ、トランジスタまたはダイオードなど素子を配置することが望ましい。そして、当該素子を用いて導通状態を制御し、図１（Ａ）乃至図１（Ｃ）の接続状況を実現するような回路構成を実現することが出来る。よって、図１（Ａ）乃至図１（Ｃ）のような接続状況を実現できるならば、スイッチ、トランジスタまたはダイオードなどの素子を自由に配置することができ、その個数または接続構造も限定されない。

一例としては、図２（Ａ）に示すように、スイッチ２０１の第１の端子をトランジスタ１０１のゲートと電気的に接続し、スイッチ２０１の第２の端子をトランジスタ１０１の第２の端子と電気的に接続する。そして、スイッチ２０２の第１の端子をトランジスタ１０１の第２の端子と電気的に接続し、スイッチ２０２の第２の端子を表示素子１０５と電気的に接続する。そして、スイッチ２０３の第１の端子を容量素子１０２Ａの第２の端子及び容量素子１０２Ｂの第１の端子と電気的に接続し、スイッチ２０３の第２の端子をトランジスタ１０１の第１の端子及び配線１０３と電気的に接続する。このように、３つのスイッチを配置することにより、図１（Ａ）乃至図１（Ｃ）の接続状況を実現するような回路構成を実現することが出来る。

図２（Ａ）とは別の例を、図２（Ｂ）、図２（Ｃ）に示す。図２（Ｂ）では、図２（Ａ）の表示素子１０５の上にあるスイッチ２０２を削除し、表示素子の下にスイッチ２０５を追加する。図２（Ｃ）では、図２（Ａ）におけるスイッチ２０２を削除したものである。その代わり、例えば、配線１０６の電位を変化させることにより、表示素子１０５が非導通状態となり、図１（Ａ）と同様な動作を実現することが出来る。そして、さらにスイッチやトランジスタなどが必要な場合は、適宜、配置される。

なお、ＡはＢと導通状態にある、と記載しているが、その場合、ＡとＢとの間には、様々な素子が接続されていることは可能である。例えば、抵抗素子、容量素子、トランジスタ、ダイオードなどがＡとＢとの間に、直列接続、または並列接続で接続されていることは可能である。同様に、ＡはＢと非導通状態にある、と記載しているが、その場合、ＡとＢとの間には、様々な素子が接続されていることは可能である。ＡとＢとが、非導通になってさえすればよいため、それ以外の部分では、様々な素子が接続されていることは可能である。例えば、抵抗素子、容量素子、トランジスタ、ダイオードなどの素子が直列接続、または並列接続で接続されていることは可能である。

したがって、例えば、図２（Ａ）の回路において、スイッチ２０４を追加した場合の回路を図２（Ｄ）に、スイッチ２０５を追加した場合の回路を図１０（Ａ）に、図１０（Ａ）にスイッチ２０６を追加した場合の回路を図１０（Ｂ）に示す。

また、各配線及び素子の接続において、導通状態または非導通状態とするためのスイッチを省略することも可能である。スイッチを省略した場合の回路を図１０（Ｃ）に示す。図１０（Ｃ）に示す回路は、例えば、容量素子１０２Ｂの第２の端子の接続を配線１０４と行い、配線１０３の電位、配線１０４の電位、配線１０６の電位、及び各スイッチのオン又はオフの制御を行うことにより、上記図１（Ａ）乃至（Ｃ）と同様の動作を行うことができる。なお容量素子１０２Ｂは、トランジスタ１０１の寄生容量を利用することで、省略することも可能である。

このように、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））において、トランジスタ１０１の移動度などの電流特性のばらつきが低減されるため、表示素子１０５に電流が供給されている期間（図１（Ｂ））において、表示素子１０５に供給される電流のばらつきも低減される。その結果、表示素子１０５の表示状態のばらつきも低減され、表示品位の高い表示を行うことが出来る。

以上説明した図２（Ａ）乃至図２（Ｄ）、図１０（Ａ）乃至図１０（Ｃ）に示す回路構成は、上記図１（Ａ）乃至図１（Ｃ）で示した回路構成を実現する一例として示したものである。なお、実際には図２（Ａ）乃至図２（Ｄ）、図１０（Ａ）乃至図１０（Ｃ）に示した複数のスイッチ以外に、配線間に設けられる複数のスイッチのオンまたはオフを制御することで、当該回路構成の接続関係を実現するものである。

なお、表示素子１０５に電流が供給されている期間（図１（Ｃ））は、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））の直後に出現させることが望ましい。なぜなら、表示素子１０５に電流が供給されている期間（図１（Ｃ））において取得したトランジスタ１０１のゲート電位（容量素子１０２Ａ及び容量素子１０２Ｂに保持された電荷）を利用して、表示素子１０５に電流が供給されている期間（図１（Ｃ））において、処理を行うからである。しかしながら、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））の直後に表示素子１０５に電流が供給されている期間（図１（Ｃ））を出現させることに限定されない。トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間において、容量素子１０２Ａ及び容量素子１０２Ｂの電荷量が変化し、そして、期間終了時に決定した容量素子１０２Ａ及び容量素子１０２Ｂの電荷量が、表示素子１０５に電流が供給されている期間（図１（Ｃ））において、大きく変化していない場合などは、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））と、表示素子１０５に電流が供給されている期間（図１（Ｃ））との間に、別の処理が行われる期間が設けられていても良い。

したがって、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間が終了した時点での容量素子１０２Ａ及び容量素子１０２Ｂに保持された電荷と、表示素子１０５に電流が供給されている期間が開始した時点での容量素子１０２Ａ及び容量素子１０２Ｂに保持された電荷とは、概ね同じ量であることが望ましい。ただし、ノイズなどの影響により、わずかに双方の電荷量が異なっている場合もある。具体的には、双方の電荷量の差は、１０％以内が望ましく、より望ましくは、３％以内が望ましい。電荷量の差が３％以内であれば、その差が反映される表示素子を人間の眼で見たときに、その差を視認できないため、より望ましい。

そこで、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））において、電圧電流特性がどのような状態に変化するかを図３（Ａ）に示す。容量素子１０２Ａ及び容量素子１０２Ｂに保存されていた電荷が、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））において、トランジスタ１０１のソース（第１の端子）とドレイン（第２の端子）との間を介して、放電されていく。その結果、容量素子１０２Ａ及び容量素子１０２Ｂに保持されていた電荷量が減少していき、容量素子１０２Ａ及び容量素子１０２Ｂに保持された電圧も減少していく。したがって、トランジスタ１０１のゲートとソースの間の電圧の絶対値も減少していく。容量素子１０２Ａ及び容量素子１０２Ｂに保存されている電荷は、トランジスタ１０１を介して放電されていくため、電荷の放電量は、トランジスタ１０１の電流特性に依存する。つまり、トランジスタ１０１の移動度が高ければ、より多くの電荷が放電される。または、トランジスタ１０１のチャネル幅Ｗとチャネル長Ｌの比（Ｗ／Ｌ）が大きければ、より多くの電荷が放電される。または、トランジスタ１０１のゲートとソースの間の電圧の絶対値が大きければ（つまり、容量素子１０２Ａ及び容量素子１０２Ｂで保持される電圧の絶対値が大きければ）、より多くの電荷が放電される。または、トランジスタ１０１のソース領域、ドレイン領域での寄生抵抗が小さければ、より多くの電荷が放電される。または、トランジスタ１０１のＬＤＤ領域での抵抗が小さければ、より多くの電荷が放電される。または、トランジスタ１０１と電気的に接続されているコンタクトホールでのコンタクト抵抗が小さければ、より多くの電荷が放電される。

そのため、放電前、つまり、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））に入る前の期間における電圧電流特性のグラフは、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））において、容量素子１０２Ａ及び容量素子１０２Ｂに保存されている電荷の一部が放電された結果、傾きが小さな曲線のグラフに変化する。そして、例えば、放電前と放電後の電圧電流特性のグラフの差は、トランジスタ１０１の移動度が大きい方が大きくなる。したがって、トランジスタ１０１の移動度が高い場合（つまり、グラフの傾きが大きい場合）は、放電後には、傾きの変化量が大きくなり、トランジスタ１０１の移動度が低い場合（つまり、グラフの傾きが小さい場合）は、放電後には、傾きの変化量が小さくなる。その結果、放電後では、トランジスタ１０１の移動度が高い場合と低い場合とで、電圧電流特性のグラフの差が小さくなり、移動度のばらつきの影響が低減することができる。さらに、トランジスタ１０１のゲートとソースの間の電圧の絶対値が大きければ（つまり、容量素子１０２Ａ及び容量素子１０２Ｂで保持される電圧の絶対値が大きければ）、より多くの電荷が放電され、トランジスタ１０１のゲートとソースの間の電圧の絶対値が小さければ（つまり、容量素子１０２Ａ及び容量素子１０２Ｂで保持される電圧の絶対値が小さければ）、放電される電荷量が少なくなるため、より適切に、移動度のばらつきを低減することが出来る。

なお、図３（Ａ）のグラフは、トランジスタ１０１のしきい値電圧のばらつきを補正している期間（図１（Ａ））の後のグラフである。したがって、図３（Ｂ）に示すように、トランジスタ１０１の移動度のばらつきを補正している期間（図１（Ｂ））に入る前には、図１（Ａ）で示す期間によって、しきい値電圧のばらつきの影響が低減されている。しきい値電圧のばらつきは、図１（Ａ）で示す期間で、電圧電流特性のグラフをしきい値電圧の分だけ平行移動させることで達成される。つまり図１（Ｂ）の期間では、トランジスタのゲートとソースの間の電圧には、映像信号電圧としきい値電圧との和が供給されている。その結果、しきい値電圧のばらつきの影響は低減されていることとなる。しきい値電圧のばらつきを低減したあと、図３（Ａ）のグラフに示すように、移動度のばらつきを低減することにより、トランジスタ１０１の電流特性のばらつきを大幅に低減させることが出来る。

なお、ばらつきを補正できるトランジスタ１０１の電流特性は、トランジスタ１０１の移動度だけでなく、しきい値電圧、ソース部分（ドレイン部分）での寄生抵抗、低濃度不純物領域（ＬＤＤ領域）での抵抗、トランジスタ１０１と電気的に接続されているコンタクトホールでのコンタクト抵抗などもあげられる。これらの電流特性も、トランジスタ１０１を介して電荷が放電されることから、移動度の場合と同様、ばらつきを低減することが出来る。

従って、放電前、つまり、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））に入る前の期間における容量素子１０２Ａ及び容量素子１０２Ｂの電荷量は、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））の終了時点における容量素子１０２Ａ及び容量素子１０２Ｂの電荷量よりも多い。なぜなら、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））では、容量素子１０２Ａ及び容量素子１０２Ｂの電荷が放電されるため、容量素子１０２Ａ及び容量素子１０２Ｂに保存されている電荷が少なくなっていくからである。

なお、容量素子１０２Ａ及び容量素子１０２Ｂに保持されている電荷は、一部が放電されれば、すぐに放電を停止することが望ましい。仮に、完全に放電してしまったら、つまり、電流が流れなくなるまで放電させてしまうと、映像信号の情報がほとんど無くなってしまう。したがって、完全に放電される前に、放電を停止することが望ましい。つまり、トランジスタ１０１に電流が流れている間に、放電を停止することが望ましい。

したがって、１ゲート選択期間（または１水平期間、１フレーム期間を画素の行数で割り算した値など）と、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））との長さを比較すると、１ゲート選択期間（または１水平期間、１フレーム期間を画素の行数で割り算した値など）の方が長いことが望ましい。なぜなら、１ゲート選択期間よりも長く放電を行うと、放電しすぎてしまう可能性があるからである。ただし、これに限定されない。

または、画素に映像信号を入力している期間と、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））との長さを比較すると、画素に映像信号を入力している期間の方が長いことが望ましい。なぜなら、画素に映像信号を入力している期間よりも長く放電を行うと、放電しすぎてしまう可能性があるからである。ただし、これに限定されない。

または、トランジスタのしきい値電圧を取得している期間（図１（Ａ））と、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））との長さを比較すると、トランジスタのしきい値電圧を取得している期間の方が長いことが望ましい。なぜなら、トランジスタのしきい値電圧を取得している期間よりも長く放電を行うと、放電しすぎてしまう可能性があるからである。ただし、これに限定されない。

なお、トランジスタ１０１の移動度などの電流特性のばらつきを補正している期間（図１（Ｂ））において、容量素子１０２Ａ及び容量素子１０２Ｂに保持されている電荷を放電する期間の長さは、例えば、トランジスタ１０１の移動度のばらつき量、容量素子１０２Ａ及び容量素子１０２Ｂの大きさ、トランジスタ１０１のＷ／Ｌなどに応じて、決定することが望ましい。

例えば、図１（Ａ）乃至（Ｃ）、図２（Ａ）乃至（Ｄ）に示す回路が複数ある場合について考える。例としては、第１の色を表示するための第１の画素と、第２の色を表示するための第２の画素とを有しており、各々の画素はトランジスタ１０１に相当するトランジスタとして、第１の画素は、トランジスタ１０１Ａを、第２の画素はトランジスタ１０１Ｂとを有しているとする。同様に、容量素子１０２Ａに相当する容量素子として、第１の画素は、容量素子１０２Ａ＿１を、第２の画素は容量素子１０２Ａ＿２とを有しているとする。また容量素子１０２Ｂに相当する容量素子として、第１の画素は、容量素子１０２Ｂ＿１を、第２の画素は容量素子１０２Ｂ＿２とを有しているとする。

そして、トランジスタ１０１ＡのＷ／Ｌが、トランジスタ１０１ＢのＷ／Ｌよりも大きい場合は、容量素子１０２Ａ＿１と容量素子１０２Ｂ＿１の合計の容量値の方が、容量素子１０２Ａ＿２と容量素子１０２Ｂ＿２の合計の容量値よりも大きいことが望ましい。なぜなら、トランジスタ１０１Ａの方が多くの電荷を放電するため、容量素子１０２Ａ＿２と容量素子１０２Ｂ＿２の合計の電圧も、より大きく変化してしまう。そこで、それを調整するために、容量素子１０２Ａ＿１と容量素子１０２Ｂ＿１の合計の容量値が大きいことが望ましい。または、トランジスタ１０１Ａのチャネル幅Ｗが、トランジスタ１０１Ｂのチャネル幅Ｗよりも大きい場合は、容量素子１０２Ａ＿１と容量素子１０２Ｂ＿１の合計の容量値の方が、容量素子１０２Ａ＿２と容量素子１０２Ｂ＿２の合計の容量値よりも大きいことが望ましい。または、トランジスタ１０１Ａのチャネル長Ｌが、トランジスタ１０１Ｂのチャネル長Ｌよりも小さい場合は、容量素子１０２Ａ＿１と容量素子１０２Ｂ＿１の合計の容量値の方が、容量素子１０２Ａ＿２と容量素子１０２Ｂ＿２の合計の容量値よりも大きいことが望ましい。

なお、容量素子１０２Ａと容量素子１０２Ｂの合計に保持されている電荷の放電量を制御するために、追加して容量素子を配置することが可能である。例えば、図１（Ｂ）、図１（Ｃ）に対して、容量素子を追加した場合の一例を図４（Ａ）、図４（Ｂ）に示す。なお図４（Ａ）乃至図４（Ｆ）で説明する回路構成は、上記図１（Ｂ）、図１（Ｃ）で示した回路構成を実現する一例として示したものである。なお、実際には図４（Ａ）乃至図４（Ｆ）に示した複数のスイッチ及び容量素子以外に、配線間に設けられる複数のスイッチのオンまたはオフを制御することで、当該回路構成の接続関係を実現するものである。

図４（Ａ）、図４（Ｂ）において、容量素子４０２Ａの第１の端子は、トランジスタ１０１の第２の端子と導通状態にあり、容量素子４０２Ａの第２の端子は、配線１０３と導通状態にある。なお、図４（Ｂ）では、容量素子４０２Ａの各端子の導通状態は、図４（Ａ）と同じであることが望ましい。一部が非導通状態にあってもよい。なお、ここでは図示しないが、図４（Ａ）の前の期間に、トランジスタ１０１のしきい値電圧を補正するための期間が、図１（Ａ）と同様にある。

同様に、図１（Ｂ）、図１（Ｃ）に対して容量素子を追加した場合の別の例を図４（Ｃ）、図４（Ｄ）に示す。容量素子４０２Ｂの第１の端子は、トランジスタ１０１の第２の端子と導通状態にあり、容量素子４０２Ｂの第２の端子（または第２の電極）は、配線１０６と導通状態にある。なお、図４（Ｄ）では、容量素子４０２Ｂの各端子の導通状態は、図４（Ｃ）と同じであることが望ましい。なお、一部が非導通状態にあってもよい。

例えば、図４などに示す回路が複数ある場合について考える。例としては、第１の色を表示するための第１の画素と、第２の色を表示するための第２の画素とを有しており、各々の画素はトランジスタ１０１に相当するトランジスタとして、第１の画素は、トランジスタ１０１Ａを、第２の画素はトランジスタ１０１Ｂとを有しているとする。同様に、容量素子１０２Ａに相当する容量素子として、第１の画素は、容量素子１０２Ａ＿１を、第２の画素は容量素子１０２Ａ＿２とを有しているとする。また、容量素子１０２Ｂに相当する容量素子として、第１の画素は、容量素子１０２Ｂ＿１を、第２の画素は容量素子１０２Ｂ＿２とを有しているとする。さらに、容量素子４０２Ａ乃至容量素子４０２Ｃの少なくともいずれか一つに相当する容量素子として、第１の画素は、容量素子４０２Ａ＿１を、第２の画素は容量素子４０２Ａ＿２とを有しているとする。

そして、トランジスタ１０１ＡのＷ／Ｌが、トランジスタ１０１ＢのＷ／Ｌよりも大きい場合は、容量素子１０２Ａ＿１と容量素子１０２Ｂ＿１の合計の容量値の方が、容量素子１０２Ａ＿２と容量素子１０２Ｂ＿２の合計の容量値よりも大きいことが望ましい。または、容量素子４０２Ａ＿１と容量素子４０２Ｂ＿１の合計の容量値の方が、容量素子４０２Ａ＿２と容量素子４０２Ｂ＿２の合計の容量値よりも大きいことが望ましい。または、容量素子１０２Ａ＿１、容量素子１０２Ｂ＿１、容量素子４０２Ａ＿１、及び容量素子４０２Ｂ＿１の合計の容量値の方が、容量素子１０２Ａ＿２、容量素子１０２Ｂ＿２、容量素子４０２Ａ＿２、及び容量素子４０２Ｂ＿２の合計の容量値よりも大きいことが望ましい。トランジスタ１０１Ａから放電される電荷量が、トランジスタ１０１Ｂから放電される電荷量より大きくなることによって、電位が調整される。または、トランジスタ１０１Ａのチャネル幅Ｗが、トランジスタ１０１Ｂのチャネル幅Ｗよりも大きい場合は、容量素子１０２Ａ＿１の容量値の方が、容量素子１０２Ａ＿２の容量値よりも大きいことが望ましい。または、容量素子４０２Ａ＿１と容量素子４０２Ｂ＿１の合計の容量値の方が、容量素子４０２Ａ＿２と容量素子４０２Ｂ＿２の合計の容量値よりも大きいことが望ましい。または、容量素子１０２Ａ＿１、容量素子１０２Ｂ＿１、容量素子４０２Ａ＿１、及び容量素子４０２Ｂ＿１の合計の容量値の方が、容量素子１０２Ａ＿２、容量素子１０２Ｂ＿２、容量素子４０２Ａ＿２、及び容量素子４０２Ｂ＿２の合計の容量値よりも大きいことが望ましい。または、トランジスタ１０１Ａのチャネル長Ｌが、トランジスタ１０１Ｂのチャネル長Ｌよりも小さい場合は、容量素子１０２Ａ＿１と容量素子１０２Ｂ＿１の合計の容量値の方が、容量素子１０２Ａ＿２と容量素子１０２Ｂ＿２の合計の容量値よりも大きいことが望ましい。または、容量素子４０２Ａ＿１と容量素子４０２Ｂ＿１の合計の容量値の方が、容量素子４０２Ａ＿２と容量素子４０２Ｂ＿２の合計の容量値よりも大きいことが望ましい。または、容量素子１０２Ａ＿１、容量素子１０２Ｂ＿１、容量素子４０２Ａ＿１、及び容量素子４０２Ｂ＿１の合計の容量値の方が、容量素子１０２Ａ＿２、容量素子１０２Ｂ＿２、容量素子４０２Ａ＿２、及び容量素子４０２Ｂ＿２の合計の容量値よりも大きいことが望ましい。

なお、容量素子４０２Ａ＿１と容量素子４０２Ｂ＿１の合計の容量値と、容量素子４０２Ａ＿２と容量素子４０２Ｂ＿２の合計の容量値は異なっていて、容量素子１０２Ａ＿１と容量素子１０２Ｂ＿１の合計と、容量素子１０２Ａ＿２と容量素子１０２Ｂ＿２の合計の容量値は、概ね等しい、という状態になっていることも可能である。つまり、容量値の調整を、容量素子１０２Ａ＿１と容量素子１０２Ｂ＿１の合計と容量素子１０２Ａ＿２と容量素子１０２Ｂ＿２の合計ではなく、容量素子４０２Ａ＿１と容量素子４０２Ａ＿２の方を用いて行う、ということも可能である。容量素子１０２Ａ＿１と容量素子１０２Ｂ＿１の合計と容量素子１０２Ａ＿２と容量素子１０２Ｂ＿２の合計の大きさが異なる場合、映像信号の大きさに差が出てきてしまう可能性があるなど、他への影響が大きい場合がある。そのため、容量素子４０２Ａ＿１と容量素子４０２Ａ＿２の方を用いて容量値の調整を行うことが望ましい。

なお、回路の接続構造は、図１（Ａ）乃至図１（Ｃ）に限定されない。例えば、図１（Ａ）乃至図１（Ｃ）では、容量素子１０２Ｂの第２の端子が、配線１０３と導通状態にある。なお、少なくとも所定の期間において、一定の電位を供給する機能を有している配線と導通状態にあればよい。例えば、容量素子１０２Ｂの第２の端子が配線１０７に接続されている場合の例を、図５（Ａ）、図１（Ｂ）に示す。同様に、容量素子１０２Ｂの第２の端子が配線１０６に接続されている場合の例を、図５（Ｃ）、図５（Ｄ）に示す。

なお、図５（Ａ）乃至図５（Ｄ）においても、図４（Ａ）乃至図４（Ｄ）と同様に、追加で容量素子を配置することができる。一例として、図５（Ａ）、図１（Ｂ）に対して、追加の容量素子４０２Ｃを配置した場合を図４（Ｅ）、図４（Ｆ）に示す。

なお、図５（Ａ）乃至図５（Ｄ）においても、図２（Ａ）乃至図２（Ｄ）、図１０（Ａ）乃至図１０（Ｃ）と同様に、スイッチを配置することができる。

なお、図１（Ａ）乃至図１（Ｃ）、図２（Ａ）乃至図２（Ｄ）、図４（Ａ）乃至図４（Ｆ）、図５（Ａ）乃至図５（Ｄ）、図１０（Ａ）乃至図１０（Ｃ）などにおいて、容量素子を複数配置し、直列接続、または、並列接続によって、複数の容量素子が配置する構成としてもよい。

なお、図１（Ａ）乃至図１（Ｃ）、図２（Ａ）乃至図２（Ｄ）、図４（Ａ）乃至図４（Ｆ）、図５（Ａ）乃至図５（Ｄ）、図１０（Ａ）乃至図１０（Ｃ）などにおいて、トランジスタ１０１がｐチャネル型の場合について述べている。なお図６に示すように、Ｎチャネル型を用いることが可能である。例として、図１（Ａ）乃至図１（Ｃ）に対して、ｎチャネル型を用いた場合を図６（Ａ）乃至図６（Ｃ）に示す。これら以外の場合においても、同様に行うことが出来る。また図６（Ｄ）に示す回路構成は、図６（Ｃ）での表示素子１０５がＥＬ素子で有る際の一例である。なお図６（Ａ）乃至図６（Ｄ）で説明する回路構成は、上記図１（Ａ）乃至図１（Ｃ）で示した回路構成を実現する一例として示したものである。なお、実際には図６（Ａ）乃至図６（Ｃ）に示した複数のスイッチ及び容量素子以外に、配線間に設けられる複数のスイッチのオンまたはオフを制御することで、当該回路構成の接続関係を実現するものである。

なお、トランジスタ１０１は、表示素子１０５に流れる電流の大きさを制御し、表示素子１０５を駆動する能力を有している場合が多い。

なお、配線１０３は、表示素子１０５に電力を供給する能力を有している場合が多い。あるいは、配線１０３は、トランジスタ１０１に流れる電流を供給する能力を有している場合が多い。

なお、配線１０７は、容量素子１０２Ａ若しくは容量素子１０２Ｂに電圧を供給する能力を有している場合が多い。あるいは、トランジスタ１０１のゲート電位がノイズなどにより変動しにくくなるようにする機能を有している場合が多い。

なお、トランジスタ１０１のしきい値電圧に応じた電圧とは、トランジスタ１０１のしきい値電圧を同じ大きさの電圧、または、トランジスタ１０１のしきい値電圧に近い大きさを有する電圧のことを言う。例えば、トランジスタ１０１のしきい値電圧が大きい場合は、しきい値電圧に応じた電圧も大きく、トランジスタ１０１のしきい値電圧が小さい場合は、しきい値電圧に応じた電圧も小さい。このように、しきい値電圧に応じて大きさが決まっているような電圧のことを、しきい値電圧に応じた電圧と呼ぶ。したがって、ノイズなどの影響により、僅かに異なっているような電圧も、しきい値電圧に応じた電圧と呼ぶ事が出来る。

なお、表示素子１０５は、輝度、明るさ、反射率、透過率などを変化させるような機能を有する素子のことを言う。したがって、表示素子１０５の例としては、液晶素子、発光素子、有機ＥＬ素子、電気泳動素子などを用いることが出来る。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態２）
本実施の形態では、実施の形態１で述べた回路および駆動方法の具体例について示す。

図８（Ａ）乃至図８（Ｆ）に、上記実施の形態１で述べた回路構成の具体例について示す。スイッチ６０１の第１の端子は、配線１０４に接続され、スイッチ６０１の第２の端子は、容量素子１０２Ａの第２の端子、容量素子１０２Ｂの第１の端子、及びスイッチ２０３の第１の端子と接続されている。スイッチ２０３の第２の端子は、配線１０３、及びトランジスタ１０１の第１の端子と接続されている。容量素子１０２Ａの第１の端子は、トランジスタ１０１のゲート、スイッチ２０１の第１の端子と接続されている。トランジスタ１０１の第２端子は、スイッチ２０１の第２の端子、及びスイッチ２０２の第１の端子と接続されている。スイッチ２０２の第２の端子は、表示素子１０５の第１の端子と接続されている。表示素子１０５の第２の端子は、配線１０６と接続されている。

なお、トランジスタ１０１のゲートの電位、または第２の端子の電位を制御するために、スイッチを追加することが望ましい。ただし、これに限定されない。スイッチを追加した例を図８（Ｂ）、図８（Ｃ）に示す。図８（Ｂ）では、スイッチ６０２が追加され、その第１の端子はトランジスタ１０１のゲートに接続され、第２の端子は、配線６０６に接続されている。図８（Ｃ）では、スイッチ６０２が追加され、スイッチ６０３の第１の端子はトランジスタ１０１の第２の端子に接続され、スイッチ６０３の第２の端子は、配線６０６に接続されている。このような構成にすることにより、初期化のときなどにおいて、表示素子１０５に余分な電流が流れてしまうことを低減することが出来る。そのため、黒を表示する際の輝度をより低減することが出来るため、コントラストを向上することができる。

なお、配線６０６は、別の配線と共有して、配線数を削減することが可能である。例えば、配線１０６と配線６０６とを共有して、配線１０６のみで構成した場合の例を図８（Ｄ）に示す。スイッチ６０２の第１の端子はトランジスタ１０１のゲートに接続され、第２の端子は、配線１０６に接続されている。このように、スイッチ６０２の第２の端子の接続先は、限定されず、様々な配線に接続させることが可能である。そして、別の配線と共有することにより、配線数を低減することが出来る。なお、容量素子１０２Ｂの第２の端子及びトランジスタ１０１の第１の端子は配線１０３と接続されているが、それぞれ別の配線に接続されていることが可能である。

なお、回路の接続構成は、これに限定されない。所望の動作を行うことができるように配置されていれば、様々な場所に、スイッチやトランジスタなどを配置することによって、様々な構成の回路を実現することが出来る。

このように、実施の形態１で述べた構成についての例は、様々な構成をとることが出来る。さらに、他の構成においても、同様に、具体例を構成することが出来る。

例として、図５（Ａ）についての例を図８（Ｅ）、図８（Ｆ）に示す。なお、図８（Ｅ）では、スイッチ６０３の第２の端子は、配線１０７に接続されている。なお、図８（Ｆ）では、容量素子１０２Ｂの第２の端子は、配線１０７に接続されている。ただし、これに限定されない。

さらに、図４（Ｃ）、図４（Ｄ）についての例を図９（Ａ）に示す。容量素子４０２Ｂの第１の端子は、トランジスタ１０１の第２の端子に接続され、容量素子４０２Ｂの第２の端子は、配線１０６に接続されている。

なお、配線１０４に供給する電位と、スイッチ６０１の導通または非導通とするタイミングとを制御することによって、スイッチ２０３を削減することが可能である。例えば、スイッチ２０３を削減した場合の例を図９（Ｂ）に示す。このように、スイッチ２０３の有無は特に限定されず、削減することが可能である。そして、スイッチ２０３を削減することにより、画素を構成する素子数を削減することが出来る。

なお、容量素子１０２Ａは、配線などとの交差容量による寄生容量を利用することにより、削減することが可能である。例えば、容量素子１０２Ｂ及びスイッチ２０３を削減した場合の例を図９（Ｃ）に示す。このように、容量素子１０２Ｂ及びスイッチ２０３の有無は特に限定されず、削除することが可能である。そして、容量素子１０２Ａ及びスイッチ２０３を削減することにより、画素を構成する素子数を削減することが出来る。

このように、図８、図９では、実施の形態１で述べた構成についての例の一部を示したが、それ以外の例についても、同様に構成することが出来る。

次に、動作方法について述べる。ここでは、図８（Ａ）の回路を用いて述べるが、それ以外の回路についても、同様な動作方法を用いることが出来る。なお図７（Ａ）乃至図７（Ｅ）中での各素子の符号については、図８（Ａ）と同様であり、ここでは省略している。また、図７（Ａ）乃至図７（Ｅ）中に示す点線矢印は、それぞれの期間における電流の流れを、可視化するために示したものである。

まず、図７（Ａ）に示す期間では、各ノードの電位の初期化を行う。これは、トランジスタ１０１のゲート、第１端子、及び第２端子の電位を、所定の電位に設定する動作である。これにより、トランジスタ１０１を導通状態とすることが出来る。または、容量素子１０２Ａに、所定の電圧が供給される。または、容量素子１０２Ａに保持される電荷の初期化がなされる。そのため、容量素子１０２Ａは、電荷が保持されることとなる。スイッチ２０１、スイッチ２０２、スイッチ２０３は導通状態になっている。スイッチ６０１については、非導通状態になっていることが望ましい。ただし、これに限定されない。

なお、配線１０６の電位は、配線１０３より低いことが望ましい。なお、電位は、これに限定されない。また、これらの電位は、トランジスタ１０１がｐチャネル型の場合である。よって、トランジスタ１０１の極性がｎチャネル型の場合は、電位の上下関係は逆であることが望ましい。

次に、図７（Ｂ）に示す期間では、トランジスタ１０１のしきい値電圧のばらつきを補正するための動作を行う。なお当該期間は、図１（Ａ）の期間に相当する期間である。これは、トランジスタ１０１のしきい値電圧に応じた電圧を、容量素子で保持することとなる。スイッチ２０１、スイッチ２０３は、導通状態になっている。スイッチ２０２、スイッチ６０１は、非導通状態になっていることが望ましい。このとき、容量素子１０２Ａは、図７（Ａ）の期間において蓄積された電荷があるため、その電荷が放電されていく。そのため、トランジスタ１０１のゲートの電位は上昇していき、トランジスタ１０１のゲートとソースの間にトランジスタ１０１のしきい値電圧（負の値）を保持するための電位に近づいていく。つまり、配線１０３より供給される電位よりも、トランジスタ１０１のしきい値電圧の絶対値の分だけ低い電位に近づいていく。そして、このとき、トランジスタ１０１のゲートとソースの間の電圧は、トランジスタ１０１のしきい値電圧に近づいていく。これらの動作により、しきい値電圧の取得を行うことが出来る。

なお、容量素子１０２Ａの電荷を放電する場合、ほぼ完全に放電することは可能である。その場合、トランジスタ１０１は、ほとんど電流が流れなくなっているため、トランジスタ１０１のゲートとソースの間の電圧は、トランジスタ１０１のしきい値電圧に非常に近い大きさになっている。ただし、完全に放電する前に、放電を止めることも可能である。

なお、この期間において、容量素子１０２Ａの電荷を放電する場合、その期間に違いがでても、大きな問題はない。なぜなら、ある程度の時間が経過すれば、ほぼ完全に放電されてしまうため、期間に長さが違っても、動作に与える影響は小さいからである。したがって、この動作は、線順次ではなく、点順次を用いて駆動させることが出来る。したがって、駆動回路の構成が簡単な構成で実現できる。そのため、図８に示すような回路を１つの画素としたとき、その画素がマトリクス状に配置された画素部と、画素部に信号を供給する駆動回路部とについて、両者を同じ種類のトランジスタを用いて構成すること、または同じ基板上に形成することが可能となる。ただしこれに限定されず、線順次駆動を用いたり、画素部と駆動回路部とを別々の基板上に形成することも可能である。

次に、図７（Ｃ）に示す期間では、映像信号（映像信号電圧）の入力を行う。スイッチ６０１は、導通状態になっている。スイッチ２０１、スイッチ２０２、スイッチ２０３は、非導通状態になっている。そして、配線１０４より容量素子１０２Ｂに映像信号が供給される。このとき、容量素子１０２Ａの第２の端子と容量素子１０２Ｂの第１の端子が接続されるノードでは、映像信号に応じた電位の下降が行われる。つまり容量素子１０２Ｂに映像信号電圧が入力されることとなる。そして容量素子１０２Ａの第１の端子側の電位は容量結合により、容量素子１０２Ａに保持された電圧分だけ下降することとなる。そのため、トランジスタ１０１のゲートの電位は、配線１０４より供給される映像信号と、トランジスタ１０１のしきい値電圧（負の値）を足し合わせた電位に近づいていく。これらの動作により、映像信号の入力（映像信号電圧の取得）と、しきい値電圧の取得とを行うことが出来る。

このような動作により、容量素子１０２Ａには、しきい値電圧に応じた電圧と映像信号電圧とを足し合わせた電圧が供給され、その電圧に応じた電荷が蓄積されることとなる。

次に、図７（Ｄ）に示す期間では、トランジスタ１０１の移動度などの電流特性のばらつきの補正を行う。なお当該期間は、図１（Ｂ）の期間に相当する期間である。スイッチ２０１は、導通状態になっている。スイッチ２０２、スイッチ２０３、及びスイッチ６０１は、非導通状態になっている。このような状態にすることにより、容量素子１０２Ａ及び容量素子１０２Ｂに蓄積された電荷が、トランジスタ１０１を介して放電されていく。このようにして、トランジスタ１０１を介してわずかに放電させることにより、トランジスタ１０１の電流のばらつきの影響を低減することが出来る。

次に、図７（Ｅ）に示す期間では、トランジスタ１０１を介して、表示素子１０５に電流を供給する。なお当該期間は、図１（Ｃ）の期間に相当する期間である。スイッチ２０３は、導通状態になっている。スイッチ２０１、スイッチ２０２、及びスイッチ６０１は、非導通状態になっている。このとき、トランジスタ１０１のゲートとソースの間の電圧は、しきい値電圧に応じた電圧と映像信号電圧との和の電圧から、トランジスタ１０１の電流特性に応じた電圧が差し引かれた電圧となっている。したがって、トランジスタ１０１の電流特性のばらつきの影響を低減することができ、表示素子１０５には、適切な大きさの電流を供給することが出来る。

なお、図８（Ｃ）、（Ｄ）の回路構成の場合、図７（Ａ）に示す初期化の期間においては、スイッチ６０２を介して、トランジスタ１０１の第２の端子の電位を制御することが可能である。そして、スイッチ２０２については、非導通状態とすることが望ましい。スイッチ６０２を介して初期化を行うことにより、表示素子側に流れる電流をなくすことが出来る。なお、図７（Ｂ）以降については、同様に動作させればよい。

なお、図７において、各動作への切り替わり時において、その動作の間に、別の動作や別の期間が設けられていることも可能である。例えば、図７（Ｄ）に示すような状態を、図７（Ａ）と図７（Ｂ）の間に設けても良い。このような期間を設けても、支障がないため、問題はない。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態３）
本実施の形態では、実施の形態１で述べた回路および駆動方法の別の具体例または変形例について示す。

図１１（Ａ）に、図１、図９（Ｃ）、図１０（Ｃ）の具体例について示す。図１１（Ａ）では、配線１１０１、配線１１０２、配線１１０３、配線１１０４、容量素子１１０５、トランジスタ１１０６、トランジスタ１１０７、表示素子１１０８について示している。なお、配線１１０１は、図９（Ｃ）での配線１０３に対応する。なお、配線１１０２は、図９（Ｃ）での配線１０６に対応する。なお、配線１１０４は、図９（Ｃ）での配線１０４に対応する。なお、容量素子１１０５は、図９（Ｃ）での容量素子１０２Ｂに対応する。なお、トランジスタ１１０６は、図９（Ｃ）でのトランジスタ１０１に対応する。なお、トランジスタ１１０７は、図９（Ｃ）での表示素子１０５に対応する。なおトランジスタ１１０６及びトランジスタ１１０７は共にｐチャネル型であるとして説明する。なお表示素子としてＥＬ素子を一例としてあげて説明を行うものとする。

図１１（Ａ）に示す回路について、図１１（Ｂ）に示すタイミングチャートに基づいて、動作の説明を行う。次に、図１１（Ｂ）では、第１の期間Ｔ１、第２の期間Ｔ２、第３の期間Ｔ３、第４の期間Ｔ４、第５の期間Ｔ５、第６の期間Ｔ６、第７の期間Ｔ７に分けて、各配線の電位について説明する。なお配線１１０１、配線１１０２の電位は、「ＶＤＤ」（高電源電位に基づく信号、Ｈ信号）、「０」（グラウンド電位に基づく信号、ＧＮＤ）、「ＶＳＳ」（低電源電位に基づく信号、Ｌ信号）の３段階として説明するものとする。また、配線１１０３は、表示部の走査線として機能しうる配線であり、表示部は実際には走査線の数に対応して、１１０３＿１乃至１１０３＿Ｎ（Ｎは自然数）を有する。図１１（Ｂ）では、配線１１０３＿１、及び配線１１０３＿２の電位は、「ＶｇＨ」、「ＶｇＬ」の２段階として説明するものとする。なお、以下の説明では、配線１１０３＿１に着目して説明することとする。また配線１１０４は、表示部の信号線として機能しうる配線であり、配線１１０４の電位は、「ＶｄＨ」から「ＶｄＬ」の範囲の値を取るものとして説明する。なお、各配線が取り得る電位は、これに限定されず、特に動作に支障がなければ、他の電位であってもよい。

第１の期間Ｔ１について、説明する。第１の期間Ｔ１では、配線１１０１がＶＤＤ、配線１１０２がＶＤＤ、配線１１０３＿１がＶｇＬ、配線１１０４がＶｄＬとなる。その結果、容量素子１１０５に蓄えられた電荷が放電され、各ノードの電位が初期化されることとなる。次に第２の期間Ｔ２について説明する。第２の期間Ｔ２では、配線１１０１がＶＳＳ、配線１１０２がＶＤＤ、配線１１０３＿１がＶｇＨ、配線１１０４がＶｄＨとなる。その結果、容量素子１１０５への電荷の充電がなされることとなる。次に第３の期間Ｔ３について説明する。第３の期間Ｔ３では、配線１１０１が「０」、配線１１０２が「０」、配線１１０３＿１がＶｇＬ、配線１１０４がＶｄＨとなる。その結果、容量素子１１０５からの電荷の放電が行われ、トランジスタ１１０６のゲート−ソース間の寄生容量に、トランジスタ１１０６のしきい値電圧が保持されることとなる。すなわち、第３の期間Ｔ３では、トランジスタのしきい値電圧を取得している期間（図１（Ａ））に相当するものとなる。次に第４の期間Ｔ４について説明する。第４の期間Ｔ４では、配線１１０１が「０」、配線１１０２が「０」となる。このとき、配線１１０３＿２は、配線１１０３＿１と引き続いて、走査が行われる。そして、配線１１０４では各画素に入力される電位が切り替わっていき、各画素へのデータの書き込みが行われることとなる。次に第５の期間Ｔ５について説明する。第５の期間Ｔ５では、配線１１０１がＶＳＳ、配線１１０２がＶＳＳ、配線１１０３＿１がＶｇＨ、配線１１０４がＶｄＨとなる。その結果、表示素子１１０８に蓄積された電荷の初期化を行うこととなる。次に第６の期間Ｔ６について説明する。第６の期間Ｔ６では、配線１１０１がＶＳＳ、配線１１０２が「０」、配線１１０３＿１がＶｇＬ、配線１１０４がＶｄＨとなる。その結果、容量素子１１０５から、トランジスタの移動度などの電流特性のばらつきに応じて、電荷の放電を行い、トランジスタ１１０６の移動度などの電流特性のばらつきを補正することとなる。すなわち、第６の期間Ｔ６では、トランジスタの移動度などの電流特性のばらつきを補正する期間（図１（Ｂ））に相当するものとなる。次に第７の期間Ｔ７について説明する。第７の期間Ｔ７では、配線１１０１がＶＤＤ、配線１１０２が「０」、配線１１０３＿１がＶｇＨ、配線１１０４がＶｄＨとなる。その結果、表示素子１１０８に電流を流すこととなる。すなわち、第７の期間Ｔ７では、表示を行う期間（図１（Ｃ））に相当するものとなる。

なお、回路の接続構成は、これに限定されない。所望の動作を行うことができるように配置されていれば、様々な場所に、スイッチやトランジスタなどを配置することによって、様々な構成の回路を実現することが出来る。

例えば、図１１（Ｃ）には、トランジスタ１１０６及びトランジスタ１１０７の極性をｎチャネル型とした際の回路を示している。トランジスタ１１０６及びトランジスタ１１０７の極性を反転させた際には、スイッチとなるトランジスタ１１０７の導通または非導通を制御するために、配線１１０３に入力される信号の電位を反転させて用い、表示素子１１０８を配線１１０１に接続されるように設けることが好ましい。

このように、実施の形態３で述べた構成についての例は、様々な構成をとることが出来る。さらに、図１、図９（Ｃ）、図１０（Ｃ）の具体例について示したが、他の図においても、同様に、具体例を構成することが出来る。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３で述べた回路について、具体例を示す。

例として、図８（Ａ）に示す回路が１つの画素を構成し、その画素がマトリクス状に配置されている場合の例について、図１２に示す。なお、図１２では、スイッチは、ｐチャネル型のトランジスタを用いて実現している。ただし、これに限定されず、別の極性のトランジスタを用いたり、両方の極性のトランジスタを用いたり、ダイオードまたはダイオード接続されたトランジスタなどを用いたりすることも可能である。

図８（Ａ）に示す回路は、１つ分の画素である画素１２００Ｍを構成している。画素１２００Ｍと同様な構成の画素が、画素１２００Ｎ、画素１２００Ｐ、画素１２００Ｑとして、マトリクス状に配置されている。各画素では、上下、左右の配置に応じて、同じ配線に接続されている場合がある。

次に、図８（Ａ）の各要素と、画素１２００Ｍにおける各要素との対応を、以下に示す。配線１０４は、配線１０４Ｍに対応し、配線１０３は、配線１０３Ｍに対応し、スイッチ６０１は、トランジスタ６０１Ｍに対応し、スイッチ２０１は、トランジスタ２０１Ｍに対応し、トランジスタ１０１は、トランジスタ１０１Ｍに対応し、スイッチ２０２は、トランジスタ２０２Ｍに対応し、スイッチ２０３は、トランジスタ２０３Ｍに対応し、容量素子１０２Ａは容量素子１０２ＡＭに対応し、容量素子１０２Ｂは容量素子１０２ＢＭに対応し、表示素子１０５は、発光素子１０５Ｍに対応し、配線１０６は、配線１０６Ｍに対応する。

トランジスタ６０１Ｍのゲートは、配線１２０１Ｍと接続されている。トランジスタ２０１Ｍのゲートは、配線１２０２Ｍと接続されている。トランジスタ２０２Ｍのゲートは、配線１２０３Ｍと接続されている。トランジスタ２０３Ｍのゲートは、配線１２０４Ｍと接続されている。

なお、各々のトランジスタのゲートに接続されている配線は、別の画素の配線または同じ画素の別の配線に接続されていることが可能である。

なお、配線１０６Ｍは、配線１０６Ｐ、配線１０６Ｎ、配線１０６Ｑと接続されることが可能である。

図１２と同様に、様々な回路を構成することが可能である。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態５）
次に、表示装置の別の構成例およびその駆動方法について説明する。本実施の形態においては、表示装置の外部から入力される画像（入力画像）の動きを補間する画像を、複数の入力画像を基にして表示装置の内部で生成し、当該生成された画像（生成画像）と、入力画像とを順次表示させる方法について説明する。なお、生成画像を、入力画像の動きを補間するような画像とすることで、動画の動きを滑らかにすることができ、さらに、ホールド駆動による残像等によって動画の品質が低下する問題を改善できる。ここで、動画の補間について、以下に説明する。動画の表示は、理想的には、個々の画素の輝度をリアルタイムに制御することで実現されるものであるが、画素のリアルタイム個別制御は、制御回路の数が膨大なものとなる問題、配線スペースの問題、および入力画像のデータ量が膨大なものとなる問題等が存在し、実現が困難である。したがって、表示装置による動画の表示は、複数の静止画を一定の周期で順次表示することで、表示が動画に見えるようにして行なわれている。この周期（本実施の形態においては入力画像信号周期と呼び、Ｔ_ｉｎと表す）は規格化されており、例として、ＮＴＳＣ規格では１／６０秒、ＰＡＬ規格では１／５０秒である。この程度の周期でも、インパルス型表示装置であるＣＲＴにおいては動画表示に問題は起こらなかった。しかし、ホールド型表示装置においては、これらの規格に準じた動画をそのまま表示すると、ホールド型であることに起因する残像等により表示が不鮮明となる不具合（ホールドぼけ：ｈｏｌｄ ｂｌｕｒ）が発生してしまう。ホールドぼけは、人間の目の追従による無意識的な動きの補間と、ホールド型の表示との不一致（ｄｉｓｃｒｅｐａｎｃｙ）で認識されるものであるので、従来の規格よりも入力画像信号周期を短くする（画素のリアルタイム個別制御に近づける）ことで低減させることができるが、入力画像信号周期を短くすることは規格の変更を伴い、さらに、データ量も増大することになるので、困難である。しかしながら、規格化された入力画像信号を基にして、入力画像の動きを補間するような画像を表示装置内部で生成し、当該生成画像によって入力画像を補間して表示することで、規格の変更またはデータ量の増大なしに、ホールドぼけを低減できる。このように、入力画像信号を基にして表示装置内部で画像信号を生成し、入力画像の動きを補間することを、動画の補間と呼ぶこととする。

本実施の形態における動画の補間方法によって、動画ぼけを低減させることができる。本実施の形態における動画の補間方法は、画像生成方法と画像表示方法に分けることができる。そして、特定のパターンの動きについては別の画像生成方法および／または画像表示方法を用いることで、効果的に動画ぼけを低減させることができる。図１３（Ａ）および（Ｂ）は、本実施の形態における動画の補間方法の一例を説明するための模式図である。図１３（Ａ）および（Ｂ）において、横軸は時間であり、横方向の位置によって、それぞれの画像が扱われるタイミングを表している。「入力」と記された部分は、入力画像信号が入力されるタイミングを表している。ここでは、時間的に隣接する２つの画像として、画像５１２１および画像５１２２に着目している。入力画像は、周期Ｔ_ｉｎの間隔で入力される。なお、周期Ｔ_ｉｎ１つ分の長さを、１フレームもしくは１フレーム期間と記すことがある。「生成」と記された部分は、入力画像信号から新しく画像が生成されるタイミングを表している。ここでは、画像５１２１および画像５１２２を基にして生成される生成画像である、画像５１２３に着目している。「表示」と記された部分は、表示装置に画像が表示されるタイミングを表している。なお、着目している画像以外の画像については破線で記しているのみであるが、着目している画像と同様に扱うことによって、本実施の形態における動画の補間方法の一例を実現できる。

本実施の形態における動画の補間方法の一例は、図１３（Ａ）に示されるように、時間的に隣接した２つの入力画像を基にして生成された生成画像を、当該２つの入力画像が表示されるタイミングの間隙に表示させることで、動画の補間を行うことができる。このとき、表示画像の表示周期は、入力画像の入力周期の１／２とされることが好ましい。ただし、これに限定されず、様々な表示周期とすることができる。例えば、表示周期を入力周期の１／２より短くすることで、動画をより滑らかに表示できる。または、表示周期を入力周期の１／２より長くすることで、消費電力を低減できる。なお、ここでは、時間的に隣接した２つの入力画像を基にして画像を生成しているが、基にする入力画像は２つに限定されず、様々な数を用いることができる。例えば、時間的に隣接した３つ（３つ以上でも良い）の入力画像を基にして画像を生成すれば、２つの入力画像を基にする場合よりも、精度の良い生成画像を得ることができる。なお、画像５１２１の表示タイミングを、画像５１２２の入力タイミングと同時刻、すなわち入力タイミングに対する表示タイミングを１フレーム遅れとしているが、本実施の形態における動画の補間方法における表示タイミングはこれに限定されず、様々な表示タイミングを用いることができる。例えば、入力タイミングに対する表示タイミングを１フレーム以上遅らせることができる。こうすることで、生成画像である画像５１２３の表示タイミングを遅くすることができるので、画像５１２３の生成にかかる時間に余裕を持たせることができ、消費電力および製造コストの低減につながる。なお、入力タイミングに対する表示タイミングをあまりに遅くすると、入力画像を保持しておく期間が長くなり、保持にかかるメモリ容量が増大してしまうので、入力タイミングに対する表示タイミングは、１フレーム遅れから２フレーム遅れ程度が好ましい。

ここで、画像５１２１および画像５１２２を基にして生成される画像５１２３の、具体的な生成方法の一例について説明する。動画を補間するためには入力画像の動きを検出する必要があるが、本実施の形態においては、入力画像の動きの検出のために、ブロックマッチング法と呼ばれる方法を用いることができる。ただし、これに限定されず、様々な方法（画像データの差分をとる方法、フーリエ変換を利用する方法等）を用いることができる。ブロックマッチング法においては、まず、入力画像１枚分の画像データ（ここでは画像５１２１の画像データ）を、データ記憶手段（半導体メモリ、ＲＡＭ等の記憶回路等）に記憶させる。そして、次のフレームにおける画像（ここでは画像５１２２）を、複数の領域に分割する。なお、分割された領域は、図１３（Ａ）のように、同じ形状の矩形とすることができるが、これに限定されず、様々なもの（画像によって形状または大きさを変える等）とすることができる。その後、分割された領域毎に、データ記憶手段に記憶させた前のフレームの画像データ（ここでは画像５１２１の画像データ）とデータの比較を行い、画像データが似ている領域を探索する。図１３（Ａ）の例においては、画像５１２２における領域５１２４とデータが似ている領域を画像５１２１の中から探索し、領域５１２６が探索されたものとしている。なお、画像５１２１の中を探索するとき、探索範囲は限定されることが好ましい。図１３（Ａ）の例においては、探索範囲として、領域５１２４の面積の４倍程度の大きさである、領域５１２５を設定している。なお、探索範囲をこれより大きくすることで、動きの速い動画においても検出精度を高くすることができる。ただし、あまりに広く探索を行なうと探索時間が膨大なものとなってしまい、動きの検出の実現が困難となるため、領域５１２５は、領域５１２４の面積の２倍から６倍程度の大きさであることが好ましい。その後、探索された領域５１２６と、画像５１２２における領域５１２４との位置の違いを、動きベクトル５１２７として求める。動きベクトル５１２７は領域５１２４における画像データの１フレーム期間の動きを表すものである。そして、動きの中間状態を表す画像を生成するため、動きベクトルの向きはそのままで大きさを変えた画像生成用ベクトル５１２８を作り、画像５１２１における領域５１２６に含まれる画像データを、画像生成用ベクトル５１２８に従って移動させることで、画像５１２３における領域５１２９内の画像データを形成させる。これらの一連の処理を、画像５１２２における全ての領域について行なうことで、画像５１２３が生成されることができる。そして、入力画像５１２１、生成画像５１２３、入力画像５１２２を順次表示することで、動画を補間することができる。なお、画像中の物体５１３０は、画像５１２１および画像５１２３において位置が異なっている（つまり動いている）が、生成された画像５１２３は、画像５１２１および画像５１２２における物体の中間点となっている。このような画像を表示することで、動画の動きを滑らかにすることができ、残像等による動画の不鮮明さを改善できる。

なお、画像生成用ベクトル５１２８の大きさは、画像５１２３の表示タイミングに従って決められることができる。図１３（Ａ）の例においては、画像５１２３の表示タイミングは画像５１２１および画像５１２２の表示タイミングの中間点（１／２）としているため、画像生成用ベクトル５１２８の大きさは動きベクトル５１２７の１／２としているが、他にも、例えば、表示タイミングが１／３の時点であれば、大きさを１／３とし、表示タイミングが２／３の時点であれば、大きさを２／３とすることができる。

なお、このように、様々な動きベクトルを持った複数の領域をそれぞれ動かして新しい画像を作る場合は、移動先の領域内に他の領域が既に移動している部分（重複）や、どこの領域からも移動されてこない部分（空白）が生じることもある。これらの部分については、データを補正することができる。重複部分の補正方法としては、例えば、重複データの平均をとる方法、動きベクトルの方向等で優先度をつけておき、優先度の高いデータを生成画像内のデータとする方法、色（または明るさ）はどちらかを優先させるが明るさ（または色）は平均をとる方法、等を用いることができる。空白部分の補正方法としては、画像５１２１または画像５１２２の当該位置における画像データをそのまま生成画像内のデータとする方法、画像５１２１または画像５１２２の当該位置における画像データの平均をとる方法、等を用いることができる。そして、生成された画像５１２３を、画像生成用ベクトル５１２８の大きさに従ったタイミングで表示させることで、動画の動きを滑らかにすることができ、さらに、ホールド駆動による残像等によって動画の品質が低下する問題を改善できる。

本実施の形態における動画の補間方法の他の例は、図１３（Ｂ）に示されるように、時間的に隣接した２つの入力画像を基にして生成された生成画像を、当該２つの入力画像が表示されるタイミングの間隙に表示させる際に、それぞれの表示画像をさらに複数のサブ画像に分割して表示することで、動画の補間を行うことができる。この場合、画像表示周期が短くなることによる利点だけでなく、暗い画像が定期的に表示される（表示方法がインパルス型に近づく）ことによる利点も得ることができる。つまり、画像表示周期が画像入力周期に比べて１／２の長さにするだけの場合よりも、残像等による動画の不鮮明さをさらに改善できる。図１３（Ｂ）の例においては、「入力」および「生成」については図１３（Ａ）の例と同様な処理を行なうことができるので、説明を省略する。図１３（Ｂ）の例における「表示」は、１つの入力画像または／および生成画像を複数のサブ画像に分割して表示を行うことができる。具体的には、図１３（Ｂ）に示すように、画像５１２１をサブ画像５１２１ａおよび５１２１ｂに分割して順次表示することで、人間の目には画像５１２１が表示されたように知覚させ、画像５１２３をサブ画像５１２３ａおよび５１２３ｂに分割して順次表示することで、人間の目には画像５１２３が表示されたように知覚させ、画像５１２２をサブ画像５１２２ａおよび５１２２ｂに分割して順次表示することで、人間の目には画像５１２２が表示されたように知覚させる。すなわち、人間の目に知覚される画像としては図１３（Ａ）の例と同様なものとしつつ、表示方法をインパルス型に近づけることができるので、残像等による動画の不鮮明さをさらに改善できる。なお、サブ画像の分割数は、図１３（Ｂ）においては２つとしているが、これに限定されず様々な分割数を用いることができる。なお、サブ画像が表示されるタイミングは、図１３（Ｂ）においては等間隔（１／２）としているが、これに限定されず様々な表示タイミングを用いることができる。例えば、暗いサブ画像（５１２１ｂ、５１２２ｂ、５１２３ｂ）の表示タイミングを早くする（具体的には、１／４から１／２のタイミング）ことで、表示方法をよりインパルス型に近づけることができるため、残像等による動画の不鮮明さをさらに改善できる。または、暗いサブ画像の表示タイミングを遅くする（具体的には、１／２から３／４のタイミング）ことで、明るい画像の表示期間を長くすることができるので、表示効率を高めることができ、消費電力を低減できる。

本実施の形態における動画の補間方法の他の例は、画像内で動いている物体の形状を検出し、動いている物体の形状によって異なる処理を行なう例である。図１３（Ｃ）に示す例は、図１３（Ｂ）の例と同様に表示のタイミングを表しているが、表示されている内容が、動く文字（スクロールテキスト、字幕、テロップ等とも呼ばれる）である場合を示している。なお、「入力」および「生成」については、図１３（Ｂ）と同様としても良いため、図示していない。ホールド駆動における動画の不鮮明さは、動いているものの性質によって程度が異なることがある。特に、文字が動いている場合に顕著に認識されることが多い。なぜならば、動く文字を読む際にはどうしても視線を文字に追従させてしまうので、ホールドぼけが発生しやすくなるためである。さらに、文字は輪郭がはっきりしていることが多いため、ホールドぼけによる不鮮明さがさらに強調されてしまうこともある。すなわち、画像内を動く物体が文字かどうかを判別し、文字である場合はさらに特別な処理を行なうことは、ホールドぼけの低減のためには有効である。具体的には、画像内を動いている物体に対し、輪郭検出または／およびパターン検出等を行なって、当該物体が文字であると判断された場合は、同じ画像から分割されたサブ画像同士であっても動き補間を行い、動きの中間状態を表示するようにして、動きを滑らかにすることができる。当該物体が文字ではないと判断された場合は、図１３（Ｂ）に示すように、同じ画像から分割されたサブ画像であれば動いている物体の位置は変えずに表示することができる。図１３（Ｃ）の例では、文字であると判断された領域５１３１が、上方向に動いている場合を示しているが、画像５１２１ａと画像５１２１ｂとで、領域５１３１の位置を異ならせている。画像５１２３ａと画像５１２３ｂ、画像５１２２ａと画像５１２２ｂについても同様である。こうすることで、ホールドぼけが特に認識されやすい動く文字については、通常の動き補償倍速駆動よりもさらに動きを滑らかにすることができるので、残像等による動画の不鮮明さをさらに改善できる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態６）
本実施の形態では、表示装置の一例について説明する。

まず、図１４（Ａ）を参照して、液晶表示装置のシステムブロックの一例について説明する。液晶表示装置は、回路５３６１、回路５３６２、回路５３６３＿１、回路５３６３＿２、画素部５３６４、回路５３６５、及び照明装置５３６６を有する。画素部５３６４には、複数の配線５３７１が回路５３６２から延伸して配置され、複数の配線５３７２が回路５３６３＿１、及び回路５３６３＿２から延伸して配置されている。そして、複数の配線５３７１と複数の配線５３７２との交差領域には、各々、液晶素子などの表示素子を有する画素５３６７がマトリクス状に配置されている。

回路５３６１は、映像信号５３６０に応じて、回路５３６２、回路５３６３＿１、回路５３６３＿２、及び回路５３６５に、信号、電圧、又は電流などを供給する機能を有し、コントローラ、制御回路、タイミングジェネレータ、電源回路、又はレギュレータなどとして機能することが可能である。本実施の形態では、一例として、回路５３６１は、回路５３６２に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、信号線駆動回路用反転クロック信号（ＳＣＫＢ）、ビデオ信号用データ（ＤＡＴＡ）、ラッチ信号（ＬＡＴ）を供給するものとする。または、回路５３６１は、一例として、回路５３６３＿１、及び回路５３６３＿２に、走査線駆動回路用スタート信号（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）、及び走査線駆動回路用反転クロック信号（ＧＣＫＢ）を供給するものとする。または、回路５３６１は、回路５３６５に、バックライト制御信号（ＢＬＣ）を供給するものとする。ただし、これに限定されず、回路５３６１は、他にも様々な信号、様々な電圧、又は様々な電流などを、回路５３６２、回路５３６３＿１、回路５３６３＿２、及び回路５３６５に供給することが可能である。

回路５３６２は、回路５３６１から供給される信号（例えば、ＳＳＰ、ＳＣＫ、ＳＣＫＢ、ＤＡＴＡ、ＬＡＴ）に応じて、ビデオ信号を複数の配線５３７１に出力する機能を有し、信号線駆動回路として機能することが可能である。回路５３６３＿１、及び回路５３６３＿２は、回路５３６１から供給される信号（ＧＳＰ、ＧＣＫ、ＧＣＫＢ）に応じて、走査信号を複数の配線５３７２に出力する機能を有し、走査線駆動回路として機能することが可能である。回路５３６５は、回路５３６１から供給される信号（ＢＬＣ）に応じて、照明装置５３６６に供給する電力の量、又は時間などを制御することによって、照明装置５３６６の輝度（又は平均輝度）を制御する機能を有し、電源回路として機能することが可能である。

なお、複数の配線５３７１にビデオ信号が入力される場合、複数の配線５３７１は、信号線、ビデオ信号線、又はソース線などとして機能することが可能である。複数の配線５３７２に走査信号が入力される場合、複数の配線５３７２は、信号線、走査線、又はゲート線などとして機能することが可能である。ただし、これに限定されない。

なお、回路５３６３＿１、及び回路５３６３＿２に、同じ信号が回路５３６１から入力される場合、回路５３６３＿１が複数の配線５３７２に出力する走査信号と、回路５３６３＿２が複数の配線５３７２に出力する走査信号とは、おおむね等しいタイミングとなる場合が多い。したがって、回路５３６３＿１、及び回路５３６３＿２が駆動する負荷を小さくすることができる。よって、表示装置を大きくすることができる。または、表示装置を高精細にすることができる。または、回路５３６３＿１、及び回路５３６３＿２が有するトランジスタのチャネル幅を小さくすることができるので、狭額縁な表示装置を得ることができる。ただし、これに限定されず、回路５３６１は、回路５３６３＿１と回路５３６３＿２とに別々の信号を供給することが可能である。

なお、回路５３６３＿１と回路５３６３＿２との一方を省略することが可能である。

なお、画素部５３６４には、容量線、電源線、走査線などの配線を新たに配置することが可能である。そして、回路５３６１は、これらの配線に信号又は電圧などを出力することが可能である。または、回路５３６３＿１又は回路５３６３＿２と同様の回路を新たに追加し、この新たに追加した回路は、新たに追加した配線に走査信号などの信号を出力することが可能である。

なお、画素５３６７が表示素子としてＥＬ素子などの発光素子を有することが可能である。この場合、図１４（Ｂ）に示すように、表示素子が発光することが可能なので、回路５３６５、及び照明装置５３６６は省略されることが可能である。そして、表示素子に電力を供給するために、電源線として機能することが可能な複数の配線５３７３を画素部５３６４に配置することが可能である。回路５３６１は、電圧（ＡＮＯ）という電源電圧を配線５３７３に供給することが可能である。この配線５３７３は、画素の色要素別に接続されることが可能であるし、全ての画素に共通して接続されることが可能である。

なお、図１４（Ｂ）では、一例として、回路５３６１は、回路５３６３＿１と回路５３６３＿２とに別々の信号を供給する場合の一例を示す。回路５３６１は、走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号（ＧＣＫ１）、及び走査線駆動回路用反転クロック信号（ＧＣＫＢ１）などの信号を回路５３６３＿１に供給する。そして、回路５３６１は、走査線駆動回路用スタート信号（ＧＳＰ２）、走査線駆動回路用クロック信号（ＧＣＫ２）、及び走査線駆動回路用反転クロック信号（ＧＣＫＢ２）などの信号を回路５３６３＿２に供給する。この場合、回路５３６３＿１は、複数の配線５３７２のうち奇数行目の配線のみを走査し、回路５３６３＿２は、複数の配線５３７２のうち偶数行目の配線のみを走査することが可能になる。よって、回路５３６３＿１、及び回路５３６３＿２の駆動周波数を小さくできるので、消費電力の低減を図ることができる。または、１段分のフリップフロップをレイアウトすることが可能な面積を大きくすることができる。よって、表示装置を高精細にすることができる。または、表示装置を大型にすることができる。ただし、これに限定されず、図１４（Ａ）と同様に、回路５３６１は、回路５３６３＿１と回路５３６３＿２とに同じ信号を出力することが可能である。

なお、図１４（Ｂ）と同様に、図１４（Ａ）においても、回路５３６１は、回路５３６３＿１と回路５３６３＿２とに別々の信号を供給することが可能である。

以上、表示装置のシステムブロックの一例について説明した。

次に、表示装置の構成の一例について、図１５（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、及び（Ｅ）を参照して説明する。

図１５（Ａ）では、画素部５３６４に信号を出力する機能を有する回路（例えば、回路５３６２、回路５３６３＿１、及び回路５３６３＿２など）は、画素部５３６４と同じ基板５３８０に形成される。そして、回路５３６１は、画素部５３６４とは別の基板に形成される。こうして、外部部品の数が減るので、コストの低減を図ることができる。または、基板５３８０に入力される信号又は電圧の数が減るので、基板５３８０と、外部部品との接続数を減らすことができる。よって、信頼性の向上、又は歩留まりの向上を図ることができる。

なお、回路が画素部５３６４とは別の基板に形成される場合、当該基板は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式によってＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）に実装されることが可能である。または、当該基板は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によって画素部５３６４と同じ基板５３８０に実装することが可能である。

なお、回路が画素部５３６４とは別の基板に形成される場合、当該基板には、単結晶半導体を用いたトランジスタを形成することが可能である。したがって、当該基板に形成される回路は、駆動周波数の向上、駆動電圧の向上、出力信号のばらつきの低減などのメリットを得ることができる。

なお、外部回路からは、入力端子５３８１を介して信号、電圧、又は電流などが入力される場合が多い。

図１５（Ｂ）では、駆動周波数が低い回路（例えば、回路５３６３＿１、回路５３６３＿２）は、画素部５３６４と同じ基板５３８０に形成される。そして、回路５３６１、及び回路５３６２は、画素部５３６４とは別の基板に形成される。こうして、移動度が小さいトランジスタによって、基板５３８０に形成される回路を構成することが可能になる。よって、トランジスタの半導体層として、非単結晶半導体、微結晶半導体、有機半導体、又は酸化物半導体などを用いることが可能になる。したがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図ることができる。

なお、図１５（Ｃ）に示すように、回路５３６２の一部（回路５３６２ａ）が画素部５３６４と同じ基板５３８０に形成され、残りの回路５３６２（回路５３６２ｂ）が画素部５３６４とは別の基板に形成されることが可能である。回路５３６２ａは、移動度が低いトランジスタによって構成することが可能な回路（例えば、シフトレジスタ、セレクタ、スイッチなど）を有する場合が多い。そして、回路５３６２ｂは、移動度が高く、特性ばらつきが小さいトランジスタによって構成することが好ましい回路（例えば、シフトレジスタ、ラッチ回路、バッファ回路、ＤＡ変換回路、ＡＤ変換回路など）を有する場合が多い。こうすることによって、図１５（Ｂ）と同様に、トランジスタの半導体層として、非単結晶半導体、微結晶半導体、有機半導体、又は酸化物半導体などを用いることが可能となり、さらに外部部品の削減を図ることができる。

図１５（Ｄ）では、画素部５３６４に信号を出力する機能を有する回路（例えば、回路５３６２、回路５３６３＿１、及び回路５３６３＿２など）、及びこれらの回路を制御する機能を有する回路（例えば、回路５３６１）は、画素部５３６４とは別の基板に形成される。こうして、画素部と、その周辺回路とを別々の基板に形成することが可能になるので、歩留まりの向上を図ることができる。

なお、図１５（Ｄ）と同様に、図１５（Ａ）〜（Ｃ）においても、回路５３６３＿１、及び回路５３６３＿２を画素部５３６４とは別の基板に形成することが可能である。

図１５（Ｅ）では、回路５３６１の一部（回路５３６１ａ）が画素部５３６４と同じ基板５３８０に形成され、残りの回路５３６１（回路５３６１ｂ）が画素部５３６４とは別の基板に形成される。回路５３６１ａは、移動度が小さいトランジスタによって構成することが可能な回路（例えば、スイッチ、セレクタ、レベルシフト回路など）を有する場合が多い。そして、回路５３６１ｂは、移動度が高く、ばらつきが小さいトランジスタを用いて構成することが好ましい回路（例えば、シフトレジスタ、タイミングジェネレータ、オシレータ、レギュレータ、又はアナログバッファなど）を有する場合が多い。

なお、図１５（Ａ）〜（Ｄ）においても、回路５３６１ａを画素部５３６４と同じ基板に形成し、回路５３６１ｂを画素部５３６４とは別の基板に形成することが可能である。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態７）
本実施の形態では、トランジスタ、及び容量素子の作製工程の一例を示す。特に、半導体層として、酸化物半導体を用いる場合の作製工程について説明する。酸化物半導体層としては、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される層を用いることが可能である。なお、Ｍとしては、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素などがある。例えば、Ｍとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。なお、酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。このような薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と示すことが可能である。なお、酸化物半導体としては、ＺｎＯを用いることが可能である。なお、酸化物半導体層の可動イオン、代表的にはナトリウムの濃度は、５×１０^１８／ｃｍ^３以下、更には１×１０^１８／ｃｍ^３以下であると、トランジスタの電気特性が変化することを抑制することができるため好ましい。ただし、これに限定されず、半導体層としては、他に様々な材料の酸化物半導体を用いることが可能である。または、半導体層としては、単結晶半導体、多結晶半導体、微結晶（マイクロクリスタル、又はナノクリスタル）半導体、非晶質（アモルファス）半導体、又は、様々な非単結晶半導体などを用いることが可能である。

図１６（Ａ）〜（Ｃ）を参照して、トランジスタ、及び容量素子の作製工程の一例について説明する。図１６（Ａ）〜（Ｃ）には、トランジスタ５４４１、及び容量素子５４４２の作製工程の一例である。トランジスタ５４４１は、逆スタガ型薄膜トランジスタの一例であり、酸化物半導体層上にソース電極またはドレイン電極を介して配線が設けられているトランジスタの例である。

まず、基板５４２０上に、スパッタリング法により第１導電層を全面に形成する。次に、第１フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて、選択的に第１導電層のエッチングを行い、導電層５４２１、及び導電層５４２２を形成する。導電層５４２１は、ゲート電極として機能することが可能であり、導電層５４２２は、容量素子の一方の電極として機能することが可能である。ただし、これに限定されず、導電層５４２１、及び導電層５４２２は、配線、ゲート電極、又は容量素子の電極として機能する部分を有することが可能である。この後、レジストマスクを除去する。

次に、絶縁層５４２３をプラズマＣＶＤ法またはスパッタリング法を用いて全面に形成する。絶縁層５４２３は、ゲート絶縁層として機能することが可能であり、導電層５４２１、及び導電層５４２２を覆うように形成される。なお、絶縁層５４２３の膜厚は、５０ｎｍ〜２５０ｎｍである場合が多い。

なお、絶縁層５４２３として、酸化シリコン層が用いられる場合、有機シランガスを用いたＣＶＤ法により、酸化シリコン層を形成することが可能である。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物、又は、酸化イットリウム（Ｙ_２Ｏ_３）を用いることが可能である。

次に、第２フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて、絶縁層５４２３を選択的にエッチングして導電層５４２１に達するコンタクトホール５４２４を形成する。この後、レジストマスクを除去する。ただし、これに限定されず、コンタクトホール５４２４を省略することが可能である。または、酸化物半導体層の形成後に、コンタクトホール５４２４を形成することが可能である。ここまでの段階での断面図が図１６（Ａ）に相当する。

次に、酸化物半導体層をスパッタリング法により全面に形成する。ただし、これに限定されず、酸化物半導体層をスパッタリング法により形成し、さらにその上にｎ^＋層を形成することが可能である。なお、酸化物半導体の膜厚は、５ｎｍ〜２００ｎｍである場合が多い。

なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことが好ましい。この逆スパッタリングにより、絶縁層５４２３の表面及びコンタクトホール５４２４の底面に付着しているゴミを除去することができる。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。ただし、これに限定されず、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いることが可能である。または、アルゴン雰囲気に酸素、水素、Ｎ_２Ｏなどを加えた雰囲気で行うことが可能である。または、アルゴン雰囲気にＣｌ_２、ＣＦ_４などを加えた雰囲気で行うことが可能である。なお、逆スパッタリングを行うと、絶縁層５４２３の表面が好ましくは２〜１０ｎｍ程度削られる。このようなプラズマ処理後に、大気に曝すことなく酸化物半導体を形成することによって、ゲート絶縁層と半導体層との界面にゴミ又は水分を付着させない点で有用である。

次に、第３フォトマスクを用いて選択的に、酸化物半導体層のエッチングを行う。この後、レジストマスクを除去する。

次に、スパッタリング法により第２導電層を全面に形成する。次に、第４フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて選択的に第２導電層のエッチングを行い、導電層５４２９、導電層５４３０、及び導電層５４３１を形成する。導電層５４２９は、コンタクトホール５４２４を介して導電層５４２１と接続される。導電層５４２９、及び導電層５４３０は、ソース電極又はドレイン電極として機能することが可能であり、導電層５４３１は、容量素子の他方の電極として機能することが可能である。ただし、これに限定されず、導電層５４２９、導電層５４３０、及び導電層５４３１は、配線、ソース若しくはドレイン電極、又は容量素子の電極として機能する部分を含むことが可能である。

なお、この後、熱処理（例えば２００℃〜６００℃の）を行う場合、この熱処理に耐える耐熱性を第２導電層に持たせることが好ましい。よって、第２導電層としては、Ａｌと、耐熱性導電性材料（例えば、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｃｅなどの元素、これらの元素を組み合わせた合金、又は、これらの元素を成分とする窒化物など）とを組み合わせた材料であることが好ましい。ただし、これに限定されず、第２導電膜を積層構造にすることによって、第２導電膜に耐熱性を持たせることができる。例えば、Ａｌの上下に、Ｔｉ、又はＭｏなどの耐熱性導電性材料を設けることが可能である。

なお、第２導電層をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、絶縁層５４２３の表面、酸化物半導体層の表面、及びコンタクトホール５４２４の底面に付着しているゴミを除去することが好ましい。ただし、これに限定されず、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いることが可能である。または、アルゴン雰囲気に酸素、水素、Ｎ_２Ｏなどを加えた雰囲気で行うことが可能である。または、アルゴン雰囲気にＣｌ_２、ＣＦ_４などを加えた雰囲気で行うことが可能である

なお、第２導電層のエッチングの際に、さらに、酸化物半導体層の一部をエッチングして、酸化物半導体層５４２５を形成する。このエッチングによって、導電層５４２１と重なる部分の酸化物半導体層５４２５、又は、上方に第２の導電層が形成されていない部分の酸化物半導体層５４２５は、削れられるので、薄くなる場合が多い。ただし、これに限定されず、酸化物半導体層は、エッチングされないことが可能である。ただし、酸化物半導体層の上にｎ^＋層が形成される場合は、酸化物半導体はエッチングされる場合が多い。この後、レジストマスクを除去する。このエッチングが終了した段階でトランジスタ５４４１と容量素子５４４２とが完成する。ここまでの段階での断面図が図１６（Ｂ）に相当する。

ここで、第２導電層をスパッタリング法により形成する前に逆スパッタリングを行うと、絶縁層５４２３の露出部が好ましくは２〜１０ｎｍ程度削られることがある。よって、絶縁層５４２３に凹部が形成される場合がある。または、第２導電層のエッチングを行い、導電層５４２９、導電層５４３０、及び導電層５４３１を形成した後、逆スパッタリングすることによって、図１６（Ｂ）に示すように、導電層５４２９、導電層５４３０、及び導電層５４３１の端部が湾曲する場合がある。

次に、大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行う。この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、この加熱処理を行うタイミングは限定されず、酸化物半導体の形成後であれば、様々なタイミングで行うことが可能である。

次に、絶縁層５４３２を全面に形成する。絶縁層５４３２としては、単層構造であることが可能であるし、積層構造であることが可能である。例えば、絶縁層５４３２として有機絶縁層を用いる場合、有機絶縁層の材料である組成物を塗布し、大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行って、有機絶縁層を形成する。このように、酸化物半導体層に接する有機絶縁層を形成することにより、電気特性の信頼性の高い薄膜トランジスタを作製することができる。なお、絶縁層５４３２として有機絶縁層を用いる場合、有機絶縁層の下に、窒化珪素膜、又は酸化珪素膜を設けることが可能である。

なお、図１６（Ｃ）においては、非感光性樹脂を用いて絶縁層５４３２を形成した形態を示すため、コンタクトホールが形成される領域の断面において、絶縁層５４３２の端部が角張っている。しかしながら、感光性樹脂を用いて絶縁層５４３２を形成すると、コンタクトホールが形成される領域の断面において、絶縁層５４３２の端部を湾曲させることが可能になる。この結果、後に形成される第３導電層又は画素電極の被覆率が向上する。

なお、組成物を塗布する代わりに、その材料に応じて、ディップ、スプレー塗布、インクジェット法、印刷法、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることが可能である。

なお、酸化物半導体層を形成した後の加熱処理をせず、有機絶縁層の材料である組成物の加熱処理時に、酸化物半導体層の加熱処理を兼ねることが可能である。

なお、絶縁層５４３２は、２００ｎｍ〜５μｍ、好ましくは３００ｎｍ〜１μｍで形成することが可能である。

次に、第３導電層を全面に形成する。次に、第５フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて第３導電層を選択的にエッチングして、導電層５４３３、及び導電層５４３４を形成する。ここまでの段階での断面図が図１６（Ｃ）に相当する。導電層５４３３、及び導電層５４３４は、配線、画素電極、反射電極、透明電極、又は容量素子の電極として機能することが可能である。特に、導電層５４３４は、導電層５４２２と接続されるので、容量素子５４４２の電極として機能することが可能である。ただし、これに限定されず、第１導電層と第２導電層とを接続する機能を有することが可能である。例えば、導電層５４３３と導電層５４３４とを接続することによって、導電層５４２２と導電層５４３０とを第３導電層（導電層５４３３及び導電層５４３４）を介して接続されることが可能になる。

なお、容量素子５４４２は、導電層５４２２と導電層５４３４とによって、導電層５４３１が挟まれる構造になるので、容量素子５４４２の容量値を大きくすることができる。ただし、これに限定されず、導電層５４２２と導電層５４３４との一方を省略することが可能である。

なお、レジストマスクをウェットエッチングで除去した後、大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行うことが可能である。

以上の工程により、トランジスタ５４４１と容量素子５４４２とを作製することができる。

なお、図１６（Ｄ）に示すように、酸化物半導体層５４２５の上に絶縁層５４３５を形成することが可能である。絶縁層５４３５は、第２導電層がパターニングされる場合に、酸化物半導体層が削られることを防止する機能を有し、チャネルストップ膜として機能する。よって、酸化物半導体層の膜厚を薄くすることができるので、トランジスタの駆動電圧の低減、オフ電流の低減、ドレイン電流のオンオフ比の向上、又はＳ値の改善などを図ることができる。なお、絶縁層５４３５は、酸化物半導体層と絶縁層とを連続して全面に形成し、その後、フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて選択的に当該絶縁層をパターニングすることによって、形成されることができる。その後、第２導電層を全面に形成し、第２導電層と同時に酸化物半導体層をパターニングする。つまり、同じマスク（レチクル）を用いて、酸化物半導体層と第２導電層とをパターニングすることが可能になる。この場合、第２導電層の下には、必ず酸化物半導体層が形成されることになる。こうして、工程数を増やすことなく、絶縁層５４３５を形成することができる。このような製造プロセスでは、第２導電層の下に酸化物半導体層が形成される場合が多い。ただし、これに限定されず、酸化物半導体層をパターニングした後に、絶縁層を全面に形成し、当該絶縁層をパターニングすることによって、絶縁層５４３５を形成することが可能である。

なお、図１６（Ｄ）において、容量素子５４４２は、導電層５４２２と導電層５４３１とによって、絶縁層５４２３と酸化物半導体層５４３６とが挟まれる構造である。ただし、酸化物半導体層５４３６を省略することが可能である。そして、導電層５４３０と導電層５４３１とは、第３導電層をパターニングして形成される導電層５４３７を介して接続されている。このような構造は、一例として、液晶表示装置の画素に用いられることが可能である。例えば、トランジスタ５４４１はスイッチングトランジスタとして機能し、容量素子５４４２は保持容量として機能することが可能である。そして、導電層５４２１、導電層５４２２、導電層５４２９、導電層５４３７は、各々、ゲート線、容量線、ソース線、画素電極として機能することが可能である。ただし、これに限定されない。なお、図１６（Ｄ）と同様に、図１６（Ｃ）においても、導電層５４３０と導電層５４３１とを第３導電層を介して接続することが可能である。

なお、図１６（Ｅ）に示すように、第２導電層をパターニングした後に、酸化物半導体層５４２５を形成することが可能である。こうすることによって、第２導電層がパターニングされる場合、酸化物半導体は形成されていないので、酸化物半導体層が削られることがない。よって、酸化物半導体層の膜厚を薄くすることができるので、トランジスタの駆動電圧の低減、オフ電流の低減、ドレイン電流のオンオフ比の向上、又はＳ値の改善などを図ることができる。なお、酸化物半導体層５４２５は、第２導電層がパターニングされる後に、酸化物半導体層が全面に形成され、その後フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用いて選択的に酸化物半導体層パターニングすることによって形成されることができる。

なお、図１６（Ｅ）において、容量素子は、導電層５４２２と、第３導電層をパターニングして形成される導電層５４３９とによって、絶縁層５４２３と絶縁層５４３２とが挟まれる構造である。そして、導電層５４２２と導電層５４３０とは、第３導電層をパターニングして形成される導電層５４３８を介して接続される。さらに、導電層５４３９は、第２導電層をパターニングして形成される導電層５４４０と接続される。なお、図１６（Ｅ）と同様に、図１６（Ｃ）及び（Ｄ）においても、導電層５４３０と導電層５４２２とは、導電層５４３８を介して接続されることが可能である。

なお、酸化物半導体層（又はチャネル層）の膜厚を、トランジスタがオフの場合の空乏層よりも薄くすることによって、完全空乏化状態を作り出すことが可能になる。こうして、オフ電流を低減することができる。これを実現するために、酸化物半導体層の膜厚は、２０ｎｍ以下であることが好ましい。より好ましくは１０ｎｍ以下である。さらに好ましくは６ｎｍ以下であることが好ましい。

なお、トランジスタの動作電圧の低減、オフ電流の低減、ドレイン電流のオンオフ比の向上、Ｓ値の改善などを図るために、酸化物半導体層の膜厚は、トランジスタを構成する層の中で、一番薄いことが好ましい。例えば、酸化物半導体層の膜厚は、絶縁層５４２３よりも薄いことが好ましい。より好ましくは、酸化物半導体層の膜厚は、絶縁層５４２３の１／２以下であることが好ましい。より好ましくは、１／５以下であることが好ましい。さらに好ましくは、１／１０以下であることが好ましい。ただし、これに限定されず、信頼性を向上させるために、酸化物半導体層の膜厚は、絶縁層５４２３よりも厚いことが可能である。特に、図１６（Ｃ）のように、酸化物半導体層が削られる場合には、酸化物半導体層の膜厚は厚いほうが好ましいので、酸化物半導体層の膜厚は、絶縁層５４２３よりも厚いことが可能である。

なお、トランジスタの耐圧を高くするために、絶縁層５４２３の膜厚は、第１導電層よりも厚いことが好ましい。より好ましくは、絶縁層５４２３の膜厚は、第１導電層の５／４以上であることが好ましい。さらに好ましくは、４／３以上であることが好ましい。ただし、これに限定されず、トランジスタの移動度を高くするために、絶縁層５４２３の膜厚は、第１導電層よりも薄いことが可能である。

なお、本実施の形態の基板、絶縁膜、導電膜、及び半導体層としては、他の実施の形態に述べる材料、又は本明細書において述べる材料と同様なものを用いることが可能である。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態８）
本実施の形態では、トランジスタの構造の一例について図１７（Ａ）、（Ｂ）、及び（Ｃ）を参照して説明する。

図１７（Ａ）は、トップゲート型のトランジスタの構成の一例である。図１７（Ｂ）は、ボトムゲート型のトランジスタの構成の一例である。図１７（Ｃ）は、半導体基板を用いて作製されるトランジスタの構造の一例である。

図１７（Ａ）には、基板５２６０と、基板５２６０の上に形成される絶縁層５２６１と、絶縁層５２６１の上に形成され、領域５２６２ａ、領域５２６２ｂ、領域５２６２ｃ、領域５２６２ｄ、及び５２６２ｅを有する半導体層５２６２と、半導体層５２６２を覆うように形成される絶縁層５２６３と、半導体層５２６２及び絶縁層５２６３の上に形成される導電層５２６４と、絶縁層５２６３及び導電層５２６４の上に形成され、開口部を有する絶縁層５２６５と、絶縁層５２６５の上及び絶縁層５２６５の開口部に形成される導電層５２６６と、導電層５２６６の上及び絶縁層５２６５の上に形成され、開口部を有する絶縁層５２６７と、絶縁層５２６７の上及び絶縁層５２６７の開口部に形成される導電層５２６８と、絶縁層５２６７の上及び導電層５２６８の上に形成され、開口部を有する絶縁層５２６９と、絶縁層５２６９の上及び絶縁層５２６９の開口部に形成される発光層５２７０と、絶縁層５２６９の上及び発光層５２７０の上に形成される導電層５２７１とを示す。

図１７（Ｂ）には、基板５３００と、基板５３００の上に形成される導電層５３０１と、導電層５３０１を覆うように形成される絶縁層５３０２と、導電層５３０１及び絶縁層５３０２の上に形成される半導体層５３０３ａと、半導体層５３０３ａの上に形成される半導体層５３０３ｂと、半導体層５３０３ｂの上及び絶縁層５３０２の上に形成される導電層５３０４と、絶縁層５３０２の上及び導電層５３０４の上に形成され、開口部を有する絶縁層５３０５と、絶縁層５３０５の上及び絶縁層５３０５の開口部に形成される導電層５３０６と、絶縁層５３０５の上及び導電層５３０６の上に配置される液晶層５３０７と、液晶層５３０７の上に形成される導電層５３０８とを示す。

図１７（Ｃ）には、領域５３５３及び領域５３５５を有する半導体基板５３５２と、半導体基板５３５２の上に形成される絶縁層５３５６と、半導体基板５３５２の上に形成される絶縁層５３５４と、絶縁層５３５６の上に形成される導電層５３５７と、絶縁層５３５４、絶縁層５３５６、及び導電層５３５７の上に形成され、開口部を有する絶縁層５３５８と、絶縁層５３５８の上及び絶縁層５３５８の開口部に形成される導電層５３５９とを示す。こうして、領域５３５０と領域５３５１とに、各々、トランジスタが作製される。

絶縁層５２６１は、下地膜として機能することが可能である。絶縁層５３５４は、素子間分離層（例えばフィールド酸化膜）として機能する。絶縁層５２６３、絶縁層５３０２、絶縁層５３５６は、ゲート絶縁膜として機能することが可能である。導電層５２６４、導電層５３０１、導電層５３５７は、ゲート電極として機能することが可能である。絶縁層５２６５、絶縁層５２６７、絶縁層５３０５、及び絶縁層５３５８は、層間膜、又は平坦化膜として機能することが可能である。導電層５２６６、導電層５３０４、及び導電層５３５９は、配線、トランジスタの電極、又は容量素子の電極などとして機能することが可能である。導電層５２６８、及び導電層５３０６は、画素電極、又は反射電極などとして機能することが可能である。絶縁層５２６９は、隔壁として機能することが可能である。導電層５２７１、及び導電層５３０８は、対向電極、又は共通電極などとして機能することが可能である。

基板５２６０、及び基板５３００の一例としては、ガラス基板、石英基板、単結晶基板（例えばシリコン基板）、ＳＯＩ基板、プラスチック基板、金属基板、ステンレス基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板又は可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。他にも、貼り合わせフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなど）、繊維状な材料を含む紙、基材フィルム（ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、紙類等）などがある。

半導体基板５３５２としては、一例として、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板を用いることが可能である。ただし、これに限定されず、基板５２６０と同様なものを用いることが可能である。領域５３５３は、一例として、半導体基板５３５２に不純物が添加された領域であり、ウェルとして機能する。例えば、半導体基板５３５２がｐ型の導電型を有する場合、領域５３５３は、ｎ型の導電型を有し、ｎウェルとして機能する。一方で、半導体基板５３５２がｎ型の導電型を有する場合、領域５３５３は、ｐ型の導電型を有し、ｐウェルとして機能する。領域５３５５は、一例として、不純物が半導体基板５３５２に添加された領域であり、ソース領域又はドレイン領域として機能する。なお、半導体基板５３５２に、ＬＤＤ領域を形成することが可能である。

絶縁層５２６１の一例としては、酸化珪素（ＳｉＯｘ）膜、窒化珪素（ＳｉＮｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）膜などの酸素若しくは窒素を有する膜、又はこれらの積層構造などがある。絶縁層５２６１が２層構造で設けられる場合の一例としては、１層目の絶縁層として窒化珪素膜を設け、２層目の絶縁層として酸化珪素膜を設けることが可能である。絶縁層５２６１が３層構造で設けられる場合の一例としては、１層目の絶縁層として酸化珪素膜を設け、２層目の絶縁層として窒化珪素膜を設け、３層目の絶縁層として酸化珪素膜を設けることが可能である。

半導体層５２６２、半導体層５３０３ａ、及び半導体層５３０３ｂの一例としては、非単結晶半導体（非晶質（アモルファス）シリコン、多結晶シリコン、微結晶シリコンなど）、単結晶半導体、化合物半導体若しくは酸化物半導体（ＺｎＯ、ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯ、ＴｉＯ、ＡｌＺｎＳｎＯ（ＡＺＴＯ））、有機半導体、又はカーボンナノチューブなどがある。

なお、例えば、領域５２６２ａは、不純物が半導体層５２６２に添加されていない真性の状態であり、チャネル領域として機能する。ただし、領域５２６２ａに微少な不純物を添加することが可能であり、領域５２６２ａに添加される不純物は、領域５２６２ｂ、領域５２６２ｃ、領域５２６２ｄ、又は領域５２６２ｅに添加される不純物の濃度よりも低いことが好ましい。領域５２６２ｂ、及び領域５２６２ｄは、低濃度に不純物が添加された領域であり、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ：ＬＤＤ）領域として機能する。ただし、領域５２６２ｂ、及び領域５２６２ｄを省略することが可能である。領域５２６２ｃ、及び領域５２６２ｅは、高濃度に不純物が半導体層５２６２に添加された領域であり、ソース領域又はドレイン領域として機能する。

なお、半導体層５３０３ｂは、不純物元素としてリンなどが添加された半導体層であり、ｎ型の導電型を有する。

なお、半導体層５３０３ａとして、酸化物半導体、又は化合物半導体が用いられる場合、半導体層５３０３ｂを省略することが可能である。

絶縁層５２６３、絶縁層５２７３、及び絶縁層５３５６の一例としては、酸化珪素（ＳｉＯｘ）膜、窒化珪素（ＳｉＮｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）膜などの酸素若しくは窒素を有する膜、又はこれらの積層構造などがある。

導電層５２６４、導電層５２６６、導電層５２６８、導電層５２７１、導電層５３０１、導電層５３０４、導電層５３０６、導電層５３０８、導電層５３５７、及び導電層５３５９の一例としては、単層構造の導電膜、又はこれらの積層構造などがある。当該導電膜の一例としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、炭素（Ｃ）、スカンジウム（Ｓｃ）、亜鉛（Ｚｎ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）、ジルコニウム（Ｚｒ）、セリウム（Ｃｅ）によって構成される群から選ばれた一つの元素の単体膜、又は、前記群から選ばれた一つ又は複数の元素を含む化合物などがある。当該化合物の一例としては、前記群から選ばれた一つ若しくは複数の元素を含む合金（インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）、アルミネオジム（Ａｌ−Ｎｄ）、アルミタングステン（Ａｌ−Ｗ）、アルミジルコニウム（Ａｌ−Ｚｒ）、アルミチタン（Ａｌ−Ｔｉ）、アルミセリウム（Ａｌ−Ｃｅ）、マグネシウム銀（Ｍｇ−Ａｇ）、モリブデンニオブ（Ｍｏ−Ｎｂ）、モリブデンタングステン（Ｍｏ−Ｗ）、モリブデンタンタル（Ｍｏ−Ｔａ）などの合金材料）、前記群から選ばれた一つ若しくは複数の元素と窒素との化合物（窒化チタン、窒化タンタル、窒化モリブデンなどの窒化膜）、又は、前記群から選ばれた一つ若しくは複数の元素とシリコンとの化合物（タングステンシリサイド、チタンシリサイド、ニッケルシリサイド、アルミシリコン、モリブデンシリコンなどのシリサイド膜）などがある。他にも、カーボンナノチューブ、有機ナノチューブ、無機ナノチューブ、又は金属ナノチューブなどのナノチューブ材料がある。

なお、シリコン（Ｓｉ）は、ｎ型不純物（リンなど）、又はｐ型不純物ボロンなど）を含むことが可能である。シリコンが不純物を含むことにより、導電率の向上や、通常の導体と同様な振る舞いをすることが可能になったりするので、配線、又は電極などとして利用しやすくなる。

なお、シリコンとして、単結晶、多結晶（ポリシリコン）、微結晶（マイクロクリスタルシリコン）など、様々な結晶性を有するシリコン、又は非晶質（アモルファスシリコン）などの結晶性を有さないシリコンなどを用いることが可能である。シリコンとして、単結晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、導電膜、端子などの抵抗を小さくすることができる。シリコンとして、非晶質シリコンまたは微結晶シリコンを用いることにより、簡単な工程で配線などを形成することができる。

なお、導電層として、シリコンなどの半導体材料を用いる場合、シリコンなどの半導体材料をトランジスタが有する半導体層と同時に形成することが可能である。

なお、アルミニウム、又は銀は、導電率が高いため、信号遅延を低減することができる。さらに、アルミニウム、又は銀は、エッチングしやすいので、パターニングしやすく、微細加工を行うことができる。

なお、銅は、導電率が高いため、信号遅延を低減することができる。銅が導電層として用いられる場合、密着性を向上させるために積層構造にすることが好ましい。

なお、モリブデンまたはチタンは、酸化物半導体（ＩＴＯ、ＩＺＯなど）、又はシリコンと接触しても、不良を起こしにくい、エッチングしやすい、耐熱性が高いなどの利点を有するので、望ましい。よって、酸化物半導体、又はシリコンと接触する導電層としては、モリブデン又はチタンを用いることが好ましい。

なお、タングステンは、耐熱性が高いなどの利点を有するため、望ましい。

なお、ネオジムは、耐熱性が高いなどの利点を有するため、望ましい。特に、導電層としてネオジムとアルミニウムとの合金材料を用いることによって、アルミニウムがヒロックを起こしにくくなる。ただし、これに限定されず、アルミニウムと、タンタル、ジルコニウム、チタン、又はセリウムとの合金材料を用いることによっても、アルミニウムがヒロックを起こしにくくなる。特に、アルミニウムとセリウムとの合金材料は、アーキングを大幅に低減することができる。

なお、ＩＴＯ、ＩＺＯ、ＩＴＳＯ、ＺｎＯ、Ｓｉ、ＳｎＯ、ＣＴＯ、又はカーボンナノチューブなどは、透光性を有しているので、これらの材料を画素電極、対向電極、又は共通電極などの光を透過させる部分に用いることが可能である。特に、ＩＺＯは、エッチングしやすく、加工しやすいため、望ましい。ＩＺＯは、エッチングしたときに、残渣が残ってしまう、ということが起こりにくい。したがって、画素電極としてＩＺＯを用いると、液晶素子や発光素子に不具合（ショート、配向乱れなど）をもたらすことを低減することができる。

なお、導電層は、単層構造とすることが可能であるし、多層構造とすることが可能である。単層構造にすることにより、配線、電極、導電層、導電膜、端子などの製造工程を簡略化することができ、工程日数を少なくでき、コストを低減することができる。一方で、多層構造にすることにより、それぞれの材料のメリットを生かしつつ、デメリットを低減させ、性能の良い配線、電極などを形成することができる。例えば、低抵抗材料（アルミニウムなど）を多層構造の中に含むことにより、配線の低抵抗化を図ることができる。別の例として、低耐熱性の材料を、高耐熱性の材料で挟む積層構造にすることにより、低耐熱性の材料の持つメリットを生かしつつ、配線、電極などの耐熱性を高くすることができる。このような積層構造の一例としては、アルミニウムを含む層を、モリブデン、チタン、ネオジムなどを含む層で挟む積層構造にすると望ましい。

なお、配線、電極など同士が直接接する場合、お互いに悪影響を及ぼすことがある。例えば、一方の配線、電極などが他方の配線、電極など材料の中に入っていって、性質を変えてしまい、本来の目的を果たせなくなる場合がある。別の例として、高抵抗な部分を形成又は製造するときに、問題が生じて、正常に製造できなくなる場合がある。このような場合、他の材料に反応して性質が変わってしまう材料を、当該他の材料に反応しにくい材料によって挟んだり、覆ったりすることが可能である。例えば、ＩＴＯとアルミニウムとを接続させる場合は、ＩＴＯとアルミニウムとの間に、チタン、モリブデン、ネオジム合金などを挟むことが可能である。例えば、シリコンとアルミニウムとを接続させる場合は、シリコンとアルミニウムとの間に、チタン、モリブデン、ネオジム合金を挟むことが可能である。
なお、これらの材料は、配線、電極、導電層、導電膜、端子、ビア、プラグなどにも用いることが可能である。

絶縁層５２６５、絶縁層５２６７、絶縁層５２６９、絶縁層５３０５、及び絶縁層５３５８の一例としては、単層構造の絶縁層、又はこれらの積層構造などがある。当該絶縁層の一例としては、酸化珪素（ＳｉＯｘ）膜、窒化珪素（ＳｉＮｘ）膜、若しくは酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）膜、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）膜等の酸素若しくは窒素を含む膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、又は、シロキサン樹脂、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、若しくはアクリル等の有機材料などがある。

発光層５２７０の一例としては、有機ＥＬ素子、又は無機ＥＬ素子などがある。有機ＥＬ素子の一例としては、正孔注入材料からなる正孔注入層、正孔輸送材料からなる正孔輸送層、発光材料からなる発光層、電子輸送材料からなる電子輸送層、電子注入材料からなる電子注入層など、若しくはこれらの材料のうち複数の材料を混合した層の単層構造、若しくはこれらの積層構造などがある。

液晶層５３０７の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液晶（ＰＡＬＣ）、バナナ型液晶などを挙げることができる。また、液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードなどがある。

なお、絶縁層５３０５の上及び導電層５３０６の上には、配向膜として機能する絶縁層、突起部として機能する絶縁層などを形成することが可能である。

なお、導電層５３０８の上には、カラーフィルタ、ブラックマトリクス、又は突起部として機能する絶縁層などを形成することが可能である。導電層５３０８の下には、配向膜として機能する絶縁層を形成することが可能である。

なお、図１７（Ａ）の断面構造において、絶縁層５２６９、発光層５２７０、及び導電層５２７１を省略し、図１７（Ｂ）に示す液晶層５３０７、導電層５３０８を絶縁層５２６７の上及び導電層５２６８の上に形成することが可能である。

なお、図１７（Ｂ）の断面構造において、液晶層５３０７、導電層５３０８を省略し、図１７（Ａ）に示す絶縁層５２６９、発光層５２７０、及び導電層５２７１を絶縁層５３０５の上及び導電層５３０６の上に形成することが可能である。

なお、図１７（Ｃ）の断面構造において、絶縁層５３５８及び導電層５３５９の上に、図１７（Ａ）に示す絶縁層５２６９、発光層５２７０、及び導電層５２７１を形成することが可能である。あるいは、図１７（Ｂ）に示す液晶層５３０７、導電層５３０８を絶縁層５３５８の上及び導電層５３５９の上に形成することが可能である。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態９）
本実施の形態においては、電子機器の例について説明する。

図１８（Ａ）乃至図１８（Ｈ）、図１９（Ａ）乃至図１９（Ｄ）は、電子機器を示す図である。これらの電子機器は、筐体９６３０、表示部９６３１、スピーカ９６３３、ＬＥＤランプ９６３４、操作キー９６３５、接続端子９６３６、センサ９６３７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９６３８、等を有することができる。

図１８（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ９６７０、赤外線ポート９６７１、等を有することができる。図１８（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部９６３２、記録媒体読込部９６７２、等を有することができる。図１８（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部９６３２、支持部９６７３、イヤホン９６７４、等を有することができる。図１８（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部９６７２、等を有することができる。図１８（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ９６７５、シャッターボタン９６７６、受像部９６７７、等を有することができる。図１８（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部９６３２、記録媒体読込部９６７２、等を有することができる。図１８（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図１８（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器９６７８、等を有することができる。図１９（Ａ）はディスプレイであり、上述したものの他に、支持台９６７９、等を有することができる。図１９（Ｂ）はカメラであり、上述したものの他に、外部接続ポート９６８０、シャッターボタン９６７６、受像部９６７７、等を有することができる。図１９（Ｃ）はコンピュータであり、上述したものの他に、ポインティングデバイス９６８１、外部接続ポート９６８０、リーダ／ライタ９６８２、等を有することができる。図１９（Ｄ）は携帯電話機であり、上述したものの他に、送信部、受信部、携帯電話・移動端末向けの１セグメント部分受信サービス用チューナ、等を有することができる。

図１８（Ａ）乃至図１８（Ｈ）、図１９（Ａ）乃至図１９（Ｄ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図１８（Ａ）乃至図１８（Ｈ）、図１９（Ａ）乃至図１９（Ｄ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。電子機器は、表示部において、トランジスタの特性バラツキの影響が低減されているため、非常に均一な画像を表示させることが出来る。

次に、半導体装置の応用例を説明する。

図１９（Ｅ）に、半導体装置を、建造物と一体にして設けた例について示す。図１９（Ｅ）は、筐体９７３０、表示部９７３１、操作部であるリモコン装置９７３２、スピーカ９７３３等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。

図１９（Ｆ）に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル９７４１は、ユニットバス９７４２と一体に取り付けられており、入浴者は表示パネル９７４１の視聴が可能になる。

なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。

次に、半導体装置を、移動体と一体にして設けた例について示す。

図１９（Ｇ）は、半導体装置を、自動車に設けた例について示した図である。表示パネル９７６１は、自動車の車体９７６２に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。

図１９（Ｈ）は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である。図１９（Ｈ）は、旅客用飛行機の座席上部の天井９７８１に表示パネル９７８２を設けたときの、使用時の形状について示した図である。表示パネル９７８２は、天井９７８１とヒンジ部９７８３を介して一体に取り付けられており、ヒンジ部９７８３の伸縮により乗客は表示パネル９７８２の視聴が可能になる。表示パネル９７８２は乗客が操作することで情報を表示する機能を有する。

なお、本実施の形態において、移動体としては自動車車体、飛行機車体について例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

１０１ トランジスタ
１０２ 容量素子
１０３ 配線
１０４ 配線
１０５ 表示素子
１０６ 配線
１０７ 配線
２０１ スイッチ
２０２ スイッチ
２０３ スイッチ
２０４ スイッチ
２０５ スイッチ
２０６ スイッチ
６０１ スイッチ
６０２ スイッチ
６０３ スイッチ
６０６ 配線
１０１Ａ トランジスタ
１０１Ｂ トランジスタ
１０１Ｍ トランジスタ
１０２Ａ 容量素子
１０２Ｂ 容量素子
１０３Ｍ 配線
１０４Ｍ 配線
１０５Ｍ 発光素子
１０６Ｍ 配線
１０６Ｎ 配線
１０６Ｐ 配線
１０６Ｑ 配線
１１０１ 配線
１１０２ 配線
１１０３ 配線
１１０４ 配線
１１０５ 容量素子
１１０６ トランジスタ
１１０７ トランジスタ
１１０８ 表示素子
２０１Ｍ トランジスタ
２０２Ｍ トランジスタ
２０３Ｍ トランジスタ
４０２Ａ 容量素子
４０２Ｂ 容量素子
４０２Ｃ 容量素子
６０１Ｍ トランジスタ
９６３０ 筐体
９６３１ 表示部
９６３２ 表示部
９６３３ スピーカ
９６３４ ＬＥＤランプ
９６３５ 操作キー
９６３６ 接続端子
９６３７ センサ
９６３８ マイクロフォン
９６７０ スイッチ
９６７１ 赤外線ポート
９６７２ 記録媒体読込部
９６７３ 支持部
９６７４ イヤホン
９６７５ アンテナ
９６７６ シャッターボタン
９６７７ 受像部
９６７８ 充電器
９６７９ 支持台
９６８０ 外部接続ポート
９６８１ ポインティングデバイス
９６８２ リーダ／ライタ
９７３０ 筐体
９７３１ 表示部
９７３２ リモコン装置
９７３３ スピーカ
９７４１ 表示パネル
９７４２ ユニットバス
９７６１ 表示パネル
９７６２ 車体
９７８１ 天井
９７８２ 表示パネル
９７８３ ヒンジ部
１０２ＡＭ 容量素子
１０２ＢＭ 容量素子
１２００Ｍ 画素
１２００Ｎ 画素
１２００Ｐ 画素
１２００Ｑ 画素
１２０１Ｍ 配線
１２０２Ｍ 配線
１２０３Ｍ 配線
１２０４Ｍ 配線
５１２１ 画像
５１２２ 画像
５１２３ 画像
５１２４ 領域
５１２５ 領域
５１２６ 領域
５１２７ ベクトル
５１２８ 画像生成用ベクトル
５１２９ 領域
５１３０ 物体
５１３１ 領域
５２６０ 基板
５２６１ 絶縁層
５２６２ 半導体層
５２６３ 絶縁層
５２６４ 導電層
５２６５ 絶縁層
５２６６ 導電層
５２６７ 絶縁層
５２６８ 導電層
５２６９ 絶縁層
５２７０ 発光層
５２７１ 導電層
５２７３ 絶縁層
５３００ 基板
５３０１ 導電層
５３０２ 絶縁層
５３０４ 導電層
５３０５ 絶縁層
５３０６ 導電層
５３０７ 液晶層
５３０８ 導電層
５３５０ 領域
５３５１ 領域
５３５２ 半導体基板
５３５３ 領域
５３５４ 絶縁層
５３５５ 領域
５３５６ 絶縁層
５３５７ 導電層
５３５８ 絶縁層
５３５９ 導電層
５３６０ 映像信号
５３６１ 回路
５３６２ 回路
５３６３ 回路
５３６４ 画素部
５３６５ 回路
５３６６ 照明装置
５３６７ 画素
５３７１ 配線
５３７２ 配線
５３７３ 配線
５３８０ 基板
５３８１ 入力端子
５４２０ 基板
５４２１ 導電層
５４２２ 導電層
５４２３ 絶縁層
５４２４ コンタクトホール
５４２５ 酸化物半導体層
５４２９ 導電層
５４３０ 導電層
５４３１ 導電層
５４３２ 絶縁層
５４３３ 導電層
５４３４ 導電層
５４３５ 絶縁層
５４３６ 酸化物半導体層
５４３７ 導電層
５４３８ 導電層
５４３９ 導電層
５４４０ 導電層
５４４１ トランジスタ
５４４２ 容量素子
５１２１ａ 画像
５１２１ｂ 画像
５１２２ａ 画像
５１２２ｂ 画像
５１２３ａ 画像
５１２３ｂ 画像
５２６２ａ 領域
５２６２ｂ 領域
５２６２ｃ 領域
５２６２ｄ 領域
５２６２ｅ 領域
５３０３ａ 半導体層
５３０３ｂ 半導体層
５３６１ａ 回路
５３６１ｂ 回路
５３６２ａ 回路
５３６２ｂ 回路

Claims (3)

1. トランジスタと、第１の容量素子と、第２の容量素子と、第１の配線と、を有する半導体装置の駆動方法であって、
   第１の期間と、第２の期間と、第３の期間と、を有し、
   前記第１の配線は、映像信号電圧を供給することができる機能を有し、
   前記第１の容量の第１の端子は、前記トランジスタのゲートと電気的に接続され、
   前記第１の容量の第２の端子は、前記第２の容量素子の第１の端子と電気的に接続され、
   前記第１の期間において、前記第１の容量素子に、前記トランジスタのしきい値電圧に応じた電圧が保持され、
   前記第２の期間において、前記第２の容量素子の第１の端子に、前記第１の配線から、前記映像信号電圧が供給され、
   前記第３の期間において、前記第１の容量素子に保持されている電荷と、前記第２の容量素子に保持されている電荷とが、前記トランジスタを介して放電され、
   前記第３の期間において、前記第１の配線から、前記映像信号電圧が、前記第２の容量素子に供給されていない、ことを特徴とする半導体装置の駆動方法。
2. 請求項１において、
   表示素子を有し、
   第４の期間を有し、
   前記第４の期間において、前記第１の容量素子に保持されている電荷の量と、前記第２の容量素子に保持されている電荷の量とに応じて、前記トランジスタから、前記表示素子に電流が供給される、ことを特徴とする半導体装置の駆動方法。
3. 半導体装置と操作スイッチとを有する電気機器の駆動方法であって、
   前記半導体装置は、請求項１または請求項２に記載の半導体装置の駆動方法を用いることを特徴とする電子機器の駆動方法。

Images