Nothing Special   »   [go: up one dir, main page]

JP5674530B2 - 半導体装置の制御装置 - Google Patents

半導体装置の制御装置 Download PDF

Info

Publication number
JP5674530B2
JP5674530B2 JP2011077681A JP2011077681A JP5674530B2 JP 5674530 B2 JP5674530 B2 JP 5674530B2 JP 2011077681 A JP2011077681 A JP 2011077681A JP 2011077681 A JP2011077681 A JP 2011077681A JP 5674530 B2 JP5674530 B2 JP 5674530B2
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor device
semiconductor
region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011077681A
Other languages
English (en)
Other versions
JP2012080062A (ja
Inventor
貴之 橋本
貴之 橋本
昌弘 増永
昌弘 増永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011077681A priority Critical patent/JP5674530B2/ja
Priority to US13/229,675 priority patent/US8643102B2/en
Publication of JP2012080062A publication Critical patent/JP2012080062A/ja
Application granted granted Critical
Publication of JP5674530B2 publication Critical patent/JP5674530B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は電力変換用の半導体装置の制御装置に関し、特に、電力変換用の半導体装置としてパワーＭＯＳＦＥＴを用いた電源装置における損失低減に関するものである。
従来、パソコンやサーバのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）に電力を供給する非絶縁型の降圧スイッチング電源（以下、ＶＲ：Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｏｒ）には、トレンチＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）（例えば、特許文献１、２を参照）が用いられている。
トレンチＭＯＳＦＥＴは、プレーナＭＯＳＦＥＴ（例えば、非特許文献１を参照）と比べて、セルピッチが小さいので、単位面積当たりのチャネル幅Ｗｇが大きく、オン抵抗を低減できる特長があるが、トレンチゲートとドレイン領域との対向面積が大きいため、帰還容量が大きいという欠点がある。
近年、ＣＰＵの大電流化と低電圧化のため、ＣＰＵの消費電流が急峻に変化した際のＣＰＵの電圧変動を抑制する出力コンデンサが多くなり、ＶＲのサイズとコストの増加を招いている。
出力コンデンサの削減には、ＶＲのスイッチング周波数の向上が有効であることが知られている（例えば、非特許文献２、３を参照）。
スイッチング周波数を向上する際のボトルネックは、スイッチングに伴い発生する損失により、ＭＯＳＦＥＴが使用温度の上限（例えば、１５０℃）を超えることである。スイッチング時に発生する損失として、ＶＲのハイサイドＭＯＳＦＥＴについては、ターンオン損失とターンオフ損失、およびドライブ損失があり、ローサイドＭＯＳＦＥＴについては、内蔵ダイオードの導通損失とリカバリー損失、およびドライブ損失があるが、中でもハイサイドＭＯＳＦＥＴのターンオン損失とターンオフ損失が相対的に大きな比率を占める。以下、ターンオン損失とターンオフ損失を総称して、スイッチング損失と呼ぶことにする。
スイッチング損失の低減には、ＭＯＳＦＥＴの帰還容量の低減が有効である。なぜなら、帰還容量が小さくなると、スイッチングのスピードが速くなり、スイッチング損失が低減されるからである。トレンチＭＯＳＦＥＴは本質的に帰還容量が大きいという問題があり、更なるスイッチング周波数の向上は難しい。
ＶＲのスイッチング周波数が低いと（例えば、３００ｋＨｚ程度）、ＶＲの損失に占める導通損失の比率が高いので、オン抵抗が低いトレンチＭＯＳＦＥＴが有利であるが、スイッチング周波数が高くなると（例えば、１ＭＨｚ以上）、スイッチング損失が支配的になるので、帰還容量が小さいプレーナ型が有利となる。
プレーナＭＯＳＦＥＴの帰還容量を更に低減できる構造として、プレーナＭＯＳＦＥＴのゲート電極の中央部を削除した構造（以下、中抜きゲート型プレーナＭＯＳＦＥＴ）が発表されている（例えば、非特許文献４を参照）。
中抜きゲート型プレーナＭＯＳＦＥＴは従来のプレーナＭＯＳＦＥＴと比較して、ゲート電極とドレイン領域のオーバーラップが小さいので、帰還容量を大幅に低減できる。
しかし、中抜きゲート型プレーナＭＯＳＦＥＴは帰還容量が小さいという特長を有する反面、オン抵抗が大きいという課題がある。これを改善する手段として、中抜きゲート型プレーナＭＯＳＦＥＴのゲート電極間に、第２ゲート電極を設け、ＭＯＳＦＥＴがオン状態の時、第２ゲート電極にプラスの電圧を印加することで、オン抵抗を低減することが知られている（例えば、特許文献３、４を参照）。
特開２００８−２１８７１１号公報 特開２００５−５７０５０号公報 特開昭５７−１４１９６４号公報 特開平６−２８３７１８号公報
Ｊ．Ｎｇ ｅｔ ａｌ．、"Ａ Ｎｏｖｅｌ Ｐｌａｎａｒ Ｐｏｗｅｒ ＭＯＳＦＥＴ Ｗｉｔｈ Ｌａｔｅｒａｌｌｙ Ｕｎｉｆｏｒｍ Ｂｏｄｙ ａｎｄ Ｉｏｎ−Ｉｍｐｌａｎｔｅｄ ＪＦＥＴ Ｒｅｇｉｏｎ、"ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒ、２００８、ｖｏｌ．２９、ｎｏ．４、ｐｐ．３７５−３７７、Ａｐｒｉｌ．２００８． Ｙ． Ｒｅｎ ｅｔ ａｌ．、"Ａｎａｌｙｓｉｓ ｏｆ ｔｈｅ ｐｏｗｅｒ ｄｅｌｉｖｅｒｙ ｐａｔｈ ｆｒｏｍ ｔｈｅ １２−Ｖ ＶＲ ｔｏ ｔｈｅ ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ、"ｉｎ Ｐｒｏｃ． ＩＥＥＥ ＡＰＥＣ’０４、２００４、ｖｏｌ．１、ｐｐ．２８５−２９１． Ｍ．Ｘｕ ｅｔ ａｌ．、"Ｓｍａｌｌ ｓｉｇｎａｌ ｍｏｄｅｌｉｎｇ ｏｆ ａ ｈｉｇｈ ｂａｎｄｗｉｄｔｈ ｖｏｌｔａｇｅ ｒｅｇｕｌａｔｏｒ ｕｓｉｎｇ ｃｏｕｐｌｅｄ ｉｎｄｕｃｔｏｒ、"ＩＥＥＥ Ｔｒａｎｓ． Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎ．、ｖｏｌ．２２、ｎｏ．２、ｐｐ．３９９−４０６、Ｍａｒ．２００７． Ｈ．Ｅｓａｋｉ ｅｔ ａｌ．、"Ａ ９００ＭＨｚ １００Ｗ ＶＤ−ＭＯＳＦＥＴ ＷＩＴＨ ＳＩＫＩＳＩＤＥ ＧＡＴＥ ＳＥＬＦ−ＡＬＩＧＮＥＤ ＣＨＡＮＮＥＬ、"ｉｎ Ｐｒｏｃ． ＩＥＥＥ ＩＥＤＭ’０４、１９８４、ｐｐ．４４７−４５０．
しかし、特許文献３と特許文献４には、第２ゲート電極を設けた中抜きゲート型プレーナＭＯＳＦＥＴをスイッチングする際の、ゲート電極と第２ゲート電極の駆動シーケンスに関する記載が無く、ゲート電極と第２ゲート電極の駆動シーケンスによる損失については記載されていない。
本発明者らは、第２ゲート電極を設けた中抜きゲート型プレーナＭＯＳＦＥＴにおいて、第２ゲート電圧にプラスの電圧を印加した状態で、ゲート電極にオンまたはオフの信号を入力し、スイッチングすると、帰還容量が大きいため、スイッチング損失が増大するという課題を見出した。
そこで、本発明の目的は、上記従来技術の課題を解決するためになされたもので、第２ゲート電極を設けた中抜きゲート型プレーナＭＯＳＦＥＴにおいて、オン抵抗と帰還容量の両者を低減するすることができる半導体装置の制御装置を提供することにある。
なお、本発明は第２ゲート電極を設けた中抜きゲート型プレーナＭＯＳＦＥＴを研究開発する過程で考案したものであるが、本発明はゲート電極の下に、第２ゲート電極を設けたトレンチＭＯＳＦＥＴにおいても、オン抵抗と帰還容量の低減に有効である。
よって、以下の実施の形態では、プレーナＭＯＳＦＥＴ、およびトレンチＭＯＳＦＥＴの両者について、本発明を適用した例を記述する。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
すなわち、代表的なものの概要は、第１のゲート電極と、第２のゲート電極を有する半導体装置の駆動制御を行う半導体装置の制御装置であって、前記第１のゲート電極にオンまたはオフの制御信号を出力する際、前記第２のゲート電極が前記ソース電極と同じ電位となるように、前記第２のゲート電極を駆動制御するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
すなわち、代表的なものによって得られる効果は、プレーナＭＯＳＦＥＴ、またはトレンチＭＯＳＦＥＴにおいて、低オン抵抗と低帰還容量を両立でき、これを用いた電源装置の損失低減に効果がある。
本発明の実施の形態１に係る半導体装置の制御装置により制御される半導体装置の構成を示す構成図である。 本発明の実施の形態１に係る半導体装置の制御装置の第２ゲート電極に印加する電圧と帰還容量の関係を示す図である。 本発明の実施の形態１に係る半導体装置の制御装置のゲート電極と第２ゲートの駆動シーケンスを示す図である。 本発明の実施の形態２に係る半導体装置の制御装置により制御される半導体装置の構成を示す構成図である。 本発明の実施の形態３に係る半導体装置の制御装置により制御される半導体装置の構成を示す構成図である。 本発明の実施の形態４に係る半導体装置の制御装置により制御される半導体装置を含むマルチ・チップ・パッケージの構成を示す構成図である。 本発明の実施の形態６に係る半導体装置の制御装置のゲート電極と第２ゲートの駆動シーケンスを示す図である。 本発明の実施の形態６に係る半導体装置の制御装置のゲート電極と第２ゲートの駆動シーケンスを示す図である。 本発明の実施の形態７に係る半導体装置の制御装置を含む電源の回路構成を示す構成図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１により、本発明の実施の形態１に係る半導体装置の制御装置により制御される半導体装置の構成について説明する。図１は本発明の実施の形態１に係る半導体装置の制御装置により制御される半導体装置の構成を示す構成図であり、第２ゲート電極を設けた中抜きゲート型プレーナＭＯＳＦＥＴの断面図を示している。
図１において、１はｎ＋型基板、２はｎ−型層、３はｐ型ウェル領域、４はｎ型ソース領域、５はｐ＋型コンタクト領域、６は絶縁膜、７は第２ゲート電極、８はゲート電極、９はソース電極、１０はドレイン電極、１１はゲート端子、１２は第２ゲート端子、１３はソース端子、１４はドレイン端子、１５は電子蓄積層である。
ゲート電極８にプラスの電圧を印加すると、ゲート電極８直下の、ｐ型ウェル領域３の表面（チャネル）がｎ型に反転し、ドレイン電極１０からソース電極９に電流が流れる。ｎまたはｐの後の「＋」、「−」の記号は、「＋」は不純物濃度が高いことを表し、「−」は不純物濃度が低いことを表す。
第２ゲート電極７にプラスの電圧を印加すると、絶縁膜６直下のｎ−型層２の表面に電子蓄積層１５が生じ、オン抵抗が低減する。
次に、図２および図３により、本発明の実施の形態１に係る半導体装置の制御装置のゲート電極８と第２ゲート電極７の駆動シーケンスについて説明する。図２は本発明の実施の形態１に係る半導体装置の制御装置の第２ゲート電極に印加する電圧と帰還容量の関係を示す図、図３は本発明の実施の形態１に係る半導体装置の制御装置のゲート電極と第２ゲートの駆動シーケンスを示す図である。
なお、半導体装置の制御装置としては、半導体装置と共にマルチ・チップ・パッケージななどに搭載されるドライバＩＣや、電源装置内で電力変換用の半導体装置を制御する制御回路などから構成され、図３に示す駆動シーケンスにより、ゲート電極と第２ゲートを駆動することができれば、どのような構成であっても良い。
本発明者らの実験によれば、耐圧４０Ｖの第２ゲート電極を設けた中抜きゲート型プレーナＭＯＳＦＥＴにおいて、第２ゲート電極７にプラスの電圧を印加することで、オン抵抗が約２０％低減することが分かった。
スイッチング損失を低減するには、帰還容量を低減することが有効であるが、本発明者らは、図２に示すように、第２ゲート電極７の印加電圧と帰還容量に正の相関があることを見出した。すなわち、第２ゲート電極７の印加電圧が大きくなるに従い、帰還容量が増加する傾向がある。
第２ゲート電極７にプラスの電圧を印加した状態で、ゲート電極８にオン・オフの制御信号を入力すると、帰還容量が大きいため、スイッチング損失が増加する。一方で、第２ゲート電極７にプラスの電圧を印加することは、オン抵抗を低減するので、導通損失が小さくなる。
スイッチング損失と導通損失の両者を低減するには、スイッチング時は第２ゲート電極７にゼロ電圧（ソース電極と同じ電圧）を印加し、導通時は第２ゲート電極７にプラスの電圧を印加することが有効である。
そこで、本実施の形態では、これを実現するための、ゲート電極８と第２ゲート電極７の駆動シーケンスとして、図３に示すような駆動シーケンスを採用している。
図３に示すように、ターンオンの際、ゲート電極８と第２ゲート電極７の順でオンの入力信号を印加し、ターンオフの際、第２ゲート電極７とゲート電極８の順でオフの入力信号を印加する。このような駆動シーケンスを採用することで、スイッチング時は第２ゲート電極７にゼロ電圧（ソース電極と同じ電圧）が印加され、導通時は第２ゲート電極７にプラスの電圧が印加される。このように、第２ゲート電極７とゲート電極８を制御することで、低オン抵抗と低帰還容量を両立し、ＶＲの導通損失とスイッチング損失を低減することができる。
（実施の形態２）
図４により、本発明の実施の形態２に係る半導体装置の制御装置により制御される半導体装置の構成について説明する。図４は本発明の実施の形態２に係る半導体装置の制御装置により制御される半導体装置の構成を示す構成図であり、第２ゲート電極を設けた中抜きゲート型プレーナＭＯＳＦＥＴ、または第２ゲート電極を設けたトレンチＭＯＳＦＥＴのチップの平面図を示している。
図４において、２０はチップの外周、２２は第２ゲート電極のパッド、２１はゲート電極のパッド、２３はゲート電極の金属配線で、ゲートフィンガーと呼ばれる（ゲートフィンガーについては、例えば、特開２００４−５５８１２号公報、特開２００５−５７０５０号公報などに記載されている）。
ゲートフィンガーを設ける理由は、ゲート抵抗を下げることで、ターンオンとターンオフが高速になり、スイッチング損失が低減するためである。２４は第２ゲート電極の金属配線、２５はソース電極である。
ゲート電極の金属配線２２、または第２ゲート電極の金属配線２４が設けられた領域には、ソース電極２５を配置できないので、ソース電極２５の拡がり抵抗が増加し、オン抵抗が増加する。
本実施の形態の半導体装置の特徴は、第２ゲート電極の金属配線２４と比べて、ゲート電極の金属配線２３の配線数の方が多いことである（ゲート電極の金属配線２３の表面積が大きいと言っても良い）。
ゲート電極の金属配線２３の抵抗は、スイッチング損失との相関が強いので、スイッチング損失を下げるためには、金属配線２３の抵抗を下げることが有効であるのに対して、第２ゲート電極の金属配線２４の抵抗はスイッチング損失に与える影響が小さいので、金属配線２４の抵抗は、金属配線２３の抵抗ほど重要ではない。
ただし、第２ゲート電極の金属配線２４についても、抵抗が余りに大きいと（例えば、５Ω以上）、スイッチングの際、第２ゲート電極が電気的にフローティングのように振る舞うので、スイッチング損失の増加や、フォルス・ターンオン（例えば、Ｔ．Ｈａｓｈｉｍｏｔｏ ｅｔ ａｌ．、“Ａ Ｓｙｓｔｅｍ−ｉｎ−Ｐａｃｋａｇｅ （ＳｉＰ） ｗｉｔｈ Ｍｏｕｎｔｅｄ Ｉｎｐｕｔ Ｃａｐａｃｉｔｏｒｓ ｆｏｒ Ｒｅｄｕｃｅｄ Ｐａｒａｓｉｔｉｃ Ｉｎｄｕｃｔａｎｃｅｓ ｉｎ ａ Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｏｒ、”ＩＥＥＥ Ｔｒａｎｓ． Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎ．、ｖｏｌ．２５、ｎｏ．３、Ｍａｒ．２０１０、ｐｐ．７３１−７４０．を参照）による貫通電流を招くので、５Ωより小さい抵抗になるようにするのが望ましい。
また、この実施の形態でのゲート電極のパッド２１および第２ゲート電極のパッド２２を介したゲート電極および第２ゲート電極の駆動シーケンスは図３に示す実施の形態１の駆動シーケンスと同様である。
これにより、低オン抵抗と低帰還容量を両立し、ＶＲの導通損失とスイッチング損失を低減することができる。
（実施の形態３）
図５により、本発明の実施の形態３に係る半導体装置の制御装置により制御される半導体装置の構成について説明する。図５は本発明の実施の形態３に係る半導体装置の制御装置により制御される半導体装置の構成を示す構成図であり、第２ゲート電極を設けたトレンチＭＯＳＦＥＴの断面図を示している。
図５において、１はｎ＋型基板、２はｎ−型層、３はｐ型ウェル領域、４はｎ型ソース領域、５はｐ＋型コンタクト領域、６は絶縁膜、７は第２ゲート電極、８はゲート電極、９はソース電極、１０はドレイン電極、１１はゲート端子、１２は第２ゲート端子、１３はソース端子、１４はドレイン端子である。
第２ゲート電極７をソース端子１３に接続した構造は一般的に知られているが（例えば、Ｐ．Ｇｏａｒｉｎ ｅｔ ａｌ．、“Ｓｐｌｉｔ−ｇａｔｅ ＲＥＳＵＲＦ ｓｔｅｐｐｅｄ ｏｘｉｄｅ （ＲＳＯ）ＭＯＳＦＥＴ ｆｏｒ ２５Ｖ ａｐｐｌｉｃａｔｉｏｎｓ ｗｉｔｈ ｒｅｃｏｒｄ ｌｏｗ ｇａｔｅ−ｔｏ−ｄｒａｉｎ ｃｈａｒｇｅ、”ｉｎ Ｐｒｏｃ． ＩＥＥＥ ＩＳＰＳＤ’０７、Ｍａｙ ２００７、ｐｐ．６１−６４．を参照）、本実施の形態では、第２ゲート電極７を、独立した第２ゲート端子１２としている。
ゲート電極８にプラスの電圧を印加すると、ゲート電極８の側面の、ｐ型ウェル領域３（チャネル）がｎ型に反転し、ドレイン電極１０からソース電極９に電流が流れる。第２ゲート電極７にプラスの電圧を印加すると、第２ゲート電極７の側面のｎ−型層２に電子蓄積層が生じ、オン抵抗が低減する。
本実施の形態のトレンチＭＯＳＦＥＴについても、実施の形態１で述べたプレーナＭＯＳＦＥＴと同様に、第２ゲート電極７とゲート電極８を制御することで、低オン抵抗と低帰還容量を両立することができる。
（実施の形態４）
中抜きゲート型プレーナＭＯＳＦＥＴ、トレンチＭＯＳＦＥＴともに、第２ゲート電極７を設けることで、オン抵抗と帰還容量をともに低減することができるが、端子数が従来の３から４に増加するので、制御が複雑になるという課題がある。
これを解決するために、ハイサイドのＭＯＳＦＥＴとローサイドのＭＯＳＦＥＴと、これらを駆動するドライバＩＣを１つのパッケージに実装することが有効である（所謂、マルチ・チップ・パッケージ：マルチ・チップ・パッケージについては、例えば、特開２００８−０１０８５１号公報などに記載されている）。
マルチ・チップ・パッケージとすることで、半導体装置のユーザは、ＭＯＳＦＥＴが４端子であるということを意識することが無いため、制御の複雑さは問題とならない。
図６により、本発明の実施の形態４に係る半導体装置の制御装置により制御される半導体装置を含むマルチ・チップ・パッケージの構成について説明する。図６は本発明の実施の形態４に係る半導体装置の制御装置により制御される半導体装置を含むマルチ・チップ・パッケージの構成を示す構成図である。
図６において、３１はパッケージ外周、３２はハイサイドＭＯＳＦＥＴ、３３はローサイドＭＯＳＦＥＴ、４０はドライバＩＣ、３４はハイサイドＭＯＳＦＥＴ３２の第２ゲート電極とドライバＩＣ４０を接続するワイヤ、３５はハイサイドＭＯＳＦＥＴ３２のゲート電極とドライバＩＣ４０を接続するワイヤ、３６はハイサイドＭＯＳＦＥＴ３２のソース電極４１とドライバＩＣ４０を接続するワイヤ、３７はローサイドＭＯＳＦＥＴ３３のソース電極４２とドライバＩＣ４０を接続するワイヤ、３８はローサイドＭＯＳＦＥＴ３３のゲート電極とドライバＩＣ４０を接続するワイヤ、３９はローサイドＭＯＳＦＥＴ３３の第２ゲート電極とドライバＩＣ４０を接続するワイヤである。
図６に示すように、ハイサイドＭＯＳＦＥＴ３２のゲート電極とドライバＩＣ４０を接続するワイヤ３５と、ソース電極４１とドライバＩＣ４０を接続するワイヤ３６を隣接して配置することで、スイッチングの際にワイヤ３５とワイヤ３６から発生する磁束がキャンセルされて、ゲート駆動回路の寄生インダクタンスを低減することができる。また、ローサイドＭＯＳＦＥＴ３３のゲート電極とドライバＩＣ４０を接続するワイヤ３８と、ソース電極４２とドライバＩＣ４０を接続するワイヤ３７についても同様に、ゲート駆動回路の寄生インダクタンスを低減することができる。
（実施の形態５）
実施の形態１〜実施の形態４の少なくとも１つ以上の、半導体装置の制御装置による駆動シーケンスを、ＶＲ（例えば、上述の非特許文献２、３を参照）のハイサイドのＭＯＳＦＥＴまたはローサイドのＭＯＳＦＥＴに適用することで、ＶＲの損失を低減させることができる。
以上述べたように、本発明によれば、プレーナＭＯＳＦＥＴ、またはトレンチＭＯＳＦＥＴにおいて、低オン抵抗と低帰還容量を両立できるため、これを用いた電源装置の損失低減に効果がある。
（実施の形態６）
実施の形態６は、実施の形態１における、ターンオンの際のゲート電極８と第２ゲート電極７の制御と、ターンオフの際の第２ゲート電極７とゲート電極の制御の両方の制御を、ターンオンとターンオフのどちらかの制御のみにしたものである。
図７および図８により、本発明の実施の形態６に係る半導体装置の制御装置のゲート電極８と第２ゲート電極７の駆動シーケンスについて説明する。図７および図８は本発明の実施の形態６に係る半導体装置の制御装置のゲート電極と第２ゲートの駆動シーケンスを示す図であり、図７はターンオンのみの制御、図８はターンオフのみの制御を示している。
図７に示す駆動シーケンスでは、ターンオンの際、ゲート電極８と第２ゲート電極７の順でオンの入力信号を印加し、ターンオフの際、ゲート電極８と第２ゲート電極７の同時にオフの入力信号を印加するように制御している。
この場合では、実施の形態１と比較すると、ターンオフ損失は大きいが、ターンオンについては、実施の形態１と同じ効果を得ることができる。
また、図８に示す駆動シーケンスでは、ターンオンの際、ゲート電極８と第２ゲート電極７の同時にオンの入力信号を印加し、ターンオフの際、第２ゲート電極７とゲート電極８の順でオフの入力信号を印加するように制御している。
この場合では、実施の形態１と比較すると、ターンオン損失は大きいが、ターンオフについては、実施の形態１と同じ効果を得ることができる。
（実施の形態７）
図９により、本発明の実施の形態７に係る半導体装置の制御装置を含む電源について説明する。図９は本発明の実施の形態７に係る半導体装置の制御装置を含む電源の回路構成を示す構成図であり、半導体装置のゲートと第２ゲートを制御する回路を有している。
図９において、電源は入力部５１、スイッチング部５２、出力部５３、制御部５４、検出部６７で構成され、入力部５１に直流入力電源６０が接続され、出力部５３に負荷６６が接続されている。
入力部５１はコンデンサ６１で構成されている。スイッチング部５２は、ＭＯＳＦＥＴ６２で構成されている。出力部５３は、転流ダイオード６３、チョークコイル６４、コンデンサ６５で構成された出力フィルタで構成されている。
制御部５４は、設定部（１）６８、比較演算部６９、駆動部（１）７０、制御部（２）７６で構成されている。さらに、制御部５４は図示しない発振回路を備えており、駆動部（１）７０からパルス信号をＭＯＳＦＥＴ６２のゲート７１に出力する。これによりＭＯＳＦＥＴ６２に印加される直流入力電源６０からの直流電圧Ｖinがスイッチングされる。
ＭＯＳＦＥＴ６２がオンの場合には、直流電力はチョークコイル６４およびコンデンサ６５にチャージされると共に負荷６６へ供給される。ＭＯＳＦＥＴ６２がオフの場合は、チョークコイル６４およびコンデンサ６５にチャージされていたエネルギーが転流ダイオード６３を介して負荷６６に供給される。
このとき、制御部５４では、比較演算部６９において検出部６７で検出した出力電圧Ｖoをモニタし、これと設定部（１）６８で設定された制御目標値と比較し、駆動部（１）７０から比較結果に基づいた制御信号をスイッチング部５２に出力する。
これによりＭＯＳＦＥＴ６２がオンオフ制御され、負荷に供給される電力が制御目標値と一致するように制御される。このときの出力電圧Ｖoは以下の（１）式で示される。
Ｖo＝Ｖin×（ＴON／Ｔ） …（１）
ただし、Ｖinは入力直流電圧６０、Ｔは駆動部（１）７０から出力されるパルス信号の周期、ＴONは周期ＴのうちＭＯＳＦＥＴ６２が導通の時間を示す。すなわち、ＴON／Ｔはデューティ比を示す。
ところで、出力部５３における転流側には、図９に示すように受動素子であるダイオードを使用するのが通常であるが、転流ダイオード６３は電流導通時の損失が大きいため、転流ダイオード６３の代わりにＭＯＳＦＥＴが用いられる。なお、本発明は転流ダイオードまたはＭＯＳＦＥＴにかかわらず適用できる。
本実施の形態が従来の回路と異なる点は、ＭＯＳＦＥＴ６２がゲート７１に加えて、第２ゲート７２を備えること、および、第２ゲート７２を駆動する制御部（２）７６を備えることである。
制御部（２）７６は、設定部（２）７３、演算部７４、駆動部（２）７５から構成される。設定部（２）７３では、ゲート７１と第２ゲート７２の立ち上がりおよび立ち下がりの時間差を設定する。演算部７４は、比較演算部６９の演算結果を受けて、設定部（２）７３からの出力に従って駆動部（２）７５に第２ゲート７２の駆動信号を出力する。
この制御部（２）７６での第２ゲート７２の駆動制御により、実施の形態１や実施の形態６で示したようなゲート電極８と第２ゲート電極７への駆動シーケンスと同様の駆動を実施することにより、導通損失とスイッチング損失を低減できる電源を提供することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は電力変換用の半導体装置の制御装置に関し、半導体装置としてパワーＭＯＳＦＥＴを用いた電源装置などに広く適用可能である。
１…ｎ＋型基板（半導体基板）、２…ｎ−型層、３…ｐ型ウェル領域、４…ｎ型ソース領域、５…ｐ＋型コンタクト領域、６…絶縁膜、７…第２ゲート電極、８…ゲート電極、９…ソース電極、１０…ドレイン電極、１１…ゲート端子、１２…第２ゲート端子、１３…ソース端子、１４…ドレイン端子、１５…電子蓄積層、２０…チップの外周、２１…ゲート電極パッド、２２…第２ゲート電極パッド、２３…ゲート電極の金属配線、２４…第２ゲート電極の金属配線、２５…ソース電極、３１…パッケージ外周、３２…ハイサイドＭＯＳＦＥＴ、３３…ローサイドＭＯＳＦＥＴ、３４、３５、３６、３７、３８、３９…金属ワイヤ、４０…ドライバＩＣ、４１、４２…ソース電極、Ｖｉｎ…入力電源の正端子に繋がる端子、Ｇｎｄ…入力電源の負端子に繋がる端子、Ｖｘ…出力インダクタに繋がる端子、５１…入力部、５２…スイッチング部、５３…出力部、５４…制御部、６０…直流入力電源、６１…コンデンサ、６２…ＭＯＳＦＥＴ、６３…転流ダイオード、６４…チョークコイル、６５…コンデンサ、６６…負荷、６７…検出部、６８…設定部（１）、６９…比較演算部、７０…駆動部（１）、７１…ゲート、７２…第２ゲート、７３…設定部（２）、７４…演算部、７５…駆動部（２）、７６…制御部（２）。

Claims (8)

  1. 半導体基板と、前記半導体基板の裏面に形成されたドレイン電極と、前記半導体基板の表面上に形成された複数のウェル領域と、前記半導体基板の表面上に形成され、前記ウェル領域と逆の導電型を有する第１の半導体領域と、前記ウェル領域内に形成された複数のソース領域と、前記ウェル領域および前記第１の半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、前記ゲート絶縁膜を介して前記ウェル領域と対向配置された第１のゲート電極と、前記ソース領域と電気的に接続されるソース電極と、前記第１の半導体領域の真上に形成された、前記第１のゲート電極の開口部と、前記開口部内の前記第１の半導体領域に、絶縁膜を介して設けられた第２のゲート電極と、を有する半導体装置の駆動制御を行う半導体装置の制御装置であって、
    前記第１のゲート電極にオンまたはオフの制御信号を出力する際、前記第２のゲート電極が前記ソース電極と同じ電位となるように、前記第２のゲート電極を駆動制御し、
    前記半導体装置をオフに駆動制御する際、前記第２のゲート電極にオフの制御信号を出力した後、前記第１のゲート電極にオフの制御信号を出力することを特徴とする半導体装置の制御装置。
  2. 半導体基板と、前記半導体基板の裏面に形成されたドレイン電極と、前記半導体基板の表面上に形成された複数のウェル領域と、前記半導体基板の表面上に前記ウェル領域より深い領域に形成され、前記ウェル領域と逆の導電型を有する第１の半導体領域と、前記ウェル領域内に形成された複数のソース領域と、前記ソース領域と前記ウェル領域を貫通して、前記第１の半導体領域に達するトレンチと、前記トレンチの側面と底面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された第１のゲート電極と、前記ソース領域と電気的に接続されるソース電極と、前記第１のゲート電極の下に設けられ、前記第１のゲート電極および前記第１の半導体領域とは絶縁膜を介して接続された第２のゲート電極を有する半導体装置の駆動制御を行う半導体装置の制御装置であって、
    前記第１のゲート電極にオンまたはオフの制御信号を出力する際、前記第２のゲート電極が前記ソース電極と同じ電位となるように、前記第２のゲート電極を駆動制御し、
    前記半導体装置をオフに駆動制御する際、前記第２のゲート電極にオフの制御信号を出力した後、前記第１のゲート電極にオフの制御信号を出力することを特徴とする半導体装置の制御装置。
  3. 半導体基板と、前記半導体基板の裏面に形成されたドレイン電極と、前記半導体基板の表面上に形成された複数のウェル領域と、前記半導体基板の表面上に形成され、前記ウェル領域と逆の導電型を有する第１の半導体領域と、前記ウェル領域内に形成された複数のソース領域と、前記ウェル領域および前記第１の半導体領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に、前記ゲート絶縁膜を介して前記ウェル領域と対向する位置に形成された第１のゲート電極と、前記ソース領域と電気的に接続されるソース電極と、前記第１の半導体領域の真上に形成された、前記第１のゲート電極の開口部と、前記開口部内の前記第１の半導体領域に、絶縁膜を介して設けられた第２のゲート電極と、を有する半導体装置の駆動制御を行う半導体装置の制御装置であって、
    前記第１のゲート電極にオンまたはオフの制御信号を出力する際、前記第２のゲート電極が前記ソース電極と同じ電位となるように、前記第２のゲート電極を駆動制御し、
    前記半導体装置は、前記半導体基板の表面上に前記第１のゲート電極に電気的に接続された第１のゲート電極パッドと、前記第１のゲート電極パッドに電気的に接続された金属配線と、前記第２のゲート電極に電気的に接続された第２のゲート電極パッドと、前記第２のゲート電極パッドに電気的に接続された金属配線を有し、前記第１のゲート電極パッドに電気的に接続された金属配線の表面積が、前記第２のゲート電極パッドに電気的に接続された金属配線の表面積より大きいことを特徴とする半導体装置の制御装置。
  4. 半導体基板と、前記半導体基板の裏面に形成されたドレイン電極と、前記半導体基板の表面上に形成された複数のウェル領域と、前記半導体基板の表面上に前記ウェル領域より深い領域に形成され、前記ウェル領域と逆の導電型を有する第１の半導体領域と、前記ウェル領域内に形成された複数のソース領域と、前記ソース領域と前記ウェル領域を貫通して、前記第１の半導体領域に達するトレンチと、前記トレンチの側面と底面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された第１のゲート電極と、前記ソース領域と電気的に接続されるソース電極と、前記第１のゲート電極の下に設けられ、前記第１のゲート電極および前記第１の半導体領域とは絶縁膜を介して接続された第２のゲート電極を有する半導体装置の駆動制御を行う半導体装置の制御装置であって、
    前記第１のゲート電極にオンまたはオフの制御信号を出力する際、前記第２のゲート電極が前記ソース電極と同じ電位となるように、前記第２のゲート電極を駆動制御し、
    前記半導体装置は、前記半導体基板の表面上に前記第１のゲート電極に電気的に接続された第１のゲート電極パッドと、前記第１のゲート電極パッドに電気的に接続された金属配線と、前記第２のゲート電極に電気的に接続された第２のゲート電極パッドと、前記第２のゲート電極パッドに電気的に接続された金属配線を有し、前記第１のゲート電極パッドに電気的に接続された金属配線の表面積が、前記第２のゲート電極パッドに電気的に接続された金属配線の表面積より大きいことを特徴とする半導体装置の制御装置。
  5. 請求項１〜４のいずれか１項に記載の半導体装置の制御装置において、
    前記半導体装置をオンに駆動制御する際、前記第１のゲート電極にオンの制御信号を出力した後、前記第２のゲート電極にオンの制御信号を出力することを特徴とする半導体装置の制御装置。
  6. 請求項１〜５のいずれか１項に記載の半導体装置の制御装置において、
    前記半導体装置の制御装置は、前記半導体装置と共に、１つのパッケージに搭載されることを特徴とする半導体装置の制御装置。
  7. 請求項６に記載の半導体装置の制御装置において、
    前記半導体装置の第１のゲート電極パッドと前記半導体装置の制御装置とを接続する導体と、前記半導体装置のソース電極と前記半導体装置の制御装置とを接続する導体が隣り合って配置されることを特徴とする半導体装置の制御装置。
  8. 請求項１〜７のいずれか１項に記載の半導体装置の制御装置において、
    前記半導体装置の制御装置は、電圧入力端子と基準電位端子との間に直列に接続された第１の半導体装置および第２の半導体装置を相補的にオン、オフ制御して、前記第１の半導体装置および前記第２の半導体装置の接続ノードに接続されるインダクタンス素子に対して電流を流して前記電圧入力端子に印加されている電圧を変換した電圧を出力させる電源装置に搭載され、前記第１の半導体装置および前記第２の半導体装置の駆動制御を行うことを特徴とする半導体装置の制御装置。
JP2011077681A 2010-09-10 2011-03-31 半導体装置の制御装置 Expired - Fee Related JP5674530B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011077681A JP5674530B2 (ja) 2010-09-10 2011-03-31 半導体装置の制御装置
US13/229,675 US8643102B2 (en) 2010-09-10 2011-09-10 Control device of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010202732 2010-09-10
JP2010202732 2010-09-10
JP2011077681A JP5674530B2 (ja) 2010-09-10 2011-03-31 半導体装置の制御装置

Publications (2)

Publication Number Publication Date
JP2012080062A JP2012080062A (ja) 2012-04-19
JP5674530B2 true JP5674530B2 (ja) 2015-02-25

Family

ID=45805790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011077681A Expired - Fee Related JP5674530B2 (ja) 2010-09-10 2011-03-31 半導体装置の制御装置

Country Status (2)

Country Link
US (1) US8643102B2 (ja)
JP (1) JP5674530B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11777025B2 (en) 2020-06-12 2023-10-03 Kabushika Kaisha Toshiba Semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159763A (ja) * 2010-01-29 2011-08-18 Toshiba Corp 電力用半導体装置
US8525260B2 (en) * 2010-03-19 2013-09-03 Monolithic Power Systems, Inc. Super junction device with deep trench and implant
JP2013251395A (ja) * 2012-05-31 2013-12-12 Denso Corp 半導体装置
KR20160114498A (ko) 2014-01-31 2016-10-05 르네사스 일렉트로닉스 가부시키가이샤 반도체 집적 회로 장치 및 전원 시스템
WO2016067374A1 (ja) * 2014-10-29 2016-05-06 株式会社日立製作所 半導体装置、パワーモジュール、および電力変換装置
WO2018033034A1 (en) * 2016-08-17 2018-02-22 The Hong Kong University Of Science And Technology Semiconductor device with hybrid channel configuration
JP2018117070A (ja) 2017-01-19 2018-07-26 エイブリック株式会社 半導体装置及びその製造方法
JP2018152460A (ja) * 2017-03-13 2018-09-27 サンケン電気株式会社 制御装置、及び制御装置とその制御装置により制御される半導体装置とを含むシステム
JP6864640B2 (ja) * 2018-03-19 2021-04-28 株式会社東芝 半導体装置及びその制御方法
JP7030734B2 (ja) 2019-03-04 2022-03-07 株式会社日立製作所 半導体装置
GB2585696B (en) * 2019-07-12 2021-12-15 Mqsemi Ag Semiconductor device and method for producing same
JP7447769B2 (ja) * 2020-11-13 2024-03-12 三菱電機株式会社 半導体素子、半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57141964A (en) 1981-02-26 1982-09-02 Nippon Telegr & Teleph Corp <Ntt> Insulated gate type field effect transistor
JPH05315618A (ja) * 1992-05-01 1993-11-26 Fuji Electric Co Ltd 絶縁ゲート型半導体装置
JPH06283718A (ja) * 1993-03-30 1994-10-07 Nec Kansai Ltd Ｍｏｓ型半導体装置
DE60001484T2 (de) * 1999-07-02 2003-12-04 Koninklijke Philips Electronics N.V., Eindhoven Schaltungsanordnung und schalterbauteil für einen gleichstrom/gleichstrom-umwandler
DE10211543B4 (de) * 2002-03-15 2005-06-30 Infineon Technologies Ag Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung
EP1525621B1 (en) * 2002-05-31 2011-10-12 Nxp B.V. Method of operating a trench gate semiconductor device
JP4945055B2 (ja) * 2003-08-04 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
GB0327791D0 (en) * 2003-11-29 2003-12-31 Koninkl Philips Electronics Nv Trench insulated gate field effect transistor
US7768064B2 (en) * 2006-01-05 2010-08-03 Fairchild Semiconductor Corporation Structure and method for improving shielded gate field effect transistors
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
JP2008218711A (ja) 2007-03-05 2008-09-18 Renesas Technology Corp 半導体装置およびその製造方法、ならびに電源装置
JP4769784B2 (ja) * 2007-11-05 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置
US8039877B2 (en) * 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
JP5768395B2 (ja) * 2010-07-27 2015-08-26 株式会社デンソー 半導体装置およびその制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11777025B2 (en) 2020-06-12 2023-10-03 Kabushika Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2012080062A (ja) 2012-04-19
US20120061722A1 (en) 2012-03-15
US8643102B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
JP5674530B2 (ja) 半導体装置の制御装置
US7687885B2 (en) Semiconductor device with reduced parasitic inductance
US8203380B2 (en) Semiconductor device
EP2579443B1 (en) Electronic circuit
JP4477952B2 (ja) 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム
CN103904893B (zh) 半导体集成电路及其操作方法
US20110241644A1 (en) Semiconductor device and method of manufacturing the same and power supply device
US20100171543A1 (en) Packaged power switching device
JP2011152011A (ja) 半導体装置及びそれを用いた電源装置
JP5487290B2 (ja) 半導体装置
JP5191689B2 (ja) 半導体装置
Hashimoto et al. System in package with mounted capacitor for reduced parasitic inductance in voltage regulators
JP2013093444A (ja) 高速スイッチング動作回路
JP5865422B2 (ja) 電子回路
TWI854295B (zh) 電能轉換器及其控制方法
JP5646034B2 (ja) 半導体装置、モジュール、インバータ、コンバータおよびモジュールの駆動方法
JP5818959B2 (ja) 半導体デバイス
JP7394944B2 (ja) スイッチング素子およびスイッチング電源回路
JP5118402B2 (ja) スイッチング電源
JP6496063B2 (ja) スイッチング電源回路およびスイッチング素子
TW202408011A (zh) 電能轉換器及其控制方法
JP2022143222A (ja) 半導体パワーデバイスおよびスイッチング電源装置
JP2007116012A (ja) 半導体装置及びそれを用いた電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R150 Certificate of patent or registration of utility model

Ref document number: 5674530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees