Nothing Special   »   [go: up one dir, main page]

DE10211543B4 - Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung - Google Patents

Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung Download PDF

Info

Publication number
DE10211543B4
DE10211543B4 DE10211543A DE10211543A DE10211543B4 DE 10211543 B4 DE10211543 B4 DE 10211543B4 DE 10211543 A DE10211543 A DE 10211543A DE 10211543 A DE10211543 A DE 10211543A DE 10211543 B4 DE10211543 B4 DE 10211543B4
Authority
DE
Germany
Prior art keywords
gate
drive signal
effect transistor
field effect
gate drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10211543A
Other languages
English (en)
Other versions
DE10211543A1 (de
Inventor
Martin Feldtkeller
Walter Dr. Rieger
Wolfgang Friesacher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10211543A priority Critical patent/DE10211543B4/de
Priority to US10/390,870 priority patent/US6858895B2/en
Publication of DE10211543A1 publication Critical patent/DE10211543A1/de
Application granted granted Critical
Publication of DE10211543B4 publication Critical patent/DE10211543B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

Schaltungsanordnung mit einem Feldeffekttransistor (1), insbesondere Leistungsfeldeffekttransistor, der wenigstens einen Sourceelektrodenbereich (S) und wenigstens einen Drainelektrodenbereich (D) und wenigstens eine erste und zweite Gateelektrode (Gate 1, Gate 2) aufweist, die vertikal in einem in einem Halbleiterkörper gebildeten tiefen Graben und voneinander und von dem Sourceelektrodenbereich (S) und dem Drainelektrodenbereich (D) isoliert gebildet und durch eine über den Feldeffekttransistor verteilte Kapazität miteinander kapazitiv gekoppelt sind, und mit einer Treiberanordnung dafür,
dadurch gekennzeichnet,
dass beide Gateelektroden (Gate 1, Gate 2) getrennt an äußere Gateanschlüsse (2, 3) des Feldeffekttransistors (1) geführt sind, und
dass die Treiberanordnung eine erste und zweite Treiberschaltung (4, 5) und Erzeugungsmittel (6) jeweils zur Erzeugung eines ersten, zum ersten Gateanschluß (2) geführten Gateansteuersignals (G1) und eines zweiten zum zweiten Gateanschluß (3) geführten Gateansteuersignals (G2) aufweist, wobei die Erzeugungsmittel (6) das zweite Gateansteuersignal (G2) gegenüber dem ersten Gateansteuersignal (G1) verzögert erzeugen.

Description

  • Die Erfindung betrifft eine Schaltungsanordnung mit einem Feldeffekttransistor und einer Treiberanordnung dafür sowie ein Verfahren zum Betrieb einer Schaltungsanordnung mit einem Feldeffekttransistor, insbesondere Leistungsfeldeffekttransistor, mit denen sich die maximale Betriebsfrequenz des Feldeffekttransistors erhöhen lässt.
  • Beim Ein- und Ausschalten von DMOS-Leistungstransistoren entsteht durch die Rückwirkungskapazität zwischen Gate und Drain das sogenannte Millerplateau, währenddessen fast die gesamte Verlustleistung erzeugt wird. Damit ist die Verlustleistung nahezu proportional der Anzahl der Ein- und Ausschaltzyklen pro Zeit. Je länger das Millerplateau ist, desto geringer ist die maximale Betriebsfrequenz. Für zukünftige Anwendungen sind jedoch Feldeffektleistungstransistoren mit höherer Betriebsfrequenz gefordert.
  • Um die Schaltverluste eines MOS-Leistungstransistors zu verringern, werden normalerweise die geometrischen Abmessungen des Transistors so optimiert, dass dessen Gate-Drain-Kapazität minimiert wird. Dadurch kann die Millerphase bei einem Schaltvorgang verkürzt werden. Bei lateralen DMOS-Transistoren kann dazu der Polysteg verkleinert oder im Gate-Drain-Überlappbereich ein Oxid verwendet werden, das wesentlich dicker als das Gateoxid ist. Bei Trenchtransistoren, bei denen die Gateelektrode in einem tiefen Graben im Halbleiterkörper isoliert eingebettet ist, wird im Stand der Technik die Eintauchtiefe des Grabens in das Gebiet des Halbleiterkörpers minimiert.
  • Die DE 100 38 177 A1 beschreibt eine neue Möglichkeit, die Gate-Drain-Kapazität zu minimieren. Dies geschieht durch eine zweite Steuer- bzw. Gateelektrode, und diese Patentanmeldung schlägt vor, diese weitere Steuerelektrode vorzugsweise auf Sourcepotential zu legen und durch ein umgebendes Oxid zu isolieren.
  • Übliche Ansteuerschaltungen für DMOS-Leistungstransistoren sind darauf optimiert, eine Gateelektrode möglichst schnell auf eine hohe Spannung gegenüber der Sourceelektrodenspannung aufzuladen bzw. möglichst schnell auf Sourcepotential zu entladen. Dabei sind insbesondere die Einschaltwiderstände der Treibertransistoren und der Gate-Bahnwiderstand des Leistungs-MOS wichtige Optimierungsparameter. Schaltungen, die bei der Ansteuerung von IGBTs (Insulated Gate Bipolar Transistor) üblich sind und die zum Ausschalten eine negative Gatespannung bereitstellen, sind für MOSFET-Ansteuerungen zu teuer. Allerdings lässt sich mit derartigen Ansteuerschaltungen eine Erhöhung der Schaltgeschwindigkeit erzielen.
  • Standard-Leistungs-MOSFETs benötigen 10 V Gatespannung für einen niedrigen Einschaltwiderstand, während für Logikpegel-Transistoren eine Gatespannung von 5 V bis 6 V genügt. Das Millerplateau liegt bei etwa 4 V bzw. 2,5 V. Bei dieser Gatespannung muss ein Großteil der Gateladung aufgebracht bzw. entfernt werden. Bei Logikpegel-Transistoren ist die Eingangskapazität um den gleichen Faktor höher und die insgesamt aufzubringende Gateladung bei beiden Bauelementen nahezu gleich. Logikpegel-Transistoren sind bezüglich der Schaltgeschwindigkeit von Nachteil, weil bei gleichem Gatebahnwiderstand und kleinerer Spannungsdifferenz weniger Strom über den Gatebahnwiderstand fließen kann, um die gleiche Gateladung auf- bzw. abzubauen. Treiberschaltungen für 5 V bis 6 V sind jedoch technologisch leichter realisierbar und schneller als Treiberschaltungen für 10 V. Dadurch wird der Vorteil von Normalpegeltransistoren teilweise relativiert.
  • In US 5,561,393 wird für einen IGBT, der im Transistorbetrieb und im Tyristorbetrieb arbeiten kann und der zwei getrennte Gates hat, ein Ansteuerverfahren bzw. eine Ansteuerschaltungsanordnung für die Gateelektroden beschrieben, das bzw. die das Halbleiterelement vor Fehlfunktionen, z. B. einem zu hohem Überstrom schützt und zum andern ein sicheres Ein- und Ausschalten und ein zuverlässiges Überführen von der Transistorbetriebsweise in die Tyristerbetriebsweise und umgekehrt ermöglicht. Dazu wird bei diesem bekannten Halbleiterschaltelement das eine Gateansteuersignal wenigstens mit einer seiner Flanken gegenüber der entsprechenden Rückflanke des anderen Gateansteuersignals verzögert.
  • DE 195 28 998 A1 beschreibt einen bidirektionalen Halbleiterschalter sowie ein Verfahren zu seiner Steuerung. Dieser bekannte Halbleiterschalter kann in bipolarer Betriebsweise d.h. als IGBT oder als Tyristor oder in unipolarer Betriebsweise d.h. als MOSFET betrieben werden. Um die Abschaltverluste gering zu halten, wird der bekannte bipolare Halbleiterschalter unmittelbar vor dem Abschalten in die MOSFET-Betriebsart umgeschaltet, so dass der bekannte Halbleiterschalter ein niedrige Durchlassspannung sowie einen geringen Abschaltverlust hat und ein Schalten mit hoher Geschwindigkeit ermöglicht. Die in den 4a und 4b dieser Druckschrift gezeigten Zeitdiagramme zeigen das Ansteuerverfahren für die beiden getrennten Gateelektroden des Halbleiterschalters, welches für einen Fall gestaltet ist, wo das Potenzial der einen Hauptelektrode niedriger ist als das Potenzial der anderen Hauptelektrode. Man erkennt aus diesen Figuren, dass die Signale VG1 und VG2 in der Einschaltphase so sind, dass der tiefe Zustand des Signals VG2 vollständig vom hohen Zustand des Signals VG1 überlappt wird in 4a bzw. in 4b der tiefe Zustand des Signals VG1 vollständig vom hohen Zustand des Signals VG2 überlappt wird. Im Ausschaltzustand ist es dann jeweils umgekehrt.
    •
  • Die Erfindung geht aus von einem der in DE 100 38 177 A1 beschriebenen Leistungsfeldeffekttransistoren und hat als Ziel, eine Schaltungsanordnung und ein Verfahren zur Ein-/Ausschaltsteuerung eines derartigen Feldeffekttransistors so zu ermöglichen, dass die Millerphase nahezu vollständig verschwindet und die maximale Betriebsfrequenz des Bauteils deutlich erhöht werden kann.
  • Die erfindungsgemäße Schaltungsanordnung und das erfindungsgemäße Verfahren wird demnach für einen Leistungs-MOSFET mit zwei kapazitiv gekoppelten Gateelektroden eingesetzt, bei denen die Koppelkapazität über den Chip des Leistungs-MOSFET verteilt ist. Dadurch liegt die Koppelkapazität elektrisch näher an den MOSFET-Zellen als der Gate-Bahnwiderstand. Wesentlich ist bei einem derartigen MOSFET, dass, anders als bei den in der obigen Patentanmeldung vorgeschlagenen DMOS-Leistungstransistoren, beide Gateelektroden getrennt an äußere Gateanschlüsse des Bauteils geführt sind und dass nicht eine Gateelektrode fest mit Sourcepotential verbunden ist.
  • Gemäß einem ersten wesentlichen Aspekt zeichnet sich eine die obige Aufgabe lösende Schaltungsanordnung mit einem Feldeffekttransistor, insbesondere Leistungsfeldeffekttransistor, der wenigstens einen Sourceelektrodenbereich und wenigstens einen Drainelektrodenbereich und wenigstens eine erste und zweite Gateelektrode aufweist, die vertikal in einem in einem Halbleiterkörper gebildeten tiefen Graben und voneinander und von dem Sourceelektrodenbereich und dem Drainelektrodenbereich isoliert gebildet und durch eine über den Feldeffekttransistor verteilte Kapazität miteinander kapazitiv gekoppelt sind, und mit einer Treiberanordnung dafür erfindungsgemäß dadurch aus, dass beide Gateelektroden getrennt an äußere Gateanschlüsse des Feldeffekttransistors geführt sind, und dass die Treiberanordnung eine erste und zweite Treiberschaltung und Erzeugungsmittel jeweils zur Erzeugung eines ersten, zum ersten Gateanschluss geführten Gateansteuersignals und eines zweiten zum zweiten Gateanschluss geführten Gateansteuersignals aufweist, wobei die Erzeugungsmittel das zweite Gateansteuersignal gegenüber dem ersten Gateansteuersignal verzögert erzeugen.
  • Die erste Gateelektrode, die den Kanal im MOSFET bildet, wird von der Schaltungsanordnung zuerst auf- bzw. entladen. Die Gatespannung ändert sich aufgrund des Gatestroms zunächst schneller, die Spannungsänderung verlangsamt sich jedoch aufgrund des Millereffekts, sobald die Drainspannung beginnt, sich zu ändern. Ab diesem Zeitpunkt wird der Umladevorgang durch eine von der erfindungsgemäßen Schaltungsanordnung bewirkte Aufladung bzw. Entladung der zweiten mit der ersten Gateelektrode kapazitiv gekoppelten Gateelektrode unterstützt. Im Gegensatz zur ersten Gateelektrode, bei der als Spannungsabfall am Gatebahnwiderstand maximal die Differenz aus der Millerplateauspannung und der Ansteuerspannung zur Verfügung steht, kann an dem zweiten Gate noch die volle Ansteuerspannung als Spannungsabfall über den Bahnwiderstand des zweiten Gate genutzt werden. Im Gegensatz zu einer ebenfalls möglichen, jedoch von der Erfindung nicht vorgeschlagenen äußeren kapazitiven Kopplung der beiden Gateansteuersignale mittels eines diskreten Kondensators besteht bei einer geteilten Koppelkapazität nicht die Gefahr, dass sich die Spannung an einem Transistor der Treiberschaltungen umkehrt.
  • Bei einem ersten Ausführungsbeispiel weisen die Erzeugungsmittel ein Verzögerungselement auf, und die von diesem Ver zögerungselement bewirkte Verzögerungszeit für das zweite Gateansteuersignal gegenüber dem ersten Gateansteuersignal ist entsprechend einem jeweiligen Feldeffekttransistortyp gewählt.
  • Bei einem alternativen zweiten Ausführungsbeispiel weisen die Erzeugungsmittel ebenfalls ein Verzögerungselement auf, und die von ihm bewirkte Verzögerungszeit des zweiten Gateansteuersignals gegenüber dem ersten Gateansteuersignal ist so festgelegt, dass die durch das zweite Gateansteuersignal bewirkte Ansteuerung der zweiten Gateelektrode beginnt, wenn die innere Gatespannung der ersten Gateelektrode das Millerplateau erreicht hat.
  • Gemäß einem weiteren alternativen Ausführungsbeispiel hat die erfindungsgemäße Schaltungsanordnung Erfassungsmittel, die entweder die beim Erreichen des Millerplateaus an der ersten Gateelektrode auftretende negative Drainspannungsflanke oder den in der zweiten Gateelektrode beim Anlegen des ersten Gateansteuersignals an die erste Gateelektrode induzierten Stromfluss erfassen und ein Triggersignal erzeugen, so dass die Erzeugungsmittel angesteuert von diesem Triggersignal das zweite Gateansteuersignal entweder unmittelbar auf die erfasste negative Drainspannungsflanke hin oder unmittelbar auf den von den Erfassungsmitteln erfassten Stromfluss in der zweiten Gateelektrode hin erzeugen.
  • Die Reduktion des Millerplateaus beim Ausschalten wird bei diesem Ausführungsbeispiel erreicht, indem das Gateansteuersignal auf die Erfassung entweder der positiven Drainspannungsflanke oder auf die Erfassung des dabei in der zweiten Gateelektrode induzierten Stromflusses hin beendet wird und auf das Sourcepotential zurückkehrt.
  • Bei einem weiteren Ausführungsbeispiel werden das erste und zweite Gateansteuersignal rechteckförmig erzeugt.
  • Bei einem weiteren alternativen Ausführungsbeispiel kann das erste Gateansteuersignal treppenförmig und das zweite Gateansteuersignal rechteckförmig erzeugt werden. Die erste und zweite Treiberschaltung und die Erzeugungsmittel können entweder außerhalb des Gehäuses des Leistungsfeldeffekttransistors liegen oder zusammen mit dem Leistungsfeldeffekttransistor in einem Gehäuse untergebracht sein. Der Aufwand für den zusätzlichen Gateanschluss kann dadurch gering gehalten werden. Auch für die monolithische Integration von Treiberschaltung, Erzeugungsmittel und Leistungs-MOSFET ist die Erfindung geeignet.
  • Gemäß einem zweiten wesentlichen Aspekt ist ein die obige Aufgabe lösendes Verfahren zum Betrieb einer Schaltungsanordnung mit einem Feldeffekttransistor, insbesondere Leistungsfeldeffekttransistor, der wenigstens einen Sourceelektrodenbereich und wenigstens einen Drainelektrodenbereich und wenigstens eine erste und zweite Gateelektrode aufweist, die vertikal in einem in einem Halbleiterkörper gebildeten tiefen Graben und voneinander und von dem Sourceelektrodenbereich und dem Drainelektrodenbereich isoliert gebildet und durch eine über den Feldeffekttransistor verteilte Kapazität miteinander kapazitiv gekoppelt sind, und mit einer Treiberanordnung dafür erfindungsgemäß dadurch gekennzeichnet, dass von der Treiberanordnung getrennt ein erstes und zweites Gateansteuersignal erzeugt und an getrennte Gateanschlüsse jeweils für die erste und zweite Gateelektrode angelegt werden, wobei das zweite Gateansteuersignal verzögert zum ersten Gateansteuersignal erzeugt und verzögert dem zweiten Gateanschluss angelegt wird.
  • Eine weitere Verwendung für den mit der erfindungsgemäßen Ansteuerschaltung versehenen Leistungs-MOSFET mit zwei durch eine über den Chip des Leistungs-MOSFET verteilte Koppelkapazität kapazitiv gekoppelten, voneinander getrennten und separat ansteuerbaren Gateelektroden ergibt sich in Verbindung mit dem deutschen Patent 44 42 466 C1. Dort ist ein linearer Spannungsregler mit einem Leistungs-MOSFET als Stellglied und kapazitiver Kopplung beschrieben. Wenn, wie bei dem bei der Erfindung eingesetzten Leistungs-MOSFET die Koppelkapazität in dem Bauteil verteilt ist, kann eine Verbesserung der Unterdrückung von hochfrequenten Störsignalen auf der Eingangsspannung erreicht werden.
    •
  • Weitere vorteilhafte Merkmale der erfindungsgemäßen Schaltungsanordnung und des erfindungsgemäßen Ansteuerverfahrens werden anhand der nachstehenden Beschreibung noch deutlicher, die sich auf die Figuren der beiliegenden Zeichnung bezieht. Die Zeichnungsfiguren zeigen im einzelnen:
  • 1 einen schematischen Schnitt durch einen bei der Erfindung zum Einsatz kommenden DMOS-Leistungstransistor mit zwei separaten Gateelektroden;
  • 2 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung, die den als Ersatzschaltbild dargestellten DMOS-Leistungstransistor gemäß 1 ansteuert;
  • 3 ein Impuls-Zeitdiagramm, das die zeitlichen Verläufe von Signalen gemäß 2 veranschaulicht;
  • 4 ein Impuls-Zeitdiagramm, das Signalverläufe in einem zweiten Ausführungsbeispiel der Erfindung veranschaulicht, und
  • 5 ein zweites Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung.
  • Die schematische Schnittdarstellung in 1 zeigt einen DMOS-Leistungstransistor 1, der bei der Erfindung verwendet wird und bei dem in einem Halbleiterkörper 100 mehrere Sourcebereiche S, ein Drainbereich D und pro Sourcebereich S zwei Gateelektroden „Gate 1" und „Gate 2" vorgesehen sind, von denen sich die zweite Gateelektrode „Gate 2" bis in den Drainbereich D erstreckt. Die beiden Gateelektroden „Gate 1" und „Gate 2" bestehen aus Metall zum Beispiel aus Wolfram oder aus Polysilizium, und sind gegenüber dem Halbleiterkörper 100 und gegeneinander durch eine Isolierschicht isoliert. Der Drainbereich D ist über eine Metallisierungsebene an einen äußeren Drainanschluss Da gelegt, und die Sourcebereiche sind gemeinsam über eine Metallisierungsebene an einen äußeren Sourceanschluss Sa geführt. Die erste und zweite Gateelektrode „Gate 1" und „Gate 2" sind jeweils getrennt mit äußeren Gateelektrodenanschlüssen 2 und 3 verbunden. Angedeutet sind Gatebahnwiderstände Rb1 und Rb2, die jeweils durch die Verbindungsleiter zwischen den (inneren) Gateelektroden „Gate 1" und „Gate 2" und deren äußere Elektrodenanschlüssen 2 und 3 verursacht sind.
  • Die Gateelektroden „Gate 1" und „Gate 2" sind so in einem tiefen vertikalen Graben im Halbleiterkörper 100 angeordnet, dass sie kapazitiv miteinander gekoppelt sind und dass die Koppelkapazität über den Halbleiterkörper 100 bzw. den Chip des DMOS-Leistungstransistors verteilt ist. Dadurch liegt die Koppelkapazität elektrisch näher an den MOSFET-Zellen als die Gatebahnwiderstände Rb1 und Rb2.
  • 2 zeigt schematisch ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zur Ein-/Ausschaltsteuerung des in 1 gezeigten DMOS-Leistungstransistors 1, der in 2 beispielhaft als N-Kanal-MOSFET symbolisch dargestellt ist. Deutlich zu erkennen sind die beiden kapazitiv gekoppelten Gateelektroden „Gate 1" und „Gate 2" mit jeweils ihren Bahnwiderständen Rb1 und Rb2, den äußeren Gateelektrodenanschlüssen 2 und 3, der Drainbereich D mit dem äußeren Drainanschluss Da, der im Lastkreis über einen Lastwiderstand RL mit einer Spannung VL verbunden ist, und der Sourcebereich S mit dem äußeren Sourceanschluss Sa, der direkt an Masse liegt. Die beiden Gateelektroden „Gate 1" und „Gate 2" werden über getrennte Treiberschaltungen 4 und 5 nacheinander, jeweils durch die mit G1 und G2 bezeichneten Treiberausgangssignale angesteuert, die jeweils zu inneren Ansteuersignalen Gi und Gii an der Gateelektrode „Gate 1" und der Gateelektrode „Gate 2" werden. Die Treiber 4 und 5 werden aus einer gemeinsamen Ansteuerspannung VA gespeist. Die beiden Treiberschaltungen 4 und 5 erhalten ihre Eingangssignale getrennt von einer Erzeugungsschaltung 6, die in dem in 2 gezeigten Ausführungsbeispiel ein Verzögerungselement 7 enthält, welches eine Verzögerung des der zweiten Treiberschaltung 5 zugeführten Eingangssignals gegenüber dem der ersten Treiberschaltung 4 zugeführten Eingangssignal IN um eine bestimmte Verzögerungszeit τ verursacht. Das Verzögerungselement 7 ist so abgestimmt, dass die Ansteuerung des zweiten Gate „Gate 2" beginnt, wenn die innere Gatespannung Gi des ersten Gate „Gate 1" das Millerplateau erreicht hat. Statt für einen N-Kanal-MOSFET-Transistor kann die Schaltungsanordnung ohne weiteres auch für einen P-Kanal-MOSFET-Transistor gestaltet sein.
  • Die Funktion der Schaltungsanordnung gemäß 2 wird nun in dem in 3 dargestellten Impuls-Zeitdiagramm näher beschrieben. Die Signale G1 und G2 bezeichnen jeweils die Ausgangssignale der Treiber 4 und 5 zur Ansteuerung des ersten Gate „Gate 1" und des zweiten Gate „Gate 2", während die Signale Gi und Gii die Spannungsverläufe an den inneren Gateelektroden nach den Bahnwiderständen Rb1, Rb2 bezeichnen. In den Signalverläufen der 3 sind die Treiberschaltungen 4 und 5 als ideal angenommen. Bei den Signalen Gi und D (Drainspannung) ist außerdem strichliert der Signalverlauf entsprechend dem Stand der Technik angedeutet. Die kleine Treppe im Signal Gii zu Beginn jedes Schaltvorgangs entsteht dadurch, dass durch den Umladevorgang an Gate1 auch die (über den Chip des MOS-Leistungstransistors verteilte) Koppelkapazität aufgeladen wird. Der Ladestrom erzeugt einen Spannungsabfall am Bahnwiderstand Rb2 von Gate2. Mit dem vom Eingangssignal IN verstärkten Signal G1 wird zuerst die erste Gateelektrode „Gate 1", die den Kanal im MOSFET bildet, auf- bzw. entladen (Zeitpunkte t0 und t10). Sobald sich zu den Zeitpunkten t1 bzw. t11 die Drainspannung D zu ändern beginnt, verlangsamt sich die Spannungsänderung des am (inneren) ersten Gate „Gate 1" anliegenden Signals Gi aufgrund des Millereffekts. Ab diesen Zeitpunkten t1 bzw. t11 wird der Umladevorgang durch Aufladung bzw. Entladung der zweiten mit der ersten Gateelektrode kapazitiv gekoppelten Gateelektrode „Gate 2" unterstützt (Signalverlauf G2).
  • Im Gegensatz zur ersten Gateelektrode, bei der als Spannungsabfall am Gatebahnwiderstand Rb1 maximal die Differenz aus Plateauspannung und Ansteuerspannung zur Verfügung steht, kann am zweiten Gate „Gate 2" noch die volle Ansteuerspannung als Spannungsabfall über diesen Bahnwiderstand Rb2 genutzt werden (siehe Signalverlauf Gii). Die ausgezogenen Signalverläufe der inneren Gatespannung Gi am ersten Gate „Gate 1" und der Drainspannung D zeigen im Vergleich mit den entsprechenden gestrichelt eingezogenen Signalverläufen des Standes der Technik deutlich, dass durch die getrennte und mit dem Signal G2 gegenüber dem Signal G1 verzögerte Ansteuerung des zweiten Gate „Gate 2" die Millerphase deutlich reduziert und die Steilheit der Flanken der Drainspannung D deutlich erhöht werden kann (siehe Ein- und Ausschaltzeitpunkte t2 und t12). Dies führt zu einer erhöhten Betriebsfrequenz und zu einer Verringerung der Verlustleistung des mit der erfindungsgemäßen Schaltungsanordnung angesteuerten DMOS-Leistungstransistors.
  • Wenn, wie in der oben zitierten deutschen Patentanmeldung DE 100 38 177 A1 der DMOS-Leistungstransistor vorteilhaft so ausgestaltet ist, dass das zweite Gate „Gate 2" zumindest einen Teil der Millerkapazität vom ersten Gate „Gate 1" abschirmt, wird der Bahnwiderstand Rb1 des ersten Gate „Gate 1" während des Schaltvorgangs weiter vom Stromfluss entlastet.
  • Dies ist im oberen Teil der beiliegenden 4 veranschaulicht. Der Signalverlauf des an der ersten Gateelektrode Gatel anliegenden inneren Signals Gi der 4 und der Spannungsverlauf der Drainspannung D zeigen deutlich, dass die Millerphase gegenüber 3 weiter verkürzt und die Flankensteilheit des Spannungsverlaufs der Drainspannung weiter vergrößert werden kann. Hier ändert sich die Spannung Gii am zweiten Gate erst nach der Millerphase, das heißt zum Umladen der Millerkapazität steht der maximale Gatestrom am zweiten Gate „Gate 2" während der gesamten Millerphase zur Verfügung.
  • Auf diesem, oben erwähnten Fall, dass das zweite Gate „Gate 2" einen Großteil der Millerkapazität übernimmt, beruht ein zweites ebenfalls in 4 veranschaulichtes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung. Hier ist die Verzögerungszeit zwischen den am ersten Gate „Gate 1" und am zweiten Gate „Gate 2" anliegenden Ansteuersignalen G1 und G2 durch eine Erfassung entweder der Änderung des Gatestroms I(G2) am zweiten Gate oder durch Erfassung der Änderung der Drainspannung D adaptiv gestaltet. Zu den Zeitpunkten t1 und t11 wird jeweils zum Einschalten die negative Flanke der Drainspannung D und zum Ausschalten die positive Flanke der Drainspannung D erfasst und in ein Triggersignal zum (verzögerten) Triggern des dem zweiten Gate „Gate 2" anzulegenden Ansteuerimpulses G2 verwendet. Ein alternatives Ausführungsbeispiel verwendet als Triggerereignis den durch Anlegen einer hohen bzw. niedrigen Spannung an das erste Gate Gatel durch die Koppelkapazität am zweiten Gate „Gate 2" verursachten Stromfluss I(G2) der gleichen Polarität, wenn das zweite Gate „Gate 2" zunächst auf konstantem Potential gehalten wird. Falls sich dann die Drainspannung D zu ändern beginnt, setzt der Millereffekt ein und es fließt ein Strom I(G2) mit umgekehrten Vorzeichen am zweiten Gate „Gate 2". Dieser Polaritätswechsel kann als Triggerereignis zum Auslösen der Schaltflanke des Ansteuersignals G2 für das zweite Gate „Gate 2" dienen (Zeitpunkte t1 und t11 in 4).
  • Das in 5 gezeigte Ausführungsbeispiel realisiert die obige Methode, bei der das zweite Gateansteuersignal G2 durch den Stromnulldurchgang des Stroms I (G2) am zweiten Gateanschluss „Gate 2" getriggert wird. Genauso wie in 2 wird die erste Gateelektrode „Gate 1" von einem ersten Gatetreiber 4 angesteuert. Die zweite Gateelektrode „Gate 2" wird zunächst von einem zweiten Gatetreiber 5 auf einer konstanten Spannung gehalten, bis der am Ausgang des zweiten Gatetreibers 5 mit Hilfe einer Strommesseinrichtung SM gemessene Strom I (G2) die Polarität wechselt (zum Zeitpunkt t1). Dieser Polaritätswechsel wird von einem in den Erzeugungsmitteln 6 enthaltenen Nulldurchgangskomparator NK durch Wechsel des Logikpegels seines Ausgangssignals angezeigt. Die Logikpegel am Ausgang des ersten Gatetreibers 4 und des Nulldurchgangskomparators NK werden durch in den Erzeugungsmitteln 6 enthaltene Logikglieder AND und NOR verglichen. Bei Übereinstimmung der Logikpegel wird ein den Logikgliedern AND und NOR nachfolgendes Flip-Flop FF entsprechend gesetzt. Wenn beispielsweise der Feldeffekttransistor 1 eingeschaltet wird und der Ausgang des ersten Gatetreibers 4 von „T" nach „H" wechselt, fließt aufgrund der kapazitiven Kopplung zwischen den Gateelektroden aus der zweiten Gateelektrode „Gate 2" zunächst ein Strom heraus. Der durch die Strommesseinrichtung SM erfasste Stromfluss ist negativ, der Nulldurchgangskomparator NK gibt darauf hin an seinem Ausgang einen Tiefpegel ab, und die Eingangssignale der Logikglieder AND und NOR sind ungleich. Der Zustand des Flip-Flops FF bleibt zunächst erhalten und damit auch der Ein gangspegel des nachfolgenden zweiten Gatetreibers 5. Erst wenn die Drainspannung D zum Zeitpunkt t1 abzufallen beginnt und der Verschiebestrom über die Koppelkapazität zwischen Drain und von der zweiten Gateelektrode „Gate 2" größer wird als der Verschiebestrom über die Kapazität zwischen der ersten Gateelektrode Gate 1 und der zweiten Gateelektrode Gate 2, kehrt sich die Stromrichtung in der Strommesseinrichtung SM um und der Ausgang des Nulldurchgangskomparators NK wechselt auf „Hoch". Dann sind die Eingangssignale der Logikglieder AND und NOR gleich und das Flip-Flop FF wird gesetzt. Darauf hin wechselt der Ausgang des zweiten Gatetreibers 5 ebenfalls auf „Hoch" und unterstützt den Einschaltvorgang des Feldeffekttransistors 1.
  • Der Ausschaltvorgang läuft entsprechend ab. Durch den Abgriff des Ausgangssignals des ersten Gatetreibers 4 ist sicher gestellt, dass der Gatestrom I (G2) des zweiten Gate über die Strommesseinrichtung SM bereits fließt, wenn das Eingangssignal der Logikglieder AND und NOR wechselt, und damit ist das Ausgangssignal des Nulldurchgangskomparators NK eindeutig.
  • Alternativ dazu kann auch das Eingangssignal IN des ersten Gatetreibers 4 an die Logikglieder AND und NOR gelegt werden. Dann muss in diesen Signalweg jedoch ein Verzögerungselement eingesetzt werden, das etwa die Verzögerung des ersten Gatetreibers 4 hat. Alternativ könnte der Nulldurchgangskomparator NK mit einer ausreichend großen Hysterese ausgestattet sein.
    • 1
    DMOS-Leistungstransistor
    2, 3
    Gateelektrodenanschlüsse
    D
    Drainbereich
    S
    Sourcebereich
    CH
    Kanalbereich
    Rb1, Rb2
    Gateelektrodenbahnwiderstände
    Gate1, Gate2
    erste Gateelektrode, zweite Gateelektrode
    100
    Halbleiterkörper
    Sa, Da
    Sourceelektrodenanschluss, Drainelek
    trodenanschluss
    Rl
    Lastwiderstand
    Vl
    Lastspannung
    4, 5
    erste und zweite Treiberschaltung
    G1, G2
    Ausgangssignale der ersten und zweiten Trei
    berschaltung
    Gi, Gii
    innere Signale an der ersten und zweiten
    Gateelektrode
    VA
    Versorgungsspannung der Treiberschaltungen 4
    und 5
    6
    Erzeugungsmittel
    7
    Verzögerungselement
    τ
    Verzögerungszeit
    IN
    Eingangssignal
    t0, t1, t2, t10, t11, t12
    Zeitpunkte
    I(G2)
    Stromverlauf am zweiten Gate Gate2
    SM
    Strommesseinrichtung
    NK
    Nulldurchgangskomparator
    FF
    Flip-Flop

Claims (13)

  1. Schaltungsanordnung mit einem Feldeffekttransistor (1), insbesondere Leistungsfeldeffekttransistor, der wenigstens einen Sourceelektrodenbereich (S) und wenigstens einen Drainelektrodenbereich (D) und wenigstens eine erste und zweite Gateelektrode (Gate 1, Gate 2) aufweist, die vertikal in einem in einem Halbleiterkörper gebildeten tiefen Graben und voneinander und von dem Sourceelektrodenbereich (S) und dem Drainelektrodenbereich (D) isoliert gebildet und durch eine über den Feldeffekttransistor verteilte Kapazität miteinander kapazitiv gekoppelt sind, und mit einer Treiberanordnung dafür, dadurch gekennzeichnet, dass beide Gateelektroden (Gate 1, Gate 2) getrennt an äußere Gateanschlüsse (2, 3) des Feldeffekttransistors (1) geführt sind, und dass die Treiberanordnung eine erste und zweite Treiberschaltung (4, 5) und Erzeugungsmittel (6) jeweils zur Erzeugung eines ersten, zum ersten Gateanschluß (2) geführten Gateansteuersignals (G1) und eines zweiten zum zweiten Gateanschluß (3) geführten Gateansteuersignals (G2) aufweist, wobei die Erzeugungsmittel (6) das zweite Gateansteuersignal (G2) gegenüber dem ersten Gateansteuersignal (G1) verzögert erzeugen.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Erzeugungsmittel (2) ein Verzögerungselement (7) aufweisen und dass die von dem Verzögerungselement (7) bewirkte Verzögerungszeit (τ) des zweiten Gateansteuersignals (G2) für einen bestimmten Feldeffekttransistortyp festgelegt ist.
  3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Erzeugungsmittel (6) ein Verzögerungselement (7) aufweisen und dass die von dem Verzögerungselement (7) bewirkte Verzögerungszeit (τ) des zweiten Gateansteuersignals (G2) so festgelegt ist, dass die durch das zweite Gateansteuersignal (G2) bewirkte Ansteuerung der zweiten Gateelektrode (Gate 2) beginnt, wenn die innere Gatespannung (Gi) der ersten Gateelektrode (Gate 1) gerade das Miller-Plateau erreicht hat.
  4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass für den Fall, dass der Feldeffekttransistor (1) so gestaltet ist, dass die zweite Gateelektrode (Gate 2) zumindest einen Teil der Millerkapazität von der ersten Gateelektrode (Gate 1) übernimmt, die Schaltungsanordnung Erfassungsmittel (SM) zur Erfassung eines Stroms aufweist (I(G2)), der beim Anlegen des ersten Gateansteuersignals (G1) an den ersten Gateanschluß (2) in der zweiten Gateelektrode (Gate 2) mit einer zum Stromfluss in der ersten Gateelektrode (Gate 1) umgekehrten Polarität induziert wird, wobei die Erzeugungsmittel (6), angesteuert von den Erfassungsmitteln (SM) das zweite Gateansteuersignal (G2) unmittelbar auf den an der zweiten Gateelektrode (Gate 2) erfassten Stromfluss (I(G2)) hin erzeugen.
  5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Erzeugungsmittel (6) das erste und zweite Gateansteuersignal (G1, G2) rechteckförmig erzeugen.
  6. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Erzeugungsmittel (6) das erste Gateansteuersignal (G1) treppenförmig und das zweite Gateansteuersignal (G2) rechteckförmig erzeugen.
  7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die erste und zweite Treiberschaltung (4, 5) und die Erzeugungsmittel (6) in einem Gehäuse zusammen mit dem Feldeffekttransistor (1) integriert sind.
  8. Verfahren zum Betrieb einer Schaltungsanordnung mit einem Feldeffekttransistor (1), insbesondere Leistungsfeldeffekttransistor, der wenigstens einen Sourceelektrodenbereich (S) und wenigstens einen Drainelektrodenbereich (D) und wenigstens eine erste und zweite Gateelektrode (Gate 1, Gate 2) aufweist, die vertikal in einem in einem Halbleiterkörper gebildeten tiefen Graben und voneinander und von dem Sourceelektrodenbereich (S) und dem Drainelektrodenbereich (D) isoliert gebildet und durch eine über den Feldeffekttransistor verteilte Kapazität miteinander kapazitiv gekoppelt sind, und mit einer Treiberanordnung dafür, dadurch gekennzeichnet, dass von der Treiberanordnung getrennt ein erstes und zweites Gateansteuersignal (G1, G2) erzeugt und an getrennte Gateanschlüsse (2, 3) jeweils für die erste und zweite Gateelektrode (Gate 1, Gate 2) angelegt werden, wobei das zweite Gateansteuersignal (G2) verzögert zum ersten Gateansteuersignal (G1) erzeugt und verzögert dem zweiten Gateanschluß (3) angelegt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Verzögerungszeit (τ), um die das zweite Gateansteuersignal (G2) gegenüber dem ersten Gateansteuersignal (G1) verzögert erzeugt und dem zweiten Gateanschluß (3) zugeführt wird, jeweils für jeden Feldeffekttransistortyp festgelegt wird.
  10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Verzögerungszeit (τ), um die das zweite Gateansteuersignal (G2) gegenüber dem ersten Gateansteuersignal (G1) verzögert erzeugt und dem zweiten Gateanschluß (3) zugeführt wird, so festgelegt wird, dass die durch das zweite Gateansteuersignal (G2) bewirkte Steuerung der zweiten Gateelektrode (Gate 2) beginnt, wenn die innere Gatespannung der ersten Gateelektrode (Gate 1) gerade das Millerplateau erreicht hat.
  11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass für den Fall, dass die zweite Gateelektrode (Gate 2) zumindest einen Teil der Millerkapazität von der ersten Gateelektrode (Gate 1) übernimmt, ein Strom (I(G2)) erfasst wird, der beim Anlegen des ersten Gateansteuersignals (G1) an den ersten Gateanschluß (2) in der zweiten Gateelektrode (Gate 2) mit einer zum Stromfluss in der ersten Gateelektrode (Gate 1) umgekehrten Polarität fließt, und dass das zweite Gateansteuersignal (G2) unmittelbar auf diesen an der zweiten Gateelektrode (Gate 2) erfassten Stromfluss (I(G2)) hin erzeugt wird.
  12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass das erste und zweite Gateansteuersignal (G1, G2) rechteckförmig erzeugt werden.
  13. Verfahren nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass das erste Gateansteuersignal (G1) treppenförmig und das zweite Gateansteuersignal (G2) rechteckfömig erzeugt wird.
DE10211543A 2002-03-15 2002-03-15 Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung Expired - Lifetime DE10211543B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10211543A DE10211543B4 (de) 2002-03-15 2002-03-15 Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung
US10/390,870 US6858895B2 (en) 2002-03-15 2003-03-17 Circuit configuration having a field-effect transistor operable at higher frequencies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10211543A DE10211543B4 (de) 2002-03-15 2002-03-15 Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE10211543A1 DE10211543A1 (de) 2003-10-09
DE10211543B4 true DE10211543B4 (de) 2005-06-30

Family

ID=27815666

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10211543A Expired - Lifetime DE10211543B4 (de) 2002-03-15 2002-03-15 Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung

Country Status (2)

Country Link
US (1) US6858895B2 (de)
DE (1) DE10211543B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112005002447B4 (de) * 2004-10-04 2011-05-12 Continental Automotive Systems, Inc. ( n. d. Ges. d. Staates Delaware ), Deer Park Ansteuerschaltung für eine Leistungsvorrichtung, Motorsteuerungsmodul, Steuerung für einen nockenlosen Motor, nockenloser Motor und Fahrzeugsystem

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118832A1 (en) * 2003-01-21 2006-06-08 North-West University Fast switching power insulated gate semiconductor device
GB0327791D0 (en) * 2003-11-29 2003-12-31 Koninkl Philips Electronics Nv Trench insulated gate field effect transistor
DE102005052734B4 (de) * 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
JP4817827B2 (ja) * 2005-12-09 2011-11-16 株式会社東芝 半導体装置
US7999364B2 (en) * 2006-08-24 2011-08-16 Monolithic Power Systems, Inc. Method and flip chip structure for power devices
DE102006062011B4 (de) * 2006-12-29 2008-12-18 Infineon Technologies Ag Feldeffekttransistor und ein Verfahren zur Herstellung eines Feldeffekttransistors
US7882482B2 (en) * 2007-10-12 2011-02-01 Monolithic Power Systems, Inc. Layout schemes and apparatus for high performance DC-DC output stage
US7911280B2 (en) * 2009-07-13 2011-03-22 Sony Ericsson Mobile Communications Ab Amplifier stage
US20110168782A1 (en) * 2010-01-12 2011-07-14 Nxp B.V. Capacitance under a fringe capacitor of a radio frquency integrated circuit
JP5674530B2 (ja) * 2010-09-10 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置の制御装置
US8698229B2 (en) * 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US10522675B2 (en) 2012-01-25 2019-12-31 Infineon Technologies Ag Integrated circuit including field effect transistor structures with gate and field electrodes and methods for manufacturing and operating an integrated circuit
US9099419B2 (en) * 2012-10-09 2015-08-04 Infineon Technologies Ag Test method and test arrangement
US9184284B2 (en) 2012-12-31 2015-11-10 Infineon Technologies Ag Method for operating field-effect transistor, field-effect transistor and circuit configuration
US9431392B2 (en) 2013-03-15 2016-08-30 Infineon Technologies Austria Ag Electronic circuit having adjustable transistor device
US9202910B2 (en) 2013-04-30 2015-12-01 Infineon Technologies Austria Ag Lateral power semiconductor device and method for manufacturing a lateral power semiconductor device
US8907418B2 (en) * 2013-05-07 2014-12-09 Infineon Technologies Austria Ag Semiconductor device
US9105470B2 (en) * 2013-05-07 2015-08-11 Infineon Technologies Austria Ag Semiconductor device
US9041120B2 (en) 2013-07-25 2015-05-26 Infineon Technologies Ag Power MOS transistor with integrated gate-resistor
US9111766B2 (en) 2013-09-24 2015-08-18 Infineon Technologies Austria Ag Transistor device with a field electrode
DE102014111981B4 (de) * 2014-08-21 2020-08-13 Infineon Technologies Ag Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur
US9443973B2 (en) 2014-11-26 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with charge compensation region underneath gate trench
JP6531026B2 (ja) * 2015-10-20 2019-06-12 株式会社 日立パワーデバイス 電力変換装置
US10530360B2 (en) * 2016-02-29 2020-01-07 Infineon Technologies Austria Ag Double gate transistor device and method of operating
US10276681B2 (en) 2016-02-29 2019-04-30 Infineon Technologies Austria Ag Double gate transistor device and method of operating
DE102017204418A1 (de) 2017-03-16 2018-09-20 Robert Bosch Gmbh Verfahren zum Umschalten eines Halbleiterschalters
JP6865673B2 (ja) * 2017-12-05 2021-04-28 株式会社 日立パワーデバイス 半導体装置、半導体装置の制御方法、および半導体装置の制御回路
JP6864640B2 (ja) * 2018-03-19 2021-04-28 株式会社東芝 半導体装置及びその制御方法
US11736104B2 (en) * 2019-10-31 2023-08-22 Panasonic Intellectual Property Management Co., Ltd. Switch system
JP7481913B2 (ja) * 2020-06-12 2024-05-13 株式会社東芝 半導体装置
CN116388742B (zh) * 2023-06-02 2023-08-29 东莞市长工微电子有限公司 功率半导体器件栅极驱动电路及驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4442466C1 (de) * 1994-11-29 1995-12-14 Siemens Ag Schaltungsanordnung zur Erzeugung einer geregelten Ausgangsspannung
DE19528998A1 (de) * 1994-08-08 1996-02-15 Fuji Electric Co Ltd Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
US5561393A (en) * 1992-02-03 1996-10-01 Fuji Electric Co., Ltd. Control device of semiconductor power device
DE10038177A1 (de) * 2000-08-04 2002-02-21 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0028031D0 (en) * 2000-11-17 2001-01-03 Koninkl Philips Electronics Nv Trench-gate field-effect transistors and their manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561393A (en) * 1992-02-03 1996-10-01 Fuji Electric Co., Ltd. Control device of semiconductor power device
DE19528998A1 (de) * 1994-08-08 1996-02-15 Fuji Electric Co Ltd Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE4442466C1 (de) * 1994-11-29 1995-12-14 Siemens Ag Schaltungsanordnung zur Erzeugung einer geregelten Ausgangsspannung
DE10038177A1 (de) * 2000-08-04 2002-02-21 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112005002447B4 (de) * 2004-10-04 2011-05-12 Continental Automotive Systems, Inc. ( n. d. Ges. d. Staates Delaware ), Deer Park Ansteuerschaltung für eine Leistungsvorrichtung, Motorsteuerungsmodul, Steuerung für einen nockenlosen Motor, nockenloser Motor und Fahrzeugsystem

Also Published As

Publication number Publication date
US6858895B2 (en) 2005-02-22
US20030173619A1 (en) 2003-09-18
DE10211543A1 (de) 2003-10-09

Similar Documents

Publication Publication Date Title
DE10211543B4 (de) Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung
EP2412096B1 (de) Jfet-mosfet kaskodeschaltung
DE112017006120B4 (de) Bootstrap-kondensator-überspannungs-überwachungsschaltung für wandler auf gan-transistorbasis
DE10344572B4 (de) Gateansteuerungseinrichtung zur Reduktion einer Stoßspannung und einem Schaltverlust
DE68912640T2 (de) Ausgangsschaltung für eine integrierte Halbleiterschaltung mit reduziertem Speiseleitungsrauschen.
DE102009029694B4 (de) Ansteuerung eines Transistors mit variablem Ansteuerstrom
DE102013207224B4 (de) Schaltung zum Ansteuern eines Transistors
DE102015102878B4 (de) Elektronische Ansteuerschaltung
DE102013201811B4 (de) Transistor mit Übertemperaturschutz
DE112010003761T5 (de) Gate-Ansteuerschaltung
WO2006134009A1 (de) Schaltungsanordnung zum schalten einer last
DE112018005857T5 (de) Gate-treiberschaltung
DE102014115494A1 (de) Ansteuern eines mos-transistors mit konstantem vorladen
WO2005091502A1 (de) Ansteuerschaltung zum ansteuern einer leistungselektronischen schaltung sowie verfahren hierzu
EP3317967B1 (de) Schaltungsanordnung zur ansteuerung eines transistors
DE102006036349B4 (de) Schaltungsvorrichtung und Verfahren zum Erkennen eines Betriebszustandes
DE4312050C2 (de) Ausgangsschaltung mit offenem Drain
DE4428548B4 (de) Schaltungsanordnung mit einem Feldeffekttransistor
EP2020749B1 (de) Treiberschaltung zur Ansteuerung eines Leistungshalbleiterschalters
DE19913465A1 (de) Schaltungsanordnung zur Ansteuerung eines Leistungstransistors
EP3939162B1 (de) Adaptive schaltgeschwindigkeitssteuerung von leistungshalbleitern
DE102020112511A1 (de) Halbleitervorrichtung und Verfahren zu deren Ansteuerung
EP3804136B1 (de) Betreiben eines bipolartransistors mit isolierter gate-elektrode
EP3539214B1 (de) Vorrichtung und verfahren zur selbstverstärkenden ansteuerung eines ladungsgesteuerten schaltelements sowie verwendung eines transformators
EP3309964A1 (de) Anordnung zur schaltzustandserkennung eines spannungsgesteuerten halbleiterschaltelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right