JP5652358B2 - 半導体発光素子、ランプおよび半導体発光素子の製造方法 - Google Patents
半導体発光素子、ランプおよび半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP5652358B2 JP5652358B2 JP2011196039A JP2011196039A JP5652358B2 JP 5652358 B2 JP5652358 B2 JP 5652358B2 JP 2011196039 A JP2011196039 A JP 2011196039A JP 2011196039 A JP2011196039 A JP 2011196039A JP 5652358 B2 JP5652358 B2 JP 5652358B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transparent conductive
- conductive layer
- light emitting
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Led Devices (AREA)
Description
また、半導体発光素子として、p型半導体層上と正極であるパッド電極との間に、ITO(酸化インジウム錫(In2O3−SnO2))等の透明導電膜が設けられているものがある(例えば、特許文献1)。
これに対して、特許文献3に記載の半導体発光素子では、パッド電極と透光性導電膜とは密着性は高いものの、透光性導電膜を形成した後に熱処理を行うと、その下方に配置する反射層にダメージを与えてしまうため、透光性導電膜の導電性及びp型半導体層とのオーミックコンタクトを向上させるための熱処理を実施できないという問題があった。
(1)n型半導体層と発光層とp型半導体層とがこの順に積層された半導体層と、前記p型半導体層上に形成された第1透明導電層と、前記第1透明導電層上に部分的に形成された反射層と、前記反射層上を覆うように形成された第2透明導電層と、前記反射層と平面視で重なる位置の前記第2透明導電層上に形成されたパッド電極とを備え、前記第1透明導電層および前記第2透明導電層が、In2O3を80質量%以上含むものであることを特徴とする半導体発光素子。
(3)前記第1透明導電層および前記第2透明導電層が、同じ材料からなるものことを特徴とする(1)または(2)に記載の半導体発光素子。
(5)前記第2透明導電層の膜厚が30nm〜200nmの範囲であることを特徴とする(1)〜(4)のいずれかに記載の半導体発光素子。
(7)前記反射層が、Pt、Al、Ag、Ru、Rh,Ndから選ばれた1種または2種以上の元素を含むことを特徴とする(1)〜(6)のいずれかに記載の半導体発光素子。
(11)前記第1透明導電層を形成する工程において、前記第1透明導電層を熱処理することを特徴とする(9)または(10)に記載の半導体発光素子の製造方法。
「半導体発光素子」
図1は、本発明の半導体発光素子の一例を示した平面図であり、図2は、図1に示す半導体発光素子のA−A’線における断面図である。また、図3および図4は、図1および図2に示す半導体発光素子の一部(一例)を示した拡大断面図である。
また、本実施形態の半導体発光素子1では、発光層13とp型半導体層14とn型半導体層12の一部が切り欠けられて、n型半導体層12の一部が露出されており、図1および図2に示すように、n型半導体層12の露出面12a上に平面視円形状の負極18が形成されている。
基板11としては、サファイア単結晶(Al2O3;A面、C面、M面、R面)、スピネル単結晶(MgAl2O4)、ZnO単結晶、LiAlO2単結晶、LiGaO2単結晶、MgO単結晶等の酸化物単結晶、Si単結晶、SiC単結晶、GaAs単結晶、AlN単結晶、GaN単結晶及びZrB2等のホウ化物単結晶等の周知の基板材料を何ら制限なく用いることができる。これらの基板材料の中でも、特に、基板11としてサファイア単結晶及びSiC単結晶を用いることが好ましい。なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いし、オフ角を付与した基板であっても良い。
中間層31は、多結晶のAlXGa1―XN(0≦x≦1)からなるものが好ましく、単結晶のAlXGa1―XN(0≦x≦1)のものがより好ましく、例えば、AlXGa1―XN(0≦x≦1)からなる厚さ0.01〜0.5μmのものとすることができる。なお、中間層31は、基板11と下地層との格子定数の違いを緩和し、基板11の(0001)面(C面)上にc軸配向した単結晶層の形成を容易にする働きがある。
下地層32は、中間層31上に形成されるものであり、AlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)からなるものであることが好ましい。下地層32の膜厚は0.1μm以上であることが好ましく、0.5μm以上であることがより好ましく、1μm以上であることが最も好ましい。下地層32の膜厚を1μm以上とすることにより、結晶性の良好なAlXGa1―XN層が得られやすくなる。また、下地層32の膜厚は12μm以下とするのが好ましい。下地層32の膜厚が12μmを超えると成長時間が長くなり、製造コストアップとなるため、好ましくない。
図2に示すように、基板11上には、n型半導体層12と発光層13とp型半導体層14とが積層されてなる半導体層10が形成されている。半導体層10は、窒化物系化合物半導体からなるものであることが好ましく、GaN系化合物半導体からなるものであることがより好ましい。GaN系化合物半導体としては、例えば、一般式AlXGaYInZN1−AMA(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされるものを用いることができる。
n型半導体層12は、n型コンタクト層33と、n型クラッド層34とから構成されていることが好ましい。n型コンタクト層33は、n型クラッド層34を兼ねてもよい。
発光層13に用いられるGaN系化合物半導体としては、Ga1−sInsN(0<s<0.4)が挙げられる。発光層13の膜厚は、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚とすることが好ましい。具体的には、発光層13の膜厚は1〜10nmであることが好ましく、2〜6nmであることがより好ましい。発光層13の膜厚を1〜10nmとすることにより、発光出力を向上させることができる。
p型半導体層14は、pクラッド層37とpコンタクト層38とからなるものであることが好ましい。pコンタクト層38は、pクラッド層37を兼ねるものであってもよい。
pクラッド層37は、発光層13のバンドギャップエネルギーより大きくなる組成であり、発光層13へキャリアを閉じ込められるものであればよく、特に限定されない。例えば、pクラッド層37として、AldGa1−dN(0≦d≦0.4、好ましくは0.1≦d≦0.3)からなるものが挙げられる。pクラッド層37の膜厚は、特に限定されないが、1〜400nmであることが好ましく、5〜100nmであることがより好ましい。pクラッド層37は、AlGaN、GaN等によって形成できる。pクラッド層37は、これらの組成から選択される2つ以上の組成を複数回積層した超格子構造であってもよい。
pクラッド層37のp型ドープ濃度は1×1018〜1×1021/cm3であることが好ましく、1×1019〜1×1020/cm3であることがより好ましい。pクラッド層37のp型ドープ濃度を1×1018〜1×1021/cm3とすることにより、結晶性を低下させることなく良好なp型結晶が得られる。
図2および図4に示すように、第1透明導電層15aは、半導体層10のp型半導体層14上を覆うように設けられている。第1透明導電層15aは、図2および図4に示すように、効率よく電流を拡散させるために、p型半導体層14上の全域に設けられていることが好ましいが、p型半導体層14上の一部にのみ設けられていてもよい。
本実施形態の第1透明導電層15aは、In2O3を80質量%以上含むものである。具体的には、第1透明導電層15aの材料として、IZO(酸化インジウム亜鉛(In2O3−ZnO);ZnOは例えば、材料中10質量%程度を含有する。)、ITO(酸化インジウム錫(In2O3−SnO2);SnO2は例えば、材料中10質量%程度を含有する。)を含むものなどが挙げられる。
金属反射層2aは、第1透明導電層15a上に部分的に形成されたものであり、高い反射率を有する材料からなるものであることが好ましい。具体的には、金属反射層2aは、Pt、Al、Ag、Ru、Rh,Ndから選ばれた1種または2種以上の元素を含むことが好ましく、特に、高い反射率の得られるAg、Al、Ptから選ばれた1種または2種以上の元素を含むものであることがより好ましい。
図2および図4に示すように、第2透明導電層15bは、金属反射層2a上を覆うように設けられている。第2透明導電層15bは、図2に示すように、効率よく電流を拡散させるために、p型半導体層14上の全域に設けられていることが好ましいが、金属反射層2a上を覆うことができれば、p型半導体層14上の一部にのみ設けられていてもよい。
第2透明導電層15bは、In2O3を80質量%以上含むものである。具体的には、第2透明導電層15bの材料として、IZO(酸化インジウム亜鉛(In2O3−ZnO))、ITO(酸化インジウム錫(In2O3−SnO2))を含むものなどが挙げられる。
なお、第1透明導電層15aと第2透明導電層15bのいずれか一方または両方が、In2O3を80質量%未満含むものである場合、第1透明導電層15aの材料組成と第2透明導電層15bの材料組成とが十分に類似(又は共通化)していないため、第1透明導電層15aと第2透明導電層15bとの密着性が不足して、第1透明導電層15aと第2透明導電層15bとの界面で剥離が生じる場合がある。第1透明導電層15aと第2透明導電層15bとの界面で剥離が生じると、金属反射層2aが、第1透明導電層15aと第2透明導電層15bとの間に埋め込まれた状態ではなくなり、金属反射層2aが第1透明導電層15aおよび/または第2透明導電層15bとの界面で剥離しやすくなり、金属反射層2aの密着性が不十分となる。
正極17は、図1および図4に示すように、金属反射層2aと平面視で重なる位置の第2透明導電層15b上に形成されている。本実施形態において、正極17は、ボンディングパッドとして使用される。本実施形態では、正極17が、正極17との密着性に優れた第2透明導電層15b上に形成されているので、正極17にワイヤボンディングをする際に正極17が剥がれにくいものとなる。
また、正極17の平面積は、小さいほど正極17に吸収される発光層13からの光の量が少なくなり、光取り出し性が向上するため好ましい。しかし、正極17をボンディングパッドとして使用するためには、十分な平面積を確保する必要がある。具体的には、例えば、正極17が平面視円形である場合、直径を80nm以上とすることが好ましい。
負極18は、n型半導体層12の露出面12a上に形成されることにより、n型半導体層12に接している。負極18は、ボンディングパッドとして使用される。負極18としては、周知の各種組成および構造を何ら制限無く用いることができる。
図1〜図4に示す半導体発光素子1を製造するには、まず、図3に示すように、基板11の一面上に、中間層31と下地層32とn型半導体層12と発光層13とp型半導体層14とをこの順で積層する。
また、MOCVD法を用いる場合、p型ドーパントとしてMg原料であるビスシクロペンタジエニルマグネシウム(Cp2Mg)やビスエチルシクロペンタジエニルマグネシウム(EtCp2Mg)などを用いることができる。
本実施形態においては、図4に示すように、金属反射層2aとして、縁部が第1透明導電層15aに向かって連続して広がる傾斜面2bとされているものを形成する。このような外周側に向けて膜厚が漸次薄くなる傾斜面2bを有する金属反射層2aの形成方法は、特に限定されるものではなく、例えば、逆テーパー型マスクを利用する方法などにより形成できる。
次に、図1および図2に示すように、n型コンタクト層33からなる露出面12aに負極18を形成する。負極(n型電極)18としては、露出面12a側からTi/Auの二層構造のものを形成することが好ましい。
次に、本発明のランプとして、図1〜図4に示す半導体発光素子1を備えたランプを例に挙げて説明する。
図5は、本発明のランプの一例を示した断面模式図である。図5に示すランプ5(LED)においては、図1〜図4に示す半導体発光素子1がフレーム51、52にワイヤー53、54により接合され、透明な樹脂からなるモールド55で砲弾型に封止されている。
まず、半導体発光素子1を、2本のフレーム51、52の内の一方(図5ではフレーム51)に樹脂等を用いて接着し、半導体発光素子1の正極17及び負極18を、金等の材質からなるワイヤー53、54でそれぞれフレーム51、52に接合することにより、半導体発光素子1を実装する。その後、半導体発光素子1の周辺を、モールド55で封止することにより、ランプ5とする方法などにより得られる。
なお、実施例に関連する評価については、下記の方法で行なった。
<密着性評価(剥れ数)>
以下に示す実施例1〜6及び比較例1〜4の半導体発光素子の正極(パッド電極)について、密着性試験(テープ剥れ試験)を実施した。テープ剥がれ試験は、それぞれ1000箇所のテストパッド箇所に対して実施し、1000箇所中の剥がれを生じたパッド部の個数を数えた。各実施例及び比較例における結果を表2に記載した。
実施例1〜6及び比較例1〜4の半導体発光素子をTO−18缶パッケージに実装し、テスターによって印加電流20mAにおける発光出力を計測した。その結果を表2に記載した。
以下に示す方法により、図1〜図4に示す半導体発光素子1を製造した。
まず、MOCVD法を用いて、図3に示すように、基板11の一面に、AlNからなる中間層31と、アンドープGaNからなる下地層32とを形成した。
次いで、600℃の温度で、1分間、第1透明導電層15aの熱処理を行なって結晶性IZO(六方晶)を得た。
次に、一般に知られたフォトリソグラフィーの手法によって所定の領域以外の第1透明導電層15aおよび第2透明導電層15bを除去した。
次に、n型コンタクト層33からなる露出面12aに、負極18を形成した。その後、第2透明導電層15b上の金属反射層2aと平面視で重なる位置に、正極17を形成した。
その後、正極17および負極18の形成された基板を分割(チップ化)することにより、図1〜図4に示す実施例1の半導体発光素子1を得た。
第1透明導電層15aの膜厚を250nmとし、第2透明導電層15bの膜厚を50nmとしたこと以外は、実施例1と同様にして実施例2の半導体発光素子を得た。
(実施例3)
第1透明導電層15aの膜厚を50nmとし、第2透明導電層15bの膜厚を200nmとしたこと以外は、実施例1と同様にして実施例3の半導体発光素子を得た。
金属反射層2aの膜厚を50nmとしたこと以外は、実施例1と同様にして実施例4の半導体発光素子を得た。
(実施例5)
第1透明導電層15aを膜厚150nmのITOからなるものとし、第1透明導電層15aの熱処理温度を400℃とした以外は、実施例1と同様にして実施例5の半導体発光素子を得た。
金属反射層2aをAPC系合金(Ag/Pd/Cu合金)(株)フルヤ金属製)にしたこと以外は、実施例1と同様にして実施例6の半導体発光素子を得た。
以下に示す方法により、図6に示す半導体発光素子1aを製造した。図6は、比較例1の半導体発光素子1aを説明するための図であり、半導体発光素子1aの一部を示した拡大断面図である。なお、図6に示す半導体発光素子1aの半導体層10は、図1〜図4に示す実施例1の半導体発光素子1と同じであるので、同じ符号を付し、製造方法の説明を省略する。
次に、一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透明導電層41を除去した。
次に、n型コンタクト層33からなる露出面12aに、実施例1と同様にして負極18を形成した。その後、金属反射層21上に、実施例1と同様にして正極17を形成した。
以下に示す方法により、図7に示す半導体発光素子1bを製造した。図7は、比較例2の半導体発光素子を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。なお、図7に示す半導体発光素子1bの半導体層10は、図1〜図4に示す実施例1の半導体発光素子1と同じであるので、同じ符号を付し、製造方法の説明を省略する。
次に、一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透明導電層42を除去した。
次に、n型コンタクト層33からなる露出面12aに、実施例1と同様にして負極18を形成した。その後、金属反射層22と平面視で重なる位置の透明導電層42上に、実施例1と同様にして正極17を形成した。
以下に示す方法により、図8に示す半導体発光素子1cを製造した。図8は、比較例3の半導体発光素子を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。なお、図8に示す半導体発光素子1cの半導体層10は、図1〜図4に示す実施例1の半導体発光素子1と同じであるので、同じ符号を付し、製造方法の説明を省略する。
次いで、600℃の温度で、1分間、透明導電層43aの熱処理を行った。
次いで、透明導電層43a上の所定の位置に公知な方法で正極170を形成した。正極170としては、透明導電層43a側からAlからなる第1の層17a(反射層)、Tiからなる第2の層17b(拡散防止層)、Auからなる第3の層17c(ボンデイングパッド層)をこの順に積層してなる3層構造のものを形成した。
次に、n型コンタクト層33からなる露出面12aに、実施例1と同様にして負極18を形成した。
金属反射層2aを形成しないことと、第1透明導電層15aを形成し後、410℃の温度で、1分間、第1透明導電層15aの熱処理を行ったこと以外は、実施例1と同様にして比較例4の半導体発光素子を得た。
また、実施例1〜実施例6、比較例1〜比較例4の半導体発光素子について、上述した方法により密着性、発光出力を評価した。その結果を表2に示す。
これに対し、比較例1〜比較例4では、密着性と発光出力の一方または両方の評価が不十分であった。より詳細には、透明導電層が1層であり、金属反射層が第1透明導電層と第2透明導電層との間に埋め込まれた状態で配置されているものではない比較例1〜比較例3では、実施例1〜実施例6と比較して、1000箇所中の剥がれ数が多かった。また、金属反射層のない比較例4では、発光出力が小さかった。
Claims (11)
- n型半導体層と発光層とp型半導体層とがこの順に積層された半導体層と、
前記p型半導体層上に形成された第1透明導電層と、
前記第1透明導電層上に部分的に形成された反射層と、
前記反射層上を覆うとともに、前記第1透明導電層と接触面を有するように形成された第2透明導電層と、
前記反射層と平面視で重なる位置の前記第2透明導電層上に形成されたパッド電極とを備え、
前記第1透明導電層および前記第2透明導電層が、In2O3を80質量%以上含むものであり、
前記反射層が前記第1透明導電層と前記第2透明導電層との間に埋め込まれた状態で配置されていることを特徴とする半導体発光素子。 - 前記第1透明導電層が結晶化されているものであり、前記第2透明導電層が非結晶状態であることを特徴とする請求項1に記載の半導体発光素子。
- 前記第1透明導電層および前記第2透明導電層が、同じ材料からなるものであることを特徴とする請求項1または請求項2に記載の半導体発光素子。
- 前記第1透明導電層の膜厚が50nm〜300nmの範囲であることを特徴とする請求項1〜請求項3のいずれか一項に記載の半導体発光素子。
- 前記第2透明導電層の膜厚が30nm〜200nmの範囲であることを特徴とする請求項1〜請求項4のいずれか一項に記載の半導体発光素子。
- 前記反射層の膜厚が100nm〜300nmの範囲であることを特徴とする請求項1〜請求項5のいずれか一項に記載の半導体発光素子。
- 前記反射層が、Pt、Al、Ag、Ru、Rh,Ndから選ばれた1種または2種以上の元素を含むことを特徴とする請求項1〜請求項6のいずれか一項に記載の半導体発光素子。
- 請求項1に記載の半導体発光素子を備えたことを特徴とするランプ。
- 基板上にn型半導体層と発光層とp型半導体層とをこの順に積層する工程と、
前記p型半導体層上に、In2O3を80質量%以上含む材料を用いて第1透明導電層を形成する工程と、
前記第1透明導電層上に、部分的に反射層を積層する工程と、
前記反射層上を覆い、さらに前記第1透明導電層と接触面を有するようにIn2O3を80質量%以上含む材料を用いて第2透明導電層を形成する工程と、
前記反射層と平面視で重なる位置の前記第2透明導電層上にパッド電極を形成する工程とを備え、
前記反射層が前記第1透明導電層と前記第2透明導電層との間に埋め込まれた状態で形成されることを特徴とする半導体発光素子の製造方法。 - 前記第1透明導電層を形成する工程において、前記第1透明導電層を熱処理することを特徴とする請求項9に記載の半導体発光素子の製造方法。
- 前記第1透明導電層を形成する工程が、スパッタ法により第1透明導電層を形成する工程であり、
前記第2透明導電層を形成する工程が、前記第1透明導電層を形成する工程において使用したスパッタターゲットと同じ組成のスパッタターゲットを用いて、スパッタ法により第2透明導電層を形成する工程であることを特徴とする請求項9または請求項10に記載の半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011196039A JP5652358B2 (ja) | 2011-09-08 | 2011-09-08 | 半導体発光素子、ランプおよび半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011196039A JP5652358B2 (ja) | 2011-09-08 | 2011-09-08 | 半導体発光素子、ランプおよび半導体発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013058608A JP2013058608A (ja) | 2013-03-28 |
JP5652358B2 true JP5652358B2 (ja) | 2015-01-14 |
Family
ID=48134231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011196039A Active JP5652358B2 (ja) | 2011-09-08 | 2011-09-08 | 半導体発光素子、ランプおよび半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5652358B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014115740A1 (de) | 2014-10-29 | 2016-05-04 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
JP6519464B2 (ja) | 2015-12-24 | 2019-05-29 | 日亜化学工業株式会社 | 発光素子及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5323468B2 (ja) * | 2008-12-17 | 2013-10-23 | 昭和電工株式会社 | 半導体発光素子の製造方法、電極構造の製造方法、半導体発光素子、電極構造 |
JP5332882B2 (ja) * | 2009-04-30 | 2013-11-06 | 豊田合成株式会社 | 半導体発光素子 |
-
2011
- 2011-09-08 JP JP2011196039A patent/JP5652358B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013058608A (ja) | 2013-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10840412B2 (en) | Semiconductor light emitting device | |
TWI425664B (zh) | 半導體發光元件及半導體發光元件之製造方法 | |
JP4882792B2 (ja) | 半導体発光素子 | |
TWI377698B (en) | Gan type semiconductor light emitting element and lamp | |
TWI359509B (en) | Semiconductor light emitting element, process for | |
JP5276959B2 (ja) | 発光ダイオード及びその製造方法、並びにランプ | |
TWI343131B (en) | Process for producing gallium nitride type compound semiconductor light emitting element, gallium nitride type compound semiconductor light emitting element, and lamp using the same | |
US9548416B2 (en) | Light emitting device and light emitting device package having the same | |
JP4450199B2 (ja) | 半導体発光素子 | |
JP2008192710A (ja) | 半導体発光素子 | |
JP2011009502A (ja) | 発光素子、その製造方法、ランプ、電子機器及び機械装置 | |
JP2006041403A (ja) | 半導体発光素子 | |
WO2012005252A1 (ja) | 半導体発光素子およびランプ、電子機器、機械装置 | |
JP2012124321A (ja) | 半導体発光素子、ランプおよび半導体発光素子の製造方法 | |
JP2011034989A (ja) | 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置 | |
KR101690508B1 (ko) | 발광소자 | |
JP5353809B2 (ja) | 半導体発光素子及び発光装置 | |
CN113228311B (zh) | 一种半导体发光元件及其制作方法 | |
JP5652358B2 (ja) | 半導体発光素子、ランプおよび半導体発光素子の製造方法 | |
KR20140013249A (ko) | 자외선 발광 소자 및 발광 소자 패키지 | |
JP5630276B2 (ja) | 半導体発光素子、半導体発光装置 | |
JP2007073789A (ja) | 半導体発光素子用電極 | |
JP5381680B2 (ja) | 半導体発光素子、半導体発光素子の製造方法、ランプ、電子機器及び機械装置 | |
JP2007115941A (ja) | 窒化ガリウム系化合物半導体及び発光素子 | |
US20230047372A1 (en) | Semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141103 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5652358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |