Nothing Special   »   [go: up one dir, main page]

JP2012124321A - 半導体発光素子、ランプおよび半導体発光素子の製造方法 - Google Patents

半導体発光素子、ランプおよび半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2012124321A
JP2012124321A JP2010273743A JP2010273743A JP2012124321A JP 2012124321 A JP2012124321 A JP 2012124321A JP 2010273743 A JP2010273743 A JP 2010273743A JP 2010273743 A JP2010273743 A JP 2010273743A JP 2012124321 A JP2012124321 A JP 2012124321A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor light
transparent conductive
positive electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010273743A
Other languages
English (en)
Inventor
Hidesuke Yokoyama
英祐 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2010273743A priority Critical patent/JP2012124321A/ja
Publication of JP2012124321A publication Critical patent/JP2012124321A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Led Devices (AREA)

Abstract


【課題】効率よく発光層を発光させることができ、高い発光効率が得られ、しかも、優れた光取り出し効率が得られる半導体発光素子およびこれを用いたランプを提供する。
【解決手段】n型半導体層12と発光層13とp型半導体層14とがこの順に積層された半導体層10と、p型半導体層14上に部分的に形成され、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層21と、絶縁層21上に積層された膜厚が30nm〜500nmの範囲である金属反射層22と、p型半導体層14上および金属反射層22上を覆うように形成された透明導電層15と、透明導電層15上の絶縁層21および金属反射層22と平面視で重なる位置に形成された正極17とを備えるものである半導体発光素子1とする。
【選択図】図2

Description

本発明は、半導体発光素子、ランプおよび半導体発光素子の製造方法に関し、特に、優れた発光効率および光取り出し効率が得られる半導体発光素子、ランプおよび半導体発光素子の製造方法に関する。
従来から、発光ダイオード(LED)などのランプに用いられる半導体発光素子として、基板上に、n型半導体層と発光層とp型半導体層とがこの順で積層され、p型半導体層上に正極が形成され、n型半導体層上に負極が形成され、p型半導体層側に光取り出し面を有するものがある。
このような半導体発光素子において、p型半導体層上に部分的に形成された絶縁層と、p型半導体層上および絶縁層上を覆うように形成された透明導電層と、透明導電層上における絶縁層と平面視で重なる位置に形成された正極とを備えるものがある。このような半導体発光素子では、正極と平面視で重なる位置に形成されたp型半導体層に、正極から透明導電層を介して流れる電流が、絶縁層によって妨げられるため、正極からp型半導体層に印加される電流を、平面視で絶縁層の周囲に拡散させることができる。このことにより、p型半導体層における電流の集中を抑制できるので、発光層に効率よく発光させることができ、半導体発光素子の発光効率を向上させることができる。また、正極と平面視で重なる位置に形成された発光層における発光が抑制されるので、光取り出し効率に優れた半導体発光素子となる。
具体的には、例えば、特許文献1には、第1導電型半導体層と、第1導電型半導体層の上面の少なくとも一部に形成された活性層と、活性層上に形成された第2導電型半導体層と、第2導電型半導体層の上面に形成された透光性導電膜と、透光性導電膜上の一部に形成された第2導電側パッド電極とを備えた半導体発光素子において、第2導電型半導体層に、傾斜した側面を有し開口側の広い凹部が設けられ、該凹部表面が反射膜を介して前記透光性導電膜に覆われており、その反射膜を覆う透光性導電膜上に前記第2導電側パッド電極が設けられ、反射膜と前記透光性導電膜の間に絶縁層が設けられ、前記反射膜と前記透光性導電膜が電気的に分離されている半導体発光素子が提案されている。
また、半導体発光素子における光取り出し効率(または外部量子効率)を向上させるために、発光層からの光を反射する反射率の高い反射膜を用いる技術として、例えば、n型半導体層、発光層およびp型半導体層が積層され、前記発光層からの光の取出し面とは反対側に反射膜を備え、反射膜は、発光層の発光波長において透光性を有する透明層と、透明層の、前記発光層とは反対側に積層され、高反射率を有する金属材料から成る金属層とを備える半導体発光素子が提案されている(例えば、特許文献2参照)。
特開2009−10280号公報 特開2009−260316号公報
しかしながら、正極と平面視で重なる位置に絶縁層を形成し、正極からp型半導体層に透明導電層を介して印加される電流を、平面視で絶縁層の周囲に拡散させる従来の半導体発光素子は、発光効率および光取り出し効率が不十分であり、発光効率および光取り出し効率を向上させることが望まれていた。
本発明は上記課題に鑑みてなされたものであり、効率よく発光層を発光させることができ、高い発光効率が得られ、しかも、優れた光取り出し効率が得られる半導体発光素子およびこれを用いたランプを提供することを目的とする。
本発明者は、上記問題を解決するために、正極と平面視で重なる位置に絶縁層を形成し、正極からp型半導体層に透明導電層を介して印加される電流を、平面視で絶縁層の周囲に拡散させる従来の半導体発光素子において、十分な光取り出し効率が得られない原因について、鋭意検討した。その結果、発光層からの光が絶縁層および透明電極を透過して正極に達し、正極に吸収されてしまう場合があることが分かった。
そこで、本発明者は、正極に達する発光層からの光に着目して、検討を重ねた。そして、本発明者は、p型半導体層上に部分的に形成した絶縁層と、絶縁層上に積層した金属反射層と、前記p型半導体層上および前記金属反射層上を覆うように形成された透明導電層と、透明導電層上における絶縁層および金属反射層と平面視で重なる位置に形成された正極とを備える半導体発光素子とすればよいことを見出した。
すなわち、発光層からの光が、絶縁層を透過したとしても、金属反射層によってp型半導体層側に反射される。その結果、発光層からの光が正極に達して、正極に吸収されることが防止され、優れた光取り出し効率が得られる。
しかも、透明導電層上の絶縁層および金属反射層と平面視で重なる位置に正極を形成することで、正極からp型半導体層に印加される電流を、平面視で絶縁層の周囲に拡散させることができる。その結果、p型半導体層における電流の集中を抑制することができ、効率よく発光層を発光させることができ、高い発光効率が得られる。
しかし、絶縁層を透過した発光層からの光を、絶縁層上に積層した金属反射層によってp型半導体層側に反射させた場合であっても、金属反射層の反射率が不十分であり、光取り出し効率が不十分となる場合があった。本発明者が検討した結果、絶縁層側の金属反射層の反射率は、絶縁層の屈折率と膜厚によって変化するものであり、十分な反射率を得るためには、絶縁層の屈折率を1.5以上とし、好ましくは絶縁層の屈折率を2.7以下とし、かつ絶縁層の膜厚を5nm〜500nmの範囲とする必要があることを見出した。
また、絶縁層を透過した発光層からの光を、絶縁層上に積層した金属反射層によってp型半導体層側に反射させた場合、導電性および光透過性を向上させるために透明導電層に熱処理を行うことによって、絶縁層上に積層された金属反射層に凝集が生じて反射率が低下したり、金属反射層が剥離したりする場合があった。本発明者が検討した結果、絶縁層の熱膨張係数が5.0×10−6(1/K)未満である場合に、透明導電層の熱処理によって、金属反射層に凝集(ボールアップ)が生じたり、金属反射層が剥離したりすることが分かった。
また、本発明者が検討した結果、発光層からの光を反射する金属反射層を、p型半導体層上に直接形成した場合、透明導電層の熱処理を行うことにより、金属反射層の材料がp型半導体層に拡散して、発光効率を低下させたり、金属反射層と透明導電層とがリーク電流によって電気的に接続されて、正極と平面視で重なる位置に形成された発光層における発光を十分に抑制できず、光取り出し効率を低下させたりする場合があることが分かった。
本発明者は、上記事情を鑑みて鋭意検討を重ね、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)である絶縁層上に金属反射層を形成することにより、透明導電層の熱処理を行っても、優れた発光効率および光取り出し効率が得られることを見出した。
即ち、本発明は以下に関する。
(1)n型半導体層と発光層とp型半導体層とがこの順に積層された半導体層と、前記p型半導体層上に部分的に形成され、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層と、前記絶縁層上に積層され、膜厚が30nm〜500nmの範囲である金属反射層と、前記p型半導体層上および前記金属反射層上を覆うように形成された透明導電層と、前記透明導電層上の前記絶縁層および前記金属反射層と平面視で重なる位置に形成された正極とを備えるものであることを特徴とする半導体発光素子。
(2)前記絶縁層が、酸化ジルコニウムからなるものであることを特徴とする(1)に記載の半導体発光素子。
(3)前記絶縁層の膜厚が10nm〜300nmの範囲であることを特徴とする(1)または(2)に記載の半導体発光素子。
(4)前記絶縁層の縁部と前記金属反射層の縁部とが、前記p型半導体層に向かって連続して広がる傾斜面とされていることを特徴とする(1)〜(3)のいずれかに記載の半導体発光素子。
(5)前記透明導電層が、酸化インジウム亜鉛からなるものであることを特徴とする(1)〜(4)のいずれかに記載の半導体発光素子。
(6)前記絶縁層が平面視で前記正極の周囲を取り囲んでいることを特徴とする(1)〜(5)のいずれかに記載の半導体発光素子。
(7)前記透明導電層に貫通孔が設けられ、前記貫通孔の内部には正極材料が充填され、前記貫通孔を介して前記金属反射層と前記正極とが電気的に接続されていることを特徴とする(1)〜(6)のいずれかに記載の半導体発光素子。
(8)前記金属反射層と前記透明導電層との間に、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)である第2絶縁膜が設けられており、前記金属反射層が、前記絶縁層と前記第2絶縁膜との間に挟まれていることを特徴とする(1)〜(6)のいずれかに記載の半導体発光素子。
(9)前記第2絶縁膜上と前記透明導電層との間に導電層が積層され、前記透明導電層に貫通孔が設けられ、前記貫通孔の内部には正極材料が充填され、前記貫通孔を介して前記導電層と前記正極とが電気的に接続されていることを特徴とする(8)に記載の半導体発光素子。
(10)(1)〜(9)のいずれかに記載の半導体発光素子を備えたことを特徴とするランプ。
(11)基板上にn型半導体層と発光層とp型半導体層とをこの順に積層する工程と、前記p型半導体層上に、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層を部分的に形成する工程と、前記絶縁層上に、膜厚が30nm〜500nmの範囲である金属反射層を積層する工程と、前記p型半導体層上および前記金属反射層上を覆うように透明導電層を形成して熱処理する工程と、前記絶縁層および前記金属反射層と平面視で重なる位置の前記透明導電層に貫通孔を設け、前記透明導電層上に正極を形成するとともに前記貫通孔に正極材料を充填する工程とを備えることを特徴とする半導体発光素子の製造方法。
本発明の半導体発光素子は、半導体層のp型半導体層上に部分的に形成され、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層と、絶縁層上に積層された膜厚が30nm〜500nmの範囲である金属反射層と、p型半導体層上および前記金属反射層上を覆うように形成された透明導電層と、透明導電層上の前記絶縁層および前記金属反射層と平面視で重なる位置に形成された正極とを備えるものであるので、透明導電層の熱処理を行っても、効率よく発光層を発光させることができ、高い発光効率が得られ、しかも、優れた光取り出し効率が得られるものとなる。
より詳細には、半導体層のp型半導体層上に部分的に形成された絶縁層が、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲であり、絶縁層上に膜厚が30nm〜500nmの範囲である金属反射層が積層されているので、絶縁層上に積層された金属反射層の反射率が良好なものとなり、絶縁層を透過した発光層からの光が、金属反射層によってp型半導体層側に効率よく反射される。その結果、発光層からの光が正極に達して、正極に吸収されることが防止され、優れた光取り出し効率が得られる。また、絶縁層上に金属反射層が積層されているので、透明導電層の熱処理を行っても、金属反射層の材料が半導体層に拡散することを防止でき、発光効率および光取り出し効率に支障を来たすことのないものとなる。
また、本発明のランプは、本発明の半導体発光素子を備えたものであるので、優れた発光効率および光取り出し効率を有する半導体発光素子を備える優れたものとなる。
図1は、本発明の半導体発光素子の一例を示した平面図である。 図2は、図1に示す半導体発光素子のA−A’線における断面図である。 図3は、図1および図2に示す半導体発光素子の一部を示した拡大断面図であり、半導体発光素子の半導体層を説明するための図である。 図4は、本発明の半導体発光素子の他の例を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。 図5は、本発明の半導体発光素子の他の例を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。 図6は、本発明の半導体発光素子の他の例を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。 本発明のランプの一例を示した断面模式図である。 図8は、Ag層上に設けられたZrOの反射率と光の入射角度との関係を示したグラフである。 図9は、Ag層上に設けられたSiOの反射率と光の入射角度との関係を示したグラフである。
以下、図面を参照して本発明を詳細に説明する。なお、以下の説明で用いる図面は、本発明を説明するために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
「第1実施形態」
「半導体発光素子」
図1は、本発明の半導体発光素子の一例を示した平面図であり、図2は、図1に示す半導体発光素子のA−A’線における断面図である。また、図3は、図1および図2に示す半導体発光素子の一部を示した拡大断面図であり、半導体発光素子の半導体層を説明するための図である。
図1および図2に示す半導体発光素子1は、フェイスアップ型の半導体発光素子1である。半導体発光素子1は、図2に示すように、基板11の一面(図2においては上面)に、中間層31と、下地層32と、n型半導体層12と発光層13とp型半導体層14とからなる半導体層10と、絶縁層21と、金属反射層22と、透明導電層15とがこの順で積層されているものである。
半導体発光素子1の透明導電膜15上には、平面視円形状の正極17が形成されている。また、本実施形態の半導体発光素子1では、発光層13とp型半導体層14とn型半導体層12の一部が切り欠けられて、n型半導体層12の一部が露出されており、図1および図2に示すように、n型半導体層12の露出面12a上に円形状の負極18が形成されている。
<基板>
基板11としては、サファイア単結晶(Al;A面、C面、M面、R面)、スピネル単結晶(MgAl)、ZnO単結晶、LiAlO単結晶、LiGaO単結晶、MgO単結晶等の酸化物単結晶、Si単結晶、SiC単結晶、GaAs単結晶、AlN単結晶、GaN単結晶及びZrB等のホウ化物単結晶等の周知の基板材料を何ら制限なく用いることができる。これらの基板材料の中でも、特に、基板11としてサファイア単結晶及びSiC単結晶を用いることが好ましい。なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いし、オフ角を付与した基板であっても良い。
本実施形態の半導体発光素子1においては、基板11と半導体層10のn型半導体層12との間に、基板11側から順に中間層31および下地層32が形成されている。なお、中間層31および下地層32は、形成されていることが好ましいが、形成されていなくてもよいし、いずれか一方のみ形成されていてもよい。
<中間層(バッファ層)>
中間層31は、多結晶のAlGa1―XN(0≦x≦1)からなるものが好ましく、単結晶のAlGa1―XN(0≦x≦1)のものがより好ましく、例えば、AlGa1―XN(0≦x≦1)からなる厚さ0.01〜0.5μmのものとすることができる。なお、中間層31は、基板11と下地層との格子定数の違いを緩和し、基板11の(0001)面(C面)上にc軸配向した単結晶層の形成を容易にする働きがある。
<下地層>
下地層32は、中間層31上に形成されるものであり、AlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)からなるものであることが好ましい。下地層32の膜厚は0.1μm以上であることが好ましく、0.5μm以上であることがより好ましく、1μm以上であることが最も好ましい。下地層32の膜厚を1μm以上とすることにより、結晶性の良好なAlGa1―XN層が得られやすくなる。また、下地層32の膜厚は12μm以下とするのが好ましい。下地層32の膜厚が12μmを超えると成長時間が長くなり、製造コストアップとなるため、好ましくない。
下地層32は、アンドープ(<1×1017/cm)であることが好ましい。下地層32がアンドープである場合、良好な結晶性を維持できる。また、下地層32にn型不純物をドープする場合、1×1017〜1×1019/cmの範囲内であることが好ましい。下地層32にドープされるn型不純物としては、特に限定されないが、例えば、Si、Ge及びSn等を挙げることができ、Si及びGeが好ましい。
<半導体層>
図2に示すように、基板11上には、n型半導体層12と発光層13とp型半導体層14とが積層されてなる半導体層10が形成されている。半導体層10は、窒化物系化合物半導体からなるものであることが好ましく、GaN系化合物半導体からなるものであることがより好ましい。GaN系化合物半導体としては、例えば、一般式AlGaIn1−A(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされるものを用いることができる。
GaN系化合物半導体は、Al、GaおよびIn以外に他のIII族元素を含有していてもよい。さらに、GaN系化合物半導体には、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物が含まれている場合がある。
<n型半導体層>
n型半導体層12は、n型コンタクト層33と、n型クラッド層34とから構成されていることが好ましい。n型コンタクト層33は、n型クラッド層34を兼ねてもよい。
n型コンタクト層33は、下地層32と同様にAlGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)からなるものであることが好ましい。n型コンタクト層33は、n型不純物がドープされたものであることが好ましい。n型コンタクト層33のn型不純物の濃度は1×1017〜1×1019/cmであることが好ましく、1×1018〜1×1019/cmであることがより好ましい。n型コンタクト層33のn型不純物の濃度が1×1017〜1×1019/cmである場合、負極と良好なオーミック接触を維持できるとともに、クラックの発生を抑制でき、良好な結晶性を維持できる。n型コンタクト層33のn型不純物としては、特に限定されないが、例えば、Si、Ge及びSn等を挙げることができ、Si及びGeが好ましい。
n型コンタクト層33と下地層32の合計の膜厚は、1〜20μmであることが好ましく、2〜15μmであることがより好ましく、3〜12μmであることがさらに好ましい。n型コンタクト層33と下地層32との合計の膜厚が1〜20μmである場合、GaN系化合物半導体の結晶性をより良好に維持できる。
n型コンタクト層33と発光層13との間には、n型クラッド層34を設けることが好ましい。n型クラッド層34が設けられている場合、n型コンタクト層33の最表面に平坦性の悪化した箇所があったとしても埋めることができ、良好な平坦性が得られる。n型クラッド層34は、AlGaN、GaN、GaInN等によって形成できる。なお、明細書中、各元素の組成比を省略してAlGaN、GaInNに記述することがある。n型クラッド層34は、これらの組成から選択される2つ以上の組成を複数回積層した超格子構造であってもよい。また、n型クラッド層34のバンドギャップは、発光層13のバンドギャップよりも大きいものとされている。
n型クラッド層34の膜厚は、特に限定されないが、0.005〜1μmであることが好ましく、0.005〜0.5μmであることがより好ましい。n型クラッド層34のn型ドープ濃度は1×1017〜1×1020/cmであることが好ましく、1×1018〜1×1019/cmであることがより好ましい。n型クラッド層34のn型ドープ濃度が1×1017〜1×1020/cmである場合、良好な結晶性を維持できるとともに、半導体発光素子1の動作電圧を低減できる。
<発光層>
発光層13に用いられるGaN系化合物半導体としては、Ga1−sInN(0<s<0.4)が挙げられる。発光層13の膜厚は、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚とすることが好ましい。具体的には、発光層13の膜厚は1〜10nmであることが好ましく、2〜6nmであることがより好ましい。発光層13の膜厚を1〜10nmとすることにより、発光出力を向上させることができる。
発光層13は、単一量子井戸(SQW)構造であってもよいし、多重量子井戸(MQW)構造であってもよい。多重量子井戸(MQW)構造としては、例えば、Ga1−sInNからなる井戸層(以下、GaInN井戸層)と、この井戸層よりバンドギャップエネルギーの大きいAlGa1−cN(0≦c<0.3かつb>c)からなる障壁層(以下、AlGa1−cN障璧層)とを互い違いになるように複数積層してなるものが挙げられる。多重量子井戸(MQW)構造を構成する井戸層および/または障壁層には、それぞれ不純物をドープしてもよい。具体的には、多重量子井戸(MQW)構造を構成する障壁層として、SiドープGaN障壁層を用いてもよい。
<p型半導体層>
p型半導体層14は、pクラッド層37とpコンタクト層38とからなるものであることが好ましい。pコンタクト層38は、pクラッド層37を兼ねるものであってもよい。
pクラッド層37は、発光層13のバンドギャップエネルギーより大きくなる組成であり、発光層13へキャリアを閉じ込められるものであればよく、特に限定されない。例えば、pクラッド層37として、AlGa1−dN(0≦d≦0.4、好ましくは0.1≦d≦0.3)からなるものが挙げられる。pクラッド層37の膜厚は、特に限定されないが、1〜400nmであることが好ましく、5〜100nmであることがより好ましい。pクラッド層37は、AlGaN、GaN等によって形成できる。pクラッド層37は、これらの組成から選択される2つ以上の組成を複数回積層した超格子構造であってもよい。
pクラッド層37のp型ドープ濃度は1×1018〜1×1021/cmであることが好ましく、1×1019〜1×1020/cmであることがより好ましい。pクラッド層37のp型ドープ濃度を1×1018〜1×1021/cmとすることにより、結晶性を低下させることなく良好なp型結晶が得られる。
pコンタクト層38としては、AlGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含むGaN系化合物半導体を用いることが好ましい。AlGa1−eNにおけるAl組成を0≦e<0.5とすることにより、良好な結晶性を維持できるとともに、pオーミック電極と良好にオーミック接触させることができる。また、pコンタクト層38のp型ドーパントの濃度は1×1018〜1×1021/cmであることが好ましく、5×1019〜5×1020/cmであることがより好ましい。pコンタクト層38のp型ドーパントの濃度を1×1018〜1×1021/cmとすることで、良好なオーミック接触を維持できるとともに、クラックの発生を防止でき、良好な結晶性を維持できる。pコンタクト層38のp型ドーパント(p型不純物)としては、特に限定されないが、例えば、Mgが挙げられる。pコンタクト層38の膜厚は、特に限定されないが、0.01〜0.5μmであることが好ましく、0.05〜0.2μmであることがより好ましい。pコンタクト層38の膜厚を0.01〜0.5μmとすることにより、発光出力を向上させることができる。
<絶縁層>
絶縁層21は、図1および図2に示すように、平面視円形状であり、p型半導体層14上に部分的に形成されている。また、絶縁層21上には、平面視円形状の金属反射層22が積層されている。そして、本実施形態においては、図2に示すように、絶縁層21の縁部と金属反射層22の縁部とが、p型半導体層14に向かって連続して広がる傾斜面2aとされている。したがって、本実施形態の半導体発光素子1においては、絶縁層21および金属反射層22を設けることによって形成される段差が、金属反射層22上およびp型半導体層14上を覆う透明導電層15の段差被覆性(ステップカバレッジ)に支障を来たすことを防止でき、信頼性に優れた半導体発光素子1となる。
絶縁層21は、図1および図2に示すように、平面視で正極17の周囲を取り囲んでいる。したがって、本実施形態の半導体発光素子1においては、例えば、絶縁層21が平面視で正極17の輪郭の内側に形成されている場合と比較して、p型半導体層14における電流の集中をより効果的に抑制することができ、効率よく発光層13を発光させることができる。その結果、本実施形態の半導体発光素子1は、高い発光効率が得られるものとなる。
なお、本実施形態においては、絶縁層21と金属反射層22と正極17はいずれも平面視円形状である場合を例に挙げて説明したが、これらの平面形状は円形状でなくてもよく、例えば、楕円形状や多角形状であってもよい。また、絶縁層21と金属反射層22と正極17とは、正極17からp型半導体層14に印加される電流を、平面視で絶縁層21の周囲に均一に拡散させるために、相似形状であることが好ましいが、相似形状でなくてもよい。
絶縁層21は、屈折率が1.5以上であり、好ましくは2.7以下であり、1.9〜2.5の範囲であることがより好ましく、2.0〜2.4の範囲であることがさらに好ましい。なお、本発明においては、屈折率として、例えばエリプソメトリーで波長450nm下で見積もられる値を採用することができる。
絶縁層21の屈折率が1.5未満であると、絶縁層21側の金属反射層22の反射率が絶縁層21の膜厚に応じて大きく変化するものとなるため、絶縁層21側の金属反射層22の反射率を十分に確保するために、絶縁層21の膜厚を十分に厚くしなければならなくなる。しかし、絶縁層21側の金属反射層22の反射率を確保するために絶縁層21の膜厚を厚くすると、絶縁層21および金属反射層22を設けることによって形成される段差が大きくなる。このため、金属反射層22上およびp型半導体層14上を良好に被覆することが困難となり、透明導電層15の膜厚を厚くしないと、透明導電層15の被覆の信頼性が不十分となる。しかし、透明導電層15の厚みを厚くすると、透明導電層15による光の吸収が大きくなって、光取り出し効率が低下する。
また、絶縁層21は、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であるものであり、7.0×10−6(1/K)〜12.0×10−6(1/K)の範囲であることがより好ましい。絶縁層21の熱膨張係数が5.0×10−6(1/K)未満である場合、絶縁層21上に積層された金属反射層22に凝集が生じて金属反射層22の反射率が不十分となる。また、絶縁層21の熱膨張係数が15.0×10−6(1/K)を超える場合、金属との熱膨張係数の差は小さくなるが、c軸配向したGaNのa軸方向の熱膨張係数が5.6×10−6(1/K)程度であるため、GaNと絶縁層21との界面での剥離が懸念される。
本発明において使用される絶縁層21の材料としては、ZrO(酸化ジルコニウム)、Ta、HfO、Al、CeO、MgOなどが挙げられる。これらの材料の屈折率(エリプソメトリーによる波長450nm下による測定値)および熱膨張係数を表1に示す。表1に示す絶縁層21の材料の中でも特に、優れた透明性を有するものであって、金属反射層22が優れた反射率を有する材料であるAgまたはAg合金である場合に、金属反射層22との熱膨張係数の差が小さいものとなる酸化ジルコニウムを用いることが好ましい。
また、絶縁層21は、膜厚が5nm〜500nmの範囲であるものである。絶縁層21の膜厚の下限値は、10nm以上であることが好ましく、30nm以上であることがより好ましい。また、絶縁層21の膜厚の上限値は、300nm以下であることが好ましく、100nm以下であることがより好ましい。
絶縁層21の膜厚が5nm未満であると、耐熱性や絶縁性が不十分となる場合がある。なお、本実施形態においては、絶縁層21の屈折率が1.5以上であるので、絶縁層21の膜厚が5nm程度の薄い膜厚であっても、絶縁層21側の金属反射層22の反射率を十分に確保することができる。
また、絶縁層21の膜厚が500nmを超えると、絶縁層21を設けることによって形成される段差が大きいものとなり、絶縁層21上に積層された金属反射層22上およびp型半導体層14上を透明導電層15によって良好に覆うことができなくなり、半導体発光素子1の信頼性を低下させる場合がある。
<金属反射層>
金属反射層22は、絶縁層21上に積層されたものであり、高い反射率を有する材料からなるものであることが好ましく、具体的にはAg、Ag合金、Alなどから形成されていることが好ましい。また、金属反射層22は、絶縁層21との熱膨張係数の差が小さいものであることが好ましく、具体的には、絶縁層21との熱膨張係数の差が15.0×10−6(1/K)以下であることが好ましい。
金属反射層22の膜厚は、30nm〜500nmの範囲とされている。金属反射層22の膜厚の下限は、50nm以上であることがより好ましく、60nm以上であることがさらに好ましい。また、金属反射層22の膜厚の上限は、300nm以下であることがより好ましく、150nm以下であることがさらに好ましい。
金属反射層22の膜厚が薄すぎると反射率が十分に得られない。また、金属反射層22の膜厚が厚すぎると、金属反射層22を設けることによって形成される段差が大きいものとなり、金属反射層22上およびp型半導体層14上を覆う透明導電層15の段差被覆性(ステップカバレッジ)が低下して、半導体発光素子1の順方向電圧(VF)を上昇させ、信頼性を低下させる。
<透明導電層>
図2に示すように、透明導電層15は、半導体層10のp型半導体層14上および金属反射層22上を覆うように設けられている。透明導電層15は、図2に示すように、効率よく電流を拡散させるために、p型半導体層14上の全域に設けられていることが好ましいが、p型半導体層14上の一部にのみ設けられていてもよい。
透明導電層15は、発光層13からの光を効率良く半導体発光素子1の外部に取り出すために、光透過性に優れたものであることが好ましい。さらに、透明導電層15は、p型半導体層14の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
本実施形態における透明導電層15は、導電性および光透過性に優れたものとするために、750℃程度の温度で熱処理されたものである。
透明導電層15の材料としては、In、Zn、Al、Ga、Ti、Bi、Mg、W、Ceのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料が挙げられる。例えば、導電性の酸化物としては、IZO(酸化インジウム亜鉛(In−ZnO))、ITO(酸化インジウム錫(In−SnO))、AZO(酸化アルミニウム亜鉛(ZnO−Al))、GZO(酸化ガリウム亜鉛(ZnO−Ga))、フッ素ドープ酸化錫、酸化チタン等が挙げられる。上記の中でも、光透過性および導電性に優れるITOまたはIZOを用いることが好ましい。
透明導電層15の膜厚は、35nm〜2000nmであることが好ましく、50nm〜1000nmであることがより好ましく、100nm〜500nmであることが最も好ましい。透明導電層15の膜厚が35nm未満である場合、電流拡散効率が不十分となり、十分な導電性が得られない場合がある。透明導電層15の膜厚が2000nmを超える場合には、透過率が低下して光取り出し効率が低下し、半導体発光素子1の出力が不十分となる場合がある。透明導電層15の膜厚が35〜2000nmの範囲である場合、良好な導電性が得られるため駆動電圧が低く、しかも、光取り出し効率に優れた半導体発光素子1となる。
<正極>
正極17は、透明導電膜15の一面15a上の絶縁層21および金属反射層22と平面視で重なる位置に形成されている。正極17は、ボンディングパッドとして使用される。正極17としては、Au、Al、NiおよびCu等の周知の材料を用いた各種構造を何ら制限無く用いることができる。正極17の厚さは100nm〜10μmであることが好ましく、300nm〜3μmであることがより好ましい。正極17の厚さを300nm以上とすることにより、ボンディングパッドとしてのボンダビリティーを向上させることができる。また、正極17の厚さを3μm以下にすることで、製造コストを低減できる。
<負極>
負極18は、n型半導体層12の露出面12a上に形成されることにより、n型半導体層12に接している。負極18は、ボンディングパッドとして使用される。負極18としては、周知の各種組成および構造を何ら制限無く用いることができる。
「半導体発光素子の製造方法」
図1および図2に示す半導体発光素子1を製造するには、まず、図3に示すように、基板11の一面11a上に、中間層31と下地層32とn型半導体層12と発光層13とp型半導体層14とをこの順で積層する。
n型半導体層12と発光層13とp型半導体層14とを構成するGaN系化合物半導体の形成方法は、特に限定されず、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)などの方法を適用できる。GaN系化合物半導体の形成方法としては、膜厚制御性、量産性の観点からMOCVD法を用いることが好ましい。
GaN系化合物半導体の形成方法としてMOCVD法を用いる場合、キャリアガスとして水素(H)または窒素(N)などを用いることができ、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH)、ヒドラジン(N)などを用いることができる。
また、MOCVD法を用いてGaN系化合物半導体を形成する場合、n型ドーパントとしてSi原料であるモノシラン(SiH)またはジシラン(Si)や、Ge原料であるゲルマンガス(GeH)や、テトラメチルゲルマニウム((CHGe)やテトラエチルゲルマニウム((CGe)等の有機ゲルマニウム化合物などを用いることができる。
また、MOCVD法を用いる場合、p型ドーパントとしてMg原料であるビスシクロペンタジエニルマグネシウム(CpMg)やビスエチルシクロペンタジエニルマグネシウム(EtCpMg)などを用いることができる。
また、GaN系化合物半導体の形成方法としてMBE法を用いる場合、n型ドーパントとして元素状のゲルマニウムを用いることができる。
次に、p型半導体層14上に、高周波(RF)スパッタ法などを用いて絶縁層21及び金属反射層22を形成する。
本実施形態においては、絶縁層21及び金属反射層22として、縁部が、p型半導体層14に向かって連続して広がる傾斜面とされているものを形成する。このような外周側に向けて膜厚が漸次薄くなる傾斜面を有する絶縁層21及び金属反射層22の形成方法は、特に限定されるものではなく、例えば、国際公開公報WO2009/154191号に記載の接合層や接合層を覆うように形成されたボンディングパッド電極を形成する方法と同様、逆テーパー型マスクを利用する方法などにより形成できる。
次に、図1に示すように、p型半導体層14上および金属反射層22上を覆うように、例えばITOまたはIZOなどを用いて、透明導電層15を形成する。次に、例えば、一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透明導電層15を除去する。次いで、導電性および光透過性を向上させるために透明導電層15の熱処理を行う。透明導電層15の熱処理は、例えば、750℃の温度で、1〜60分間行うことが好ましい。
続いて、例えばフォトリソグラフィーの手法によりパターニングして、図1および図2に示すように、所定の領域の半導体層10(p型半導体層14、発光層13、n型半導体層12)の一部をエッチングして、n型コンタクト層33からなる露出面12aを露出させる。
次に、図1および図2に示すように、n型コンタクト層33からなる露出面12aに負極18を形成する。負極(n型電極)18としては、露出面12a側からTi/Auの二層構造のものを形成することが好ましい。
その後、図1および図2に示すように、透明導電層15の一面に正極17を形成する。正極(p型電極)17としては、透明導電層15側から例えば、Alからなる金属反射層とTiからなるバリア層とAuからなるボンディング層とからなる3層構造のものを、フォトリソグラフィの手法を用いて形成することが好ましい。
また、正極17と負極18とは、同じ構造であってもよいし、異なる構造であってもよい。正極17と負極18とが、同じ構造である場合、例えば、Auからなる第1の層、Tiからなる第2の層、Alからなる第3の層、Tiからなる第4の層、Auからなる第5の層を順に積層してなる5層構造のものとしてもよい。
その後、正極17および負極18の形成された基板を分割(チップ化)することにより、図1および図2に示す半導体発光素子1が得られる。
本実施形態の半導体発光素子1は、半導体層10のp型半導体層14上に部分的に形成され、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層21と、絶縁層21上に積層された膜厚が30nm〜500nmの範囲である金属反射層22と、p型半導体層14上および金属反射層22上を覆うように形成された透明導電層15と、透明導電層15上の絶縁層21および金属反射層22と平面視で重なる位置に形成された正極17とを備えるものであるので、透明導電層15の熱処理を行っても、効率よく発光層を発光させることができ、高い発光効率が得られ、しかも、優れた光取り出し効率が得られるものとなる。
「第2実施形態」
図4は、本発明の半導体発光素子の他の例を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。図4に示す半導体発光素子が、図1および図2に示す半導体発光素子1と異なるところは、第2絶縁膜21bが設けられている点のみであるので、異なるところのみ説明し、図1および図2に示す半導体発光素子1と同じ部材の説明を省略する。また、図4において、図1および図2に示す半導体発光素子1と同じ部材には、同じ符号を付す。
図4に示す半導体発光素子においては、金属反射層22と透明導電層15との間に、第2絶縁膜21bが設けられており、金属反射層22が、絶縁層21と第2絶縁膜21bとの間に挟まれている。図4に示す半導体発光素子の第2絶縁膜21bには、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であるものが用いられている。第2絶縁膜21bの材料としては、具体的には、絶縁層21の材料と同じものを用いることができ、ZrO(酸化ジルコニウム)、Ta、HfO、Al、CeO、MgOなどを用いることができる。
図4に示す半導体発光素子においては、絶縁層21として、図1および図2に示す絶縁層21と同じものが用いられる。なお、図4に示す絶縁層21と第2絶縁膜21bとは、同じ材料からなるものとすることができるが、異なる材料からなるものであってもよい。
また、図4に示す半導体発光素子においては、絶縁層21の縁部と金属反射層22の縁部と第2絶縁膜21bの縁部とが、p型半導体層14に向かって連続して広がる傾斜面2aとされている。したがって、図4に示す半導体発光素子においては、絶縁層21と金属反射層22と第2絶縁膜21bとを設けることによって形成される段差が、p型半導体層14上を覆うとともに、第2絶縁膜21bを介して金属反射層22上を覆うように形成された透明導電層15の、段差被覆性(ステップカバレッジ)に支障を来たすことを防止でき、信頼性に優れた半導体発光素子1となる。
また、図4に示す絶縁層21は、図1および図2に示す絶縁層21と同様に、平面視で正極17の周囲を取り囲んでいる。したがって、図4に示す半導体発光素子においても、p型半導体層14における電流の集中を効果的に抑制することができ、効率よく発光層13を発光させることができ、高い発光効率が得られる。
また、図4に示す半導体発光素子においては、金属反射層22が、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)である絶縁層21および第2絶縁膜21bの間に挟まれているので、透明導電層15に熱処理を行うことによって金属反射層22に凝集が生じることを、より一層効果的に防止できる。
また、図4に示す半導体発光素子は、半導体層10のp型半導体層14上に部分的に形成され、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層21と、p型半導体層14上を覆うとともに、第2絶縁膜21bを介して絶縁層21上に積層された膜厚が30nm〜500nmの範囲である金属反射層22上を覆うように形成された透明導電層15と、透明導電層15上の絶縁層21と金属反射層22と第2絶縁膜21bと平面視で重なる位置に形成された正極17とを備えるものであるので、図1および図2に示す半導体発光素子1と同様に、効率よく発光層を発光させることができ、高い発光効率が得られ、しかも、優れた光取り出し効率が得られる。
図4に示す半導体発光素子を製造する場合には、図1および図2に示す半導体発光素子1の製造方法と同様にして形成した金属反射層22の上部に、絶縁層21と同様にして所定の膜厚で第2絶縁膜21bを形成すればよい。なお、本実施形態においては、p型半導体層14上に、絶縁層21、金属反射層22および第2絶縁層21bを形成する際においては、図1および図2に示す半導体発光素子1と同様にして、縁部が、p型半導体層14に向かって連続して広がる傾斜面とされているものを形成する。このような絶縁層21、金属反射層22および第2絶縁層21bの形成方法は、特に限定されるものではなく、例えば、国際公開公報WO2009/154191号に記載の逆テーパー型マスクを利用する方法を採用することができる。
「第3実施形態」
図5は、本発明の半導体発光素子の他の例を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。図5に示す半導体発光素子が、図1および図2に示す半導体発光素子1と異なるところは、透明導電層15および正極17の形状のみであるので、異なるところのみ説明し、図1および図2に示す半導体発光素子1と同じ部材の説明を省略する。また、図5において、図1および図2に示す半導体発光素子1と同じ部材には、同じ符号を付す。
図5に示す半導体発光素子においては、透明導電層15に貫通孔15aが設けられており、貫通孔15aの内部には正極材料が充填され、貫通孔15aを介して金属反射層22と正極17とが直接接触して電気的に接続されている。図5に示す半導体発光素子においては、貫通孔15aは、直径10〜50μmの円筒状とされている。なお、貫通孔15aは、金属反射層22と正極17とが直接接触して電気的に接続できればよく、貫通孔15aの形状および数は特に限定されるものではない。したがって、図5に示す半導体発光素子においては、貫通孔15aが1つ設けられているが、複数であってもよい。また、図5に示す貫通孔15aは、円筒状とされているが、例えば平面視多角形状や平面視楕円状の孔であってもよい。
図5に示す半導体発光素子は、例えば、以下に示す製造方法によって製造できる。すなわち、図1および図2に示す半導体発光素子1と同様にして、透明導電層15を形成して、透明導電層15を熱処理し、負極18を形成するまでの工程を行う。その後、絶縁層21および金属反射層22と平面視で重なる位置の透明導電層15の一部に貫通孔15aを設け、透明導電層15上に正極を例えば公知なスパッタ法などを用いて形成するとともに貫通孔15a内に正極材料を充填する。このことにより、金属反射層22と正極17とが直接接触して電気的に接続される。その後、図1および図2に示す半導体発光素子1と同様にして、正極17および負極18の形成された基板を分割(チップ化)することにより、図5に示す半導体発光素子が得られる。
図5に示す半導体発光素子においては、透明導電層15に貫通孔15aが設けられ、貫通孔15aの内部には正極材料が充填され、貫通孔15aを介して金属反射層22と正極17とが電気的に接続されているので、金属反射層22を正極17と透明導電層15との接続部材として用いることができ、正極17の平面積を大きくして光取り出し効率を低下させることなく、正極17と透明導電層15との接触面積を大きくすることができる。したがって、正極17と透明導電層15との接続抵抗が低くなり、順方向電圧(VF)を低下させることができる。
また、図5に示す半導体発光素子は、半導体層10のp型半導体層14上に部分的に形成され、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層21と、絶縁層21上に積層された膜厚が30nm〜500nmの範囲である金属反射層22と、p型半導体層14上および金属反射層22上を覆うように形成された透明導電層15と、透明導電層15上の絶縁層21および金属反射層22と平面視で重なる位置に形成された正極17とを備えるものであるので、図1および図2に示す半導体発光素子1と同様に、効率よく発光層を発光させることができ、高い発光効率が得られ、しかも、優れた光取り出し効率が得られる。
「第4実施形態」
図6は、本発明の半導体発光素子の他の例を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。図6に示す半導体発光素子が、図5に示す半導体発光素子と異なるところは、第2絶縁膜21bと導電層23とが設けられている点のみであるので、異なるところのみ説明し、図5に示す半導体発光素子と同じ部材の説明を省略する。また、図6において、図5に示す半導体発光素子と同じ部材には、同じ符号を付す。
図6に示す半導体発光素子においては、金属反射層22と透明導電層15との間に、第2絶縁膜21bと導電層23とが金属反射層22側から順に設けられている。また、図6に示す半導体発光素子においては、透明導電層15に貫通孔15aが設けられており、貫通孔15aの内部には正極材料が充填され、貫通孔15aを介して導電層23と正極15とが直接接触して電気的に接続されている。
図6に示す半導体発光素子の第2絶縁膜21bには、図4に示す絶縁層21と同様に、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であるものが用いられている。
また、導電層23としては、透明導電層15に熱処理を行うことによる透明導電層15からの熱拡散の影響を受けにくく、導電性に優れたものを用いることが好ましく、特に限定されないが、例えば、Ti,Ni,Ta,W,Rh,Ir,Mo,Ru,Pt,Pd,Nb,Hf,Au,Cu,Alなどを用いることができる。
図6に示す半導体発光素子は、例えば、以下に示す製造方法によって製造できる。すなわち、図4に示す半導体発光素子と同様にして、第2絶縁膜21bを形成するまでの工程を行う。その後、第2絶縁膜21b上に、例えば公知な高周波(RF)スパッタ法などを用いて所定の膜厚で導電層23を形成する。次いで、図4に示す半導体発光素子と同様にして、透明導電層15を形成して、透明導電層15を熱処理し、負極18を形成するまでの工程を行う。その後、絶縁層21および金属反射層22と平面視で重なる位置の透明導電層15の一部に貫通孔15aを設け、透明導電層15上に正極を例えば公知なスパッタ法などを用いて形成するとともに貫通孔15a内に正極材料を充填する。このことにより、導電層23と正極17とが直接接触して電気的に接続される。その後、図1および図2に示す半導体発光素子1と同様にして、正極17および負極18の形成された基板を分割(チップ化)することにより、図6に示す半導体発光素子が得られる。
図6に示す半導体発光素子を製造する場合には、図4に示す半導体発光素子1の製造方法と同様にして形成した第2絶縁膜21bの上部に、例えば公知な高周波(RF)スパッタ法などを用いて導電層23を形成すればよい。なお、本実施形態においては、p型半導体層14上に、絶縁層21、金属反射層22、第2絶縁層21b、導電層23を形成する際においては、図1および図2に示す半導体発光素子1と同様にして、縁部が、p型半導体層14に向かって連続して広がる傾斜面とされているものを形成する。このような絶縁層21、金属反射層22、第2絶縁層21b、導電層23の形成方法は、特に限定されるものではなく、例えば、国際公開公報WO2009/154191号に記載の逆テーパー型マスクを利用する方法を採用することができる。
図6に示す半導体発光素子においては、透明導電層15に貫通孔15aが設けられ、貫通孔15aの内部には正極材料が充填され、貫通孔15aを介して導電層23と正極15とが電気的に接続されているので、導電層23を正極17と透明導電層15との接続部材として用いることができ、正極17の平面積を大きくして光取り出し効率を低下させることなく、正極17と透明導電層15との接触面積を大きくすることができる。したがって、正極17と透明導電層15との接続抵抗が低くなり、順方向電圧(VF)を低下させることができる。
また、図6に示す絶縁層21は、図1および図2に示す絶縁層21と同様に、平面視で正極17の周囲を取り囲んでいる。したがって、図6に示す半導体発光素子においても、p型半導体層14における電流の集中を効果的に抑制することができ、効率よく発光層13を発光させることができ、高い発光効率が得られる。
また、図6に示す半導体発光素子においては、金属反射層22が、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)である絶縁層21および第2絶縁膜21bの間に挟まれているので、透明導電層15に熱処理を行うことによって金属反射層22に凝集が生じることを、より一層効果的に防止できる。
また、図6に示す半導体発光素子においては、絶縁層21の縁部と金属反射層22の縁部と第2絶縁膜21bの縁部と導電層23の縁部とが、p型半導体層14に向かって連続して広がる傾斜面2aとされている。したがって、図6に示す半導体発光素子においては、絶縁層21と金属反射層22と第2絶縁膜21bと導電層23とを設けることによって形成される段差が、p型半導体層14上を覆うとともに、第2絶縁膜21bおよび導電層23を介して金属反射層22上を覆うように形成された透明導電層15の、段差被覆性(ステップカバレッジ)に支障を来たすことを防止でき、信頼性に優れた半導体発光素子1となる。
また、図6に示す半導体発光素子は、半導体層10のp型半導体層14上に部分的に形成され、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層21と、p型半導体層14上を覆うとともに、第2絶縁膜21bおよび導電層23を介して絶縁層21上に積層された膜厚が30nm〜500nmの範囲である金属反射層22上を覆うように形成された透明導電層15と、透明導電層15上の絶縁層21と金属反射層22と第2絶縁膜21bと平面視で重なる位置に形成された正極17とを備えるものであるので、図1および図2に示す半導体発光素子1と同様に、効率よく発光層を発光させることができ、高い発光効率が得られ、しかも、優れた光取り出し効率が得られる。
「ランプ」
次に、本発明のランプとして、図1および図2に示す半導体発光素子1を備えたランプを例に挙げて説明する。
図7は、本発明のランプの一例を示した断面模式図である。図7に示すランプ5(LED)においては、図1および図2に示す半導体発光素子1がフレーム51、52にワイヤー53、54により接合され、透明な樹脂からなるモールド55で砲弾型に封止されている。
本実施形態のランプ5は、図1および図2に示す半導体発光素子1を用いて、従来公知の方法により製造でき、例えば、以下に示す方法などにより製造できる。まず、半導体発光素子1を、2本のフレーム51、52の内の一方(図7ではフレーム51)に樹脂等を用いて接着し、半導体発光素子1の正極17及び負極18を、金等の材質からなるワイヤー53、54でそれぞれフレーム51、52に接合することにより、半導体発光素子1を実装する。その後、半導体発光素子1の周辺を、モールド55で封止することにより、ランプ5とする方法などにより得られる。
なお、本発明のランプは、図7に示すランプ5に限定されるものではない。例えば、本発明のランプは、半導体発光素子1の発光色と蛍光体の発光色とが混色されることにより、白色光を出射するランプとされていてもよい。また、本発明のランプは、一般用途の砲弾型であってもよいし、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等であってもよい。
本実施形態のランプ5は、図1および図2に示す半導体発光素子1を備えたものであるので、優れた発光効率および光取り出し効率を有する半導体発光素子1を備えるものとなる。
以下に、本発明を、実施例を挙げて詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
(実施例1)
以下に示す方法により、図4に示す半導体発光素子1を製造した。
まず、MOCVD法を用いて、図3に示すように、基板11の一面に、AlNからなる中間層31と、アンドープGaNからなる下地層32とを形成した。
その後、下地層32上に、Siドープn型GaNからなるn型コンタクト層33と、In0.03Ga0.97Nからなるn型クラッド層34とをこの順に積層して、n型半導体層12を形成した。次に、n型半導体層12上に、AlGa1−cN障璧層とGaInN井戸層とを6回積層し、最後にAlGa1−cN障璧層を積層して多重量子井戸構造からなる発光層13を形成した。次に、発光層13上に、MgドープAlGaNからなるp型クラッド層37と、Mgドープp型GaNからなるp型コンタクト層38とを積層してp型半導体層14を形成した。これにより、基板11上に、n型半導体層12と発光層13とp型半導体層14とからなる半導体層10を形成した。
次に、p型半導体層14上の所定の位置に膜厚100nmの酸化ジルコニウム(熱膨張係数7.2×10−6(1/K)、屈折率2.2)からなり、縁部がp型半導体層14に向かって連続して広がる傾斜面とされている絶縁層21を公知なRFスパッタ法で形成した。なお、スパッタ原料としてZrOからなるターゲットを使用した。
次に、絶縁層21上に膜厚300nmのAg合金(AgPdCu合金(熱膨張係数20×10−6(1/K))からなり、縁部がp型半導体層14に向かって連続して広がる傾斜面とされている金属反射層22を公知なRFスパッタ法で形成した。なお、スパッタ原料としては株式会社フルヤ金属製APC合金からなるターゲットを使用した。
次に、金属反射層22上に絶縁層21と同様にして、膜厚100nmの酸化ジルコニウム(熱膨張係数7.2×10−6(1/K)、屈折率2.2)からなり、縁部がp型半導体層14に向かって連続して広がる傾斜面とされている第2絶縁膜21bを形成した。
次に、p型半導体層14上および第2絶縁膜21b上を覆うようにスパッタ法により、膜厚250nmのIZOからなる透明導電層15を形成した。
次に、一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透明導電層15を除去した。
次いで、導電性および光透過性を向上させるために透明導電層15の熱処理を行った。透明導電層15の熱処理は、750℃の温度で、1時間行った。
続いて、フォトリソグラフィーの手法によりパターニングして、図1および図2に示すように、所定の領域の半導体層(p型半導体層14、発光層13、n型半導体層12)の一部をエッチングしてn型コンタクト層33からなる露出面12aを露出させた。
次に、n型コンタクト層33からなる露出面12aに、負極18を形成した。その後、透光性電極15の一面15aに、正極17を形成した。
なお、正極17および負極18としては、Auからなる第1の層、Tiからなる第2の層、Alからなる第3の層、Tiからなる第4の層、Auからなる第5の層を順に積層してなる5層構造のものを形成した。
その後、正極17および負極18の形成された基板を分割(チップ化)することにより、図4に示す実施例1の半導体発光素子を得た。
(実施例2)
金属反射層22の膜厚を100nmとしたこと以外は、実施例1と同様にして実施例2の半導体発光素子を得た。
(実施例3)
第2絶縁膜21bを設けなかったこと以外は、実施例1と同様にして実施例3の半導体発光素子を得た。
(実施例4)
透明導電層15に1つの貫通孔15aを設け、貫通孔15aの内部に正極材料を充填し、貫通孔15aを介して金属反射層22と正極17とを直接接触して電気的に接続し、絶縁層21の膜厚を10nmとし、金属反射層22の膜厚を30nmとしたこと以外は、実施例1と同様にして実施例4の半導体発光素子を得た。なお、貫通孔15aの径は40μmとした。
(実施例5)
実施例1において形成した第2絶縁膜21bの上に、さらに図6に示すように、Taからなる導電層23を公知なスパッタ法で形成し、その上に透明導電層15を形成したのち、透明導電層15に1つの貫通孔15aを設け、貫通孔の内部に正極材料を充填し、貫通孔15aを介して導電層23と正極17とを直接接触して電気的に接続し、絶縁層21の膜厚を30nmとし、金属反射層22の膜厚を50nmとしたこと以外は、実施例1と同様にして実施例5の半導体発光素子を得た。なお、貫通孔15aの径は40μmとした。
(比較例1)
絶縁層21及び第2絶縁膜21bの材料をSiO(屈折率;1.45)としたこと以外は、実施例1と同様にして比較例1の半導体発光素子を得た。
(比較例2)
金属反射層22の膜厚を100nmとしたこと以外は、比較例1と同様にして比較例2の半導体発光素子を得た。
(比較例3)
絶縁層21の材料をSiOとしたこと以外は、実施例3と同様にして比較例3の半導体発光素子を得た。
(比較例4)
絶縁層21、金属反射層22及び第2絶縁膜21bを形成しなかったこと以外は、実施例1と同様にして比較例4の半導体発光素子を得た。
(比較例5)
絶縁層21を設けなかったこと以外は、実施例1と同様にして比較例5の半導体発光素子を得た。
(比較例6)
絶縁層21の材料をAlとし、金属反射層22の厚みを28nmにしたこと以外は、実施例1と同様にして比較例6の半導体発光素子を得た。
(比較例7)
絶縁層21の材料をTaとし、金属反射層22の厚みを510nmにしたこと以外は、実施例1と同様にして比較例7の半導体発光素子を得た。
このようにして得られた実施例1〜実施例5、比較例1〜比較例7の半導体発光素子について、透明導電層15の熱処理前と熱処理後の反射率を測定し、反射率変化(熱処理後/熱処理前)を求めた。また、実施例1〜実施例3、比較例1〜比較例3の半導体発光素子について、熱処理後の基板側からの写真と、透明導電層15側からの写真とを撮影した。その結果を表2および表3に示す。
また、このようにして得られた実施例1〜実施例5、比較例1〜比較例7の半導体発光素子について、TO−18缶パッケージに実装し、テスターによって印加電流20mAにおける発光出力(Po)を測定した。
また、実施例1〜実施例5、比較例1〜比較例7の半導体発光素子について、プローブ針による通電で印加電流20mAにおける順方向電圧(VF)を測定した。
その結果を表2および表3に示す。
表2および表3に示すように、実施例1〜実施例3は、比較例1〜比較例3と比較して、反射率変化の数値が大きく、熱処理による反射率の低下が抑制されていることが確認できた。
また、表2および表3に示すように、実施例1〜実施例5は、比較例1〜比較例7と比較して、発光出力が上昇していることが確認できた。また、実施例1および実施例3は、絶縁層21を設けずに金属反射層22及び第2絶縁膜21bを形成した比較例5と比較して、発光出力が高かった。この理由は、比較例5では、透明導電層15の熱処理を行うことにより、金属反射層22の材料がp型半導体層14に拡散したためと推定される。
また、表2および表3に示すように、透明導電層15に貫通孔15aを設け、貫通孔15aの内部に正極材料を充填した実施例4および実施例5では、正極17と透明導電層15との接続抵抗が低くなり、順方向電圧(VF)が低くなっている。
また、表2および表3に示すように、金属反射層22の膜厚が30nm〜500nmの範囲外である比較例6および比較例7では、発光出力が、実施例1〜実施例5と比較して低くなっている。また、金属反射層22の膜厚が500nmを超える比較例7では、透明導電層15の段差被覆性(ステップカバレッジ)が低下し、VFが高くなっている。
「反射率の変化のシュミレーション」
基板上に設けられた厚み100nmのAg層上に、厚みを変化させたZrOからなる膜を設けた場合の反射率の変化と、基板上に設けられた厚み100nmのAg層上に、厚みを変化させたSiOからなる膜を設けた場合の反射率の変化とを、コンピューターシミュレーションにより調べた。
その結果を、図8および図9に示す。図8は、Ag層上に設けられたZrOからなる膜の反射率と光の入射角度との関係を示したグラフである。図9は、Ag層上に設けられたSiOからなる膜の反射率と光の入射角度との関係を示したグラフである。なお、図8において、ZrOの後ろに記載の括弧内の数値はZrOの厚みを示し、図9において、SiOの後ろに記載の括弧内の数値はSiOの厚みを示す。図8および図9の括弧内の分数は、450nmの光に対し、光学膜厚が1波長分であるときを1/1として表示している。例えば、ZrO(1/1)とは112.5nmをZrOの屈折率で割った値である。また、(0/4)とは、光学膜厚が存在しない(ZrOまたはSiOを設けていない)ことを示す。
図8より、Ag層上にZrOからなる膜を設けた場合、ZrOからなる膜の厚みを変化させても反射率の変化は少なく、厚みに関わらず高い反射率が得られることが分かる。
これに対し、図9に示すように、Ag層上にSiOからなる膜を設けた場合、SiOからなる膜の厚みを変化させることによって反射率が大きく変化していることが分かる。また、Ag層上にSiOからなる膜を設けた場合、厚みを厚くするほど、光の入射角度に関わらず安定して高い反射率が得られることが分かる。
1…半導体発光素子、5…ランプ、10…半導体層、11…基板、12…n型半導体層、13…発光層、14…p型半導体層、15…透明導電膜、17…正極、18…負極、21…絶縁層、21b…第2絶縁膜、22…金属反射層、23…導電層、31…中間層、32…下地層、33…n型コンタクト層、34…n型クラッド層、37…p型クラッド層、38…p型コンタクト層、51、52…フレーム、53、54…ワイヤー、55…モールド。

Claims (11)

  1. n型半導体層と発光層とp型半導体層とがこの順に積層された半導体層と、
    前記p型半導体層上に部分的に形成され、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層と、
    前記絶縁層上に積層され、膜厚が30nm〜500nmの範囲である金属反射層と、
    前記p型半導体層上および前記金属反射層上を覆うように形成された透明導電層と、
    前記透明導電層上の前記絶縁層および前記金属反射層と平面視で重なる位置に形成された正極とを備えるものであることを特徴とする半導体発光素子。
  2. 前記絶縁層が、酸化ジルコニウムからなるものであることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記絶縁層の膜厚が10nm〜300nmの範囲であることを特徴とする請求項1または請求項2に記載の半導体発光素子。
  4. 前記絶縁層の縁部と前記金属反射層の縁部とが、前記p型半導体層に向かって連続して広がる傾斜面とされていることを特徴とする請求項1〜請求項3のいずれか一項に記載の半導体発光素子。
  5. 前記透明導電層が、酸化インジウム亜鉛からなるものであることを特徴とする請求項1〜請求項4のいずれか一項に記載の半導体発光素子。
  6. 前記絶縁層が平面視で前記正極の周囲を取り囲んでいることを特徴とする請求項1〜請求項5のいずれか一項に記載の半導体発光素子。
  7. 前記透明導電層に貫通孔が設けられ、前記貫通孔の内部には正極材料が充填され、前記貫通孔を介して前記金属反射層と前記正極とが電気的に接続されていることを特徴とする請求項1〜請求項6のいずれか一項に記載の半導体発光素子。
  8. 前記金属反射層と前記透明導電層との間に、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)である第2絶縁膜が設けられており、
    前記金属反射層が、前記絶縁層と前記第2絶縁膜との間に挟まれていることを特徴とする請求項1〜請求項6のいずれか一項に記載の半導体発光素子。
  9. 前記第2絶縁膜上と前記透明導電層との間に導電層が積層され、前記透明導電層に貫通孔が設けられ、前記貫通孔の内部には正極材料が充填され、前記貫通孔を介して前記導電層と前記正極とが電気的に接続されていることを特徴とする請求項8に記載の半導体発光素子。
  10. 請求項1〜請求項9のいずれか一項に記載の半導体発光素子を備えたことを特徴とするランプ。
  11. 基板上にn型半導体層と発光層とp型半導体層とをこの順に積層する工程と、
    前記p型半導体層上に、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層を部分的に形成する工程と、
    前記絶縁層上に、膜厚が30nm〜500nmの範囲である金属反射層を積層する工程と、
    前記p型半導体層上および前記金属反射層上を覆うように透明導電層を形成して熱処理する工程と、
    前記絶縁層および前記金属反射層と平面視で重なる位置の前記透明導電層に貫通孔を設け、前記透明導電層上に正極を形成するとともに前記貫通孔に正極材料を充填する工程とを備えることを特徴とする半導体発光素子の製造方法。
JP2010273743A 2010-12-08 2010-12-08 半導体発光素子、ランプおよび半導体発光素子の製造方法 Pending JP2012124321A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010273743A JP2012124321A (ja) 2010-12-08 2010-12-08 半導体発光素子、ランプおよび半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010273743A JP2012124321A (ja) 2010-12-08 2010-12-08 半導体発光素子、ランプおよび半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2012124321A true JP2012124321A (ja) 2012-06-28

Family

ID=46505469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010273743A Pending JP2012124321A (ja) 2010-12-08 2010-12-08 半導体発光素子、ランプおよび半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP2012124321A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130930A (ja) * 2012-12-28 2014-07-10 Nichia Chem Ind Ltd 発光素子及びその製造方法
WO2015078916A1 (de) * 2013-11-27 2015-06-04 Osram Opto Semiconductors Gmbh Strahlung emittierender halbleiterchip
JP2016171340A (ja) * 2016-05-26 2016-09-23 日亜化学工業株式会社 発光素子
JP2017117904A (ja) * 2015-12-24 2017-06-29 日亜化学工業株式会社 発光素子及びその製造方法
CN107180900A (zh) * 2016-03-11 2017-09-19 三星电子株式会社 发光器件
TWI614916B (zh) * 2013-11-11 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
US10263158B2 (en) 2015-12-25 2019-04-16 Nichia Corporation Light emitting element
JP7523258B2 (ja) 2020-06-12 2024-07-26 スタンレー電気株式会社 垂直共振器型発光素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300719A (ja) * 2007-06-01 2008-12-11 Nichia Corp 半導体発光素子およびその製造方法
JP2009010280A (ja) * 2007-06-29 2009-01-15 Nichia Corp 半導体発光素子
JP2009043934A (ja) * 2007-08-08 2009-02-26 Toyoda Gosei Co Ltd フリップチップ型発光素子
JP2009111342A (ja) * 2007-10-29 2009-05-21 Seoul Opto Devices Co Ltd 発光ダイオード
WO2010024375A1 (ja) * 2008-08-29 2010-03-04 日亜化学工業株式会社 半導体発光素子及び半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300719A (ja) * 2007-06-01 2008-12-11 Nichia Corp 半導体発光素子およびその製造方法
JP2009010280A (ja) * 2007-06-29 2009-01-15 Nichia Corp 半導体発光素子
JP2009043934A (ja) * 2007-08-08 2009-02-26 Toyoda Gosei Co Ltd フリップチップ型発光素子
JP2009111342A (ja) * 2007-10-29 2009-05-21 Seoul Opto Devices Co Ltd 発光ダイオード
WO2010024375A1 (ja) * 2008-08-29 2010-03-04 日亜化学工業株式会社 半導体発光素子及び半導体発光装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130930A (ja) * 2012-12-28 2014-07-10 Nichia Chem Ind Ltd 発光素子及びその製造方法
TWI614916B (zh) * 2013-11-11 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
WO2015078916A1 (de) * 2013-11-27 2015-06-04 Osram Opto Semiconductors Gmbh Strahlung emittierender halbleiterchip
JP2017117904A (ja) * 2015-12-24 2017-06-29 日亜化学工業株式会社 発光素子及びその製造方法
US9941446B2 (en) 2015-12-24 2018-04-10 Nichia Corporation Light-emitting element with first and second light transmissive electrodes and method of manufacturing the same
US10263158B2 (en) 2015-12-25 2019-04-16 Nichia Corporation Light emitting element
CN107180900A (zh) * 2016-03-11 2017-09-19 三星电子株式会社 发光器件
US10930817B2 (en) 2016-03-11 2021-02-23 Samsung Electronics Co., Ltd. Light-emitting device
US10978614B2 (en) 2016-03-11 2021-04-13 Samsung Electronics Co., Ltd. Light-emitting device
JP2016171340A (ja) * 2016-05-26 2016-09-23 日亜化学工業株式会社 発光素子
JP7523258B2 (ja) 2020-06-12 2024-07-26 スタンレー電気株式会社 垂直共振器型発光素子

Similar Documents

Publication Publication Date Title
JP5719110B2 (ja) 発光素子
US10840412B2 (en) Semiconductor light emitting device
US10573786B2 (en) Semiconductor light emitting device
JP5130730B2 (ja) 半導体発光素子
TWI446589B (zh) A semiconductor light-emitting element, a light-emitting device using a semiconductor light-emitting element, and an electronic device
JP4882792B2 (ja) 半導体発光素子
JP5582054B2 (ja) 半導体発光素子
EP2763192B1 (en) Nitride semiconductor element and method for producing same
US9263652B2 (en) Semiconductor light-emitting device
JP4977957B2 (ja) 半導体発光素子
JP2012124321A (ja) 半導体発光素子、ランプおよび半導体発光素子の製造方法
JP2005197289A (ja) 窒化物半導体発光素子およびその製造方法
JP2009088521A (ja) 窒化ガリウム系発光ダイオード素子
TWI446598B (zh) 半導體發光元件、燈、電子機器及機械裝置
JP2008153676A (ja) 窒化ガリウム系半導体発光素子及びその製造方法
JP2005045038A (ja) 窒化物半導体発光素子
JP2006041403A (ja) 半導体発光素子
JP2008218878A (ja) GaN系LED素子および発光装置
JP2006108161A (ja) 半導体発光素子
JP2011034989A (ja) 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置
US11329204B2 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
JP5652358B2 (ja) 半導体発光素子、ランプおよび半導体発光素子の製造方法
JP5543164B2 (ja) 発光素子
JP2007073789A (ja) 半導体発光素子用電極
JP5381680B2 (ja) 半導体発光素子、半導体発光素子の製造方法、ランプ、電子機器及び機械装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140909