JP2012124321A - 半導体発光素子、ランプおよび半導体発光素子の製造方法 - Google Patents
半導体発光素子、ランプおよび半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2012124321A JP2012124321A JP2010273743A JP2010273743A JP2012124321A JP 2012124321 A JP2012124321 A JP 2012124321A JP 2010273743 A JP2010273743 A JP 2010273743A JP 2010273743 A JP2010273743 A JP 2010273743A JP 2012124321 A JP2012124321 A JP 2012124321A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- semiconductor light
- transparent conductive
- positive electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
Landscapes
- Led Devices (AREA)
Abstract
【課題】効率よく発光層を発光させることができ、高い発光効率が得られ、しかも、優れた光取り出し効率が得られる半導体発光素子およびこれを用いたランプを提供する。
【解決手段】n型半導体層12と発光層13とp型半導体層14とがこの順に積層された半導体層10と、p型半導体層14上に部分的に形成され、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層21と、絶縁層21上に積層された膜厚が30nm〜500nmの範囲である金属反射層22と、p型半導体層14上および金属反射層22上を覆うように形成された透明導電層15と、透明導電層15上の絶縁層21および金属反射層22と平面視で重なる位置に形成された正極17とを備えるものである半導体発光素子1とする。
【選択図】図2
Description
本発明は上記課題に鑑みてなされたものであり、効率よく発光層を発光させることができ、高い発光効率が得られ、しかも、優れた光取り出し効率が得られる半導体発光素子およびこれを用いたランプを提供することを目的とする。
しかも、透明導電層上の絶縁層および金属反射層と平面視で重なる位置に正極を形成することで、正極からp型半導体層に印加される電流を、平面視で絶縁層の周囲に拡散させることができる。その結果、p型半導体層における電流の集中を抑制することができ、効率よく発光層を発光させることができ、高い発光効率が得られる。
本発明者は、上記事情を鑑みて鋭意検討を重ね、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)である絶縁層上に金属反射層を形成することにより、透明導電層の熱処理を行っても、優れた発光効率および光取り出し効率が得られることを見出した。
(1)n型半導体層と発光層とp型半導体層とがこの順に積層された半導体層と、前記p型半導体層上に部分的に形成され、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層と、前記絶縁層上に積層され、膜厚が30nm〜500nmの範囲である金属反射層と、前記p型半導体層上および前記金属反射層上を覆うように形成された透明導電層と、前記透明導電層上の前記絶縁層および前記金属反射層と平面視で重なる位置に形成された正極とを備えるものであることを特徴とする半導体発光素子。
(3)前記絶縁層の膜厚が10nm〜300nmの範囲であることを特徴とする(1)または(2)に記載の半導体発光素子。
(5)前記透明導電層が、酸化インジウム亜鉛からなるものであることを特徴とする(1)〜(4)のいずれかに記載の半導体発光素子。
(6)前記絶縁層が平面視で前記正極の周囲を取り囲んでいることを特徴とする(1)〜(5)のいずれかに記載の半導体発光素子。
(9)前記第2絶縁膜上と前記透明導電層との間に導電層が積層され、前記透明導電層に貫通孔が設けられ、前記貫通孔の内部には正極材料が充填され、前記貫通孔を介して前記導電層と前記正極とが電気的に接続されていることを特徴とする(8)に記載の半導体発光素子。
(11)基板上にn型半導体層と発光層とp型半導体層とをこの順に積層する工程と、前記p型半導体層上に、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層を部分的に形成する工程と、前記絶縁層上に、膜厚が30nm〜500nmの範囲である金属反射層を積層する工程と、前記p型半導体層上および前記金属反射層上を覆うように透明導電層を形成して熱処理する工程と、前記絶縁層および前記金属反射層と平面視で重なる位置の前記透明導電層に貫通孔を設け、前記透明導電層上に正極を形成するとともに前記貫通孔に正極材料を充填する工程とを備えることを特徴とする半導体発光素子の製造方法。
「第1実施形態」
「半導体発光素子」
図1は、本発明の半導体発光素子の一例を示した平面図であり、図2は、図1に示す半導体発光素子のA−A’線における断面図である。また、図3は、図1および図2に示す半導体発光素子の一部を示した拡大断面図であり、半導体発光素子の半導体層を説明するための図である。
基板11としては、サファイア単結晶(Al2O3;A面、C面、M面、R面)、スピネル単結晶(MgAl2O4)、ZnO単結晶、LiAlO2単結晶、LiGaO2単結晶、MgO単結晶等の酸化物単結晶、Si単結晶、SiC単結晶、GaAs単結晶、AlN単結晶、GaN単結晶及びZrB2等のホウ化物単結晶等の周知の基板材料を何ら制限なく用いることができる。これらの基板材料の中でも、特に、基板11としてサファイア単結晶及びSiC単結晶を用いることが好ましい。なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いし、オフ角を付与した基板であっても良い。
中間層31は、多結晶のAlXGa1―XN(0≦x≦1)からなるものが好ましく、単結晶のAlXGa1―XN(0≦x≦1)のものがより好ましく、例えば、AlXGa1―XN(0≦x≦1)からなる厚さ0.01〜0.5μmのものとすることができる。なお、中間層31は、基板11と下地層との格子定数の違いを緩和し、基板11の(0001)面(C面)上にc軸配向した単結晶層の形成を容易にする働きがある。
下地層32は、中間層31上に形成されるものであり、AlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)からなるものであることが好ましい。下地層32の膜厚は0.1μm以上であることが好ましく、0.5μm以上であることがより好ましく、1μm以上であることが最も好ましい。下地層32の膜厚を1μm以上とすることにより、結晶性の良好なAlXGa1―XN層が得られやすくなる。また、下地層32の膜厚は12μm以下とするのが好ましい。下地層32の膜厚が12μmを超えると成長時間が長くなり、製造コストアップとなるため、好ましくない。
図2に示すように、基板11上には、n型半導体層12と発光層13とp型半導体層14とが積層されてなる半導体層10が形成されている。半導体層10は、窒化物系化合物半導体からなるものであることが好ましく、GaN系化合物半導体からなるものであることがより好ましい。GaN系化合物半導体としては、例えば、一般式AlXGaYInZN1−AMA(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされるものを用いることができる。
n型半導体層12は、n型コンタクト層33と、n型クラッド層34とから構成されていることが好ましい。n型コンタクト層33は、n型クラッド層34を兼ねてもよい。
発光層13に用いられるGaN系化合物半導体としては、Ga1−sInsN(0<s<0.4)が挙げられる。発光層13の膜厚は、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚とすることが好ましい。具体的には、発光層13の膜厚は1〜10nmであることが好ましく、2〜6nmであることがより好ましい。発光層13の膜厚を1〜10nmとすることにより、発光出力を向上させることができる。
p型半導体層14は、pクラッド層37とpコンタクト層38とからなるものであることが好ましい。pコンタクト層38は、pクラッド層37を兼ねるものであってもよい。
pクラッド層37は、発光層13のバンドギャップエネルギーより大きくなる組成であり、発光層13へキャリアを閉じ込められるものであればよく、特に限定されない。例えば、pクラッド層37として、AldGa1−dN(0≦d≦0.4、好ましくは0.1≦d≦0.3)からなるものが挙げられる。pクラッド層37の膜厚は、特に限定されないが、1〜400nmであることが好ましく、5〜100nmであることがより好ましい。pクラッド層37は、AlGaN、GaN等によって形成できる。pクラッド層37は、これらの組成から選択される2つ以上の組成を複数回積層した超格子構造であってもよい。
pクラッド層37のp型ドープ濃度は1×1018〜1×1021/cm3であることが好ましく、1×1019〜1×1020/cm3であることがより好ましい。pクラッド層37のp型ドープ濃度を1×1018〜1×1021/cm3とすることにより、結晶性を低下させることなく良好なp型結晶が得られる。
絶縁層21は、図1および図2に示すように、平面視円形状であり、p型半導体層14上に部分的に形成されている。また、絶縁層21上には、平面視円形状の金属反射層22が積層されている。そして、本実施形態においては、図2に示すように、絶縁層21の縁部と金属反射層22の縁部とが、p型半導体層14に向かって連続して広がる傾斜面2aとされている。したがって、本実施形態の半導体発光素子1においては、絶縁層21および金属反射層22を設けることによって形成される段差が、金属反射層22上およびp型半導体層14上を覆う透明導電層15の段差被覆性(ステップカバレッジ)に支障を来たすことを防止でき、信頼性に優れた半導体発光素子1となる。
絶縁層21の屈折率が1.5未満であると、絶縁層21側の金属反射層22の反射率が絶縁層21の膜厚に応じて大きく変化するものとなるため、絶縁層21側の金属反射層22の反射率を十分に確保するために、絶縁層21の膜厚を十分に厚くしなければならなくなる。しかし、絶縁層21側の金属反射層22の反射率を確保するために絶縁層21の膜厚を厚くすると、絶縁層21および金属反射層22を設けることによって形成される段差が大きくなる。このため、金属反射層22上およびp型半導体層14上を良好に被覆することが困難となり、透明導電層15の膜厚を厚くしないと、透明導電層15の被覆の信頼性が不十分となる。しかし、透明導電層15の厚みを厚くすると、透明導電層15による光の吸収が大きくなって、光取り出し効率が低下する。
また、絶縁層21の膜厚が500nmを超えると、絶縁層21を設けることによって形成される段差が大きいものとなり、絶縁層21上に積層された金属反射層22上およびp型半導体層14上を透明導電層15によって良好に覆うことができなくなり、半導体発光素子1の信頼性を低下させる場合がある。
金属反射層22は、絶縁層21上に積層されたものであり、高い反射率を有する材料からなるものであることが好ましく、具体的にはAg、Ag合金、Alなどから形成されていることが好ましい。また、金属反射層22は、絶縁層21との熱膨張係数の差が小さいものであることが好ましく、具体的には、絶縁層21との熱膨張係数の差が15.0×10−6(1/K)以下であることが好ましい。
金属反射層22の膜厚が薄すぎると反射率が十分に得られない。また、金属反射層22の膜厚が厚すぎると、金属反射層22を設けることによって形成される段差が大きいものとなり、金属反射層22上およびp型半導体層14上を覆う透明導電層15の段差被覆性(ステップカバレッジ)が低下して、半導体発光素子1の順方向電圧(VF)を上昇させ、信頼性を低下させる。
図2に示すように、透明導電層15は、半導体層10のp型半導体層14上および金属反射層22上を覆うように設けられている。透明導電層15は、図2に示すように、効率よく電流を拡散させるために、p型半導体層14上の全域に設けられていることが好ましいが、p型半導体層14上の一部にのみ設けられていてもよい。
本実施形態における透明導電層15は、導電性および光透過性に優れたものとするために、750℃程度の温度で熱処理されたものである。
正極17は、透明導電膜15の一面15a上の絶縁層21および金属反射層22と平面視で重なる位置に形成されている。正極17は、ボンディングパッドとして使用される。正極17としては、Au、Al、NiおよびCu等の周知の材料を用いた各種構造を何ら制限無く用いることができる。正極17の厚さは100nm〜10μmであることが好ましく、300nm〜3μmであることがより好ましい。正極17の厚さを300nm以上とすることにより、ボンディングパッドとしてのボンダビリティーを向上させることができる。また、正極17の厚さを3μm以下にすることで、製造コストを低減できる。
負極18は、n型半導体層12の露出面12a上に形成されることにより、n型半導体層12に接している。負極18は、ボンディングパッドとして使用される。負極18としては、周知の各種組成および構造を何ら制限無く用いることができる。
図1および図2に示す半導体発光素子1を製造するには、まず、図3に示すように、基板11の一面11a上に、中間層31と下地層32とn型半導体層12と発光層13とp型半導体層14とをこの順で積層する。
また、MOCVD法を用いる場合、p型ドーパントとしてMg原料であるビスシクロペンタジエニルマグネシウム(Cp2Mg)やビスエチルシクロペンタジエニルマグネシウム(EtCp2Mg)などを用いることができる。
本実施形態においては、絶縁層21及び金属反射層22として、縁部が、p型半導体層14に向かって連続して広がる傾斜面とされているものを形成する。このような外周側に向けて膜厚が漸次薄くなる傾斜面を有する絶縁層21及び金属反射層22の形成方法は、特に限定されるものではなく、例えば、国際公開公報WO2009/154191号に記載の接合層や接合層を覆うように形成されたボンディングパッド電極を形成する方法と同様、逆テーパー型マスクを利用する方法などにより形成できる。
続いて、例えばフォトリソグラフィーの手法によりパターニングして、図1および図2に示すように、所定の領域の半導体層10(p型半導体層14、発光層13、n型半導体層12)の一部をエッチングして、n型コンタクト層33からなる露出面12aを露出させる。
その後、図1および図2に示すように、透明導電層15の一面に正極17を形成する。正極(p型電極)17としては、透明導電層15側から例えば、Alからなる金属反射層とTiからなるバリア層とAuからなるボンディング層とからなる3層構造のものを、フォトリソグラフィの手法を用いて形成することが好ましい。
図4は、本発明の半導体発光素子の他の例を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。図4に示す半導体発光素子が、図1および図2に示す半導体発光素子1と異なるところは、第2絶縁膜21bが設けられている点のみであるので、異なるところのみ説明し、図1および図2に示す半導体発光素子1と同じ部材の説明を省略する。また、図4において、図1および図2に示す半導体発光素子1と同じ部材には、同じ符号を付す。
また、図4に示す半導体発光素子においては、金属反射層22が、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)である絶縁層21および第2絶縁膜21bの間に挟まれているので、透明導電層15に熱処理を行うことによって金属反射層22に凝集が生じることを、より一層効果的に防止できる。
図5は、本発明の半導体発光素子の他の例を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。図5に示す半導体発光素子が、図1および図2に示す半導体発光素子1と異なるところは、透明導電層15および正極17の形状のみであるので、異なるところのみ説明し、図1および図2に示す半導体発光素子1と同じ部材の説明を省略する。また、図5において、図1および図2に示す半導体発光素子1と同じ部材には、同じ符号を付す。
図6は、本発明の半導体発光素子の他の例を説明するための図であり、半導体発光素子の一部を示した拡大断面図である。図6に示す半導体発光素子が、図5に示す半導体発光素子と異なるところは、第2絶縁膜21bと導電層23とが設けられている点のみであるので、異なるところのみ説明し、図5に示す半導体発光素子と同じ部材の説明を省略する。また、図6において、図5に示す半導体発光素子と同じ部材には、同じ符号を付す。
また、導電層23としては、透明導電層15に熱処理を行うことによる透明導電層15からの熱拡散の影響を受けにくく、導電性に優れたものを用いることが好ましく、特に限定されないが、例えば、Ti,Ni,Ta,W,Rh,Ir,Mo,Ru,Pt,Pd,Nb,Hf,Au,Cu,Alなどを用いることができる。
また、図6に示す半導体発光素子においては、金属反射層22が、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)である絶縁層21および第2絶縁膜21bの間に挟まれているので、透明導電層15に熱処理を行うことによって金属反射層22に凝集が生じることを、より一層効果的に防止できる。
次に、本発明のランプとして、図1および図2に示す半導体発光素子1を備えたランプを例に挙げて説明する。
図7は、本発明のランプの一例を示した断面模式図である。図7に示すランプ5(LED)においては、図1および図2に示す半導体発光素子1がフレーム51、52にワイヤー53、54により接合され、透明な樹脂からなるモールド55で砲弾型に封止されている。
(実施例1)
以下に示す方法により、図4に示す半導体発光素子1を製造した。
まず、MOCVD法を用いて、図3に示すように、基板11の一面に、AlNからなる中間層31と、アンドープGaNからなる下地層32とを形成した。
次に、絶縁層21上に膜厚300nmのAg合金(AgPdCu合金(熱膨張係数20×10−6(1/K))からなり、縁部がp型半導体層14に向かって連続して広がる傾斜面とされている金属反射層22を公知なRFスパッタ法で形成した。なお、スパッタ原料としては株式会社フルヤ金属製APC合金からなるターゲットを使用した。
次に、金属反射層22上に絶縁層21と同様にして、膜厚100nmの酸化ジルコニウム(熱膨張係数7.2×10−6(1/K)、屈折率2.2)からなり、縁部がp型半導体層14に向かって連続して広がる傾斜面とされている第2絶縁膜21bを形成した。
次に、一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透明導電層15を除去した。
続いて、フォトリソグラフィーの手法によりパターニングして、図1および図2に示すように、所定の領域の半導体層(p型半導体層14、発光層13、n型半導体層12)の一部をエッチングしてn型コンタクト層33からなる露出面12aを露出させた。
なお、正極17および負極18としては、Auからなる第1の層、Tiからなる第2の層、Alからなる第3の層、Tiからなる第4の層、Auからなる第5の層を順に積層してなる5層構造のものを形成した。
その後、正極17および負極18の形成された基板を分割(チップ化)することにより、図4に示す実施例1の半導体発光素子を得た。
金属反射層22の膜厚を100nmとしたこと以外は、実施例1と同様にして実施例2の半導体発光素子を得た。
(実施例3)
第2絶縁膜21bを設けなかったこと以外は、実施例1と同様にして実施例3の半導体発光素子を得た。
透明導電層15に1つの貫通孔15aを設け、貫通孔15aの内部に正極材料を充填し、貫通孔15aを介して金属反射層22と正極17とを直接接触して電気的に接続し、絶縁層21の膜厚を10nmとし、金属反射層22の膜厚を30nmとしたこと以外は、実施例1と同様にして実施例4の半導体発光素子を得た。なお、貫通孔15aの径は40μmとした。
実施例1において形成した第2絶縁膜21bの上に、さらに図6に示すように、Taからなる導電層23を公知なスパッタ法で形成し、その上に透明導電層15を形成したのち、透明導電層15に1つの貫通孔15aを設け、貫通孔の内部に正極材料を充填し、貫通孔15aを介して導電層23と正極17とを直接接触して電気的に接続し、絶縁層21の膜厚を30nmとし、金属反射層22の膜厚を50nmとしたこと以外は、実施例1と同様にして実施例5の半導体発光素子を得た。なお、貫通孔15aの径は40μmとした。
絶縁層21及び第2絶縁膜21bの材料をSiO2(屈折率;1.45)としたこと以外は、実施例1と同様にして比較例1の半導体発光素子を得た。
(比較例2)
金属反射層22の膜厚を100nmとしたこと以外は、比較例1と同様にして比較例2の半導体発光素子を得た。
(比較例3)
絶縁層21の材料をSiO2としたこと以外は、実施例3と同様にして比較例3の半導体発光素子を得た。
(比較例4)
絶縁層21、金属反射層22及び第2絶縁膜21bを形成しなかったこと以外は、実施例1と同様にして比較例4の半導体発光素子を得た。
(比較例5)
絶縁層21を設けなかったこと以外は、実施例1と同様にして比較例5の半導体発光素子を得た。
絶縁層21の材料をAl2O3とし、金属反射層22の厚みを28nmにしたこと以外は、実施例1と同様にして比較例6の半導体発光素子を得た。
(比較例7)
絶縁層21の材料をTa2O5とし、金属反射層22の厚みを510nmにしたこと以外は、実施例1と同様にして比較例7の半導体発光素子を得た。
また、実施例1〜実施例5、比較例1〜比較例7の半導体発光素子について、プローブ針による通電で印加電流20mAにおける順方向電圧(VF)を測定した。
その結果を表2および表3に示す。
また、表2および表3に示すように、実施例1〜実施例5は、比較例1〜比較例7と比較して、発光出力が上昇していることが確認できた。また、実施例1および実施例3は、絶縁層21を設けずに金属反射層22及び第2絶縁膜21bを形成した比較例5と比較して、発光出力が高かった。この理由は、比較例5では、透明導電層15の熱処理を行うことにより、金属反射層22の材料がp型半導体層14に拡散したためと推定される。
また、表2および表3に示すように、金属反射層22の膜厚が30nm〜500nmの範囲外である比較例6および比較例7では、発光出力が、実施例1〜実施例5と比較して低くなっている。また、金属反射層22の膜厚が500nmを超える比較例7では、透明導電層15の段差被覆性(ステップカバレッジ)が低下し、VFが高くなっている。
基板上に設けられた厚み100nmのAg層上に、厚みを変化させたZrO2からなる膜を設けた場合の反射率の変化と、基板上に設けられた厚み100nmのAg層上に、厚みを変化させたSiO2からなる膜を設けた場合の反射率の変化とを、コンピューターシミュレーションにより調べた。
これに対し、図9に示すように、Ag層上にSiO2からなる膜を設けた場合、SiO2からなる膜の厚みを変化させることによって反射率が大きく変化していることが分かる。また、Ag層上にSiO2からなる膜を設けた場合、厚みを厚くするほど、光の入射角度に関わらず安定して高い反射率が得られることが分かる。
Claims (11)
- n型半導体層と発光層とp型半導体層とがこの順に積層された半導体層と、
前記p型半導体層上に部分的に形成され、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層と、
前記絶縁層上に積層され、膜厚が30nm〜500nmの範囲である金属反射層と、
前記p型半導体層上および前記金属反射層上を覆うように形成された透明導電層と、
前記透明導電層上の前記絶縁層および前記金属反射層と平面視で重なる位置に形成された正極とを備えるものであることを特徴とする半導体発光素子。 - 前記絶縁層が、酸化ジルコニウムからなるものであることを特徴とする請求項1に記載の半導体発光素子。
- 前記絶縁層の膜厚が10nm〜300nmの範囲であることを特徴とする請求項1または請求項2に記載の半導体発光素子。
- 前記絶縁層の縁部と前記金属反射層の縁部とが、前記p型半導体層に向かって連続して広がる傾斜面とされていることを特徴とする請求項1〜請求項3のいずれか一項に記載の半導体発光素子。
- 前記透明導電層が、酸化インジウム亜鉛からなるものであることを特徴とする請求項1〜請求項4のいずれか一項に記載の半導体発光素子。
- 前記絶縁層が平面視で前記正極の周囲を取り囲んでいることを特徴とする請求項1〜請求項5のいずれか一項に記載の半導体発光素子。
- 前記透明導電層に貫通孔が設けられ、前記貫通孔の内部には正極材料が充填され、前記貫通孔を介して前記金属反射層と前記正極とが電気的に接続されていることを特徴とする請求項1〜請求項6のいずれか一項に記載の半導体発光素子。
- 前記金属反射層と前記透明導電層との間に、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)である第2絶縁膜が設けられており、
前記金属反射層が、前記絶縁層と前記第2絶縁膜との間に挟まれていることを特徴とする請求項1〜請求項6のいずれか一項に記載の半導体発光素子。 - 前記第2絶縁膜上と前記透明導電層との間に導電層が積層され、前記透明導電層に貫通孔が設けられ、前記貫通孔の内部には正極材料が充填され、前記貫通孔を介して前記導電層と前記正極とが電気的に接続されていることを特徴とする請求項8に記載の半導体発光素子。
- 請求項1〜請求項9のいずれか一項に記載の半導体発光素子を備えたことを特徴とするランプ。
- 基板上にn型半導体層と発光層とp型半導体層とをこの順に積層する工程と、
前記p型半導体層上に、屈折率が1.5以上であり、熱膨張係数が5.0×10−6(1/K)〜15.0×10−6(1/K)であり、膜厚が5nm〜500nmの範囲である絶縁層を部分的に形成する工程と、
前記絶縁層上に、膜厚が30nm〜500nmの範囲である金属反射層を積層する工程と、
前記p型半導体層上および前記金属反射層上を覆うように透明導電層を形成して熱処理する工程と、
前記絶縁層および前記金属反射層と平面視で重なる位置の前記透明導電層に貫通孔を設け、前記透明導電層上に正極を形成するとともに前記貫通孔に正極材料を充填する工程とを備えることを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010273743A JP2012124321A (ja) | 2010-12-08 | 2010-12-08 | 半導体発光素子、ランプおよび半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010273743A JP2012124321A (ja) | 2010-12-08 | 2010-12-08 | 半導体発光素子、ランプおよび半導体発光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012124321A true JP2012124321A (ja) | 2012-06-28 |
Family
ID=46505469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010273743A Pending JP2012124321A (ja) | 2010-12-08 | 2010-12-08 | 半導体発光素子、ランプおよび半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012124321A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130930A (ja) * | 2012-12-28 | 2014-07-10 | Nichia Chem Ind Ltd | 発光素子及びその製造方法 |
WO2015078916A1 (de) * | 2013-11-27 | 2015-06-04 | Osram Opto Semiconductors Gmbh | Strahlung emittierender halbleiterchip |
JP2016171340A (ja) * | 2016-05-26 | 2016-09-23 | 日亜化学工業株式会社 | 発光素子 |
JP2017117904A (ja) * | 2015-12-24 | 2017-06-29 | 日亜化学工業株式会社 | 発光素子及びその製造方法 |
CN107180900A (zh) * | 2016-03-11 | 2017-09-19 | 三星电子株式会社 | 发光器件 |
TWI614916B (zh) * | 2013-11-11 | 2018-02-11 | 晶元光電股份有限公司 | 光電元件及其製造方法 |
US10263158B2 (en) | 2015-12-25 | 2019-04-16 | Nichia Corporation | Light emitting element |
JP7523258B2 (ja) | 2020-06-12 | 2024-07-26 | スタンレー電気株式会社 | 垂直共振器型発光素子 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300719A (ja) * | 2007-06-01 | 2008-12-11 | Nichia Corp | 半導体発光素子およびその製造方法 |
JP2009010280A (ja) * | 2007-06-29 | 2009-01-15 | Nichia Corp | 半導体発光素子 |
JP2009043934A (ja) * | 2007-08-08 | 2009-02-26 | Toyoda Gosei Co Ltd | フリップチップ型発光素子 |
JP2009111342A (ja) * | 2007-10-29 | 2009-05-21 | Seoul Opto Devices Co Ltd | 発光ダイオード |
WO2010024375A1 (ja) * | 2008-08-29 | 2010-03-04 | 日亜化学工業株式会社 | 半導体発光素子及び半導体発光装置 |
-
2010
- 2010-12-08 JP JP2010273743A patent/JP2012124321A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300719A (ja) * | 2007-06-01 | 2008-12-11 | Nichia Corp | 半導体発光素子およびその製造方法 |
JP2009010280A (ja) * | 2007-06-29 | 2009-01-15 | Nichia Corp | 半導体発光素子 |
JP2009043934A (ja) * | 2007-08-08 | 2009-02-26 | Toyoda Gosei Co Ltd | フリップチップ型発光素子 |
JP2009111342A (ja) * | 2007-10-29 | 2009-05-21 | Seoul Opto Devices Co Ltd | 発光ダイオード |
WO2010024375A1 (ja) * | 2008-08-29 | 2010-03-04 | 日亜化学工業株式会社 | 半導体発光素子及び半導体発光装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130930A (ja) * | 2012-12-28 | 2014-07-10 | Nichia Chem Ind Ltd | 発光素子及びその製造方法 |
TWI614916B (zh) * | 2013-11-11 | 2018-02-11 | 晶元光電股份有限公司 | 光電元件及其製造方法 |
WO2015078916A1 (de) * | 2013-11-27 | 2015-06-04 | Osram Opto Semiconductors Gmbh | Strahlung emittierender halbleiterchip |
JP2017117904A (ja) * | 2015-12-24 | 2017-06-29 | 日亜化学工業株式会社 | 発光素子及びその製造方法 |
US9941446B2 (en) | 2015-12-24 | 2018-04-10 | Nichia Corporation | Light-emitting element with first and second light transmissive electrodes and method of manufacturing the same |
US10263158B2 (en) | 2015-12-25 | 2019-04-16 | Nichia Corporation | Light emitting element |
CN107180900A (zh) * | 2016-03-11 | 2017-09-19 | 三星电子株式会社 | 发光器件 |
US10930817B2 (en) | 2016-03-11 | 2021-02-23 | Samsung Electronics Co., Ltd. | Light-emitting device |
US10978614B2 (en) | 2016-03-11 | 2021-04-13 | Samsung Electronics Co., Ltd. | Light-emitting device |
JP2016171340A (ja) * | 2016-05-26 | 2016-09-23 | 日亜化学工業株式会社 | 発光素子 |
JP7523258B2 (ja) | 2020-06-12 | 2024-07-26 | スタンレー電気株式会社 | 垂直共振器型発光素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5719110B2 (ja) | 発光素子 | |
US10840412B2 (en) | Semiconductor light emitting device | |
US10573786B2 (en) | Semiconductor light emitting device | |
JP5130730B2 (ja) | 半導体発光素子 | |
TWI446589B (zh) | A semiconductor light-emitting element, a light-emitting device using a semiconductor light-emitting element, and an electronic device | |
JP4882792B2 (ja) | 半導体発光素子 | |
JP5582054B2 (ja) | 半導体発光素子 | |
EP2763192B1 (en) | Nitride semiconductor element and method for producing same | |
US9263652B2 (en) | Semiconductor light-emitting device | |
JP4977957B2 (ja) | 半導体発光素子 | |
JP2012124321A (ja) | 半導体発光素子、ランプおよび半導体発光素子の製造方法 | |
JP2005197289A (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP2009088521A (ja) | 窒化ガリウム系発光ダイオード素子 | |
TWI446598B (zh) | 半導體發光元件、燈、電子機器及機械裝置 | |
JP2008153676A (ja) | 窒化ガリウム系半導体発光素子及びその製造方法 | |
JP2005045038A (ja) | 窒化物半導体発光素子 | |
JP2006041403A (ja) | 半導体発光素子 | |
JP2008218878A (ja) | GaN系LED素子および発光装置 | |
JP2006108161A (ja) | 半導体発光素子 | |
JP2011034989A (ja) | 半導体発光素子、その製造方法、ランプ、電子機器及び機械装置 | |
US11329204B2 (en) | Micro light emitting diode and manufacturing method of micro light emitting diode | |
JP5652358B2 (ja) | 半導体発光素子、ランプおよび半導体発光素子の製造方法 | |
JP5543164B2 (ja) | 発光素子 | |
JP2007073789A (ja) | 半導体発光素子用電極 | |
JP5381680B2 (ja) | 半導体発光素子、半導体発光素子の製造方法、ランプ、電子機器及び機械装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140909 |