JP5515755B2 - 放熱多層基板、電子装置及び放熱多層基板の製造方法 - Google Patents
放熱多層基板、電子装置及び放熱多層基板の製造方法 Download PDFInfo
- Publication number
- JP5515755B2 JP5515755B2 JP2010004894A JP2010004894A JP5515755B2 JP 5515755 B2 JP5515755 B2 JP 5515755B2 JP 2010004894 A JP2010004894 A JP 2010004894A JP 2010004894 A JP2010004894 A JP 2010004894A JP 5515755 B2 JP5515755 B2 JP 5515755B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat
- hole
- multilayer substrate
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
表面及び裏面の少なくとも一方に基板導体層を有する第一の基板と、
表面及び裏面の少なくとも一方に基板導体層を有する第二の基板と、
前記第一の基板の表面と前記第二の基板の裏面とを貼り合わせる貼り合わせ層と、
前記第一の基板に形成された第一の貫通孔と、
この第一の貫通孔に埋め込まれた放熱板と、
前記放熱板上に載置する電子部品を収容するために前記貼り合せ層及び前記第二の基板に形成された第二の貫通孔と、
この第二の貫通孔の内壁面において複数の前記基板導体層のうちの少なくとも二つの基板導体層同士を電気的に接続する内壁面導体層と、
を備えたことを特徴とする。
本発明に係る放熱多層基板と、
前記放熱板上に載置された前記電子部品と、
を備えたことを特徴とする電子装置。
前記第一及び第二の基板にそれぞれ前記第一及び第二の貫通孔を形成し、
前記第一の貫通孔に前記放熱板を埋め込み、
前記放熱板が埋め込まれた前記第一の基板と前記第二の貫通孔が形成された前記第二の基板とを前記貼り合わせ層を介して貼り合せ、
前記内壁面に前記内壁面導体層を形成する、
ことを特徴とする。
基板11,12にそれぞれ貫通孔113,16を形成し、貫通孔113に放熱板14を埋め込み、放熱板14が埋め込まれた基板11と貫通孔16が形成された基板12とを貼り合わせ層13を介して貼り合せ、貫通孔16の内壁面に内壁面導体層161を形成する、ことを特徴とする。
11 第一の基板
110 本体部
111 基板導体層(表面)
112 基板導体層(裏面)
113 第一の貫通孔
114 樹脂
12 第二の基板
120 本体部
121 基板導体層(表面)
122 基板導体層(裏面)
123 切り欠き部
13 貼り合わせ層
14 放熱板
15 電子部品
151 パッケージ
152 ヒートシンク
153 リード端子
16 第二の貫通孔
161 内壁面導体層
17 はんだ
20 電子装置
80 RF用トランジスタ実装基板
81 基板
810 本体部
811 マイクロストリップライン
812 グランドライン
813 貫通孔
82 放熱板
83 電子部品
831 パッケージ
832 ヒートシンク
833 リード端子
84 はんだ
Claims (9)
- 表面及び裏面の少なくとも一方に基板導体層を有する第一の基板と、
表面及び裏面の少なくとも表面に基板導体層を有する第二の基板と、
前記第一の基板の表面と前記第二の基板の裏面とを貼り合わせる貼り合わせ層と、
前記第一の基板に形成された第一の貫通孔と、
この第一の貫通孔に埋め込まれた放熱板と、
前記放熱板上に載置する電子部品としてのRF高出力トランジスタを収容するために前記貼り合せ層及び前記第二の基板に形成された第二の貫通孔と、
この第二の貫通孔の内壁面において複数の前記基板導体層のうちの少なくとも二つの基板導体層同士を電気的に接続する内壁面導体層と、
を備え、
前記第二の基板の前記表面の前記基板導体層からマイクロストリップラインが形成され、
このマイクロストリップラインは前記RF高出力トランジスタのリード端子が電気的に接続されるものであり、
前記リード端子の近傍となる前記第二の貫通孔の周縁には切り欠き部が形成された、
ことを特徴とする放熱多層基板。 - 請求項1記載の放熱多層基板において、
前記放熱板は導電性を有し、
前記内壁面導体層は、複数の前記基板導体層のうちの少なくとも一つの基板導体層と前記放熱板とを電気的に接続する、
ことを特徴とする放熱多層基板。 - 請求項2記載の放熱多層基板において、
前記第二の基板は表面及び裏面の両方に基板導体層を有し、
当該裏面の基板導体層からグランドラインが形成され、
このグランドラインが前記内壁面導体層を介して前記放熱板に電気的に接続された、
ことを特徴とする放熱多層基板。 - 請求項3記載の放熱多層基板において、
前記内壁面導体層が銅めっき皮膜からなる、
ことを特徴とする放熱多層基板。 - 請求項1乃至4のいずれか一項記載の放熱多層基板において、
前記第一の貫通孔と前記放熱板との間隙に、前記放熱板と前記第一の基板との熱膨張係数の差に起因する応力を吸収する樹脂が充填された、
ことを特徴とする放熱多層基板。 - 請求項1乃至5のいずれか一項記載の放熱多層基板と、
前記放熱板上に載置された前記電子部品と、
を備えたことを特徴とする電子装置。 - 請求項1乃至3のいずれか一項記載の放熱多層基板を製造する方法において、
前記第一及び第二の基板にそれぞれ前記第一及び第二の貫通孔を形成し、
前記第一の貫通孔に前記放熱板を埋め込み、
前記放熱板が埋め込まれた前記第一の基板と前記第二の貫通孔が形成された前記第二の基板とを前記貼り合わせ層を介して貼り合せ、
前記内壁面に前記内壁面導体層を形成し、
前記第二の貫通孔の周縁に前記切り欠き部を形成する、
ことを特徴とする放熱多層基板の製造方法。 - 請求項7記載の放熱多層基板の製造方法において、
前記内壁面に前記内壁面導体層を形成する際に銅めっきを用いる、
ことを特徴とする放熱多層基板の製造方法。 - 請求項7又は8記載の放熱多層基板の製造方法において、
前記第一の貫通孔に前記放熱板を埋め込む際に、前記第一の貫通孔と前記放熱板との間隙に、前記放熱板と前記第一の基板との熱膨張係数の差に起因する応力を吸収する樹脂を充填する、
ことを特徴とする放熱多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010004894A JP5515755B2 (ja) | 2010-01-13 | 2010-01-13 | 放熱多層基板、電子装置及び放熱多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010004894A JP5515755B2 (ja) | 2010-01-13 | 2010-01-13 | 放熱多層基板、電子装置及び放熱多層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011146468A JP2011146468A (ja) | 2011-07-28 |
JP5515755B2 true JP5515755B2 (ja) | 2014-06-11 |
Family
ID=44461079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010004894A Active JP5515755B2 (ja) | 2010-01-13 | 2010-01-13 | 放熱多層基板、電子装置及び放熱多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5515755B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0263141A (ja) * | 1989-04-05 | 1990-03-02 | Ibiden Co Ltd | 電子部品搭載用基板の製造方法 |
JP2784523B2 (ja) * | 1990-09-17 | 1998-08-06 | イビデン株式会社 | 電子部品搭載用基板 |
US5285352A (en) * | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
JP2000151306A (ja) * | 1998-11-06 | 2000-05-30 | Toshiba Corp | 半導体装置 |
JP2006156432A (ja) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
-
2010
- 2010-01-13 JP JP2010004894A patent/JP5515755B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011146468A (ja) | 2011-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102332362B1 (ko) | 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법 | |
US10595413B2 (en) | Board having electronic element, method for manufacturing the same, and electronic element module including the same | |
US20180226366A1 (en) | Semiconductor package and manufacturing method thereof | |
CN108347820B (zh) | 容纳部件的基底结构上的高导热涂层 | |
US20080006928A1 (en) | Composite multi-layer substrate and module using the substrate | |
US9173290B2 (en) | Wiring board having an engineered metallization layer | |
US20130027896A1 (en) | Electronic component embedded printed circuit board and method of manufacturing the same | |
JP2018046297A (ja) | 回路基板 | |
US8802999B2 (en) | Embedded printed circuit board and manufacturing method thereof | |
KR20080076241A (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
EP3053187B1 (en) | High power rf circuit | |
JP2006332449A (ja) | 多層プリント配線板及びその製造方法 | |
JP4875925B2 (ja) | 多層配線板及びその製造方法 | |
CN111132476A (zh) | 双面线路散热基板的制备方法 | |
JP2006261387A (ja) | モジュールとその製造方法 | |
JP2007128929A (ja) | メタルコア基板及びその製造方法並びに電気接続箱 | |
CN111031687A (zh) | 制备散热电路板的方法 | |
CN111148353B (zh) | 具有铜基散热体的电路板的制备方法 | |
JP6587795B2 (ja) | 回路モジュール | |
JP4875926B2 (ja) | 多層配線板及びその製造方法 | |
JP2010003718A (ja) | 放熱基板とその製造方法及びこれを用いたモジュール | |
JP5515755B2 (ja) | 放熱多層基板、電子装置及び放熱多層基板の製造方法 | |
CN112533349B (zh) | 电路板及其制作方法 | |
JP2013115110A (ja) | 段差構造のプリント配線板 | |
KR102026197B1 (ko) | 인쇄회로기판, 이를 포함하는 디스플레이장치 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5515755 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |