JP5591852B2 - 半導体装置の検査方法、半導体装置の製造方法、検査用治具 - Google Patents
半導体装置の検査方法、半導体装置の製造方法、検査用治具 Download PDFInfo
- Publication number
- JP5591852B2 JP5591852B2 JP2012061632A JP2012061632A JP5591852B2 JP 5591852 B2 JP5591852 B2 JP 5591852B2 JP 2012061632 A JP2012061632 A JP 2012061632A JP 2012061632 A JP2012061632 A JP 2012061632A JP 5591852 B2 JP5591852 B2 JP 5591852B2
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- semiconductor substrate
- semiconductor device
- inspection
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
Description
以上のように、薄化した半導体基板の搬送性を確保しつつ、半導体装置の電気特性を検査できる手法が求められている。
<実施形態>
(検査用治具100の構成)
図1は、実施形態に係る検査用治具100の構成図である。図1(a)は、検査用治具100の平面図である。図1(b)は、図1(a)の線分X−Xでの検査用治具100の断面図である。
図2は、シート101の製造装置200の構成図である。図2(a)は、製造装置200の断面図である。図2(b)は、吸着ステージ202及びハンドラ(搬送アーム)203の平面図である。以下、図2を参照して、製造装置200の構成について説明する。
図3,図4は、実施形態に係る検査用治具100の製造工程図である。以下、図3,図4を参照して、検査用治具100の製造方法について説明する。
図5,図6は、半導体装置Cの製造工程図である。以下、図5,図6を参照して、半導体装置Cの製造方法について説明する。
上記実施形態では、検査用治具100のシート101がウェハWの裏面Bに残った状態で、ダイシングシートYをウェハWの裏面Bに貼り付けた。この実施形態の変形例では、検査用治具100のシート101をウェハWの裏面Bから剥離した後に、ダイシングシートYをウェハWの裏面に貼り付ける形態について説明する。
以上のように、本発明のいくつかの実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することを意図するものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を変更しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態や変形が、発明の範囲や要旨に含まれるのと同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
Claims (10)
- 半導体装置が形成され、表面に支持基板が貼り付けられた半導体基板の裏面に、前記半導体基板よりも大きく、中心部に前記半導体基板よりも小さな開口が形成されたシート及び前記シートの外周部を保持する保持フレームを備える検査用治具を貼り付ける工程と、
前記半導体基板から前記支持基板を剥離する工程と、
電気特性検査装置のプローブを前記半導体基板の表面に接触させ、前記電気特性検査装置のテストステージを前記開口から露出した前記半導体基板の裏面に接触させて、前記半導体装置の電気特性を測定する工程と、
を有する半導体装置の検査方法。 - 半導体装置が形成され、表面に支持基板が貼り付けられた半導体基板の裏面に、前記半導体基板よりも大きく、中心部に前記半導体基板よりも小さな開口が形成されたシート及び前記シートの外周部を保持する保持フレームを備える検査用治具を貼り付ける工程と、
前記半導体基板の表面に貼り付けられた支持基板を剥離する工程と、
前記半導体装置の電気特性を検査する工程と、
を有する半導体装置の検査方法。 - 電気特性検査装置のプローブを前記半導体基板の表面に接触させ、前記電気特性検査装置のテストステージを前記開口から露出した前記半導体基板の裏面に接触させて、前記半導体装置の電気特性を測定する請求項2に記載の半導体装置の検査方法。
- 減圧した状態及び/又はローラにより圧力を印加した状態で、前記検査用治具を前記半導体基板の裏面に貼り付ける請求項2又は請求項3に記載の半導体装置の検査方法。
- 複数の半導体装置が形成され、表面に支持基板が貼り付けられた半導体基板の裏面に、前記半導体基板よりも大きく、中心部に前記半導体基板よりも小さな開口が形成されたシート及び前記シートの外周部を保持する保持フレームを備える検査用治具を貼り付ける工程と、
前記半導体基板の表面に貼り付けられた支持基板を剥離する工程と、
前記半導体装置の電気特性を検査する工程と、
前記半導体基板の裏面にダイシングシートを貼り付ける工程と、
前記半導体基板を切断して、前記半導体装置を個片化する工程と、
を有する半導体装置の製造方法。 - 電気特性検査装置のプローブを前記半導体基板の表面に接触させ、前記電気特性検査装置のテストステージを前記開口から露出した前記半導体基板の裏面に接触させて、前記半導体装置の電気特性を測定する請求項5に記載の半導体装置の製造方法。
- 減圧した状態及び/又はローラにより圧力を印加した状態で、前記検査用治具を前記半導体基板の裏面に貼り付ける請求項5又は請求項6に記載の半導体装置の製造方法。
- 前記ダイシングシートは、前記シートを剥離した後に前記半導体基板の裏面に貼り付けられる請求項5乃至請求項7のいずれかに記載の半導体装置の製造方法。
- 減圧した状態及び/又はローラにより圧力を印加した状態で、前記ダイシングシートを前記半導体基板の裏面に貼り付ける請求項5乃至請求項8のいずれかに記載の半導体装置の製造方法。
- 半導体基板よりも大きく、中心部に前記半導体基板よりも小さな開口が形成されたシートと、
前記シートの外周部を保持する保持フレームと、
を備え、
前記シートは、前記半導体基板の裏面側に貼り付けられ、
前記開口は、前記半導体基板よりも直径が2〜6mm小さな円形である検査用治具。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012061632A JP5591852B2 (ja) | 2012-03-19 | 2012-03-19 | 半導体装置の検査方法、半導体装置の製造方法、検査用治具 |
US13/780,641 US20130244351A1 (en) | 2012-03-19 | 2013-02-28 | Method of inspecting semiconductor device, method of fabricating semiconductor device, and inspection tool |
CN2013100702527A CN103325705A (zh) | 2012-03-19 | 2013-03-06 | 半导体器件的检查方法、制造方法以及检查用夹具 |
US14/503,888 US20150056727A1 (en) | 2012-03-19 | 2014-10-01 | Method of inspecting semiconductor device, method of fabricating semiconductor device, and inspection tool |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012061632A JP5591852B2 (ja) | 2012-03-19 | 2012-03-19 | 半導体装置の検査方法、半導体装置の製造方法、検査用治具 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197248A JP2013197248A (ja) | 2013-09-30 |
JP5591852B2 true JP5591852B2 (ja) | 2014-09-17 |
Family
ID=49157999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012061632A Expired - Fee Related JP5591852B2 (ja) | 2012-03-19 | 2012-03-19 | 半導体装置の検査方法、半導体装置の製造方法、検査用治具 |
Country Status (3)
Country | Link |
---|---|
US (2) | US20130244351A1 (ja) |
JP (1) | JP5591852B2 (ja) |
CN (1) | CN103325705A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6406221B2 (ja) | 2015-11-17 | 2018-10-17 | 三菱電機株式会社 | 半導体装置の評価装置及び評価方法 |
JP6798418B2 (ja) * | 2017-05-17 | 2020-12-09 | 三菱電機株式会社 | 半導体装置の製造方法 |
US10784172B2 (en) * | 2017-12-29 | 2020-09-22 | Texas Instruments Incorporated | Testing solid state devices before completing manufacture |
DE102019211540A1 (de) * | 2019-08-01 | 2021-02-04 | Disco Corporation | Verfahren zum bearbeiten eines substrats |
US11315453B1 (en) * | 2020-11-08 | 2022-04-26 | Innolux Corporation | Tiled display device with a test circuit |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6946326B2 (en) * | 2000-12-05 | 2005-09-20 | Analog Devices, Inc. | Method and device for protecting micro electromechanical systems structures during dicing of a wafer |
JP4570896B2 (ja) * | 2004-04-06 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2006120827A (ja) * | 2004-10-21 | 2006-05-11 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2006125859A (ja) * | 2004-10-26 | 2006-05-18 | Jsr Corp | シート状プローブおよびその製造方法ならびにその応用 |
JP4942329B2 (ja) * | 2005-11-02 | 2012-05-30 | 信越ポリマー株式会社 | 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法 |
JP5073599B2 (ja) * | 2008-07-08 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体チップの検査用治具、検査装置および検査方法、ならびに半導体装置の製造方法 |
JP2010040856A (ja) * | 2008-08-06 | 2010-02-18 | Sanyo Electric Co Ltd | プロービング装置 |
JP5434019B2 (ja) * | 2008-09-03 | 2014-03-05 | 三菱電機株式会社 | 検査用治具 |
JP5431777B2 (ja) * | 2009-04-20 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2011204793A (ja) * | 2010-03-24 | 2011-10-13 | Sekisui Chem Co Ltd | ウエハの処理方法 |
-
2012
- 2012-03-19 JP JP2012061632A patent/JP5591852B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-28 US US13/780,641 patent/US20130244351A1/en not_active Abandoned
- 2013-03-06 CN CN2013100702527A patent/CN103325705A/zh active Pending
-
2014
- 2014-10-01 US US14/503,888 patent/US20150056727A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20130244351A1 (en) | 2013-09-19 |
US20150056727A1 (en) | 2015-02-26 |
CN103325705A (zh) | 2013-09-25 |
JP2013197248A (ja) | 2013-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5591852B2 (ja) | 半導体装置の検査方法、半導体装置の製造方法、検査用治具 | |
US20190189497A1 (en) | Workpiece processing method | |
JP5142297B2 (ja) | ペリクル | |
CN104733385B (zh) | 器件晶片的加工方法 | |
JP4767122B2 (ja) | テープの貼り替え方法及び該テープの貼り替え方法を使用した基板の分割方法 | |
TWI625778B (zh) | Wafer processing method | |
KR20150130228A (ko) | 웨이퍼 가공 방법 | |
JP2015217461A (ja) | ウェーハの加工方法 | |
CN104465430A (zh) | 检测晶圆上的晶粒的方法 | |
JP2018088492A (ja) | 被加工物の固定方法、及び被加工物の加工方法 | |
US10199253B2 (en) | Method for manufacturing semiconductor devices through peeling using UV-ray | |
JP2010283098A (ja) | 板状部材の支持部材 | |
JP2014204089A (ja) | ウェーハ搬送機構及びウェーハの加工方法 | |
JP2013197511A (ja) | サポート基板、半導体装置の製造方法、半導体装置の検査方法 | |
US9627241B2 (en) | Resin sheet attaching method | |
TWI619158B (zh) | Device wafer processing method | |
JP6132502B2 (ja) | ウェーハの加工方法 | |
JP2014143295A (ja) | 加工装置のチャックテーブル | |
JP6043675B2 (ja) | ウェーハの加工方法 | |
JP2021034704A (ja) | ウェーハの加工方法 | |
JP5950644B2 (ja) | 半導体ウェーハの取り扱い方法 | |
JP7305276B2 (ja) | 被加工物の保持方法 | |
JP5706258B2 (ja) | ウェハの電気特性検査方法 | |
JP2007300081A (ja) | 接着剤付き半導体ウエハ、積層物及びこれらの製造方法 | |
JP6063641B2 (ja) | ウエーハ保護部材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140730 |
|
LAPS | Cancellation because of no payment of annual fees |