JP5586538B2

JP5586538B2 - 無線送信装置

Info

Publication number: JP5586538B2
Application number: JP2011166981A
Authority: JP
Inventors: 田啓治角; 島秀明間; 木裕之藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-07-29
Filing date: 2011-07-29
Publication date: 2014-09-10
Anticipated expiration: 2031-07-29
Also published as: JP2013031088A; CN102904850B; CN102904850A; US8565348B2; US20130028350A1

Description

本発明の実施形態は、無線送信装置に関する。

近年、無線通信システムには、１つのシステムでありながら、１つの送信フレームあるいはパケットの中で、複数の変調方式を利用して通信を行うものが増えてきている。

複数の変調方式として第１の変調方式と第２の変調方式を用いる場合、第１の変調方式から第２の変調方式に切り替えるときには、変調方式の断絶がある。

しかし、第１の変調器と第２の変調器のそれぞれに対して無線送信規則を満たしただけでは、切り替え時に規則を満たすことはできない問題がある。

特開２００１−２８５３７８

要求された規則を遵守しつつ、変調方式を切り替えることが可能なことが可能な無線送信装置を提供する。

実施例に従った無線送信装置は、入力されたパケット信号に対して少なくとも２種類の変調方式の変調を実行する無線送信装置である。無線送信装置は、入力されたパケット信号を振り分ける信号振り分け回路を備える。無線送信装置は、前記信号振り分け回路により振り分けられたパケット信号に対して第１の変調方式の変調を実行し、得られた第１の変調信号を出力する第１の変調器を備える。無線送信装置は、前記信号振り分け回路により振り分けられたパケット信号に対して第２の変調方式の変調を実行し、得られた第２の変調信号を出力する第２の変調器を備える。無線送信装置は、前記第１の変調方式の変調の開始値である前記第１の変調信号の位相の初期値を、前記第１の変調器に設定する第１の位相初期値設定回路を備える。無線送信装置は、前記第１の変調器による前記パケット信号の変調を終了した時の前記第１の変調信号の位相を記憶する位相記憶回路を備える。無線送信装置は、前記位相記憶回路に記憶された位相を、前記第２の変調方式の変調の開始値である前記第２の変調信号の位相の初期値として、前記第２の変調器に設定する第２の位相初期値設定回路を備える。無線送信装置は、前記第１の変調器が出力した前記第１の変調信号を選択して出力した後、前記第２の変調器が出力した前記第２の変調信号を選択して出力する信号統合回路と、を備える。

図１は、実施例１に係る無線通信システム１００の構成の一例を示すブロック図である。図２は、図１に示す変調回路１０３の構成の一例を示すブロック図である。図３は、受信されるパケット信号の構成の一例を示す図である。図４は、極座標の一例を示す図である。図５は、第１の変調方式が適用される第１の変調器２０４の構成の一例を示す図である。図６は、入力されたシンボル値が“１”の場合の周波数のイメージを示す図である。図７は、入力されたシンボル値が“０”の場合の周波数のイメージを示す図である。図８は、第２の変調方式が適用される第２の変調器２０５の構成の一例を示す図である。図９は、第２の変調方式がπ/4シフトDQPSKの場合における、位相が現在の位相０度から位相遷移する極座標の一例を示す図である。図１０は、第２の変調方式がπ/4シフトDQPSKの場合における、位相が現在の位相π／４から位相遷移する極座標の一例を示す図である。図１１は、第２の変調方式が８値DPSKの場合における、位相が現在の位相０度から位相遷移する極座標の一例を示す図である。図１２は、比較例の変調回路１００１の構成を示すブロック図である。図１３は、比較例における、第１の変調器１００３の出力信号の位相ＰＢと第２の変調器１００５の出力信号の位相の初期値ＰＣを示す極座標の図である。図１４は、図１に示す無線送信装置１０１に適用される本実施例１に係る変調回路１０３の構成の一例を示すブロック図である。図１５は、第２の変調方式がπ/4シフトDQPSKの場合における、位相ギャップが改善されている様子を示す極座標の一例を示す図である。図１６は、第２の変調方式が８値DPSKの場合における、位相ギャップが改善されている様子を示す極座標の一例を示す図である。図１７は、図１に示す無線送信装置１０１に適用される本実施例２に係る変調回路１０３ａの構成の一例を示すブロック図である。図１８は、位相がガード区間の４シンボルで位相“０”に到達する極座標の一例を示す図である。図１９は、位相がガード区間の１シンボルで位相“π”に到達する極座標の一例を示す図である。

複数の変調方式とは、例えば、FSK（Frequency Shift Keying：周波数シフトキーイング）とPSK（Phase Shift Keying：角度シフトキーイング）の組み合わせ、あるいは同じPSKであっても４値PSKと８値PSKの組み合わせ等である。この背景としては、以下の２つの点が考えられる。

第１の点は、受信性能と、転送レートとのトレードオフである。

無線通信は、フレームあるいはパケットと呼ばれる単位で情報をやりとりする。このフレームあるいはパケットを正しく受信させるためのフレーム同期機能が、受信性能としては非常に重要である。フレーム同期がとれなければ、パケットやフレームの再送をもたらし、データのやりとりがそもそも行われず、通信が成り立たないことになる。

このことから、一般に、パケットあるいはフレームの中で、フレーム同期のための情報部分は、同期をとりやすくするために、シンプルな変調方式を採用して、伝送レートも低く抑えられることが多い。

一方、パケットやフレーム内にて情報を運ぶペイロード部では、逆に限られた無線という資源をいかに有効に生かすか、という点が優先される。そして、多くの無線通信システムでは、各無線システムの性能のぎりぎりのところまでの通信を行えるような変調方式を選択することが多い。

このため、フレーム同期部分とペイロード部分とで異なる変調方式が用いられることになる。

次に、第２の点は、伝統のある通信システムにおける拡張である。

長い期間使われている無線システムの場合、技術変革によって、よりデータ伝送効率の良い変調方式が考え出されると、パケットやフレーム内のペイロード部に、その新しい変調方式を採用することがある。

しかしながら、従来の無線システムとの互換性を保つために、パケットやフレームの先頭部分は、従来の無線システムのフォーマットを用いて、そのフォーマットの中で、その後に来るペイロード部分の変調方式を示すということになる。例えば、無線LAN（Local Area Network）などが、その良い例である。

ここで、無線システムにおいて送信を行う際には、規定の周波数に対する送信電波出力の最大値や、その他の周波数への干渉レベル等の規則に従わなければならない。これは電波法をはじめとする各国の電波の法律、およびその無線システムに固有のルールによるものである。以下では、この規則を無線送信規則と呼ぶことにする。

一般に、複数の変調方式によるパケットやフレームを送信する無線システムを設計する場合、設計者は、それぞれの変調方式に対して、無線送信規則を満たすようにそれぞれの変調器を設計する。

例えば、ある無線システムのパケットを送信する場合における無線送信装置について考える。この無線送信装置には、第１の変調方式による変調を行う第１の変調器と、第２の変調方式を行う第２の変調器がある。

そして、第１の変調器による第１のパケット送信が終わると、第２の変調器による第２のパケット送信が引き続き行われる。第１の変調方式による変調を行って送信している期間、および第２の変調方式による変調を行って送信している期間、のそれぞれは無線送信規則を満たしている。

しかし、第１の変調方式から第２の変調方式に切り替えるときには、変調方式の断絶があり、このときにも無線送信規則を満たさなければならない。

したがって、第１の変調器と第２の変調器のそれぞれに対して無線送信規則を満たしただけでは、切り替え時に規則を満たすことはできない問題がある。

既述のように、１つのフレームあるいはパケット内で複数の変調方式に対する電波送信を行うとき、変調方式を切り替える際に無線送信規則を守る必要がある。

しかしながら、個別の変調方式について最適化しただけでは、該規則を守ることができない。

したがって、各々の変調方式を実現する変調器間で調停を行うための仕組みが必須である。

そこで、実施例においては、要求された規則を遵守しつつ、変調方式をより適切に切り替えることが可能な無線送信装置について提案する。

以下、各実施例について図面に基づいて説明する。

図１は、実施例１に係る無線通信システム１００の構成の一例を示すブロック図である。

図１に示すように、無線通信システム１００は、無線送信装置１０１と、無線受信装置１０５と、を備える。

無線送信装置１０１は、入力されたパケット信号に対して少なくとも２種類の変調方式の変調を実行する。

この無線送信装置１０１は、パケット生成回路１０２と、変調回路１０３と、RF送信回路１０４と、を備える。
パケット生成回路１０２は、送信信号が入力され、この送信信号からパケット信号を生成して出力するようになっている。

変調回路１０３は、入力されたパケット信号に対して少なくとも２種類の変調方式の変調を実行するようになっている。

ＲＦ送信回路１０４は、変調回路１０３が出力した変調信号を搬送波に乗せて送信するようになっている。

すなわち、この無線送信装置１０１は、送信すべき信号をパケット生成回路１０２においてパケットのペイロードに入れてパケット構造を生成する。

そして、生成されたパケットは、変調回路１０３において、変調をかけられる。なお、本実施例に関係する変調回路１０３は、ディジタル変調を実行する。変調回路１０３により変調された信号は、アナログ信号に変換された後、RF（Radio Frequency）送信回路１０４において搬送波に乗せられて電波として送信される。

また、図１に示すように、無線受信装置１０５は、RF受信回路１０６と、復調回路１０７と、パケット復元回路１０８と、を備える。

この無線受信装置１０５は、無線送信装置１０１から送信された電波を、受信する。受信された電波は、RF受信回路１０６においてベースバンド信号に落とすとともにディジタル信号化される。このディジタル信号は、復調回路１０７により復調され、ディジタルのビット信号の形が復元される。

そして、パケット復元回路１０８は、復元された信号のパケット形式を復元する。そして、復元されたパケットペイロードから受信すべき信号が取り出される。

ここで、図２は、図１に示す変調回路１０３の構成の一例を示すブロック図である。

図２に示すように、変調回路１０３は、信号振り分け回路２０２と、変調制御回路２０３と、信号統合回路２０６と、を有する。

また、変調制御回路２０３は、少なくとも第１の変調器２０４と、第２の変調器２０５と、を含む。

先ず、信号振り分け回路２０２は、変調回路２０１にパケット信号が入力されると、第１の変調器２０４に向けて信号を振り分ける。

第１の変調器２０４では、入力信号に対して第１の変調方式によって変調をかけ、得られた変調信号を出力する。

変調信号の出力には、振幅と位相の情報（極座標）が含まれる。一般的には、変調回路１０３は、RF信号に対する情報として、I（Ｉｎ−ｐｈａｓｅ）/Q（Ｑｕａｄｒａｔｕｒｅ）という直交座標系で表した信号を出力する。

そして、信号統合回路２０６は、第１の変調器２０４から出力された信号を選択して、出力する。

次に、信号振り分け回路２０２は、該パケット信号が該パケット信号のうちの或るシンボルまで入力されると、第２の変調器２０５に向けて信号を振り分ける。

第２の変調器２０５は、入力信号に対して第２の変調方式によって変調をかけ、得られた変調信号を直交座標系の信号として出力する。

そして、信号統合回路２０６は、第２の変調器２０５から出力された信号を選択して、出力する。

このように、信号振り分け回路２０２の振り分けタイミング、および信号統合回路２０６の選択切り替えタイミングは、パケット構造に依存する。

ここで、図３は、受信されるパケット信号の構成の一例を示す図である。

図３に示すように、パケット信号は、プリアンブル３０１、プリアンブル３０１に続くパケットヘッダ３０２、パケットヘッダ３０２に続くガード区間３０３、ガード区間３０３に続くペイロードヘッダ３０４、ペイロードヘッダ３０４に続くペイロード３０５、ＣＲＣ（Cyclic Redundancy Check）３０６を含む。

プリアンブル３０１は、受信側でパケット同期を行うために必要な情報である。

パケットヘッダ３０２は、このパケット信号の種別やアドレスなどの情報を含んでいる。

ガード区間３０３は、後述する２つの変調方式が適用される区間の間にあって、それらをつなぐ役割を担っている。

ペイロードヘッダ３０４は、変調方式に対応して、ペイロードの位置を正確に把握するための同期信号として機能する。

ペイロード３０５は、送信データが入力される。このため、ペイロード３０５は、データ量に応じて、長さが変化する。このペイロード３０５以外は、内容が決まっているため、長さが固定されている。

ＣＲＣ３０６は、パケット全体の伝送誤りを検出するための冗長シンボルである。

ここで、プリアンブル３０１、パケットヘッダ３０２、およびガード区間３０３は、第１の変調方式である２値FSKにより、変調されている。そして、プリアンブル３０１とパケットヘッダ３０２の合計は、a（ａは正の整数）シンボルである。また、ガード区間３０３の長さは、例えば、ｂ（ｂは正の整数）シンボルである。

また、ペイロードヘッダ３０４、ペイロード３０５、およびＣＲＣ３０６は、第２の変調方式であるπ／４シフトDQPSK(Differential Quadrature PSK)、または８DPSK（Differential Phase Shift Keying）で変調されている。そして、ペイロードヘッダ３０４、ペイロード３０５、およびＣＲＣ３０６の合計の長さがｃ（ｃは正の整数）シンボルであるとする。

したがって、信号振り分け回路２０２は、図３に示すパケット信号の先頭からガード区間３０３の入力が終わるところ、すなわち先頭から（ａ＋ｂ）シンボル目までは、入力されたパケット信号を第１の変調器２０４に振り分ける。

一方、信号振り分け回路２０２は、パケット信号の終了するところまでは第２の変調器２０５に振り分ける。

同様に、信号統合回路２０６は、該当するパケット信号に対して第１の変調器２０４からの変調信号出力が終了すると、第２の変調器２０５からの変調信号出力に切り替える。

そして、第１の変調器２０４と第２の変調器２０５との処理遅延を揃えておくことにより、変調信号が変調回路１０３からＲＦ送信回路１０４に切れ目なく出力される。

ここで、既述の振幅と角度に関して考察する。変調時の情報としては、前述したように振幅と位相の情報が重要である。これらの情報は極座標にて表される。

図４は、極座標の一例を示す図である。この図４において、矢印の長さが振幅４０１であり、この矢印の０度からの角度が位相４０２である。

次に、以下では、第１の変調方式を、例えば、２値ＦＳＫとして、第１の変調器２０４に関して説明する。

図５は、第１の変調方式が適用される第１の変調器２０４の構成の一例を示す図である。

図５に示すように、第１の変調器２０４は、ガウシアンフィルタ５０２と、位相変換器５０３と、直交座標変換器５０４と、を有する。

この第１の変調器２０４に対して、‘０’、‘１’の２値のパケット信号が入力される。

最初に、パケット信号は、ガウシアンフィルタ５０２に入力される。ガウシアンフィルタ５０２は、入力信号のオーバーサンプリングを実行し、シンボル値が‘１’のときには、周波数をプラス方向にフィルタリングし、一方、シンボル値が‘０’のときには周波数をマイナス方向にするようにフィルタリングする。

これにより、ガウシアンフィルタ５０２からは２値ＦＳＫに基づいた周波数データが出力される。

引き続いて、上述の周波数データは、位相変換器５０３に入力される。位相データは、周波数データの積分で表される。すなわち、１つのシンボルの伝送時間をTとすると、周波数データｆ（ｎ）は、以下の式（１）のように表される。なお、式（１）において、ｎはシンボル値であり、位相データθ（ｎ）は、シンボル値がｎのときの位相である。

f(n) ＝（θ(n) − θ(n-1)）/T （1）

ここで、図６は、入力されたシンボル値が“１”の場合の周波数のイメージを示す図である。また、図７は、入力されたシンボル値が“０”の場合の周波数のイメージを示す図である。

図６に示すように、パケット信号のシンボルが‘１’の場合、位相θ(n)はθ(n-１)からf(n)分だけプラスの方向にシフトする。

一方、図７に示すように、パケット信号のシンボルが‘０’の場合、位相θ(n)はθ(n-１)からf(n)分だけマイナスの方向にシフトする。

すなわち、既述の式（１）を変形することにより、位相データθ(n)は以下の式（２）のように表される。

θ(n) ＝ θ(n-1) + f(n)T
θ(n) ＝ TΣf(k) (k=0からn) （2）

この式（２）に示す関係に基づいて、位相変換器５０３は、位相データを出力する。

そして、直交座標変換器５０４は、入力された位相データを直交座標系に変換し、得られた信号を変調信号として出力する。

次に、以下では、第２の変調方式を、例えば、π/4シフトDQPSKまたは８値DPSKとして、第２の変調器２０５に関して説明する。

図８は、第２の変調方式が適用される第２の変調器２０５の構成の一例を示す図である。

図８に示すように、第２の変調器２０５は、差分コーディング回路７０２と、４値８値選択テーブル７０３と、直交座標マッピング回路７０４と、波形整形フィルタ７０５と、を有する。

π/4シフトDQPSKの場合は、第２の変調器２０５に対して、‘００’‘０１’‘１０’‘１１’のいずれかのパケット信号が入力される。

また、８値DPSKの場合は、第２の変調器２０５に対して、‘０００’‘００１’‘０１０’‘０１１’‘１００’‘１０１’‘１１０’‘１１１’のいずれかのパケット信号が入力される。

第２の変調器２０５に入力されたパケット信号は、本実施例ではシンボルの差分をとるために、差分コーディング回路７０２に入る。

差分コーディング部７０２は、変調対象が４値か８値かに応じたコーディングのためのテーブルを４値８値選択テーブル７０３より読み出してコーディングを実行する。差分コーディング部７０２からの出力は、位相データと１対１の情報となる。

そして、直交座標マッピング回路７０４は、この位相データ情報が入力され、角度データから直交座標データに変換する。位相データが最大８種類なので、直交座標の種類も８通りとなる。

そして、波形整形フィルタ７０５は、この直交座標データが入力され、オーバーサンプリングによるディジタル波形を作成し、このディジタル波形を直交座標の変調信号として出力する。

ここで、第２の変調器２０５による位相遷移について説明する。

図９は、第２の変調方式がπ/4シフトDQPSKの場合における、位相が現在の位相０度から位相遷移する極座標の一例を示す図である。また、図１０は、第２の変調方式がπ/4シフトDQPSKの場合における、位相が現在の位相π／４から位相遷移する極座標の一例を示す図である。

図９に示すように、例えば、現在の位相信号８０１が０度の位相のとき、次シンボル送信後の位相は、π／４、３π／４、５π／４、７π／４の４通りとなる。

また、図１０に示すように、現在の位相信号８０２がπ／４の位相のとき、次シンボル送信後の位相は０、π／２、π、３π／２の４通りとなる。

このことから、送信時にとり得る位相は、π／４ずつ離れた８点ということが分かる。

また、図１１は、第２の変調方式が８値DPSKの場合における、位相が現在の位相０度から位相遷移する極座標の一例を示す図である。

図１１に示すように、現在の位相信号９０１が０度の位相のとき、次シンボル送信後の位相は、π／４ずつ離れた８点となる。

このことから、第２の変調方式がπ/4シフトDQPSK または８値DPSKの何れの場合でも、送信時にとり得る位相は、同じということが分かる。

次に、無線送信装置の変調回路の比較例における問題点について説明する。

図１２は、比較例に係る変調回路１００１の構成を示すブロック図である。

図１２に示すように、第１の変調器１００３は、第１の変調方式としてFSKが適用される。また、第２の変調器１００５は、第２の変調方式として、π/4シフトDQPSK又は８値DPSKが適用される。

この比較例では、変調回路１００１の変調開始時の初期位相の指定がされないか、あるいは常に固定（例えば位相０に固定など）された構成となっている。

比較例の変調回路１００１を使ってパケットの変調を行う場合、パケットの先頭は信号振り分け部１００２において第１の変調器１００３に入れられて変調がスタートする。

第１の位相初期値設定回路１００４が、第１の変調器１００３に関わる初期位相を初期値ＰＡに設定すると、初期値PAからパケットの入力シンボル信号に従って、位相が変化する。この間、信号統合回路１００８は第１の変調器１００３からの出力データを選択して、変調器１００１の出力とする。

第１の変調器１００３に入る信号が、例えば、図３のパケットヘッダ３０２の最後のシンボルに到達すると、第１の変調器１００３は変調を止める。このときの第１の変調器１００３の信号位相を位相PBとする。そして、図３のガード区間３０３の期間、第１の変調器１００３も第２の変調器１００５も変調を動かさない。このような制御は、切替時間調整回路１００７が、パケットの入力箇所を把握しており、それに基づいて各変調器に指示を出している。

ガード区間３０３の時刻が終了すると、信号振り分け部１００２がパケットシンボルを第２の変調器１００５に入れ始め、ここから第２の変調が始まる。このとき第２の変調器１００５は、第２の位相初期値設定回路１００６が設定した初期の位相ＰＣから変調を開始する。

また、信号統合回路１００８は第２の変調器１００５からの出力を、変調器１００１の出力として選択するように切り替える。

上記の値（位相）PA、PB、PCの３種類の位相情報は一致しているとは限らない。値PAと値PBは、FSKの位相差に依存した関係となる。しかし、値PBと値PCとは全く無関係である。

例えば、FSKのときの１シンボルあたりの位相変動をπ／３とする。そして、FSKの初期位相PAを位相０であるとした場合、値PBは、０、π／３、２π／３、π、４π／３、５π／３の６通りになり得る。

ここで、例えば、第２の変調器の初期値PCを、既述の図９ないし図１１に従って位相０とする。図１３は、比較例における、第１の変調器１００３の出力信号の位相ＰＢと第２の変調器１００５の出力信号の位相の初期値ＰＣを示す極座標の図である。

図１３に示すように、位相PB＝２π／３、位相PC＝０であるとすると、位相１１０１から０度までの位相差１１０２が発生する。

この比較例では、信号統合回路１００８により、第１の変調方式の位相から、第２の変調方式の位相に瞬時の切り替えを実行する。

このため、図１３の例のように、FSKの最終位相１１０１から、PSKの開始位相０の間に２π／３の位相ギャップが瞬間的に発生する。この瞬間的な位相の変動は、多くの周波数成分を送信波形に発生させることになり、該無線通信規則に違反するという問題がある。

このような比較例の問題点を踏まえて、以下、各実施例について、詳述する。

ここで、図１４は、図１に示す無線送信装置１０１に適用される本実施例１に係る変調回路１０３の構成の一例を示すブロック図である。なお、この図１４において、図２に示す符号と同じ符号は、同様の構成を示す。

図１４に示すように、変調回路１０３は、信号振り分け回路２０２と、変調制御回路２０３と、信号統合回路２０６と、を有する。

信号振り分け回路２０２は、入力されたパケット信号のシンボル（のビット数）に応じて、入力されたパケット信号を、第１の変調器２０４または第２の変調器２０５に振り分けるようになっている。

例えば、信号振り分け回路２０２は、入力されたパケット信号のシンボル（プリアンブル３０１のシンボルのビット数（４ビット））に応じて、図３に示すパケット信号３００のうち、プリアンブル３０１と、パケットヘッダ３０２と、ガード区間３０３を前第１の変調器２０４に振り分ける。

そして、信号振り分け回路２０２は、入力されたパケット信号のシンボル（ペイロードヘッダ３０４のシンボルのビット数（８ビット））に応じて、パケット信号３００のうち、ペイロードヘッダ３０４と、ペイロード３０５と、ＣＲＣ３０６とを第２の変調器２０５に振り分ける。

変調制御回路２０３は、第１の変調器２０４と、第２の変調器２０５と、第１の位相初期値設定回路２０７と、第２の位相初期値設定回路２０８と、切替時間調整回路２０９と、位相記憶回路２１０と、を含む。

第１の変調器２０４は、信号振り分け回路２０２により振り分けられたパケット信号に対して第１の変調方式の変調を実行し、得られた第１の変調信号を出力する。

第２の変調器２０５は、信号振り分け回路２０２により振り分けられたパケット信号に対して第２の変調方式の変調を実行し、得られた第２の変調信号を出力する。

第１の位相初期値設定回路２０７は、第１の変調方式の変調の開始値である第１の変調信号の位相の初期値ＰＡを、第１の変調器２０４に設定する。

位相記憶回路２１０は、第１の変調器２０４によるパケット信号の変調を終了した時の第１の変調信号の位相（パケットヘッダの最後のシンボルの位相）ＰＢを記憶する。

第２の位相初期値設定回路２０８は、位相記憶回路２１０に記憶された位相を、第２の変調方式の変調の開始値である第２の変調信号の位相の初期値ＰＣとして、第２の変調器２０５に設定する。

切替時間調整回路２０９は、パケット信号のパケット構造に基づいて、第１の変調器２０４による第１の変調方式の変調から、第２の変調器２０５による第２の変調方式の変調へ切替える時間を調整する。

信号統合回路２０６は、パケット信号のパケット構造に基づいて、第１の変調器２０４が出力した第１の変調信号を選択して出力した後、第２の変調器２０５が出力した第２の変調信号を選択して出力する。

切替時間調整回路２０９は、パケット信号の入力箇所を把握し、そこの入力箇所に基づいて第１、第２の変調器２０４、２０５に指示を出す。これにより、第１の変調器２０４に入力されるパケット信号が、例えば、図３のパケットヘッダ３０２の最後のシンボルに到達すると、第１の変調器２０４は変調を止める。このときの第１の変調器２０４の信号位相を位相PBとする。そして、図３のガード区間３０３の期間、第１の変調器２０４も第２の変調器２０５も変調を実行しない。

次に、以上のような構成を有する無線送信装置１０１の変調回路１０３の動作の一例について説明する。

先ず、パケット生成回路１０２からパケット信号が変調回路１０３に入力される。

これにより、パケット信号の先頭が信号振り分け回路２０２により第１の変調器２０４に入力され、パケット信号の変調がスタートする。

第１の変調器２０４に第１の位相初期値設定回路１２０４が初期値として位相ＰＡを設定すると、この位相ＰＡからパケット信号のシンボルに従って、位相が変化する。この間、信号統合回路２０６は、第１の変調器２０４の出力を選択して、変調回路１０３の出力として出力する。

図３に示すパケット信号３００のパケットヘッダ３０２の最終シンボルが第１の変調器２０４に入力されると、第１の変調器２０４は変調を止める。位相記憶回路２１０は、この変調が停止したときの第１の変調器２０４の信号位相である位相PBを記憶する。

そして、図３のガード区間３０３の期間、第１の変調器１００３も第２の変調器１００５も変調を動かさない。

このような制御は、切替時間調整回路２０９が、パケット信号の入力箇所を把握しており、それに基づいて各変調器に指示を出している。

ガード区間３０３の時間が終了すると、信号振り分け回路２０２がパケットシンボルを第２の変調器２０５に入れ始め、ここから第２の変調方式による変調が始まる。このとき第２の変調器２０５は、第２の位相初期値設定回路２０８に設定されている位相ＰＣを初期の位相として第２の変調方式による変調を開始する。

ここで、第２の位相初期値設定回路２０８は、この位相（初期値）PCが位相記憶回路２１０に記憶されている位相ＰＢと等しくなるように設定する。

そして、信号統合回路２０６は、第２の変調器２０５から出力された出力データを、変調回路１０３の出力として選択するように切り替える。

そして、ＲＦ送信回路１０４は、信号統合回路が出力した変調信号を搬送波に乗せて送信する（図１）。

ここで、図１５は、第２の変調方式がπ/4シフトDQPSKの場合における、位相ギャップが改善されている様子を示す極座標の一例を示す図である。また、図１６は、第２の変調方式が８値DPSKの場合における、位相ギャップが改善されている様子を示す極座標の一例を示す図である。なお、図１５、図１６において、既述の図１３の場合と同様に、FSKの最終位相の例を２π／３であるものとする。

例えば、π／４シフトDQPSKの場合、既述の図９、１０のように初期位相ＰＣを０にするのではなく、図１５に示すように位相記憶回路２１０により設定された２π／３とする。

これにより、次シンボルの終了時の位相は、この２π／３からπ／４、３π／４、５π／４、７π／４離れた、５π／１２、１１π／１２、１７π／１２、２３π／１２となる（図１５）。

また、８値DPSKの場合も、既述の図１１のように初期位相ＰＣを０にするのではなく、図１６に示すように位相記憶回路２１０により設定された２π／３とする。

これにより、次シンボルの終了時の位相は、この２π／３からπ／４の倍数分だけ離れた、π／６、５π／１２、２π／３、１１π／１２、７π／６、１７π／１２、５π／３、２３π／１２となる（図１６）。

どちらの場合も差動変調であるため、初期位相が０である必要がなく、問題がない。

また、２π／３の位相から変調を開始することにより、位相ギャップが無くなるので、無線通信規則に違反する心配がない。

このように、本実施例１は、第２の変調方式の初期位相を第１の変調方式からの情報に基づいて決めることで、無線通信規則に違反しない無線送信装置を構成することが可能となる。

以上のように、本実施例１に係る無線送信装置によれば、要求された規則を遵守しつつ、変調方式を切り替えることができる。

既述の実施例１では、第２の変調方式の初期位相を第１の変調方式からの情報に基づいて決める構成の一例について説明した。

本実施例２では、第１の変調器においてガード区間の一部まで第１の変調方式で変調して、第１の変調器の最終位相と、第２の変調器の初期位相との位相差を０またはπ近傍とする構成の一例について説明する。

図１７は、図１に示す無線送信装置１０１に適用される本実施例２に係る変調回路１０３ａの構成の一例を示すブロック図である。なお、図１７において、図１４に示す符号と同じ符号は、実施例１と同様の構成を示す。

図１７に示すように、変調回路１０３ａは、信号振り分け回路２０２と、変調制御回路２０３ａと、信号統合回路２０６と、を備える。この変調回路１０３ａは、図１４に示す実施例１の変調回路１０３と同様に、図１に示す無線送信装置１０１に適用される。

変調制御回路２０３ａは、第１の変調器２０４と、第２の変調器２０５と、第１の位相初期値設定回路２０７と、第２の位相初期値設定回路２０８と、切替時間調整回路２０９と、位相記憶回路２１０と、変調継続時間算出回路２１１と、を含む。

このように、変調回路１０３ａは、実施例１の変調回路１０３と比較して、変調継続時間算出回路２１１をさらに備える点で、異なる。

すなわち、第２の位相初期値設定回路２０８は、第２の変調方式の変調の開始値である第２の変調信号の位相の初期値ＰＣを、第２の変調器２０５に設定する。

変調継続時間算出回路２１１は、位相記憶回路２１０に記憶された位相ＰＢと、第２の位相初期値設定回路２０８により設定される初期値ＰＣとの差に応じて、第１の変調器２０４による第１の変調方式の変調を継続する時間を算出し、切替時間調整回路２０９に設定するようになっている。

例えば、変調継続時間算出回路は、位相記憶回路２１０に記憶された位相ＰＢと、第２の位相初期値設定回路２０８により設定される初期値ＰＣとの差がゼロまたはπになるように、第１の変調器２０４による第１の変調方式の変調を継続（延長）する時間を算出する。

そして、切替時間調整回路は、ガード区間において、変調継続時間算出回路により設定された時間、第１の変調方式の変調を継続する。

これにより、位相記憶回路２１０に記憶された位相ＰＢと、第２の位相初期値設定回路２０８により設定される初期値ＰＣとの差がゼロまたはπになる。

なお、変調回路１０３ａのその他の構成・機能は、実施例１の変調回路１０３と同様である。

次に、以上のような構成を有する無線送信装置１０１の変調回路１０３ａの動作の一例について説明する。

第１の変調器２０４に関わる第１の位相初期値設定回路２０７がPAという位相であったとすると、そこからパケットの入力シンボル信号に従って、１シンボルあたりPDずつ位相が変化していく。この間、信号統合回路１４１０は第１の変調器２０４からの出力データを選択して、変調回路１０３ａの出力とする。

第１の変調器２０４に入る信号が図３のパケットヘッダ３０２の最終シンボルに到達したときの第１の変調器２０４の信号位相をPBとすると、第１の変調器２０４は第１の位相終了値記憶回路２１０にこのPBの値を記憶しておく。

また第２の変調器２０５は第２の位相初期値設定回路２０８を初期位相として有しており、この初期位相をPCとする。

変調継続時間算出回路２１１は、第１の位相終了値記憶回路２１０から得られる位相PBと第２の位相初期値設定回路２０８から得られる位相PCから、PC−PBの計算を行って、第２の変調方式の初期位相と第１の変調方式の終了位相との位相差を求める。

そして、変調継続時間算出回路２１１は、FSKの１シンボルあたりの位相変動PDの倍数の中で、概位相差に最も近くなるときの、倍数の値をKとする。すなわち以下の式（３）で表される値Kを求める。

PC−PB≒PD×K （３)

そして、変調継続時間算出回路２１１は、式（３）から求められたシンボルの値Kを切替時間調整回路２０９に設定する。そして、第１の変調器２０４に入る信号が図３のパケットヘッダ３０２の最終シンボルに到達した後、ガード区間３０３の最初のKシンボルについて、あたかもシンボル’１’が入力したかのように、第１の変調器２０４が変調を継続する。

また切替時間調整回路２０９は、ガード区間３０３の最初のKシンボル終了まで第１の変調器２０４を動作させるように制御する。ガード区間３０３のK＋１シンボル目以降、切替時間調整回路２０９は、第１の変調器２０４、第２の変調器２０５共に停止させる。

ガード区間３０３の時間が終了すると、信号振り分け回路２０２がパケットシンボルを第２の変調器２０５に入れ始め、ここから第２の変調が始まる。このとき第２の変調器２０５は第２の位相初期値設定回路１４０７を初期の位相として変調を開始する。また、信号統合回路２０６は第２の変調器２０５からの出力を、変調回路１０３の出力として選択するように切り替える。

以下、具体例について説明する。図１８は、位相がガード区間の４シンボルで位相“０”に到達する極座標の一例を示す図である。また、図１９は、位相がガード区間の１シンボルで位相“π”に到達する極座標の一例を示す図である。

図１８、図１９において、図１３と同様、FSKの１シンボルあたりの位相変動をπ／３とする。

図３に示すパケット信号３００のヘッダ３０２の最終シンボルが入力された後の第１の変調方式２０４の位相値が２π／３であったとする。また、第２の変調器２０５に第２の位相初期値設定回路２０８が設定する初期の位相を０とする。

このとき、“０”は“２π”と同義であるとして、式（３）を利用すると、以下の式（４）が導かれる。

２π−２π／３＝４π／３
＝π／３×K （４）

式（４）から、シンボル値Ｋは“４”になる。そこで、パケット信号に対して、位相が２π／３からさらに“４”シンボル分、第１の変調方式で正方向の変調を実行する。これにより、位相が２π／３からπ、４π／３、５π／３、０の順に変化して、４シンボル後に位相が“０”になる（図１８）。この状態で、第２の変調器２０５において第２の変調方式による変調を開始する。

すなわち、変調方式の切り替え後の位相が、変調方式の切り替え前の位相と同じ位相０であるので、位相ギャップが発生しない。

なお、式（３）において、PC−PBの値がπを超える場合には、左辺からπを引いた値が、位相変動PDとシンボルの値Ｋの積とが略等しくなるものとすると、以下の式（５）が得られる。

PC−PB―π≒PD×K （５)

式（５）に従うと、シンボルの値Ｋが“１”となる。このため、第１の変調器２０４による第１の変調方式の変調を追加で１シンボル分だけ正の方向で実行することにより、位相が２π／３→πとなる（図１９）。

この場合、第１の変調器２０４による第１の変調方式の変調の最後の位相と、第２の変調器２０５による第２の変調方式の変調の初期位相との位相差がπとなる。しかし、位相差πは、直線方向の位相変更である。このため、無線通信規則に違反するような周波数成分が出にくい。

このように、本実施例２においては、第１の変調器２０４においてガード区間３０３の一部まで第１の変調方式で変調して、第１の変調器２０４の最終位相と、第２の変調器２０５の初期位相との位相差を０またはπ近傍とする。これにより、該無線通信規則に違反するような周波数成分の送信を抑えることが可能となる。

以上のように、本実施例２に係る無線送信装置によれば、実施例１と同様に、要求された規則を遵守しつつ、変調方式を切り替えることができる。

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。

１０１無線送信装置
１０２パケット生成回路
１０３変調回路
１０４ RF送信回路
１０５無線受信装置
１０６ RF受信回路
１０７復調回路
１０８パケット復元回路

Claims

入力されたパケット信号に対して少なくとも２種類の変調方式の変調を実行する無線送信装置であって、
入力されたパケット信号を振り分ける信号振り分け回路と、
前記信号振り分け回路により振り分けられたパケット信号に対して第１の変調方式の変調を実行し、得られた第１の変調信号を出力する第１の変調器と、
前記信号振り分け回路により振り分けられたパケット信号に対して第２の変調方式の変調を実行し、得られた第２の変調信号を出力する第２の変調器と、
前記第１の変調方式の変調の開始値である前記第１の変調信号の位相の初期値を、前記第１の変調器に設定する第１の位相初期値設定回路と、
前記第１の変調器による前記パケット信号の変調を終了した時の前記第１の変調信号の位相を記憶する位相記憶回路と、
前記第２の変調方式の変調の開始値である前記第２の変調信号の位相の初期値を、前記第２の変調器に設定する第２の位相初期値設定回路と、
前記第１の変調器による前記第１の変調方式の変調から、前記第２の変調器による前記第２の変調方式の変調へ切替える時間を調整する切替時間調整回路と、
前記位相記憶回路に記憶された位相と、前記第２の位相初期値設定回路により設定される初期値との差に応じて、前記第１の変調器による前記第１の変調方式の変調を継続する時間を算出し、前記切替時間調整回路に設定する変調継続時間算出回路と、
前記第１の変調器が出力した前記第１の変調信号を選択して出力した後、前記第２の変調器が出力した前記第２の変調信号を選択して出力する信号統合回路と、を備える
ことを特徴とする無線送信装置。
前記パケット信号は、プリアンブルと、前記プリアンブルに続くパケットヘッダと、前記パケットヘッダに続くガード区間と、前記ガード区間に続くペイロードヘッダと、前記ペイロードヘッダに続くペイロードと、前記ペイロードに続くＣＲＣと、を含み、
前記信号振り分け回路は、
前記パケット信号のうち、前記プリアンブルと、前記パケットヘッダと、前記ガード区間とを前記第１の変調器に振り分け、
前記パケット信号のうち、前記ペイロードヘッダと、前記ペイロードと、前記ＣＲＣとを前記第２の変調器に振り分ける
ことを特徴とする請求項１記載の無線送信装置。
前記パケット信号は、プリアンブルと、前記プリアンブルに続くパケットヘッダと、前記パケットヘッダに続くガード区間と、前記ガード区間に続くペイロードヘッダと、前記ペイロードヘッダに続くペイロードと、前記ペイロードに続くＣＲＣと、を含み、
前記変調継続時間算出回路は、
前記差がゼロまたはπになるように、前記第１の変調器による前記第１の変調方式の変調を継続する時間を算出し、
前記切替時間調整回路は、
前記ガード区間において、前記変調継続時間算出回路により設定された時間、前記第１の変調方式の変調を継続する
ことを特徴とする請求項１に記載の無線送信装置。
前記信号振り分け回路は、入力されたパケット信号のシンボルに応じて、前記パケット信号を、前記第１の変調器又は前記第２の変調器に振り分ける
ことを特徴とする請求項１ないし３に記載の無線送信装置。
前記第１の変調方式は、FSKであることを特徴とする請求項１ないし４のいずれか一項に記載の無線送信装置。
前記第２の変調方式は、π/4シフトDQPSKであることを特徴とする請求項１ないし５のいずれか一項に記載の無線送信装置。
前記第２の変調方式は、８値DPSKであることを特徴とする請求項１ないし５のいずれか一項に記載の無線送信装置。
送信信号が入力され、前記送信信号から前記パケット信号を生成して出力するパケット生成回路と、
前記信号統合回路が出力した変調信号を搬送波に乗せて送信するＲＦ送信回路と、をさらに備える
ことを特徴とする請求項１ないし７のいずれか一項に記載の無線送信装置。