JP5550489B2

JP5550489B2 - 無反射終端抵抗回路

Info

Publication number: JP5550489B2
Application number: JP2010186838A
Authority: JP
Inventors: 浩光内田; 正敏中山; 晃井上; 実人木村; 幸宣垂井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-08-24
Filing date: 2010-08-24
Publication date: 2014-07-16
Anticipated expiration: 2030-08-24
Also published as: JP2012049592A

Description

この発明は無反射終端抵抗回路に関し、特に、高周波帯にて用いられる誘電体導波路における無反射終端抵抗回路に関するものである。

中空あるいは誘電体が充填された導波管を用いて各種の回路を構成するにあたり、不要な反射波を抑圧するための無反射終端（ダミー終端）が必要とされ、それを実現するために導波管の内部に角錐や円錐などのテーパ形状を有する立体的な電波吸収体が挿入されていた。

図６は、非特許文献１に記載された無反射終端の図を示す。同図において、１００は中空導波管、１０１はその内部に挿入されたテーパ形状を有する電波吸収体である。中空導波管１００の一端は電気的に短絡された電気的短絡端１０２となっており、残る一端は高周波信号の入力端子１０３となっている。同回路において、中空導波管１００に入力された高周波信号は電波吸収体１０１に吸収される。また、このとき、入力端子１０３から回路をみた反射係数を十分小さく抑えるために、電波吸収体１０１の挿入量は入力端子１０３から電気的短絡端１０２に進むにつれて大きくなる構造となっており、電波吸収体１０１の形状としては、一般にテーパ形状が採用される。

一方、上述した中空導波管１００と本質的に同一な誘電体導波路として、誘電体基板の上下面を導体でメタライズし、その側面を同様にメタライズするかあるいはそれと電気的に等価となるビアホール列を設けることで構成される、通称「ポスト壁導波路」あるいはＳＩＷ（ＳｕｂｓｔｒａｔｅＩｎｔｅｇｒａｔｅｄＷａｖｅｇｕｉｄｅ）がある。図７は、特許文献１に示されるポスト壁導波路の構造図を示す。図中、１１０は誘電体基板、１１１ａ，１１１ｂは誘電体基板１１０の上下面をメタライズしている導体、１１２はメタライズされたビアホールである。ビアホール１１２は、誘電体基板１１０に設けられた二列に並んだ複数の導通穴（スルーホール）で、各列が、誘電体基板１１０の側面に対してそれぞれ平行になるように配置されている。図７のポスト壁導波路は、誘電体が充填された矩形導波管と電気的にはほぼ等価となるが、従来の導波管と異なり、基板加工プロセスを用いて比較的高精度かつ量産性に優れた加工が可能であるため、アンテナや各種の高周波回路への応用が図られている。

図７に示すようなこの種のポスト壁導波路からなる従来の無反射終端として、例えば、特許文献２に記載のものがある。図８に、その構成図を示す。同図において、１２０は誘電体基板、１２１ａ，１２１ｂは誘電体基板１２０の上下面をメタライズしている導体、１２２はメタライズされたビアホールであり、これらによりポスト壁導波路が構成される。なお、図中、同導波路の一端はビアホール列により電気的に短絡されており、また、同短絡端から入力端子に向けてテーパ形状に準じた形でその内部に抵抗体が装荷されたビアホール１２３が配置されている。同構成は、図６に示した中空導波管における無反射終端の構成をほぼ踏襲したもので、図６におけるテーパ形状の電波吸収体を、図８においては抵抗性ビアホール１２３をテーパ形状に配置することで無反射終端を構成している。

特開平６−５３７１１号公報特開平１１−８５０２号公報

R.E.Collin著, "Foundations for Microwave Engineering", Second Edition, McGRAW-HILL INTERNATIONAL EDITIONS, Electrical Engineering Series, 1992年, p. 395

図８に示すポスト壁導波路無反射終端を実現しようとした場合、前述した基板加工プロセスにおいて、ビアホール１２３の内面に薄膜抵抗を形成する必要がある。しかしながら、薄膜抵抗は基板の表面に対しては比較的容易に形成できる一方、基板の内部に形成するのはその膜厚、つまり、抵抗値の制御と併せて、加工上大きな困難を伴う。さらに、同抵抗値に誤差が生じた場合、無反射終端の反射係数が増加してしまうという課題がある。

そこで、上述した図８のビアホール１２３に代えて、前述した図６に示すテーパ状の電波吸収体１０１を、図８に示すポスト壁導波路内部に埋め込むことも考えられるが、テーパ状の電波吸収体１０１を誘電体基板１２０内部に充填するのは、加工プロセス上極めて難しいという課題がある。

また、そのような電波吸収体を埋め込むような加工プロセスは、従来のマイクロストリップ線路やコプレーナ線路などの平面回路基板の加工プロセスに比べて、その工程が複雑となるため、製造コストの面でも不利益を被るという課題もある。

この発明はかかる課題を解決するためになされたものであり、ポスト壁導波路を構成する誘電体基板の上面に薄膜抵抗を装荷しただけの簡素な構造により無反射終端を実現することにより、加工プロセスを容易にして、無反射終端の反射係数の安定を図り、製造コストも抑えることが可能な、無反射終端抵抗回路を得ることを目的としている。

この発明は、誘電体基板の上下面を導体でメタライズし、その側面を同様にメタライズするかあるいはそれと電気的に等価となるビアホール列を設けることで構成される誘電体導波路と、前記誘電体基板に設けられ、信号が入力される入力端と、前記入力端と対向する前記誘電体基板の他端に設けられ、電気的に短絡されて、前記入力端から入力された前記信号を反射させる短絡端とを備え、前記誘電体基板の上面の一部分を前記導体ではなく薄膜抵抗とし、前記入力端と前記薄膜抵抗との間に、電気的に誘導性の特性を有する誘導性ポストを設けたことを特徴とする無反射終端抵抗回路である。

この発明は、誘電体基板の上下面を導体でメタライズし、その側面を同様にメタライズするかあるいはそれと電気的に等価となるビアホール列を設けることで構成される誘電体導波路と、前記誘電体基板に設けられ、信号が入力される入力端と、前記入力端と対向する前記誘電体基板の他端に設けられ、電気的に短絡されて、前記入力端から入力された前記信号を反射させる短絡端とを備え、前記誘電体基板の上面の一部分を前記導体ではなく薄膜抵抗とし、前記入力端と前記薄膜抵抗との間に、電気的に誘導性の特性を有する誘導性ポストを設けたことを特徴とする無反射終端抵抗回路であるので、ポスト壁導波路を構成する誘電体基板の上面に薄膜抵抗を装荷しただけの簡素な構造により無反射終端を実現することにより、加工プロセスを容易にして、無反射終端の反射係数の安定を図り、製造コストも抑えることが可能である。

この発明の実施の形態１による無反射終端抵抗回路を示す図である。この発明の実施の形態１による無反射終端抵抗回路の等価回路を示す図である。この発明の実施の形態１による無反射終端抵抗回路の具体構成例とその反射特性解析結果を示す図である。この発明の実施の形態２による無反射終端抵抗回路を示す図である。マイクロストリップ線路からなる従来の無反射終端を示す図である。中空導波管からなる従来の無反射終端を示す図である。従来のポスト壁導波路の構造を示す図である。ポスト壁導波路からなる従来の無反射終端を示す図である。

実施の形態１．
図１はこの発明の実施の形態１による無反射終端抵抗回路を示す図である。図１において、１は、略々矩形（長方形）の誘電体基板、２ａ，２ｂは誘電体基板１の上下面をメタライズしている導体、３は、誘電体基板１に設けられた、メタライズされたビアホールである。ビアホール３は、誘電体基板１の３つの辺（外縁）に沿って、それらの３つの辺に平行になるように、略々コの字形状に配列されている。各ビアホール３は、誘電体基板１に穴加工を施した後、当該穴の表面に高抵抗体ペーストを塗布して形成する。また、導体２ａ，２ｂは、高抵抗体ペーストを誘電体基板１の上下面に塗布して形成する。しかしながら、これらの形成方法は一例であって、これに限定されるものではない。本実施の形態においては、誘電体基板１の一端が、ビアホール３によるビアホール列により電気的に短絡されて、短絡端８になっている。これにより、本実施の形態においては、誘電体基板１、導体２ａ，２ｂ、および、ビアホール３によって、ポスト壁導波路（誘電体導波路）が構成されている。

また、図１において、４は誘電体基板１の上面に形成された薄膜抵抗、５は、ポスト壁導波路内部に形成され、電気的に誘導性の特性を呈し、誘導性ポスト（誘導性素子）として動作するビアホールで、６は高周波信号が入力される入力端子である。ビアホール５は、例えば、誘電体基板１に穴加工を施した後、当該穴の表面に誘導性を有する低抵抗体ペーストを塗布して形成すればよいが、これに限定されるものではなく、当然ながら、他の形成方法を用いて形成してもよい。また、薄膜抵抗４は、例えば、誘電体基板１上にスパッタリング法等により形成すればよい。本実施の形態においては、薄膜抵抗４は、このように、誘電体基板１の表面に形成されるので、容易に形成できるとともに、その膜厚、すなわち、抵抗値の制御も、容易かつ精度よく、行うことができ、抵抗値に誤差が生じるのを防ぐことができる。本実施の形態に係る無反射終端抵抗回路は、このように、誘電体基板１、導体２ａ，２ｂ、ビアホール３、薄膜抵抗４、ビアホール５、入力端子６、および、短絡端８から構成されている。なお、ビアホール５は、入力端子６によって構成される誘電体導波路部と薄膜抵抗４との間の領域（または境界）に設けられる。図１においては、ビアホール５は、入力端子６の近傍に、のべ４個設けられている。ビアホール５は、２列に分かれて設けられており、その列は、いずれも、誘電体基板１の辺（外縁）に平行ではなく、薄膜導体４から入力端子６に向かうにつれて互いの距離（テーパ幅）が広がるテーパ状になるように、略々ハの字形状に配列されている。また、薄膜抵抗４が設けられている部分においては、導体１２は設けられておらず、薄膜抵抗４は誘電体基板１の上面に直接設けられている。

次に、この発明の本実施の形態による無反射終端抵抗回路の動作について説明する。本実施の形態は、無損失のポスト壁導波路の一端がビアホール３によるビアホール列により電気的に短絡された上、薄膜抵抗４によりポスト壁導波路の主に直列方向に対して損失が付加され、さらに、入力端子６に隣接してビアホール５からなる誘導性ポストが装荷された構造となっている。ここで、入力端子６に高周波信号が入射すると、同信号は薄膜抵抗４により徐々に減衰されて短絡端８に至り、短絡端８で反射された信号は、薄膜抵抗４に再び戻り、薄膜抵抗４でさらに同様に減衰され、入力端子６に至る反射波は殆ど無くなる。一般に、損失性の伝送線路はその長さを十分確保すればほぼ無反射終端として動作することが知られており、従って、本実施の形態によれば、図８のように、基板の内部に抵抗体を設けずとも、基板表面にその形成が容易な薄膜抵抗を設けることで容易に無反射終端回路を実現することが可能となる。

しかしながら、上述したように、単に、薄膜抵抗４をポスト壁導波路上面に設けただけでは入力端子６からみた反射波を必ずしも十分抑圧できない場合があり、そのために、本実施の形態では、同反射波を抑圧するために入力端子６の近傍に誘導性ポストとして機能するビアホール５をさらに設けている。但し、ビアホール５は必ずしも設ける必要はなく、必要に応じて設けるようにすればよい。以下、図２に示す本実施の形態による無反射終端の等価回路に基づき説明する。

本実施の形態は、単位長さ当たりに一定量の直列抵抗が付加された損失性の分布定数伝送線路において、その一端が電気的に短絡され、かつ、もう一方の入力端にインダクタがシャントに装荷された回路とみなすことができる。同図において、損失性伝送線路を見込んだ回路の入力インピーダンスＺｗｇは、下記の（１）式により与えられる。

Ｚｗｇ＝Ｚｔａｎｈ（γｄ）（１）

ここで、Ｚ、γは、損失性伝送線路の特性インピーダンスおよび伝搬定数で、それぞれ、下記の（２）式および（３）式により与えられる複素量である。また、ｄは、抵抗が装荷された伝送線路の長さである。また、ｔａｎｈは、双曲線関数のハイパボリック・タンジェント（ｔａｎｈ（ｘ）＝（exp（ｘ）−exp（−ｘ））／（exp（ｘ）＋exp（−ｘ）））である。

Ｚ＝［（Ｒ＋ｊωＬ）／（ｊωＣ）］^１／２ ≡Ｚｒ＋ｊＺｉ（２）

γ＝［ｊωＣ（Ｒ＋ｊωＬ）］１／２ ≡α＋ｊβ （３）

ここで、αは伝送線路の減衰定数で、薄膜抵抗４に対応する直列抵抗Ｒが増加するにつれて、このαも増加する。ここで、薄膜抵抗４の抵抗値が比較的大きく、式（１）のγｄが十分大きいと見なすと、式（１）は式（２）より、下記の（４）式となり、損失性伝送線路を見込んだ回路の入力インピーダンスは同線路の特性インピーダンスＺとほぼ等しくなる。

Ｚｗｇ＝Ｚｔａｎｈ（γｄ）≒Ｚ＝Ｚｒ＋ｊＺｉ（４）

一方、式（２）の両辺を２乗してその虚部に着目することで、下記の（５）式で示される関係式が得られる。

−Ｚｉ＝Ｒ／（２ωＣＺｒ）（５）

また、（５）式の右辺は、受動回路の性質より明らかに正となることから、下記の（６）式となることが導出される。

Ｚｉ＜０（６）

従って、式（４），（６）より、図２にて、損失性伝送線路を見込んだインピーダンスＺｗｇはその虚部Ｚｉが負となる容量性インピーダンスとなるため、リアクティブなエネルギーが回路に蓄積され、無反射終端としての特性が得られず、残留反射が存在することになる。そこで、本実施の形態にあるビアホール５は、ポスト壁導波路において誘導性ポストとして機能し、上述した容量性インピーダンスを打ち消すことで残留反射を極力軽減し無反射終端としての特性を改善する機能を果たしている。図３（ａ）には、本実施の形態による無反射終端抵抗回路の構造例を示し、図３（ｂ）には、同構造の有限要素法による電磁界解析結果を示している。図３（ａ）の構成は、当然ながら、図１と同じであるが、図３（ａ）においては、ビアホール５の個数が多く、また、ビアホール５がテーパ状に設けられている部分は薄膜抵抗４近傍部分だけで、他は、誘電体基板１の辺（外縁）に沿って設けられている点が異なる。しかしながら、ビアホール５の個数や配置についてのこのような変更は適宜行ってもよいもので、図１または図３（ａ）に限定されるものではない。本実施の形態の回路構成として、重要な特徴は、誘電体導波路の一端をビアホール３によるビアホール列で短絡し、誘電体導波路を構成する誘電体基板上の導体２ａの一部を導体とせずに薄膜抵抗４とした構成についてである。図３（ｂ）より、本実施の形態に基づく当該回路構成により、反射係数が−２０ｄＢ以下と十分小さな無反射終端を実用上十分な比帯域幅にわたり得られることが分かる。

このように、本実施の形態によれば、短絡端８として先端が短絡されたポスト壁導波路において、同導波路を構成する誘電体基板１の上面に薄膜抵抗４を設け、かつ、その入力端子６に誘導性ポストとして機能するビアホール５を設けることにより、反射係数の小さな無反射終端回路を得ることができる。同構成によれば、電波吸収体あるいは抵抗体を装荷したビアホールを基板内部に実装して構成される従来型の無反射終端に比べて、製造が容易で、製造コストを抑えることができるとともに、無反射終端の反射係数の安定が図れる、ポスト壁導波路用の無反射終端を実現することが可能となる。

なお、上記の実施の形態１の説明においては、誘電体基板１における、入力端子６および短絡端８が設けられている側面以外の、対向する１組の側面９に沿って、複数のビアホール３からなるビアホール列を設ける例について説明したが、その場合に限らず、当該１組の側面９を、誘電体基板１の上下面をメタライズしている導体２ａ，２ｂと同様の導体により、メタライズするようにしてもよい。なお、この場合、側面９をメタライズする導体が、ビアホール列と電気的に等価となるように、当該導体を施すようにする。

また、上記の実施の形態１の説明においては、誘電体基板１上に設ける薄膜抵抗４の形状を略々矩形（長方形）とする例について説明したが、その場合に限らず、薄膜抵抗４の形状をテーパ状にし、そのテーパ幅が入力端子６から短絡端８に向かうにつれて大きくなるようにしてもよい。この場合においては、反射係数をより小さく抑えることができる。

また、上記の実施の形態１の説明においては、誘電体導波路部である入力端子６と薄膜抵抗４との間の領域（境界）に、電気的に誘導性の特性を呈する誘導性ポストとしてのビアホール５を設ける例について説明したが、その場合に限らず、入力端子６の部分に比べて、その管幅が小さい高インピーダンスな伝送線路を一定長にわたり設けるようにしてもよい。

実施の形態２．
図４は、この発明の実施の形態２に係る無反射終端抵抗回路を示す上面図である。図４において、１１は略々矩形の誘電体基板で、その上面は導体１２により一部がメタライズされ、また、その下面は全面にわたり導体（図示せず）でメタライズされている。実施の形態１との違いは、誘電体基板１１の上面全体に導体が設けられていない点である。また、１３はビアホールであり、誘電体基板１の３つの辺（外縁）に沿って、それらの３つの辺に平行になるように、略々コの字形状に配列され、ポスト壁導波路の側壁に相当するビアホール列を構成している。図４において、誘電体基板１１の一端は、ビアホール１３により構成されるビアホール列により電気的に短絡されて、短絡端１８になっている。本実施の形態においては、誘電体基板１１、誘電体基板１の上面の導体１２、誘電体基板１１の下面の導体、および、ビアホール１３により、ポスト壁導波路が構成される。

また、図４において、１４は誘電体基板１１の上面に形成された薄膜抵抗、１５はポスト壁導波路内部に形成され誘導性ポストとして動作するビアホールで、１６は高周波信号が入力されるマイクロストリップ線路からなる入力端子である。また、図４においては、導体１２は略々矩形形状になるように誘電体基板１１上に設けられており、導体１２の位置は短絡端１８寄りに設けられている。すなわち、導体１２は、入力端子１６および後述するマイクロストリップ線路−ポスト壁導波路変換器１７が設けられている部分には設けられていない。また、薄膜抵抗１４は、導体１２に囲まれた位置に設けられており、その位置は短絡端１８寄りになっており、後述するマイクロストリップ線路−ポスト壁導波路変換器１７近傍には設けられていない。なお、薄膜抵抗４が設けられている部分においては、導体１２は設けられておらず、薄膜抵抗４は、直接、誘電体基板１１上に設けられている。また、図４において、１７は、入力端子１６から入力された信号をポスト壁導波路へ伝達させるとともに、当該信号が短絡端８で反射したことにより得られるポスト壁導波路からの反射信号を入力端子１６に伝達させるためのマイクロストリップ線路−ポスト壁導波路変換器である。マイクロストリップ線路−ポスト壁導波路変換器１７は、入力端子１６におけるマイクロストリップ線路幅ｗ１とポスト壁導波路の線路幅ｗ２との間の所定の値をその線路幅ｗ３として有するマイクロストリップ線路により構成される（ｗ１＜ｗ３＜ｗ２）。マイクロストリップ線路−ポスト壁導波路変換器１７は、入力端子１６とポスト壁導波路との間に接続され、入力端子１６とポスト壁導波路とが異種伝送線路から構成されている場合に、当該異種伝送線路への信号の変換を行って、それらの間の信号の伝達を行う変換手段である。

ビアホール１５は、図４に示すように、導体１２が設けられている部分で、かつ、薄膜抵抗１４とマイクロストリップ線路−ポスト壁導波路変換器１７との間の部分に設けられている。ビアホール１５は２列のビアホール列を構成するように設けられており、薄膜抵抗１４近傍においては、それらの２列はテーパ状に設けられていて、入力端子１６に向かうにつれて、そのテーパ幅が広がるように設けられているが、他のビアホール５は、導体１２の外縁（または、誘電体基板１１の辺（外縁））に沿って、設けられている。ビアホール１３，１５の製造方法としては、例えば、上記の実施の形態１で述べたビアホール３，５の形成方法と同様にして行う。また、薄膜抵抗１４は、上記の実施の形態１と同様に、例えばスパッタリング法等により形成する。また、入力端子１６およびマイクロストリップ線路−ポスト壁導波路変換器１７を構成する、マイクロストリップ線路は、例えば、金属ペースト（導電性ペースト）を所定のパターン形状に塗布する技術、いわゆるスクリーン印刷技術を用いることにより形成するか、あるいは、レジスト等を用いた蒸着法等により形成するようにすればよい。なお、これらの製造方法は、これに限定されるものではなく、当然ながら、他の形成方法を用いて形成してもよい。

次に、この発明の実施の形態２による無反射終端抵抗回路の動作について説明する。同回路は、前述した実施の形態１のポスト壁導波路からなる無反射終端抵抗回路に対して、マイクロストリップ線路−ポスト壁導波路変換器１７を接続することにより、入力端子１６をマイクロストリップ線路から構成した点のみが異なっており、電気的特性としてはほぼ実施の形態１と同一の特性を呈する。

一方、従来の通常のマイクロストリップ線路からなる無反射終端としては、図５に示すような比較的小型な薄膜抵抗と接地用のビアホールからなる回路が用いられる（例えば、特開２００６−３５２５６３号公報参照）。

図５において、１３０は誘電体基板で、その裏面は導体により全面メタライズされている。また、１３１は薄膜抵抗、１３２は接地用のビアホール、１３３はマイクロストリップ線路を構成する線路導体である。また、図中に示すマイクロストリップ線路の線路幅ｗは、図４に図示したマイクロストリップ線路の線路幅とほぼ同一であり、ポスト壁導波路の線路幅に比べてかなり小さくなっている。なお、同回路においては、各々の薄膜抵抗がおよそ２Ｚｏ（Ｚｏは信号源インピーダンス）の値となっており、それを並列に２合成することでインピーダンスＺｏの無反射終端抵抗回路を構成している。

ここで上述した２つの無反射終端の耐電力について考える。まず、図５の従来のマイクロストリップ線路無反射終端についてみると、マイクロストリップ線路は比較的狭い線路断面内に電磁エネルギーが集中するため単位断面積あたりの電力密度は大きくなり、かつ、薄膜抵抗１３１の寸法も小さいため、結果として、無反射終端の耐電力は比較的小さくなる。図５の薄膜抵抗寸法の縦横比を一定に保ちつつ大きくすることでその抵抗値を保ちつつ薄膜抵抗自体の耐電力を向上することは可能ではあるが、高周波においてはその大型化に伴う地板間容量の増加や、同抵抗に接続されるマイクロストリップ線路との構造的な不連続が増加することで生じる寄生リアクタンスなどにより、その反射係数を小さく保つことが極めて困難となる。従って、マイクロストリップ線路と薄膜抵抗を組み合わせて耐電力の高い無反射終端を実現することは極めて困難となる。

一方、図４に示す本実施の形態によれば、マイクロストリップ線路からなる入力端子１６に入力された信号は、まず、マイクロストリップ線路−ポスト壁導波路変換器１７により、ポスト壁導波路に変換される。ここで、ポスト壁導波路の断面寸法は、入力端子１６を構成しているマイクロストリップ線路に比べて非常に大きく、その単位断面積あたりの電力密度はマイクロストリップ線路に比べて小さくなる。さらに、図４の構成においては、ポスト壁導波路により構成される無反射終端の薄膜抵抗は、図５のそれに比べて、自ずとかなり大きくなるため、結果として耐電力の大きな無反射終端を得ることができる。

このように、本実施の形態においては、上述の実施の形態１と同様の効果が得られるとともに、さらに、ポスト壁導波路と薄膜抵抗からなる無反射終端抵抗回路に対して、マイクロストリップ線路−ポスト壁導波路変換器１７を接続して、それをマイクロストリップ線路無反射終端として用いることにより、従来の比較的小さな薄膜抵抗と接地用ビアホールからなるマイクロストリップ線路無反射終端に比べて、より耐電力の高い無反射終端を得ることが可能となる。

なお、上記の実施の形態２の説明においては、マイクロストリップ線路−ポスト壁導波路変換器１７として、マイクロストリップ線路を設ける例について説明したが、その場合に限らず、マイクロストリップ線路−ポスト壁導波路変換器１７を、コプレーナ線路、同軸線路、あるいは、中空導波管などから構成するようにしてもよい。

１，１１，１１０，１２０，１３０誘電体基板、２ａ，２ｂ，１２，１１１ａ，１１１ｂ，１２１ａ，１２１ｂ，１３３導体、３，５，１３，１５，１１２，１２２，１３２ビアホール、４，１４，１３１薄膜抵抗、６，１６，１０３入力端子、８，１８短絡端、９側面、１２３抵抗性ビアホール、１７マイクロストリップ線路−ポスト壁導波路変換器、１００中空導波管、１０１電波吸収体、１０２電気的短絡端。

Claims

誘電体基板の上下面を導体でメタライズし、その側面を同様にメタライズするかあるいはそれと電気的に等価となるビアホール列を設けることで構成される誘電体導波路と、
前記誘電体基板に設けられ、信号が入力される入力端と、
前記入力端と対向する前記誘電体基板の他端に設けられ、電気的に短絡されて、前記入力端から入力された前記信号を反射させる短絡端と
を備え、
前記誘電体基板の上面の一部分を前記導体ではなく薄膜抵抗とし、
前記入力端と前記薄膜抵抗との間に、電気的に誘導性の特性を有する誘導性ポストを設けたことを特徴とする無反射終端抵抗回路。
前記薄膜抵抗の形状を長方形としたことを特徴とする請求項１に記載の無反射終端抵抗回路。
前記薄膜抵抗の形状をテーパ状とし、そのテーパ幅が前記短絡端に向かうにつれて大きくなるようにしたことを特徴とする請求項１に記載の無反射終端抵抗回路。
前記入力端と前記誘電体導波路との間に接続され、前記入力端と前記誘電体導波路とが異種伝送線路から構成されている場合には、当該異種伝送線路への信号の変換を行って、それらの間の信号の伝達を行う変換手段をさらに備えたことを特徴とする請求項１ないし３のいずれか１項に記載の無反射終端抵抗回路。