Nothing Special   »   [go: up one dir, main page]

JP5546315B2 - 電子装置、光プリントヘッド、および画像形成装置 - Google Patents

電子装置、光プリントヘッド、および画像形成装置 Download PDF

Info

Publication number
JP5546315B2
JP5546315B2 JP2010077308A JP2010077308A JP5546315B2 JP 5546315 B2 JP5546315 B2 JP 5546315B2 JP 2010077308 A JP2010077308 A JP 2010077308A JP 2010077308 A JP2010077308 A JP 2010077308A JP 5546315 B2 JP5546315 B2 JP 5546315B2
Authority
JP
Japan
Prior art keywords
light emitting
pad
emitting element
electronic device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010077308A
Other languages
English (en)
Other versions
JP2011009702A (ja
Inventor
浩紀 喜井
広治 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010077308A priority Critical patent/JP5546315B2/ja
Publication of JP2011009702A publication Critical patent/JP2011009702A/ja
Application granted granted Critical
Publication of JP5546315B2 publication Critical patent/JP5546315B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0615Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、電子装置、およびそれを用いた、画像形成装置並びに画像入力装置に関する。
画像形成装置として電子写真プリンタがある。この電子写真プリンタの露光装置として複数の発光素子を含んで構成される光プリンタヘッドがある。
また、画像形成装置としてサーマルプリンタがある。このサーマルプリンタの露光装置として、複数の発熱抵抗体を含んで構成されるサーマルヘッドがある。
また、画像入力装置としてスキャナやデジタルカメラ等がある。これらの装置の画像入力部として、複数の受光素子を含んで構成されるイメージセンサがある。
このような光プリンタヘッド、サーマルヘッド、またはイメージセンサ等の画像の解像度を向上するためには、発光素子、発熱抵抗体、または受光素子等の電子素子の配置間隔を小さくする必要がある。電子素子を密に配置するにしたがい、ワイヤボンディングのためのパッドも密に配置する必要がある。
そこで、パッドを複数段に配列させ、隣接するパッドが互いに異なる段となるように配列させている(特許文献1または2参照)。
特開2000−349343号公報 特開平8−279528号公報
装置のさらなる小形化を図るためには、パッドの形状やパッド間の間隔も小さくなる傾向にある。このようにパッドの形状やパッド間の間隔が小さくなると、ボンディングワイヤを供給するキャピラリが、パッドからはみ出し、パッド間に位置する配線に衝突して配線が損傷したり、あるいはボンディングワイヤがはみ出して配線とパッド間がショートしたりする場合があった。その結果、導通信頼性が低下するという問題があった。
したがって本発明の目的は、導通信頼性の高い電子装置、およびそれを用いた、画像形成装置並びに画像入力装置を提供することである。
本発明の電子装置に係る一実施形態は、基板と、前記基板の一表面上に形成された電子素子と、前記一表面上で、前記電子素子が形成された領域とは異なる領域に、所定間隔をあけて列状に配列され、第一の接続配線を介して前記電子素子と電気的に接続された、第一のパッドと、前記一表面上で、前記電子素子が形成された領域および前記第一のパッドが形成された領域とは異なる領域に設けられ、前記第一のパッド間を横切る第二の接続配線を介して前記電子素子と電気的に接続された、第二のパッドと、を具備しており、前記第一のパッド間において、前記第二の接続配線の前記基板とは反対側の表面が、前記第一のパッドの前記基板とは反対側の表面よりも前記基板側に位置していることを特徴とする。
このような構成により、第一のパッド間において、第二の接続配線の表面と第一のパッドの表面とを、基板の厚み方向に離間させて、ボンディングワイヤ等の接続部材を供給するキャピラリが第二の接続配線を損傷したり、接続部材がはみ出して第二の接続配線と第一のパッドとをショートさせたりするのを抑制することができ、その結果、導通信頼性を向上できる。
本発明の画像形成装置に係る一実施形態は、上記電子装置と、前記第一および第二のパッドに電気的に接続されており、画像情報に基づいて前記発光素子を駆動する駆動回路と、前記発光素子からの光を集光する集光手段と、前記集光手段によって集光された光によって露光されて潜像を形成する感光手段と、前記感光手段に現像剤を供給する現像剤供給手段と、前記感光手段上において前記現像剤によって形成された画像を記録シートに転写する転写手段と、前記記録シートに転写された現像剤の画像を定着させる定着手段と、を含む。
本発明の画像形成装置に係る他の実施形態は、上記電子装置と、前記第一および第二のパッドに電気的に接続されており、画像情報に基づいて前記発熱抵抗体を駆動する駆動回路と、を含む。
本発明の画像入力装置に係る一実施形態は、上記電子装置と、前記第一および第二のパッドに電気的に接続されており、光パターンに対応して前記受光素子で発生した電気信号の演算処理を行なう演算回路と、を含む。
本発明によれば、電子装置、およびそれを用いた、画像形成装置並びに画像入力装置の導通信頼性を高めることができる。
本発明の電子装置の実施の形態の一例を示す斜視図である。 本発明の電子装置の実施の形態の他の例を示す斜視図である。 本発明の電子装置としての、第1の実施の形態の発光装置1を示す断面図である。 発光装置1を示す断面図である。 本発明の電子装置としての、第2の実施の形態の発光装置1’を示す断面図である。 発光装置1’を示す断面図である。 本発明の電子装置としての、第3の実施の形態の発光装置41を示す平面図である。 図7の切断面線IV−IVから見た発光装置41の断面図である。 図7の切断面線V−Vから見た発光装置41の断面図である。 図7に示される発光装置41の等価回路を示す回路図である。 発光装置41を有する画像形成装置87の基本的構成を示す側面図である。 光プリントヘッド110の実施の形態の一例を示す斜視図である。 (a)は図13に示す光プリントヘッド110を示す平面図であり、(b)は(a)とは異なる態様の光プリントヘッド110を示す平面図である。
図1は、本発明の電子装置に係る実施の形態の一例を示す斜視図である。電子装置100は、基板102と、電子素子103と、第一の接続配線104と、第二の接続配線105と、第一のパッド106と、第二のパッド107とを含んで構成される。
電子素子103は、発光素子、受光素子、または発熱素子等である。発光素子としては、LED、LDおよび発光サイリスタ等が挙げられる。受光素子としては、フォトダイオード等が挙げられる。発熱素子としては発熱抵抗体等が挙げられる。電子素子103は、基板102上に複数個が設けられている。これらの複数の電子素子103は同じ種類のものであってもよく、異なる種類のものであってもよい。
第一のパッド106は、所定間隔をあけて列状に配列されている。第一のパッド106は、第一の接続配線104を介して電子素子103と電気的に接続されている。第一の接続パッド106は、外部回路と電子素子103とを電気的に接続するため、ワイヤや半田等の入出力用の接続部材が接続される。
また、第二のパッド107は、列状に配列した第一のパッド106に沿って列状に配列されており、個々の第二のパッド107は、第一のパッド106間に対応するように配置されている。第二のパッド107は、隣接する第一のパッド106同士の間を横切るように配設された第二の接続配線を介して電子素子103と電気的に接続されている。第二のパッド107は、外部回路と電子素子103とを電気的に接続するため、ボンディングワイヤや半田等の入出力用の接続部材が接続される。
このような構成により、複数の第一のパッド106および第二のパッド107を、接続部材を接続するのに必要な面積を維持しながら、高密度に配置することができる。
図1の例では、第一のパッド106は、基板102上に形成した台座部108上に形成されている。つまり、第一のパッド106の上面が、第一のパッド106間に形成された第二の接続配線105の上面よりも高い位置にある。このような構成により、電子装置100の導通信頼性を高めることができる。すなわち、第一のパッド106に、ボンディングワイヤや半田等の接続部材を接続する際、接続部材がはみ出して第二の接続配線105と第一のパッド106とがショートするのを抑制することができる。あるいは、第一のパッド106に、ボンディングワイヤや半田等の接続部材を接続する際、接続部材を供給するキャピラリが第二の接続配線105に接触して第二の接続配線105を損傷するのを抑制することができる。
台座部108は絶縁体であってもよく、導電体であってもよい。台座部108を用いる代わりに、第一のパッド106を厚く形成してもよい。
図2は、本発明の電子装置に係る実施の形態の他の例を示す斜視図である。電子装置101において、電子装置100と同じ部位には同じ符号を付している。電子装置101において、第一のパッド106間に位置する基板102の上面に凹部109が形成されている。そして、この凹部109の側面および底面に第二の接続配線105が形成されている。つまり、第一のパッド106の上面が、第一のパッド106間に形成された第二の接続配線105の上面よりも高い位置にある。このような構成により、図1の電子装置100と同様、電子装置101の導通信頼性を高めることができる。
なお、上述した図1の電子装置100に示すような台座部108等を設ける手段、および図2の電子装置101に示すような凹部109等を設ける手段を組み合わせてもよい。この場合、第一のパッド106の上面と第二の接続配線105の上面との距離が、より大きくなり、導通信頼性をより高めることができる。
次に本発明の電子装置について、具体的な適用例を示す。図3は、本発明の電子装置としての、第1の実施の形態の発光装置1を示す断面図である。図4は、発光装置1を示す断面図である。発光装置1は、基板2と、電子素子としての発光素子3と、台座部4と、アノード用配線6と、カソード用配線7と、ワイヤボンディングのためのボンディングパッド8とを含んで構成される。
基板2は、板状であって、n型半導体から成る。電子素子に相当する発光素子3は、基板2の厚み方向Z(以下、厚み方向Zという)の一表面2a上の、基板2の幅方向X(以下、幅方向Xという)の一方X1の端部寄りに形成される。発光素子3は、本実施の形態ではpn構造を有する発光ダイオードから成り、発光素子本体11と、第1電極12と、絶縁層15の発光素子本体11に重なって形成される部分とを含んで構成される。発光素子3は、しきい電圧を超える電位差をアノードとカソードとの間に与えることによって発光する。
発光素子本体11は、第1のn型半導体層16と、第1のp型半導体層17と、オーミックコンタクト層20とがそれぞれこの順に積層されて、基板2の厚み方向Zの一表面2a上に形成される。発光素子本体11は、基板2から厚み方向Zの一方Z1に離間するほど先細状に形成される。
具体的には、基板2は、III−V族化合物半導体およびIV族半導体などの結晶成長が可能な半導体基板であり、たとえば、ガリウム砒素(GaAs)、インジウムリン(InP)、ガリウムリン(GaP)、シリコン(Si)またはゲルマニウム(Ge)などの半導体材料によって形成される。
第1のn型半導体層16は、ガリウム砒素(GaAs)、アルミニウムガリウム砒素(AlGaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される。
第1のp型半導体層17は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。
オーミックコンタクト層20は、ガリウム砒素(GaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成されるp型半導体層であり、第1電極12とのオーミック接合を行うためのものである。
台座部4は、基板2の厚み方向Zの一表面2a上の発光素子3が形成される領域とは異なる領域に形成される。台座部4は、基板2の幅方向Xの他方X2の端部寄りに形成される。台座部4は、本実施の形態では厚み方向Zおよび幅方向Xに垂直な配列方向Yに所定の間隔をあけて配置されるアノード用台座部と、カソード用台座部35と、第2電極14とを含む。アノード用台座部と、カソード用台座部35とを総称する場合、または不特定のものを指定する場合には、単に台座部4という場合がある。台座部4は、台座部本体22と、絶縁層15の台座部本体22に重なって形成される部分とを含んで構成される。
台座部本体22は、本実施の形態では発光素子本体11の各半導体層とそれぞれ同じ厚みを有する半導体層を積層して形成される。台座部本体22は、発光素子本体11と同じ材料を用いた層構成を成すので、対応する層については発光素子本体11の各半導体層と同一の名称を付す。
台座部本体22は、第1のn型半導体層24と、第1のp型半導体層25と、オーミックコンタクト層28とがそれぞれこの順に積層されて、基板2の厚み方向Zの一表面2a上に形成される。台座部本体22は、四角錘台状に形成される。
絶縁層15は、発光素子本体11の表面と、台座部本体22の表面と、基板2の表面とを厚み方向Zの一方Z1から覆って形成される。絶縁層15は、電気絶縁性および透光性ならびに平坦性を有する無機材料によって形成される。絶縁層15は、チッ化シリコンおよび酸化シリコンなどによって形成される。
発光素子3と台座部4とは、発光装置1の小形化を実現するために可能な限り近接して配置される。発光素子3と台座部4との間隔W1は、たとえば10μm〜200μmに選ばれる。
発光素子本体11のオーミックコンタクト層20の厚み方向Zの一表面20a上に積層された絶縁層15の一部には、厚み方向Zに貫通する第1貫通孔31が形成される。またカソード用台座部35と基板2の幅方向Xの他方X2の端部との間に形成される絶縁層15の一部には、厚み方向Zに貫通する第2貫通孔33が形成される。
第1電極12は、第1貫通孔31内およびこの第1貫通孔31を厚み方向Zの一方Z1から覆う部分に形成される。第1電極12は、発光素子3のアノードに相当する。第2電極14は、第2貫通孔33内およびこの第2貫通孔33を厚み方向Zの一方Z1から覆う部分に形成される。第2電極14は、基板2を介して第1のn型半導体層16に電気的に接続されるので、発光素子3のカソードに相当する。第1、第2電極12,14は、金属材料および合金材料などの導電性を有する材料によって形成される。
台座部4の厚み方向Zの一表面4a上には、ボンディングワイヤの一端が接続されるボンディングパッド8が形成される。発光装置1は、ボンディングワイヤを介して、他の装置と電気的に接続される。ボンディングパッド8は、アノード用台座部の厚み方向Zの一表面上の全面にわたって形成されるアノード用ボンディングパッドAと、カソード用台座部35の厚み方向Zの一表面4a上に形成されるカソード用ボンディングパッドCとを含む。以後アノード用ボンディングパッドAと、カソード用台座部35の厚み方向Zの一表面4a上に形成されるカソード用ボンディングパッドCとを総称する場合、および不特定のものを示す場合には、単にボンディングパッド8という場合がある。
アノード用配線6は、第1電極12とアノード用ボンディングパッドAとの間を、絶縁層15の表面に沿って延びる。アノード用配線6は、金属材料および合金材料などの導電性を有する材料によって形成される。アノード用ボンディングパッドAは、アノード用配線6を介して第1電極12と電気的に接続される。すなわちアノード用ボンディングパッドAは、発光素子3のアノードに相当する。
カソード用配線7は、第2電極14とカソード用ボンディングパッドCとの間を、絶縁層15の表面に沿って延びる。カソード用配線7は、金属材料および合金材料などの導電性を有する材料によって形成される。カソード用ボンディングパッドCは、カソード用配線7を介して第2電極14と電気的に接続される。すなわちカソード用ボンディングパッドCは、発光素子3のカソードに相当する。発光素子3のカソードをグランドに接続する場合には、このカソード用ボンディングパッドCとグランドとの間をボンディングワイヤによって接続すればよい。
第1電極12、第2電極14、アノード用配線6、カソード用配線7、アノード用ボンディングパッドA、およびカソード用ボンディングパッドCは、それぞれ金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。
発光素子本体11および台座部本体22は、基板2の一表面2a上に第1のn型半導体層16,24、第1のp型半導体層17,25、オーミックコンタクト層20,28をそれぞれ形成するための半導体材料を、エピタキシャル成長および化学気相成長(CVD)法などによって順次積層した後、フォトリソグラフィによってパターニングおよびエッチングして形成される。したがって、一連の製造プロセスにおいて、発光素子本体11および台座部本体22を同時に形成することができるので、製造工程を増加させないで台座部本体22を形成することができ、製造コストを低減することができる。
絶縁層15は、前述したチッ化シリコンなどの無機材料をプラズマCVD法により成膜した後、第1、第2貫通孔31,33をフォトリソグラフィによってパターニングおよびエッチングして形成される。
第1、第2電極12,14、アノード用配線6、カソード用配線7、アノード用ボンディングパッドA、およびカソード用ボンディングパッドCは、絶縁層15を形成した後、蒸着法などによって導電性材料を絶縁層15の表面に積層した後、フォトリソグラフィによってパターニングおよびエッチングして、同時に形成される。したがって、第1、第2電極12,14と、アノード用配線6、カソード用配線7、アノード用ボンディングパッドA、およびカソード用ボンディングパッドCの厚みは、ほぼ等しく形成される。
本実施の形態では、発光素子3と台座部4とは同じ工程において作製されるので、発光素子3とアノード用ボンディングパッドAとカソード用ボンディングパッドCとの厚みはほぼ同じである。またアノード用配線6、およびカソード用配線7は、それぞれ絶縁層15の表面に沿って形成されるので、アノード用ボンディングパッドAとカソード用ボンディングパッドCの厚み方向Zの一表面に関して基板2寄りに形成される。したがってアノード用ボンディングパッドAとカソード用ボンディングパッドCの厚み方向Zの一表面は、発光装置1において基板2の一表面2aから最も離間した位置に形成される。すなわちボンディングパッド8の厚み方向Zの基板2とは反対側の一表面8aは、発光素子3の厚み方向Zの基板2とは反対側の表面を含む厚み方向Zに垂直な仮想一平面10上、または前記仮想一平面10に関して基板2とは反対側に、すなわち前記仮想一平面10よりも基板2から離間して形成される。またアノード用配線6、およびカソード用配線7は、前記仮想一平面10に関して基板2寄りに、すなわち前記仮想一平面10よりも基板2に近接して形成される。発光素子3の厚み方向Zの一表面3aとボンディングパッド8の厚み方向Zの一表面8aとの基板2の一表面2aからの高さHは、たとえば2μm〜10μmに選ばれる。
そして、これらの複数のボンディングパッド8は、例えば、図1で示した電子装置100の第一のパッド106および第二のパッド107と同様に、基板2の表面に、所定の間隔をあけて列状に配列した第一のパッド群と、この第一のパッド群に沿って、各第一のパッド間に対応するように列状に配列した第二のパッド群とを備えるように配列される。なお、これらの第一のパッド群および第二のパッド群を構成するボンディングパッド8において、アノード用ボンディングパッドA、カソード用ボンディングパッドCの配置位置は特に限定されない。
この第二のパッド群に、アノード用ボンディングパッドAが設けられている場合、アノード用ボンディングパッドAは、第一のパッド群の隙間を横切るように配設されたアノード用配線により、発光素子3と電気的に接続される。この場合、アノード用配線は、図1で示した電子装置100の第二の接続配線105に相当する。
このような構成により、ボンディングパッド8をワイヤボンディングに必要な面積を保持しながら高密度に配設することができるとともに、第二の接続配線としてのアノード用配線の導通信頼性を高めることができる。
また、ボンディングパッド8は、厚み方向Zの一表面8aが発光装置1において基板2の一表面2aから最も離間した位置に形成されるので、発光素子3と台座部4とが近接して配置されているとしても、ボンディングワイヤを接続する工程においてキャピラリが厚み方向Zの一方Z1から基板2に向けて台座部4に近接するときに、発光素子3と衝突しにくくなる。またボンディングパッド8は、発光素子3から離間した位置に形成される台座部4に設けられるので、ボンディングワイヤを接続するときに発光素子3に直接的に衝撃が伝わらず、発光素子3に与える衝撃を抑制することができる。これによってボンディングワイヤを接続する工程において発光素子3に損傷を与えることを抑制することができ、発光装置1の長寿命化を図ることができるとともに発光装置1を備える機器の歩留りを向上することができる。
本実施の形態では、発光素子本体11は、n型半導体層から成る基板2の一表面2a上にn型半導体層、p型半導体層がこの順に順次積層されて形成されるとしたけれども、n型半導体層をp型半導体層に置換し、p型半導体層をn型半導体層に置換した構成であってもよい。
また本実施の形態では、発光素子3は、発光ダイオードから成るとしたけれども、発光サイリスタによって構成されてもよい。この場合には、図5および図6に示した、本発明の電子装置としての第2の実施の形態の発光装置1’のように、発光素子本体11のオーミックコンタクト層20と第1のP型半導体層17の間に第2のN型半導体18と第2のP型半導体19を挿入し、ゲート用台座部34を用意し、発光素子本体11と同様にオーミックコンタクト層20と第1のP型半導体層17の間に第2のN型半導体18と第2のP型半導体19を挿入し、ゲート用配線5を用意する。この場合に、発光素子本体と同じ層構造の台座部本体を形成すると、前述したように発光素子本体と台座部本体とを一連の工程において同時に作製することができる。
また本実施の形態では、ボンディングパッド8の厚み方向Zの一表面8aの基板2からの間隔は、発光素子3の厚みと等しくなるが、ボンディングパッド8の厚み方向Zの一表面8aの基板2からの間隔を、発光素子3の厚みよりも大きくなるように台座部4またはボンディングパッド8を形成してもよい。この場合であっても、ボンディングワイヤを接続する工程においてキャピラリが発光素子3に衝突することを抑制することができる。
また本実施の形態では、発光素子3と台座部4とを近接して配置するとしたけれども、ボンディングワイヤを接続するときに発光素子3に加わる衝撃を緩和するために、発光素子3と台座部4とを離間して配置するようにしてもよい。ただし発光素子3と台座部4との間隔W1が大きすぎると、電気信号が劣化したり、装置が大形になるので、発光素子3と台座部4との間隔W1は、たとえば10μm〜200μmに選ばれる。
図7は、本発明の電子装置としての、第3の実施の形態の発光装置41の平面図である。図8は、図7の切断面線IV−IVから見た発光装置41の断面図である。図9は、図7の切断面線V−Vから見た発光装置41の断面図である。発光装置41は、発光素子アレイ42と、複数の台座部Dと、複数の制御信号伝送配線GHと、アノード用配線6と、ゲート用配線5と、カソード用配線7と、第1絶縁層43と、第2絶縁層44と、複数のボンディングパッド8とを含んで構成される。本実施の形態の発光装置41の構成において、前述の第1および第2の実施の形態の発光装置1、1’の構成と対応する構成については、同一の符号を付す。
発光素子アレイ42は、n(記号nは、2以上の整数)個の発光素子ブロックBを含んで構成される。各発光素子ブロックBは、それぞれm(記号mは、2以上の整数)個の発光素子Tを含んで構成される。すなわち発光素子アレイ42は、n×m個の発光素子Tを含んで構成される。本実施の形態では、m=4である。各発光素子Tは、基板2の厚み方向Zの一表面2a上の幅方向Xの他方X2の端部寄りに、相互に間隔をあけて配列方向Yに沿って直線状に配列される。各発光素子ブロックBは、配列方向Yの一方Y1から順にm個ずつの発光素子Tによってそれぞれ構成される。n個の発光素子ブロックBのうちの、配列方向Yの一方Y1から順にi(記号iは、1以上かつn以下の整数)番目に配置される発光素子ブロックBを、発光素子ブロックBiという場合がある。また発光素子ブロックBiを構成する発光素子Tのうちの、配列方向Yの一方Y1から順にj(記号jは、1以上かつm以下の整数)番目に配置される発光素子Tを発光素子Tjという場合がある。以後、複数の発光素子Tを総称する場合、および不特定の発光素子Tを示す場合には、単に発光素子Tという場合がある。また複数の発光素子ブロックBを総称する場合、およ
び不特定の発光素子ブロックBを示す場合には、単に発光素子ブロックBという場合がある。発光素子Tは、600〜800nmの波長の光を発光可能に形成される。
発光素子Tは、前述した第2の実施の形態の発光装置1’における発光素子3と同様の構成であるので、対応する構成については同様の符号を付す。発光素子Tは、発光素子本体11と、第1絶縁層43の一部と、第2絶縁層44の一部と、第1電極12と、第3電極13とを含んで構成される。特に発光素子本体11は、前述した第2の実施の形態の発光サイリスタを用いた発光装置1’における発光素子本体11と同じ構造を有している。
各発光素子ブロックBを構成する発光素子Tは、発光素子ブロックB毎に第1電極12が互いにアノード用配線6を介して電気的に接続される。
台座部Dは、基板2の厚み方向Zの一表面2a上の幅方向Xの一方X1の端部寄りに、相互に間隔をあけて配列方向Yに直線状に配列される。台座部Dは、前述した第1および第2の実施の形態の発光装置1、1’における台座部4と同様の構成であるので、対応する構成については同じ符号を付す。台座部Dは、台座部本体22と、第1絶縁層43の一部と、第2絶縁層44の一部と、第2電極14とを含んで構成される。特に台座部本体22は、前述した第1および第2の実施の形態の発光装置1、1’における台座部本体22と同じ構造を有している。
発光素子Tと台座部Dとは、発光装置41の小形化を実現するために、後述する制御信号伝送配線GHを形成することが可能な間隔をあけて近接して配置される。発光素子Tと台座部Dとの間隔W2は、たとえば10μm〜200μmに選ばれる。
ボンディングパッド8は、それぞれ各台座部Dの厚み方向Zの一表面4a上の全面にわたって形成される。ボンディングパッド8は、ボンディングワイヤの一端を接続可能な大きさに形成される。ボンディングパッド8の幅方向Xの寸法W3は、たとえば30μm〜120μmに選ばれ、配列方向Yの寸法W4は、たとえば30μm〜120μmに選ばれる。
複数のボンディングパッド8のうち、アノード用配線6に接続されたボンディングパッド8を、アノード用ボンディングパッドAiという場合がある。以後複数のアノード用ボンディングパッドAを総称する場合、および不特定のアノード用ボンディングパッドAを示す場合には、単にアノード用ボンディングパッドAという場合がある。
発光装置41は、本実施の形態では発光素子ブロックBを構成する発光素子Tの数(m個)と同数のm本の制御信号伝送配線GHを含む。本実施の形態ではm=4なので、発光装置41は、4本の第1〜第4制御信号伝送配線GH1,GH2,GH3,GH4を含む。以後複数の制御信号伝送配線GHを総称する場合、および不特定の制御信号伝送配線GHを示す場合には、単に制御信号伝送配線GHという場合がある。
制御信号伝送配線GHは、発光素子アレイ42と台座部Dとの間に形成され、前述した第1および第2の実施の形態の発光装置1、1’の絶縁層15に相当する第1絶縁層43の厚み方向Zの一表面上に配列方向Yに沿って延びる。第1〜第4制御信号伝送配線GH1,GH2,GH3,GH4は、各発光素子Tの第3電極13にそれぞれ順次1つずつゲート用配線5を介して接続され、配列される発光素子Tに沿って、それぞれが4つおきに発光素子Tの第3電極13に接続される。すなわち第1制御信号伝送配線GH1は、発光素子T1の第3電極13に電気的に接続され、第2制御信号伝送配線GH2は、発光素子T2の第3電極13に電気的に接続され、第3制御信号伝送配線GH3は、発光素子T3の第3電極13に
電気的に接続され、第4制御信号伝送配線GH4は、発光素子T4の第3電極13に電気的に接続される。
第1制御信号伝送配線GH1は、複数のボンディングパッド8のうちのいずれか1つにゲート用配線5を介して電気的に接続される。また第2制御信号伝送配線GH2は、複数のボンディングパッド8のうちのいずれか1つにゲート用配線5を介して電気的に接続される。また第3制御信号伝送配線GH3は、複数のボンディングパッド8のうちのいずれか1つにゲート用配線5を介して電気的に接続される。また第4制御信号伝送配線GH4は、複数のボンディングパッド8のうちのいずれか1つにゲート用配線5を介して電気的に接続される。以後第1制御信号伝送配線GH1に電気的に接続されるボンディングパッド8を、第1ゲート用ボンディングパッドG1といい、第2制御信号伝送配線GH2に電気的に接続されるボンディングパッド8を、第2ゲート用ボンディングパッドG2といい、第3制御信号伝送配線GH3に電気的に接続されるボンディングパッド8を、第3ゲート用ボンディングパッドG3といい、第4制御信号伝送配線GH4に電気的に接続されるボンディングパッド8を、第4ゲート用ボンディングパッドG4という場合がある。
また複数の台座部Dのうちの1つは、前述の第1および第2の実施の形態の発光装置1、1’のカソード用台座部35に相当し、この台座部Dに設けられるボンディングパッド8は、カソード用配線7を介して第2電極14に電気的に接続される。以後カソード用配線7を介して第2電極14に電気的に接続されるボンディングパッド8を、カソード用ボンディングパッドCという場合がある。
第1絶縁層43は、前述した第1および第2の実施の形態の発光装置1、1’における絶縁層15に相当し、基板2、台座部本体22および発光素子本体11の表面を、厚み方向Zの一方Z1から覆って形成される。また前述したように第1絶縁層43の厚み方向Zの一表面上に、配列方向Yに沿って制御信号伝送配線GHが形成される。
第2絶縁層44は、第1絶縁層43および制御信号伝送配線GHの表面を厚み方向Zの一方Z1から覆って形成される。前述したゲート用配線5は、第2絶縁層44の表面に沿って幅方向Xに延び、所定の制御信号伝送配線GHに接続される。第2絶縁層44のうち、制御信号伝送配線GHのゲート用配線5が接続されるべき表面上に形成される部分には、貫通孔45が形成され、この貫通孔45にゲート用配線5の一部が形成される。
アノード用配線6は、第2絶縁層44の表面に沿って形成され、第1電極12から第2電極接続部21の厚み方向Zの一方Z1まで延びる第1延在部6aと、配列方向Yに延び、第1延在部6aの第1電極12とは反対側の端部をそれぞれ接続する第2延在部6bと、第2延在部6bの配列方向Yの中央から幅方向Xに延び、アノード用ボンディングパッドAに接続される第3延在部6cとを含んで構成される。
発光素子本体11のオーミックコンタクト層20の厚み方向Zの一表面20a上に積層された第1絶縁層43および第2絶縁層44の一部には、厚み方向Zに貫通する第1貫通孔31が形成される。また第2電極接続部21の厚み方向Zの一表面21a上に積層された第1絶縁層43および第2絶縁層44の一部には、厚み方向Zに貫通する第2貫通孔32が形成される。またカソード用ボンディングパッドCが設けられる台座部Dと基板2の幅方向Xの他方X2の端部との間に形成される第1絶縁層43および第2絶縁層44の一部には、厚み方向Zに貫通する第3貫通孔33が形成される。
第1電極12は、第1貫通孔31内およびこの第1貫通孔31を厚み方向Zの一方Z1から覆う部分に形成される。第1電極12は、アノードに相当する。第3電極13は、第3貫通孔32内およびこの第3貫通孔32を厚み方向Zの一方Z1から覆う部分に形成さ
れる。第3電極13は、ゲートに相当する。第2電極14は、第2貫通孔33内およびこの第2貫通孔33を厚み方向Zの一方Z1から覆う部分に形成される。第2電極14は、カソードに相当する。第1〜第3電極12,14,13は、金属材料および合金材料などの導電性を有する材料によって形成される。
発光素子本体11および台座部本体22は、前述の第1および第2の実施の形態と同様の工程を経ることによって形成される。
第1絶縁層43および第2絶縁層44は、前述したチッ化シリコンなどの無機材料を成膜した後、第1〜第3貫通孔31,33,32をフォトリソグラフィによってパターニングおよびエッチングして形成される。
制御信号伝送配線GHは、第1絶縁層43を形成した後、第1〜第3電極12,14,13、アノード用配線6、ゲート用配線5、カソード用配線7、ボンディングパッド8は、第2絶縁層44を形成した後、蒸着法などによって導電性材料を絶縁層の表面に積層した後、フォトリソグラフィによってパターニングおよびエッチングして、同時に形成される。したがって、第1〜第3電極12,14,13、アノード用配線6、ゲート用配線5、カソード用配線7、ボンディングパッド8、および制御信号伝送配線GHの厚みは、ほぼ等しく形成される。
図10は、図7に示される発光装置41の等価回路を示す回路図である。発光装置41は、駆動手段46をさらに含む。駆動手段46は、各アノード用ボンディングパッドAおよび各ゲート用ボンディングパッドGにそれぞれボンディングワイヤを介して電気的に接続される。本実施の形態では、各発光素子Tのカソードに相当するカソード用ボンディングパッドCを接地電位とする。
駆動手段46は、アノード用ボンディングパッドAiにセレクト信号φiを、ゲート用ボンディングパッドGjに制御信号ψjをそれぞれ与える。セレクト信号φiは、アノード用配線6を介して発光素子ブロックBjに含まれる各発光素子T1,T2,T3,T4のアノードに与えられる。制御信号ψjは、制御信号伝送配線GHjを介して各発光素子Tjのゲートに与えられる。駆動手段46は、駆動用ドライバーIC(Integrated
Circuit)によって実現される。
発光素子Tは、カソードが接地しているときには、アノードにハイレベルの高電圧が印加され、ゲートにローレベルが印加されているときに発光し、アノードおよびゲートが共にハイレベル、または、アノードおよびゲートが共にローレベルのときには、消灯している。ハイレベルは、たとえば3ボルト〜10ボルトであり、ローレベルは、たとえば0(零)ボルトである。したがってたとえば発光素子ブロックBiの発光素子T2を発光させる場合には、駆動手段46は、ハイレベルのセレクト信号φiを与えるとともに、ローレベルの制御信号ψ2、ハイレベルの制御信号ψ1、ψ3、ψ4を与える。このようにセレクト信号φiおよび制御信号ψjを制御することによって選択的に発光素子Tを発光させることができる。たとえば各発光素子Tのゲートおよびアノード毎にボンディングパッド8を形成する場合には、発光素子Tの数の2倍のボンディングパッドが必要になるが、m個の発光素子Tをまとめて発光素子ブロックBとすることによって、駆動手段46に接続される端子の数をn+m個にすることができる。これによって駆動手段46の端子数を抑制することができる。
駆動手段46は、外部から基準となるクロックパルス信号が入力されて、このクロックパルス信号に基づいて、制御信号ψ1〜φ4を同期して出力する。前記クロックパルス信号は、後述する画像形成装置87の制御手段96から与えられる。クロックパルス信号の
クロック周期は、後述する画像形成装置87の制御手段96における制御周期よりも長く選ばれる。また駆動手段46は、クロックパルス信号とともに与えられる画像情報に基づいて、セレクト信号φiを出力する。
図12に、本発明の光プリントヘッドに係る実施の形態の一例を示す斜視図である。光プリントヘッド110は、プリント配線基板111と、発光装置としての複数の電子装置100および112と、を具備する。電子装置100および112は、プリント配線基板111上に並んで設けられる。なお、光プリントヘッド110における電子装置の搭載数は20〜120個である。
プリント配線基板111は、如何なる材料から構成されても良いが、例えばガラスエポキシ樹脂等の電気絶縁材料から構成されていることが好ましい。
プリント配線基板111上に、複数の電子装置は、例えば、接着剤によって設けられている。接着剤としては、具体的に、エポキシ樹脂などの液状の樹脂が挙げられる。
図13には、第一のパッド106と第二のパッド107との配列が異なる2種類の光プリントヘッド110および113を示す。
図13(a)に示す光プリントヘッド110は、隣接する電子装置100および112が向かい合う端部100Aおよび112Aにおいて、電子装置100の端部100Aに最も近接するパッドが第二のパッド107であり、電子装置112の端部112Aに最も近接するパッドが第一のパッド106であることを示す。
一方、図13(b)に示す光プリントヘッド113は、電子装置100の端部100Aに最も近接するパッドおよび電子装置112の端部112Aに最も近接するパッドの両方が、いずれも同種のパッドであることを示す(図13(b)の場合、第二のパッド107)。
図13(a)に示す光プリントヘッド110と、図13(b)に示す光プリントヘッド113と、を比較した場合、印画させた際に生じやすいムラの発生抑制化の観点、さらに、ボンディングワイヤをパッドに実装する際の実装精度向上の観点から、図13(a)に示す光プリントヘッド110が好ましい。
印画時のムラは、光プリントヘッドにおいて生じる光量のずれに起因して生じる。そして光量のずれの原因のひとつとしては、電極パッドの配列の不規則性が考えられる。
電極パッドにはそれぞれ、ボンディングワイヤが接続されており、このボンディングワイヤにおいて発光素子からの光が反射されやすい。
光プリントヘッド全体からみて、電極パッドの配列が不規則であると、それにともないボンディングワイヤの配列も不規則となり、結果として光量のずれが生じる。
しかし、図13(a)に示す光プリントヘッド110のように、隣接する電子装置100および112において、第一のパッド106および第二のパッド107は、2つの電子装置を通して交互に配列している。そのため、結果として光量のずれを抑制し、印画時のムラを抑制できる。
また、隣接する光プリントヘッド110および112のパッドのうち、電子装置100の端部100Aに最も近接するパッドにそれぞれと、ワイヤをボンディングする場合、図13(b)の場合であれば、それらのパッド同士が近接しているため、ボンディングワイヤの実装精度が十分ではないが、図13(b)の場合であれば、それらのパッド同士が十分に離れることになるため、ボンディングワイヤの実装精度が向上する。
図11は、発光装置41を有する画像形成装置87の基本的構成を示す側面図である。画像形成装置87は、電子写真方式の画像形成装置であり、発光装置41を、感光体ドラム90への露光装置に使用している。発光装置41は、回路基板に実装される。
画像形成装置87は、Y(イエロ)、M(マゼンタ)、C(シアン)、K(ブラック)の4色のカラー画像を形成するタンデム方式を採用した装置であり、大略的に、4つの発光装置41Y,41M,41C,41K、集光手段であるレンズアレイ88Y,88M,88C,88Kが実装された回路基板およびレンズアレイ88を保持する第1ホルダ89Y,89M,89C,89K、4つの感光体ドラム90Y,90M,90c,90K、4つの現像剤供給手段91Y,91M,91C,91K、転写手段である転写ベルト92、4つのクリーナ93Y,93M,93C,93K、4つの帯電器94Y,94M,94C,94K、定着手段95および制御手段96を含んで構成される。
各発光装置41は、駆動手段46によって各色のカラー画像情報に基づいて駆動される。
各発光素子Tからの光は、レンズアレイ88を介して各感光体ドラム90Y,90M,90C,90Kに集光して照射される。レンズアレイ88は、たとえば発光素子Tの光軸上にそれぞれ配置される複数のレンズを含み、これらのレンズを一体的に形成して構成される。
発光装置41が実装される回路基板およびレンズアレイ88は、第1ホルダ89によって保持される。第1ホルダ89によって、発光素子Tの光照射方向と、レンズアレイ88のレンズの光軸方向とがほぼ一致するようにして位置合わせされる。
各感光体ドラム90Y,90M,90C,90Kは、たとえば円筒状の基体表面に感光体層を被着して成り、その外周面には各発光装置41Y,41M,41C,41Kからの光を受けて静電潜像が形成される静電潜像形成位置が設定される。
各感光体ドラム90Y,90M,90C,90Kの周辺部には、各静電潜像形成位置を基準として回転方向下流側に向かって順番に、露光された感光体ドラム90Y,90M,90C,90Kに現像剤を供給する現像剤供給手段91Y,91M,91C,91K、転写ベルト92、クリーナ93Y,93M,93C,93K、および帯電器94Y,94M,94C,94Kがそれぞれ配置される。感光体ドラム90に現像剤によって形成された画像を記録シートに転写する転写ベルト92は、4つの感光体ドラム90Y,90M,90C,90Kに対して共通に設けられる。
前記感光体ドラム90Y,90M,90C,90Kは、第2ホルダによって保持され、この第2ホルダと第1ホルダ89とは、相対的に固定される。各感光体ドラム90Y,90M,90C,90Kの回転軸方向と、前記配列方向Yとがほぼ一致するようにして位置合わせされる。
転写ベルト92によって、記録シートを搬送し、現像剤によって画像が形成された記録シートは、定着手段95に搬送される。定着手段95は、記録シートに転写された現像剤を定着させる。感光体ドラム90Y,90M,90C,90Kは、回転駆動手段によって回転される。
制御手段96は、前述した駆動手段46にクロック信号および画像情報を与えるとともに、感光体ドラム90Y,90M,90C,90Kを回転駆動する回転駆動手段、現像剤供給手段91Y,91M,91C,91K、転写手段92、帯電手段94Y,94M,94C,94Kおよび定着手段95の各部を制御する。
以上説明した本実施の形態の発光装置41によれば、前述の第1および第2の実施の形態の発光装置1、1’と同様に、ボンディングパッド8は、厚み方向Zの一表面が発光装置41において基板2の一表面2aから最も離間した位置に形成される。これによって前述したようにボンディングワイヤを接続するときにキャピラリが、発光素子Tおよび各配線に衝突することを防ぐことができるとともに、発光素子Tに直接的に衝撃が伝わらず、発光素子Tに与える衝撃を抑制することができる。これによってボンディングワイヤを接続する工程において発光素子Tに損傷を与えることを防ぐことができ、発光装置1を備える機器の歩留りを向上することができる。特に配線の密度が高くなって厚み方向Zに複数層の配線を積層する場合、配線によって厚さの厚い凸部が形成されるが、台座部Dを設けることによってキャピラリが、各配線に衝突することを防ぐことができる。これによって発光素子Tを密に配置することが可能となり、発光装置41の小形化を図ることができる。また配線の密度が高くなり、配線によって形成される凸部の厚みが発光素子Tよりも厚くなったとしても、この凸部の厚みよりも厚い台座部Dを形成することによって、キャピラリが、各配線に衝突することを防ぐことができる。
また、複数のボンディングパッド8は、図7で示すように、基板2の表面に、所定の間隔をあけて列状に配列した第一のパッド群と、この第一のパッド群に対して発光素子Tとは反対側の領域に、第一のパッド群に沿って、各第一のパッド間に対応するように列状に配列した第二のパッド群とを備えるように配列される。すなわち、第一のパッドおよび第二のパッドが交互に、ジグザグに配置されている。
この第二のパッド群における、アノード用ボンディングパッドA1、A3、An、または、ゲート用ボンディングパッドG1、G4は、第一のパッド間の隙間を横切るように配設されたアノード用配線6cまたはゲート用配線により、発光素子3と電気的に接続される。この場合、アノード用配線6cまたはゲート用配線は、図1で示した電子装置100の第二の接続配線105に相当する。
このような構成により、ボンディングパッド8をワイヤボンディングに必要な面積を保持しながら高密度に配設することができるとともに、第二の接続配線としてのアノード用配線6cまたはゲート用配線の導通信頼性を高めることができる。
また発光装置41は、各発光素子Tとは異なる部位にボンディングパッド8を備えるので、ボンディングパッド8の大きさに依存せずに各発光素子Tを配列方向Yに密に配置することができる。これによって解像度の高い画像形成装置87を実現することができる。
また画像形成装置87は、長寿命かつ実装するときに生じる損傷を抑制した発光装置41を備えるので、長寿命かつ高歩留りの画像形成装置87が実現される。
前述の各実施の形態の電子装置において、電子素子として発光素子について説明したが、電子素子は、発光素子に限られない。電子素子は、たとえば基板2、102の一表面上、またはベアチップの一表面上に形成されるダイオード、トランジスタ、サイリスタおよび発熱抵抗体などであってもよい。
電子素子として発熱抵抗体を用いる場合、サーマルプリンタやインクジェットプリンタ等に用いられるサーマルヘッドとしての電子装置とすることもできる。そして、このサーマルヘッドとしての電子装置と、この電子装置にワイヤ等の接続部材を介して接続され、画像情報に基づいて発熱抵抗体を駆動する駆動回路と、を含むことによって、サーマルプリンタやインクジェットプリンタ等の画像形成装置とすることができる。
また、電子素子として受光素子を用いる場合、イメージセンサとしての電子装置とすることもできる。そして、このイメージセンサとしての電子装置と、この電子装置にワイヤ等の接続部材を介して接続され、光パターンに対応して受光素子で発生した電気信号の演算処理を行なう演算回路と、を含むことによって、スキャナやデジタルカメラ等の画像入力装置とすることができる。
この場合であっても、ボンディングパッドが設けられる台座部を形成することによって、ボンディングワイヤを接続する工程において電子素子に損傷を与えることを防ぐことができる。
また、本発明の回路基板は、上記の発光素子または発熱抵抗体を搭載した本発明の画像形成装置、および受光素子を搭載した本発明のイメージセンサは、小型化しても良好なワイヤの付着力を得られる本発明の回路基板を備えているので、小型で長寿命かつ歩留りの高い画像形成装置およびイメージセンサとなる。
1,1’,41,51 発光装置
2 基板
3 発光素子
4 台座部
5 ゲート用配線
6 アノード用配線
7 カソード用配線
8 ボンディングパッド
12 第1電極
13 第3電極
14 第2電極
34 ゲート用台座部
35 カソード用台座部
42 発光素子アレイ
87 画像形成装置
88 レンズアレイ
89 ホルダ
90 感光体ドラム
91 現像剤供給手段
92 転写ベルト
93 クリーナ
94 帯電器
95 定着手段
96 制御手段
A アノード用ボンディングパッド
C カソード用ボンディングパッド
G ゲート用ボンディングパッド
D 台座部
GH 制御信号伝送配線
100,101,112 電子装置
102 基板
103 電子素子
104 第一の接続配線
105 第二の接続配線
106 第一のパッド
107 第二のパッド
110,113 光プリントヘッド
111 プリント配線基板

Claims (9)

  1. 基板と、
    前記基板の一表面上に形成された電子素子と、
    前記一表面上で、前記電子素子が形成された領域とは異なる領域に、所定間隔をあけて列状に配列され、第一の接続配線を介して前記電子素子と電気的に接続された、第一のパッドと、
    前記一表面上で、前記電子素子が形成された領域および前記第一のパッドが形成された領域とは異なる領域に設けられ、前記第一のパッド間を横切る第二の接続配線を介して前記電子素子と電気的に接続された、第二のパッドと、を具備しており、
    前記第一のパッド間において、前記第二の接続配線の前記基板とは反対側の表面が、前記第一のパッドの前記基板とは反対側の表面よりも前記基板側に位置しており、
    前記一表面に前記第一のパッド間を横切る溝が形成されており、該溝内に前記第二の接続配線が形成されていることを特徴とする電子装置。
  2. 前記第一のパッドの前記基板とは反対側の表面が、前記一表面よりも前記基板から離間していることを特徴とする請求項1記載の電子装置。
  3. 前記第一のパッドは前記基板の前記一表面上に配置された台座部上に形成され、前記台座部は前記電子素子と略同一の構成を有することを特徴とする請求項1または請求項2記載の電子装置。
  4. 前記電子素子は発光素子である、請求項1乃至3のいずれかに記載の電子装置。
  5. 前記電子素子は発熱抵抗体または受光素子である、請求項1乃至3のいずれかに記載の電子装置。
  6. 前記第一のパッドおよび前記第二のパッドは、交互に前記基板上に並ぶ請求項4記載の電子装置。
  7. プリント配線基板と、
    前記プリント配線基板上に位置し、前記第一の接続パッドと前記第二の接続パッドとがそれぞれ一列に並ぶように配列した請求項記載の複数の電子装置と、
    を具備する光プリントヘッド。
  8. 前記複数の電子装置のうち、
    隣接する2つの電子装置にて互いに向かい合う端部において、
    一方の端部に最も近接するパッドは前記第一の接続パッドであり、他方の端部に最も近接するパッドは前記第二の接続パッドである、請求項記載の光プリントヘッド。
  9. 請求項に記載の光プリントヘッドと、
    前記第一および第二のパッドに電気的に接続されており、画像情報に基づいて前記発光素子を駆動する駆動回路と、
    前記発光素子からの光を集光する集光手段と、
    前記集光手段によって集光された光によって露光されて潜像を形成する感光手段と、
    前記感光手段に現像剤を供給する現像剤供給手段と、
    前記感光手段上において前記現像剤によって形成された画像を記録シートに転写する転写手段と、
    前記記録シートに転写された現像剤の画像を定着させる定着手段と、を含む画像形成装置。
JP2010077308A 2009-05-28 2010-03-30 電子装置、光プリントヘッド、および画像形成装置 Expired - Fee Related JP5546315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010077308A JP5546315B2 (ja) 2009-05-28 2010-03-30 電子装置、光プリントヘッド、および画像形成装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009129327 2009-05-28
JP2009129327 2009-05-28
JP2010077308A JP5546315B2 (ja) 2009-05-28 2010-03-30 電子装置、光プリントヘッド、および画像形成装置

Publications (2)

Publication Number Publication Date
JP2011009702A JP2011009702A (ja) 2011-01-13
JP5546315B2 true JP5546315B2 (ja) 2014-07-09

Family

ID=43565960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010077308A Expired - Fee Related JP5546315B2 (ja) 2009-05-28 2010-03-30 電子装置、光プリントヘッド、および画像形成装置

Country Status (1)

Country Link
JP (1) JP5546315B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887963B2 (en) 2020-08-17 2024-01-30 Kioxia Corporation Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582829A (ja) * 1991-09-19 1993-04-02 Nec Corp 半導体受光素子
JPH05335536A (ja) * 1992-05-29 1993-12-17 Kyocera Corp 画像装置
JPH07202263A (ja) * 1993-12-28 1995-08-04 Ricoh Co Ltd 端面発光型発光ダイオード、アレイ状光源、側面受光型受光素子、受発光素子、端面発光型発光ダイオードアレイ状光源
JP2001232839A (ja) * 2000-02-23 2001-08-28 Toshiba Corp サーマルヘッド
JP2002050786A (ja) * 2000-05-25 2002-02-15 Matsushita Electric Ind Co Ltd 受光素子およびその製造方法
JP2002100796A (ja) * 2000-07-18 2002-04-05 Nippon Sheet Glass Co Ltd 受光素子アレイ
JP2007299955A (ja) * 2006-04-28 2007-11-15 Kyocera Corp 電子装置、発光装置および画像形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887963B2 (en) 2020-08-17 2024-01-30 Kioxia Corporation Semiconductor device

Also Published As

Publication number Publication date
JP2011009702A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
EP2610910B1 (en) Light emitting diode array and printing head
US7122834B2 (en) Semiconductor apparatus having adhesion layer and semiconductor thin film
US8664668B2 (en) Combined semiconductor apparatus with semiconductor thin film
US7486307B2 (en) Semiconductor apparatus having conductive layers and semiconductor thin films
JP4302720B2 (ja) 半導体装置、ledヘッド及び画像形成装置
US7928572B2 (en) Composite semiconductor device
EP1850389A2 (en) Composite semiconductor light emitting device, LED head that employs the composite semiconcuctor device, and image forming apparatus that employs the LED head
US20090149000A1 (en) Combined semiconductor apparatus with thin semiconductor films
US7061113B2 (en) Semiconductor apparatus, led head, and image forming apparatus
JP5546315B2 (ja) 電子装置、光プリントヘッド、および画像形成装置
JP2007299955A (ja) 電子装置、発光装置および画像形成装置
JP2004179646A (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
JP5114569B2 (ja) 回路基板、画像形成装置、サーマルヘッドおよびイメージセンサ
JP4607696B2 (ja) 発光装置および画像記録装置
US6677970B1 (en) Light-emitting diode array and optical print head
JP2009147352A (ja) 半導体装置、ledヘッド及び画像形成装置
JP4732786B2 (ja) 発光装置および画像形成装置
JP2008300448A (ja) 発光素子アレイおよび画像形成装置
JP2011155536A (ja) 発光素子アレイ、光プリントヘッドおよび画像形成装置
JP2010010318A (ja) 発光装置、光プリントヘッドおよび画像形成装置
JP2007157760A (ja) 発光装置および画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R150 Certificate of patent or registration of utility model

Ref document number: 5546315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees