JP4607696B2 - 発光装置および画像記録装置 - Google Patents

Description

本発明は、複数の発光素子によって構成された発光素子アレイを含む発光装置およびこの発光装置を備える画像記録装置に関する。

電子写真プリンタなどの光プリンタヘッドとして用いられている発光装置として、発光ダイオード（Light Emitting Diode：略称ＬＥＤ）を多数配列して形成されるＬＥＤアレイがある。このＬＥＤアレイは、発光ダイオードと駆動回路とを個別に接続するために、多数のボンディングパッドを有する。たとえば電子写真プリンタを、Ａ３サイズ、６００ｄｐｉの仕様にて構成した場合、ボンディングパッドと回路配線との接続箇所は、ＬＥＤのアノードまたはカソードを導通基板で共通端子とした場合でも発光素子の数が必要となり、約７３００箇所にも及ぶ。このため両者を従来周知のワイヤボンディング法によって接続する作業に極めて長時間を要し、生産性を向上させることが困難である。また、前記ボンディングパッドを形成するためには、発光素子を形成するよりも大きな面積が必要となる上、電子写真プリンタによって形成すべき画像が高精細になるほど、走査方向における単位長あたりの発光素子の数が増加するため、ボンディングパッド数も増加する。

このボンディングパッド数を減少させるために、各ＬＥＤのアノードとカソードをそれぞれｍ×ｎ（記号ｍおよびｎは、正の整数）のマトリックス状に接続し、駆動信号を時分割で切り換えて、各ＬＥＤを発光させるダイナミック駆動方式のＬＥＤアレイが提案されている。このダイナミック駆動方式のＬＥＤアレイでは、各ＬＥＤと駆動回路とを個別に接続するＬＥＤアレイと比較して、ボンディングパッド数を１／４程度に減少させることが可能である。しかしながら、このダイナミック駆動方式のＬＥＤアレイでは、アノードまたはカソードをｍ個またはｎ個毎に、アレイ全体にわたって接続するための電極配線がｍ本またはｎ本必要である。この電極配線は、アノードまたはカソードに接続されており、ＬＥＤの発光強度に比例した電流が流れるため、抵抗値を低減するために、ある程度の線幅として、すなわち流路断面積を大きく形成する必要がある。このため、電極配線を形成するための面積が増し、ＬＥＤアレイが形成されたチップの表面積が増加するという問題がある。

このような問題を鑑み、第１の従来の技術では、発光素子としてＰＮＰＮ構造を有する発光サイリスタを使用し、アノードおよびカソードのいずれか一方を導通基板で共通端子とし、アノードおよびカソードの他方と、ゲートをｍ×ｎのマトリックス状に接続し、ほとんど電流の流れないゲートをアレイ全体にわたって電極配線で接続することによって、電極配線の線幅を細くし、電極配線を形成する面積を低減する発光装置が提案されている（たとえば特許文献１および２参照）。

図９は、第１の従来の技術の発光装置１の基本構造の概略的な回路構成を示す等価回路図である。各発光素子Ｔのカソードは共通に接続されており、ｍ個の発光素子Ｔのアノードを１つのブロックとして共通して接続し、ｎ個のブロックＡ１，Ａ２，…，Ａｎ−１，Ａｎを発光素子Ｔが一列になるように配列して発光装置を構成している。図９に示す発光装置１では、ｍ＝４に選ばれている。ブロックＡ１，Ａ２，…，Ａｎ−１，Ａｎを総称する場合、およびブロックＡ１，Ａ２，…，Ａｎ−１，Ａｎのうち不特定のものを示す場合、単にブロックＡと記載する場合がある。各ブロックＡのそれぞれにおいて、各ブロックＡに含まれる発光素子Ｔを、配列方向の一方から他方に向かって発光素子Ｔ１〜Ｔ４と記載する。また、各ブロックＡに含まれる発光素子Ｔの数と等しいｍ本の電極配線Ｇ１，Ｇ２，…，Ｇｍ−１，Ｇｍが、発光素子Ｔに沿って、発光素子アレイの配列方向の全領域にわたって形成されており、各ブロックＡに含まれるｍ個の発光素子Ｔの各ゲートは、それぞれ異なる電極配線Ｇ１，Ｇ２，…，Ｇｍ−１，Ｇｍに接続されている。電極配線Ｇ１，Ｇ２，…，Ｇｍ−１，Ｇｍを総称する場合、および電極配線Ｇ１，Ｇ２，…，Ｇｍ−１，Ｇｍのうち不特定のものと示す場合、単に電極配線Ｇと記載する場合がある。ｍ本の電極配線Ｇは、電極配線Ｇ１〜Ｇ４を含む。各発光素子Ｔのゲートの電極配線Ｇへの接続の順番として、発光装置１では、各ブロックＡ１〜Ａｎにおいて、ともに同じ順番で接続されている。すなわち、各ブロックＡの発光素子Ｔ１は、電極配線Ｇ１に接続され、各ブロックＡの発光素子Ｔ２は、電極配線Ｇ２に接続され、各ブロックＡの発光素子Ｔ３は、電極配線Ｇ３に接続され、各ブロックＡの発光素子Ｔ４は、電極配線Ｇ４に接続される。

前記発光装置１では、電極配線Ｇ１、電極配線Ｇ２、電極配線Ｇ３および電極配線Ｇ４に、この順番に時分割で切り換えて制御信号を伝送させ、ブロックＡ１〜Ａｎのアノードに同時に電圧を印加することによって、ブロックＡ１〜Ａｎにおける発光素子Ｔ１〜Ｔ４を順番に発光させることができる。すなわち、まずブロックＡ１〜Ａｎの各発光素子Ｔ１を同時に発光させ、次にブロックＡ１〜Ａｎの各発光素子Ｔ２を同時に発光させ、次にブロックＡ１〜Ａｎの各発光素子Ｔ３を同時に発光させ、次にブロックＡ１〜Ａｎの各発光素子Ｔ４を同時に発光させる。

このような発光装置１では、ブロックＡ１〜Ａｎの発光素子Ｔ１〜Ｔ４をそれぞれ発光させるときに、電極配線Ｇ１〜Ｇ４に時分割で順番に制御信号を伝送させ、各ブロックＡのアノードに同じタイミングで電圧を印加すると、相互に隣接するブロックＡで、相互に隣接する発光素子Ｔにおいて、発光するタイミングに大きな時間的なずれが発生する。すなわち相互に隣接するブロックＡのうち、配列方向一方のブロックＡの発光素子Ｔ４と、配列方向他方のブロックＡの発光素子Ｔ１とでは、電極配線Ｇ１に制御信号が伝送され、電極配線Ｇ４に制御信号が伝送されるまでの間に、電極配線Ｇ２，Ｇ３に制御信号が伝送される時間だけ、発光するタイミングが大きくずれてしまう。

発光装置１を、感光体ドラムを露光する露光装置として用いると、露光中であっても感光体ドラムは、たえず回転しているため、相互に隣接する発光素子Ｔの発光するタイミングに大きな時間的なずれがあると、感光体ドラムが発光するタイミングのずれ時間だけ回転することによって、感光体ドラム上における相互に隣接する発光素子Ｔによる露光位置が不連続となり、印画品質が劣化するといった問題が発生する。

このような問題に鑑み、第２の従来の技術の発光装置２では、前述の発光装置１の構成における発光素子Ｔと電極配線Ｇとの接続を変更することによって、相互に隣接する発光素子Ｔの発光に、大きな時間的なずれが生じることを防止している。

図１０は、第２の従来の技術の発光装置２の基本構造の概略的な回路構成を示す等価回路図である。発光装置２は、図９に示される発光装置１と同様な構成を有し、発光装置１とは発光素子Ｔと電極配線Ｇとの接続関係のみが異なる。したがって、同様な構成には、同様の参照符号を付して、その説明を省略する。

発光装置２では、各発光素子Ｔのゲートと、電極配線Ｇとの接続の順番が、相互に隣接するブロックで異なり、反対の順番で接続されている。すなわち、ブロックＡｉ（記号ｉは、正の奇数で、かつｉ≦ｎ）の各発光素子Ｔ１と、ブロックＡｊ（ｊは、正の偶数で、かつｊ≦ｎ）の各発光素子Ｔ４とが、電極配線Ｇ１に接続され、ブロックＡｉの各発光素子Ｔ２と、ブロックＡｊの各発光素子Ｔ３とが、電極配線Ｇ２に接続され、ブロックＡｉの各発光素子Ｔ３と、ブロックＡｊの各発光素子Ｔ２とが、電極配線Ｇ３に接続され、ブロックＡｉの各発光素子Ｔ４と、ブロックＡｊの各発光素子Ｔ１とが、電極配線Ｇ４に接続される。

特許第２８０７９１０号公報 特開２００３−６９０７８号公報

前記発光装置２では、各発光素子Ｔのゲートと、電極配線Ｇとの接続の順番が、相互に隣接するブロックで異なり、反対の順番で接続されることによって、相互に隣接するブロックで、相互に隣接する発光素子Ｔにおいて、発光するタイミングの大きな時間的なずれを無くし、感光体ドラム上における各発光素子Ｔによる露光位置を連続的として、感光体ドラムを露光することが可能である。

しかしながら、前記発光装置２では、相互に隣接するブロックのうち、配列方向一方のブロックＡの発光素子Ｔ４と、配列方向他方のブロックＡの発光素子Ｔ１とは、同じ電極配線Ｇ４に接続され、相互に隣接するブロックＡのうち、配列方向一方のブロックＡの発光素子Ｔ１と、配列方向他方のブロックＡの発光素子Ｔ４とは、同じ電極配線Ｇ１に接続されるので、電極配線Ｇ１〜Ｇ４に時分割で順番に制御信号を伝送させ、各ブロックＡのアノードに同じタイミングで電圧を印加すると、相互に隣接するブロックＡで、相互に隣接する発光素子Ｔが同じタイミングで発光することになる。たとえば、ブロックＡ１の発光素子Ｔ４とブロックＡ２の発光素子Ｔ１は、同じタイミングで発光し、ブロックＡ２の発光素子Ｔ４とブロックＡ３の発光素子Ｔ１とは、同じタイミングで発光する。

相互に隣接する発光素子Ｔが同じタイミングで発光すると、お互いの発光した光が干渉し、両方の発光素子Ｔが発光した場合と、単独で発光した場合とで感光体ドラムを露光するエネルギーに差が生じるので、印画品質が劣化するといった問題が発生する。また、相互に隣接する発光素子Ｔが同じタイミングで発光することによって、他の単独のタイミングで発光する発光素子Ｔとは、発光時の温度変化が異なるため各発光素子Ｔである発光サイリスタにおけるキャリアの移動特性が異なってしまい、アノードに同じ電圧を印加したとしても発光装置内の発光素子Ｔ間で発光強度にばらつきが発生し、印画品質が劣化するといった問題が発生する。

さらに、高速で印画するために画質の解像度を、たとえば６００ｄｐｉ（Dots Per
Inch）から３００ｄｐｉに落として印画しようとした場合、配列方向において奇数または偶数番目の発光素子Ｔのみを発光させる必要があり、前記発光装置１では、奇数または偶数番目の発光素子Ｔのゲートに接続されている電極配線Ｇに与える制御信号を切り換えるだけで可能であるため印画を高速化することができるが、前記発光装置２では、相互に隣接するブロックで奇数または偶数番目の発光素子Ｔのゲートに接続されている電極配線Ｇが異なるため、奇数または偶数番目の発光素子Ｔのみを発光させようとしても、すべての発光素子Ｔのゲートに接続される電極配線Ｇに時分割で切り換えて制御信号を伝送させる必要があり、印画の高速化が不可能であるといった問題がある。

本発明の目的は、装置の構造を複雑にすることなく、相互に隣接する発光素子間における発光するタイミングが大きくずれてしまうことを抑制するとともに、かつ同じタイミングでの発光を抑制し、露光装置として用いる場合に画像品質の良好な記録画像を得ることができ、かつ解像度低減による印画速度の高速化にも容易に対応可能な発光装置およびこの発光装置を備える画像記録装置を提供することにある。

本発明の発光装置は、発光信号が与えられる第１電極と、第２電極と、制御信号が与えられる制御電極とを有し、前記第２電極が相互に接続され、制御電極に制御信号が与えられることによって、前記発光信号の電圧または電流よりもしきい電圧またはしきい電流が低下した状態で、前記発光信号が与えられたとき発光する発光素子を複数備え、前記第１電極が相互に接続されるＮ（Ｎは、２以上の整数）個の前記発光素子の群から成る発光素子ブロック部分が複数形成され、相互に隣接する２つの前記発光素子ブロック部分によって発光素子ブロックが形成される発光素子アレイと、
前記制御信号を伝送するＮ＋１本の制御信号伝送路とを含み、
前記発光素子ブロックにおける発光素子の配列方向に沿う一方から他方に向かって第ｎ（１≦ｎ≦２×Ｎ）番目の発光素子の制御電極と、Ｎ＋１本の制御信号伝送路のうちの、第ｍ（１≦ｍ≦Ｎ＋１）番目の制御信号伝送路とが、
ｎが、１≦ｎ≦Ｎのとき、ｍが、ｍ＝ｎを満たし、
ｎが、Ｎ＋１≦ｎ≦２×Ｎのとき、ｍが、ｍ＝２×Ｎ＋２−ｎを満たすように接続されることを特徴とする発光装置である。

また本発明の発光装置の発光素子は、ＰＮＰＮ構造を有する発光サイリスタによって形成されることを特徴とする。

また本発明の発光装置は、前記制御信号伝送路のうち、第１番目および第Ｎ＋１番目の制御信号伝送路に、同時に制御信号を伝送させる制御信号伝送手段を含むことを特徴とする。

また本発明の画像形成装置は、前記発光装置と、
画像情報に基づいて前記発光装置を駆動する駆動手段と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
記録シートに転写された現像剤を定着させる定着手段と、を含むことを特徴とする。

本発明によれば、各発光素子は、第２電極が相互に接続されており、制御電極に制御信号が与えられることによって、記発光信号の電圧または電流よりもしきい電圧またはしきい電流が低下した状態で、第１電極に発光信号が与えられたとき発光する。第１電極が相互に接続されるＮ（記号Ｎは、２以上の整数）個の発光素子の群によって発光素子ブロック部分が形成され、相互に隣接する２つの発光素子ブロック部分によって発光素子ブロックが形成される。したがって発光素子ブロックには、２×Ｎ個の発光素子が含まれる。

各発光素子の制御電極は、制御信号を伝送するＮ＋１本の制御信号伝送路のうちのいずれかに接続され、前記発光素子ブロックにおける発光素子の配列方向に沿う一方から他方に向かって第ｎ（１≦ｎ≦２×Ｎ）番目の発光素子の制御電極と、Ｎ＋１本の制御信号伝送路のうちの、第ｍ（１≦ｍ≦Ｎ＋１）番目の制御信号伝送路とが、ｎが、１≦ｎ≦Ｎのとき、ｍが、ｍ＝ｎを満たし、ｎが、Ｎ＋１≦ｎ≦２×Ｎのとき、ｍが、ｍ＝２×Ｎ＋２−ｎを満たすように接続される。このように各発光素子の制御電極と、制御信号伝送路とを接続すると、Ｎ＋１本の制御信号伝送路のうち、第１番目の制御信号伝送路には、発光素子ブロックに含まれる発光素子のうち第１番目の発光素子のみが接続され、第Ｎ＋１番目の制御信号伝送路には、発光素子ブロックに含まれる発光素子のうち、第Ｎ＋１番目の発光素子のみが接続されることとなる。また発光素子ブロックに含まれる発光素子のうち、第Ｎ＋１番目の発光素子の配列方向の一方、つまり発光素子ブロックのうち、発光素子の配列方向の一方側の発光素子ブロック部分では、ｎが、ｎ＝ｍとなるように各発光素子が制御信号伝送路に接続されるので、発光素子の順番が大きくなるほど、制御信号伝送路の順番が大きくなるように、発光素子の制御電極と制御信号伝送路とが接続される。発光素子ブロックに含まれる発光素子のうち、第Ｎ＋１番目の発光素子の配列方向の他方、つまり隣接する発光素子ブロック部分のうち、発光素子の配列方向の他方側の発光素子ブロック部分では、ｍが、ｍ＝２×Ｎ＋２−ｎとなるように発光素子が制御信号伝送路に接続されるので、発光素子の順番が大きくなるほど、制御信号伝送路の順番が小さくなるように発光素子の制御電極と制御信号伝送路とが接続される。

したがって、発光素子ブロックに含まれ、相互に隣接する発光素子では、それぞれの制御電極が第ｋ番目および第ｋ＋１番目（記号ｋは、１以上Ｎ以下の整数）の制御信号伝送路に個別に接続されることになるので、第１番目〜第Ｎ＋１番目の制御信号伝送路に時分割で順番に制御信号を伝送させ、各発光素子ブロック部分の第１電極に同じタイミングで発光信号を与えても、相互に隣接する発光素子の発光するタイミングの時間的なずれが大きくなってしまうことを抑制することができ、さらに隣接する発光素子が同じ制御信号伝送路に接続されないので、相互に隣接する発光素子が同時に発光してしまうことを抑制することができる。また相互に隣接する発光素子ブロックで、相互に隣接する発光素子についても、同様にそれぞれの制御電極が第ｋ番目および第ｋ＋１番目（記号ｋは、１以上Ｎ以下の整数）の制御信号伝送路に個別に接続されることになるので、発光素子アレイの全域にわたって、相互に隣接する発光素子間における発光するタイミングが大きくずれてしまうことを抑制するとともに、同じタイミングでの発光が抑制される。これによって本発明の発光装置を、感光体ドラムを露光する露光装置として用いると、相互に隣接する発光素子間における発光するタイミングが大きくずれてしまうことが抑制されることによって、感光体ドラムに露光される露光位置に不連続点が発生せず、かつ相互に隣接する発光素子が同時に発光することが抑制されることによって、各発光素子の発光した時の発熱のムラを抑制して、各発光素子の温度変化による発光特性を揃えることができ、さらに相互に隣接する発光素子から発生する光が干渉することが防止することができるので、感光体ドラムを精度よく露光することができ、これによって画像形成装置において、優れた画像品質の記録画像を得ることができる。

また、高速で印画するために画質の解像度を、半分に落として印画し、たとえば６００ｄｐｉから３００ｄｐｉに落として印画しようとした場合、発光素子アレイに含まれる発光素子のうち、配列方向に沿う一方から他方に向かって奇数番目または偶数番目の発光素子のみを発光させる必要があるが、本発明の発光装置では、前記奇数番目の発光素子の制御電極は奇数番目の制御信号伝送路と、前記偶数番目の発光素子の制御電極は偶数番目の制御信号伝送路とそれぞれ接続されているので、偶数番目または奇数番目の制御信号伝送路に伝送する制御信号を切り換えることによって達成される。したがって偶数番目または奇数番目の制御信号伝送路に伝送する制御信号を切り換えるだけで、容易に印画速度の高速化が可能である。

また本発明によれば、発光素子は、ＰＮＰＮ構造を有する発光サイリスタによって形成されるので、Ｐ型半導体と、Ｎ型半導体とを相互に積層した単純な構成で、前述した特性を有する発光素子を実現することができ、装置の作成が容易となる。

さらに本発明によれば、前記制御信号伝送路のうち、第１番目および第Ｎ＋１番目の制御信号伝送路は、前記発光素子ブロックに含まれる発光素子のうち、それぞれ１つの発光素子の制御電極としか接続されていないので、これら第１番目および第Ｎ＋１番目の制御信号伝送路に同時に制御信号を供給することによって、制御信号を切り換える回数を減少させることができ、発光装置による感光体ドラムへの露光の高速化が可能である。

また本発明によれば、画像情報に基づいて前記発光装置を駆動手段によって駆動して、発光装置からの光を集光手段によって、帯電した感光体ドラムに集光することによって、感光体ドラムは露光され、その表面に静電潜像が形成される。静電潜像が形成された感光体ドラムに、現像剤供給手段によって現像剤を供給すると、感光体ドラムに現像剤が付着して画像が形成される。転写手段によって、感光体ドラムに現像剤によって形成された画像を記録シートに転写して、定着手段によって記録シートに転写された現像剤を定着させることによって、記録シートに画像が形成される。前記発光装置によって、感光体ドラムを精度よく露光することができるので、優れた画像品質の記録画像を得ることができる。

また本発明によれば、各発光素子を発光させるか否かは、発光素子の発光強度を決定する主電流が流れない制御電極に接続されている制御信号伝送路によって伝送される制御信号によって切り換えることができ、発光装置を実装するための回路基板側の制御信号伝送路も細くすることが可能であるので、前記回路基板を小型化することができ、さらに制御信号を切り換える駆動用ＩＣ（Integrated Circuit）についても、各発光素子を発光させるか否かを切り換えるために、発光素子に主電流を流すための発光信号を切り換える必要が無いので、駆動用ＩＣの容量を小さくすることができ、駆動用ＩＣの小型化および低コスト化を実現することができる。

以下、図面を参照して本発明の発光装置の実施の形態について説明する。
図１は、本発明の実施の一形態の発光装置１０の基本構造の概略的な回路構成を示す等価回路図である。なお図１には、発光装置１０を駆動する駆動手段１７も示している。発光装置１０は、発光素子アレイ１１と、発光信号伝送部１２と、制御信号伝送部１３とを含んで構成される。発光素子アレイ１１は、複数の発光素子Ｔを含んで構成される。複数の発光素子Ｔは、相互に間隔をあけて配列され、本実施の形態では、各発光素子Ｔは、一列に配列される。本実施の形態では各発光素子Ｔは、Ｐ型半導体層と、Ｎ型半導体層とが交互に積層されて構成されるＰＮＰＮ構造を有する発光サイリスタによって形成される。発光素子Ｔは、発光信号が与えられる第１電極１４と、第２電極１５と、制御信号が与えられる制御電極１６とを有する。

発光素子アレイ１１は、複数の発光素子ブロック部分Ｂ１，Ｂ２，…，Ｂｉ−１，Ｂｉ（記号ｉは、２以上の整数）を有する。以後、発光素子ブロック部分Ｂ１，Ｂ２，…，Ｂｉ−１，Ｂｉを総称する場合、および発光素子ブロック部分Ｂ１，Ｂ２，…，Ｂｉ−１，Ｂｉのうち不特定のものを示す場合、単に発光素子ブロック部分Ｂと記載する。

相互に隣接する発光素子ブロック部分Ｂによって、発光素子ブロックＣ１，Ｃ２，…，Ｃｊ−１，Ｃｊ（記号ｊは、正の整数であって、かつｊ＝ｉ／２）が形成される。以後、発光素子ブロックＣ１，Ｃ２，…，Ｃｊ−１，Ｃｊを総称する場合、および発光素子ブロックＣ１，Ｃ２，…，Ｃｊ−１，Ｃｊのうち不特定のものを示す場合、単に発光素子ブロックＣと記載する。本実施の形態では、発光素子ブロックＣ１は、発光素子ブロック部分Ｂ１，Ｂ２によって形成され、発光素子ブロックＣ２は、発光素子ブロック部分Ｂ３，Ｂ４によって形成され、発光素子ブロックＣｊは、発光素子ブロック部分Ｂｉ−１，Ｂｉによって形成される。

各発光素子ブロック部分Ｂは、第１電極１４が相互に接続されるＮ（記号Ｎは、２以上の整数）個の発光素子Ｔの群から成る。発光素子ブロックＣは、２つの発光素子ブロック部分Ｂによって形成されるので、２×Ｎ個の発光素子を含んで形成される。本実施の形態では、Ｎが、Ｎ＝４の場合、すなわち各発光素子ブロック部分Ｂが、それぞれ４つの発光素子Ｔの群から成る場合について示す。

発光信号伝送部１２は、各発光素子ブロック部分Ｂ毎に個別に接続される複数本の発光信号伝送路Ｅ１，Ｅ２，…，Ｅｉ−１，Ｅｉを含んで構成される。以後、発光信号伝送路Ｅ１，Ｅ２，…，Ｅｉ−１，Ｅｉを総称する場合、および発光信号伝送路Ｅ１，Ｅ２，…，Ｅｉ−１，Ｅｉのうち不特定のものを示す場合、単に発光信号伝送路Ｅと記載する。具体的には、発光信号伝送路Ｅ１は、発光素子ブロック部分Ｂ１の各発光素子Ｔの第１電極１４に接続され、発光信号伝送路Ｅ２は、発光素子ブロック部分Ｂ２の各発光素子Ｔの第１電極１４に接続され、発光信号伝送路Ｅｉ−１は、発光素子ブロック部分Ｂｉ−１の各発光素子Ｔの第１電極１４に接続され、発光信号伝送路Ｅｉは、発光素子ブロック部分Ｂｉの各発光素子Ｔの第１電極１４に接続される。

制御信号伝送部１３は、Ｎ＋１本の制御信号伝送路Ｇ１，Ｇ２，…，ＧＮ，ＧＮ＋１を含んで構成される。本実施の形態では前記Ｎが、Ｎ＝４に選ばれるので、制御信号伝送部１３は、５本の制御信号伝送路Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５を含んで構成される。以後、制御信号伝送路Ｇ１，Ｇ２，…，ＧＮ，ＧＮ＋１を総称する場合、および制御信号伝送路Ｇ１，Ｇ２，…，ＧＮ，ＧＮ＋１のうち不特定のものを示す場合、単に制御信号伝送路Ｇと記載する。

発光素子ブロックＣにおける発光素子Ｔの配列方向に沿う一方から他方に向かって第ｎ（１≦ｎ≦２×Ｎ）番目の発光素子Ｔｎの制御電極１６と、Ｎ＋１本の制御信号伝送路Ｇのうちの、第ｍ（１≦ｍ≦Ｎ＋１）番目の制御信号伝送路Ｇｍとが、以下の条件（１）および（２）を満たすように接続される。
条件（１） ｎが、１≦ｎ≦Ｎのとき、ｍが、ｍ＝ｎ
条件（２） ｎが、Ｎ＋１≦ｎ≦２×Ｎのとき、ｍが、ｍ＝２×Ｎ＋２−ｎ

本実施の形態では、発光素子ブロックＣに含まれ、配列方向に沿う一方から他方に向かって第ｎ番目（１≦ｎ≦８）の発光素子Ｔｎの制御電極１６と制御信号伝送路Ｇの接続については、ｎが、１≦ｎ≦４のとき、すなわち発光素子ブロックＣに含まれる発光素子ブロック部分Ｂのうち、配列方向の一方の発光素子ブロック部分Ｂに含まれる発光素子Ｔ１〜Ｔ４については、第ｎ番目の発光素子Ｔｎの制御電極１６と第ｎ番目の制御信号伝送路Ｇｎとが接続され、すなわち発光素子Ｔ１の制御電極１６は制御信号伝送路Ｇ１と接続され、発光素子Ｔ２の制御電極１６は制御信号伝送路Ｇ２と接続され、発光素子Ｔ３の制御電極１６は制御信号伝送路Ｇ３と接続され、発光素子Ｔ４の制御電極１６は制御信号伝送路Ｇ４と接続される。またｎが、５≦ｎ≦８のとき、すなわち発光素子ブロックＣに含まれる発光素子ブロック部分Ｂのうち、配列方向の他方の発光素子ブロック部分Ｂに含まれる発光素子Ｔ５〜Ｔ８については、第ｎ番目の発光素子Ｔｎの制御電極１６と第２×Ｎ＋２−ｎ番目の制御信号伝送路Ｇ_{２Ｎ＋２−ｎ}とが接続され、すなわち発光素子Ｔ５の制御電極１６は制御信号伝送路Ｇ５と接続され、発光素子Ｔ６の制御電極１６は制御信号伝送路Ｇ４と接続され、発光素子Ｔ７の制御電極１６は制御信号伝送路Ｇ３と接続され、発光素子Ｔ８の制御電極１６は制御信号伝送路Ｇ２と接続される。

駆動手段１７は、発光信号伝送路Ｅと、制御信号伝送路Ｇとに接続され、発光信号伝送路Ｅに発光信号ｅを与え、制御信号伝送路Ｇに制御信号ｇを与える。駆動手段１７は、駆動用ドライバーＩＣ（Integrated Circuit）によって実現される。駆動手段１７は、外部から、画像情報と、基準となるクロックパルス信号を入力して、このクロックパルス信号に基づいて、発光信号ｅおよび制御信号ｇを同期して出力し、発光信号伝送路Ｅと、制御信号伝送路Ｇにそれぞれ与える。前記画像情報およびクロックパルス信号は、後述する画像形成装置８７の制御手段９６から与えられる。クロックパルス信号のクロック周期は、後述する画像形成装置８７の制御手段９６における制御周期よりも長く選ばれる。

駆動手段１７は、制御信号伝送手段１８を備える。制御信号伝送手段１８は、制御信号伝送路Ｇのうち、第１番目および第Ｎ＋１番目の制御信号伝送路Ｇ１，ＧＮ＋１に、同時に制御信号ｇを伝送させ、本実施の形態では、Ｎ＝４であるので、第１番目および第５番目の制御信号伝送路Ｇ１，Ｇ５に同時に制御信号ｇを伝送させる。

図２は、発光装置１０の基本的構成を示す一部の平面図である。なお同図は、各発光素子Ｔの光の出射方向を紙面に垂直手前側として配置された発光装置１０の平面を示し、発光信号伝送路Ｅ、制御信号伝送路Ｇ、発光素子Ｔのゲート１９、オーミックコンタクト層２７は図解を容易にするため、斜線を付して示されている。また図２では、発光装置１０のうち、発光素子ブロックＣ１，Ｃ２について示している。

発光素子アレイ１１に含まれる複数の発光素子Ｔは、相互に間隔をあけて配列されている。発光素子Ｔは、露光用の発光素子である。本実施の形態では、各発光素子Ｔは、等間隔に配列され、かつ直線状に配列される。各発光素子Ｔの配列方向Ｘは、図２において左右方向である。以後、各発光素子Ｔの配列方向Ｘを、単に配列方向Ｘと記載する場合がある。各発光素子Ｔの光の出射方向に沿う方向を厚み方向Ｚとし、前記配列方向Ｘおよび厚み方向Ｚに垂直な方向を幅方向Ｙとする。発光素子Ｔは、６００ｎｍ〜８００ｎｍの波長の光を発光可能に形成される。

発光素子Ｔは、ＰＮＰＮ構造を有する発光サイリスタによって形成されるので、Ｐ型半導体と、Ｎ型半導体とを相互に積層した単純な構成で実現することができ、装置の作成が容易となる。発光素子Ｔは、逆阻止３端子サイリスタと同様な負性抵抗特性を有する。発光素子Ｔは制御電極が接続されるゲート１９に、制御信号を与えることによって発光信号の電圧または電流よりも、しきい電圧またはしきい電流が低下した状態で、前記発光信号が与えられたとき発光する。発光信号の電圧とは、発光信号が与えられることによって、発光素子Ｔのアノードおよびカソード間に印加される電圧であり、発光信号の電流とは、発光信号が与えられることによって発光素子Ｔに与えられる電流である。

各制御信号伝送路Ｇは、発光素子アレイ１１に沿って配列方向Ｘに、発光素子アレイ１１の配列方向Ｘの一端部から他端部間にわたって延びる。各制御信号伝送路Ｇは、幅方向Ｙに間隔をあけて配列される。本実施の形態では、発光素子Ｔに近接する側から順番に、制御信号伝送路Ｇ１、制御信号伝送路Ｇ２、制御信号伝送路Ｇ３、制御信号伝送路Ｇ４および制御信号伝送路Ｇ５の順番に配列される。各制御信号伝送路Ｇ間の間隔は、相互に隣接する制御信号伝送路Ｇ間で短絡が生じない距離に選ばれ、たとえば１０μｍに選ばれる。

制御信号伝送路Ｇおよび発光信号伝送路Ｅは、金属材料および合金材料などの導電性を有する材料によって形成され、具体的には、金（Ａｕ）、金とゲルマニウムとの合金（ＡｕＧｅ）、金と亜鉛との合金（ＡｕＺｎ）、ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）などによって形成される。

以下、発光装置１０の各構成について、さらに具体的に説明する。
図３は、図２の切断面線ＩＩＩ−ＩＩＩから見た発光装置１０の基本的構成を示す一部の断面図であり、図４は図２の切断面線ＩＶ−ＩＶから見た発光装置１０の基本的構成を示す一部断面図である。発光素子Ｔは、基板２１の厚み方向Ｚの一表面２１ａ上に形成される第１の一方導電型半導体層２２、第１の他方導電型半導体層２３、第２の一方導電型半導体層２４および第２の他方導電型半導体層２５を含んで構成される。

基板２１は、本実施の形態では、一方導電型の半導体基板である。基板２１の厚み方向Ｚの他表面２１ｂ上には、裏面電極２６が形成される。裏面電極２６は、基板２１の厚み方向Ｚの他表面２１ｂの全面にわたって形成される。裏面電極２６は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的には裏面電極２６は、金（Ａｕ）、金とゲルマニウムとの合金（ＡｕＧｅ）および金と亜鉛との合金（ＡｕＺｎ）などによって形成される。裏面電極２６は、各発光素子Ｔの第２電極１５である。すなわち各発光素子Ｔの第２電極１５は、共通の電極として形成されている。

発光素子Ｔは、基板２１の厚み方向Ｚの一表面２１ａに、第１の一方導電型半導体層２２が積層され、第１の一方導電型半導体層２２の厚み方向Ｚの一表面２２ａ上に第１の他方導電型半導体層２３が積層され、第１の他方導電型半導体層２３の厚み方向Ｚの一表面２３ａ上に第２の一方導電型半導体層２４が積層され、第２の一方導電型半導体層２４の厚み方向Ｚの一表面２４ａ上に第２の他方導電型半導体層２５が積層され、第２の他方導電型半導体層２５の厚み方向Ｚの一表面２５ａ上にオーミックコンタクト層２７が積層されて構成される。

さらに具体的には、基板２１は、III−Ｖ族化合物半導体およびII−ＶＩ族化合物半導体などの結晶成長が可能な半導体基板であり、たとえば、ガリウム砒素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、ガリウムリン（ＧａＰ）、シリコン（Ｓｉ）およびゲルマニウム（Ｇｅ）などの半導体材料によって形成される。

第１の一方導電型半導体層２２は、ガリウム砒素（ＧａＡｓ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）およびインジウムガリウムリン（ＩｎＧａＰ）などの半導体材料によって形成される。第１の一方導電型半導体層２２のキャリア密度は、１×１０^１８ｃｍ^−３程度のものが望ましい。

第１の他方導電型半導体層２３は、アルミニウムガリウム砒素（ＡｌＧａＡｓ）およびガリウム砒素（ＧａＡｓ）などの半導体材料によって形成される。第１の他方導電型半導体層２３を形成する半導体材料には、第１の一方導電型半導体層２２を形成する半導体材料のエネルギーギャップと同じ、もしくは第１の一方導電型半導体層２２を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第１の他方導電型半導体層２３のキャリア密度は１×１０^１７ｃｍ^−３程度のものが望ましい。

第２の一方導電型半導体層２４は、アルミニウムガリウム砒素（ＡｌＧａＡｓ）およびガリウム砒素（ＧａＡｓ）などの半導体材料によって形成される。第２の一方導電型半導体層２４を形成する半導体材料には、第１の他方導電型半導体層２３を形成する半導体材料のエネルギーギャップと同じ、もしくは第１の他方導電型半導体層２３を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第２の一方導電型半導体層２４のキャリア密度は、１×１０^１８ｃｍ^−３程度のものであることが望ましい。第２の一方導電型半導体層２４は、アルミニウムガリウム砒素（ＡｌＧａＡｓ）およびガリウム砒素（ＧａＡｓ）などの半導体材料によって形成することによって、高い内部量子効率を得ることができる。

第２の他方導電型半導体層２５は、アルミニウムガリウム砒素（ＡｌＧａＡｓ）およびガリウム砒素（ＧａＡｓ）などの半導体材料によって形成される。第２の他方導電型半導体層２５を形成する半導体材料には、第１の他方導電型半導体層２３および第２の一方導電型半導体層２４を形成する半導体材料のエネルギーギャップと同じ、もしくは第１の他方導電型半導体層２３および第２の一方導電型半導体層２４を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが大きいものが選ばれる。第２の他方導電型半導体層２５のキャリア密度は、１×１０^１８ｃｍ^−３程度のものであることが望ましい。

オーミックコンタクト層２７は、ガリウム砒素（ＧａＡｓ）およびインジウムガリウムリン（ＩｎＧａＰ）などの半導体材料によって形成される他方導電型の半導体層であり、発光信号伝送路Ｇとのオーミック接合を行うためのものである。オーミックコンタクト層２７のキャリア密度は１×１０^１９ｃｍ^−３以上のものが望ましい。

発光素子Ｔの第１の一方導電型半導体層２２と、第１の他方導電型半導体層２３と、第２の一方導電型半導体層２４との幅方向Ｙの一端部は、第２の他方導電型半導体層２５と、オーミックコンタクト層２７との幅方向Ｙの一端部よりも、幅方向Ｙの一方に突出し、制御電極接続部３１を構成する。第２の一方導電型半導体層２４の幅方向Ｙの他端部で、第２の他方導電型半導体層２５が積層される部分２４Ａは、第２の一方導電型半導体層２４のうち制御電極接続部３１を構成する部分２４Ｂよりも厚みが大きく形成される。発光素子Ｔのうち、第２の一方導電型半導体層２４の前記制御電極接続部３１を構成する部分２４Ｂよりも厚み方向Ｚの一方に突出する部分と、第２の他方導電型半導体層２５とによって発光部３２が構成される。制御電極接続部３１および発光部３２は、略直方体形状を有する。発光素子Ｔの第２の一方導電型半導体層２４は、発光素子Ｔのゲート１９である。制御電極接続部３１の配列方向Ｘの寸法は、発光部３２の配列方向Ｘの寸法と同じか、もしくは発光部３２の配列方向Ｘの寸法よりも大きく選ばれる。

配列方向Ｘの各発光素子Ｔの発光部３２の間隔Ｗ１および発光素子Ｔの発光部３２の配列方向Ｘの寸法Ｗ２は、発光装置１０が搭載される後述する画像形成装置８７において形成すべき画像の解像度によって決定され、たとえば画像の解像度が６００ドットパーインチ（ｄｐｉ）の場合、前記間隔Ｗ１は、約２４μｍ（マイクロメートル）に選ばれ、前記寸法Ｗ２は、約１８μｍに選ばれる。

本実施の形態では、制御電極接続部３１の配列方向Ｘの寸法は、発光部３２の配列方向Ｘの寸法よりも大きく選ばれる。また第２の一方導電型半導体層２４のうち発光部３２を構成する部分は、第２の一方導電型半導体層２４のうち残余の部分の配列方向Ｘの両端部および幅方向Ｙの他端部よりも内側に退避して形成され、すなわち周縁部には形成されない。制御電極接続部３１の配列方向Ｘの寸法を、発光部３２の配列方向Ｘの寸法よりも大きく選ぶ場合、たとえば画像の解像度が６００ｄｐｉであれば、発光部３２の配列方向Ｘの寸法は、前述したＷ２（＝約１８μｍ）に選ばれ、制御電極接続部３１の配列方向Ｘの寸法は、約３０μｍに選ばれる。このように制御電極接続部３１の配列列向Ｘの寸法を選ぶことによって、第２の一方導電型半導体層２４と、制御電極１６との接触面積を大きくして、オーミックコンタクトをとりやすくすることができる。制御電極接続部３１は、相互に隣接する制御電極接続部３１と製造プロセス上で分離可能であればよく、制御電極接続部３１の配列方向Ｘの寸法は相互に隣接する制御電極接続部３１と接触しない範囲で選べばよい。

第１の一方導電型半導体層２２、第１の他方導電型半導体層２３、第２の一方導電型半導体層２４、第２の他方導電型半導体層２５およびオーミックコンタクト層２７は、絶縁層２８によって覆われる。

絶縁層２８は、電気絶縁性および透光性ならびに平坦性を有する樹脂材料によって形成される。絶縁層２８は、発光素子Ｔが発する波長の光の９５％以上を透過する樹脂材料によって形成され、ポリイミドおよびベンゾシクロブテン（ＢＣＢ）などによって形成される。

オーミックコンタクト層２７の厚み方向Ｚの一表面２７ａには、第１電極１４が接続される。絶縁層２８のうち、オーミックコンタクト層２７の厚み方向Ｚの一表面２７ａ上に形成される部分には、貫通孔２９が形成され、この貫通孔２９に前記第１電極１４の一部が形成されて、オーミックコンタクト層２７に接触している。前記貫通孔２９は、発光素子Ｔの配列方向Ｘの中央で、かつ発光素子Ｔの幅方向Ｙの中央が絶縁層２８から露出するように形成されており、第１電極１４からの電流を、発光素子Ｔの中央部に効率的に供給して、発光素子Ｔを発光させることができる。発光素子Ｔでは、主に第２の一方導電型半導体層２４と、第２の他方導電型半導体層２５との界面付近で、第２の一方導電型半導体層２４寄りの領域において光が発生する。

第１電極１４の配列方向Ｘの長さＷ３は、発光素子Ｔの発光部３２の配列方向Ｘの長さＷ２の１／３以下に形成される。第１電極１４は、発光素子Ｔの光の出射方向の一部を覆うが、長さＷ３を前述したように選ぶことによって、発光素子Ｔから発せられ、厚み方向一方Ｚ１に向かう光を、遮ってしまうことを抑制することができる。

各第１電極１４は、幅方向Ｙの他方に延びて、発光素子アレイ１１の幅方向の他方で、発光素子ブロック部分Ｂごとに、電極接続部３３を介して、相互に接続される。電極接続部３３は、発光素子アレイ１１に沿って、配列方向Ｘにおいて発光素子ブロック部分Ｂに含まれる配列方向Ｘの一端部の発光素子Ｔから、配列方向Ｘの他端部の発光素子Ｔまで延び、各発光素子ブロック部分Ｂごとに、発光素子Ｔの第１電極１４と接続される。

電極接続部３３には、発光信号伝送路Ｅが接続される。発光信号伝送路Ｅは、電極接続部３３の配列方向Ｘの中央部に接続され、幅方向Ｙの他方に延びる。第１電極１４および電極接続部３３は、発光信号伝送路Ｅと同様の金属材料および合金材料などの導電性を有する材料によって形成され、発光信号伝送路Ｅと、一体形成される。

制御電極接続部３１の第２の一方導電型半導体層２４の制御電極接続部３１を構成する部分２４Ｂの厚み方向Ｚの一表面２４Ｂａには、制御電極１６が接続される。絶縁層２８のうち、第２の一方導電型半導体層２４の制御電極接続部３１を構成する部分２４Ｂの厚み方向Ｚの一表面２４Ｂａには、貫通孔３０が形成され、この貫通孔３０に制御電極１６が形成されて、第２の一方導電型半導体層２４に接触している。制御電極１６は、制御信号伝送路Ｇのうち、いずれか１つと、前述した条件に基づいて接続される。制御電極１６は、制御信号伝送路Ｇと同様の金属材料および合金材料などの導電性を有する材料によって形成され、制御信号伝送路Ｇと、一体形成される。

発光素子Ｔの制御電極接続部３１は、幅方向Ｙの一方に、それぞれが接続されるべき制御信号伝送路Ｇが形成される位置まで延びる。本実施の形態では、発光素子アレイ１１に近接する方から、制御信号伝送路Ｇ１，制御信号伝送路Ｇ２，制御信号伝送路Ｇ３，制御信号伝送路Ｇ４および制御信号伝送路Ｇ５がこの順番で配置されるので、発光素子Ｔ１から発光素子Ｔ５までは、発光素子Ｔの順番が大きくなるに連れて、制御電極接続部３１の幅方向Ｙの寸法が大きくなり、発光素子Ｔ５から発光素子Ｔ８までは、発光素子Ｔの順番が大きくなるに連れて、制御電極接続部３１の幅方向Ｙの寸法が小さくなるように制御電極接続部３１が形成される。また各発光素子ブロックＣ１〜Ｃｊは、同様の構造を有している。

各発光素子Ｔは、基板２１の一表面２１ａに、第１の一方導電型半導体層２２と、第１の他方導電型半導体層２３と、第２の一他方導電型半導体層２４と、第２の他方導電型半導体層２５およびオーミックコンタクト層２７とを、それぞれ形成するための半導体材料を、エピタキシャル成長および化学気相成長（ＣＶＤ）法などによって順次積層した後、フォトリソグラフィによってパターニングおよびエッチングして形成される。したがって、一連の製造プロセスにおいて、発光素子Ｔを同時に形成することができるので、製造コストを低減することができる。

絶縁層２８は、各半導体層を形成した後、前述したポリイミドなどの樹脂材料をスピンコーティングした後、塗付した樹脂材料を硬化させ、第１電極１４および制御電極１６と、発光素子Ｔとの接続に必要な各貫通孔２９，３０をフォトリソグラフィによってパターニングおよびエッチングして形成される。

制御信号伝送路Ｇと、発光信号伝送路Ｅと、第１電極１４と、制御電極１６と、電極接続部３３とは、絶縁層２８を形成した後、蒸着法などによって導電性材料を絶縁層２８の表面に積層した後、フォトリソグラフィによってパターニングおよびエッチングして、同時に形成される。したがって、制御電極伝送路Ｇと発光信号伝送路Ｅの厚みは、ほぼ等しく形成される。

本実施の形態では、一方導電型はＮ型であり、他方導電型はＰ型である。したがって、発光素子Ｔは、Ｎゲートの光サイリスタである。発光素子Ｔにおいて、一方導電型をＮ型とし、他方導電型をＰ型とすると、発光信号伝送路Ｅが、各発光素子Ｔのアノードに接続される構成となり、カソード電位を零（０）ボルト（Ｖ）にすると、各発光素子Ｔに電圧または電流を印加する電源に、正電源を用いることができるので好ましい。本実施の形態では、発光素子Ｔにおいては発光信号伝送路Ｅがアノード端子として機能し、裏面電極２６がカソード端子として機能する。

図５は、発光素子Ｔのアノード電圧とアノード電流との関係である順方向電圧−電流特性を示すグラフである。なお、図５では、横軸をアノード電圧とし、縦軸をアノード電流として示されている。また図５には、負荷線７２も示されている。発光素子Ｔは、電流電圧電流特性を表す特性曲線と、負荷線７２とが交わるオフ状態のｂ点と、特性曲線と負荷線７２とが交わるオン状態のａ点とを遷移する。アノード電圧は、カソードの電位を０（零）ボルト（Ｖ）としたときのアノードの電位を表し、アノード電流は、アノードに流れる電流を表す。

ここでは、発光信号ｅがハイレベルのとき、駆動手段１７が第１電極１４に電位Ｖ３を与え、発光信号ｅがローレベルのとき、駆動手段１７が第１電極１４に０Ｖの電位を与える。また制御信号ｇがハイ（Ｈ）レベルのとき、駆動手段１７が制御電極１６に５Ｖの電位を与え、制御信号ｇがロー（Ｌ）レベルのとき、駆動手段１７が制御電極１６に０Ｖの電位を与える。

制御信号ｇがハイ（Ｈ）レベルのとき、制御電極１６の電位は５Ｖとなるので、第１電極１４の電位はこれよりも大きく、制御電極１６の電位から、第２の一方導電型半導体層２４および第２の他方導電型半導体層２５によって形成されるダイオードの順方向降下電圧分だけ高い電位Ｖ１を超えなければ、アノード電流が流れないので、発光信号ｅをハイ（Ｈ）レベルにしても、発光素子Ｔは、ｂ点のオフ状態となり発光しない。また制御信号ｇがロー（Ｌ）レベルのとき、制御電極１６の電位は０Ｖとなるので、第１電極１４の電位はこれよりも大きく、制御電極１６の電位から、第２の一方導電型半導体層２４および第２の他方導電型半導体層２５によって形成されるダイオードの順方向降下電圧分だけ高い電位Ｖ２を超えれば、アノード電流が流れて発光するので、発光信号ｅをハイ（Ｈ）レベルにすれば、発光素子Ｔは、ａ点のオン状態となりアノード電流が流れ発光する。

発光信号ｅがハイレベルのとき、駆動手段１７が第１電極１４に与える電位Ｖ３は、前記電位Ｖ２を超え、かつ電位Ｖ１未満（Ｖ２＜Ｖ３＜Ｖ１）に選ばれており、これによって制御信号ｇの信号レベルに応じて発光素子Ｔが発光する。

図６は、発光装置１０を駆動するときの制御信号ｇおよび発光信号ｅのクロックパルスと、発光素子Ｔ１〜Ｔ８の発光強度とを示す波形図である。発光素子Ｔ１〜Ｔ８発光強度は、ハイ（Ｈ）レベルのとき発光していることを表し、ロー（Ｌ）レベルのとき発光していないことを表す。図６において、横軸は時間であって、基準時刻からの経過時間を表す。またここでは、制御信号伝送路Ｇ１〜Ｇ５のそれぞれに伝送される制御信号ｇ１〜ｇ５と、発光信号伝送路Ｅ１，Ｅ２のそれぞれに伝送される発光信号ｅ１，ｅ２とを示している。

また制御信号ｇおよび発光信号ｅについて、縦軸は、信号レベルを表す。信号レベルは、電圧の大きさを表し、制御信号ｇがハイ（Ｈ）レベルのとき、高電圧が制御信号伝送路Ｇに供給され、制御信号ｇがロー（Ｌ）レベルのとき、低電圧が制御信号伝送路Ｇに供給される。また発光信号がハイ（Ｈ）レベルのとき、高電圧が発光信号伝送路Ｅに供給され、発光信号ｅがロー（Ｌ）レベルのとき、低電圧が発光信号伝送路Ｅに供給される。電圧の場合では、ハイレベルは、たとえば２〜５ボルト（Ｖ）であり、ローレベルは、たとえば０（零）ボルト（Ｖ）である。

以後、本実施の形態での動作について説明する。まず時刻ｔ１で、駆動手段１７は、第１番目の制御信号伝送路Ｇ１に与えられる制御信号ｇ１をローレベルとし、第２〜第５番目の制御信号伝送路Ｇ２〜Ｇ５にそれぞれ与えられる制御信号ｇ２〜ｇ５をハイレベルにする。これによって、発光素子Ｔ１のしきい電圧は、Ｖ２になり、発光素子Ｔ２〜Ｔ８のしきい電圧は、Ｖ１になる。また時刻ｔ１では、駆動手段１７は、発光信号伝送路Ｅ１，Ｅ２にそれぞれ与えられる発光信号ｅ１，ｅ２をローレベルにする。発光信号ｅ１，ｅ２をローレベルにしておくことによって、前記発光信号の電圧または電流よりも発光素子Ｔのしきい電圧またはしきい電流が低下した状態にはならないので、各発光素子Ｔ１〜Ｔ８は、発光しない。駆動手段１７は、制御信号ｇ１〜ｇ５および発光信号ｅ１，ｅ２について、信号レベルをローレベルからハイレベルにすると、次に信号レベルをハイレベルからローレベルにするまで、信号レベルをハイレベルとなるように維持し、また信号レベルをハイレベルからローレベルにすると、次に信号レベルをローレベルからハイレベルにするまで、信号レベルをローレベルとなるように維持する。

時刻ｔ２で、駆動手段１７は、発光信号ｅ１，ｅ２をローレベルからハイレベルに変化させる。これによって、発光信号伝送路Ｅ１，Ｅ２に接続される発光素子Ｔ１〜Ｔ８のうち、制御信号ｇがローレベルである発光素子Ｔ１のしきい電圧はＶ２であり、発光信号ｅ１の電圧よりも低下した状態となるので、発光素子Ｔ１が、オン状態になり、すなわちターンオンし、発光する。また制御信号ｇがハイレベルである発光素子Ｔ２〜Ｔ８のしきい電圧はＶ１であり、発光信号ｅ１の電圧よりも高いので、オフ状態となり、すなわち発光しない。

時刻ｔ３で、駆動手段１７は、発光信号ｅ１，ｅ２をハイレベルからローレベルにする。これによって、第１電極１４の電位が０Ｖとなり、第２電極１５の電位と等しくなるので、発光状態にあった発光素子Ｔ１は、オフ状態になり、すなわちターンオフし、消灯する。

時刻ｔ４で、駆動手段１７は、制御信号ｇ１をローレベルからハイレベルにすると同時に、制御信号ｇ２をハイレベルからローレベルにする。時刻ｔ４で、制御信号ｇ３〜ｇ５は、ハイレベルであって、発光信号ｅ１，ｅ２は、ローレベルである。時刻ｔ４では、発光素子Ｔ１〜Ｔ８の全てが消灯している。

時刻ｔ５で、駆動手段１７は、発光信号ｅ１，ｅ２をローレベルからハイレベルに変化させる。これによって、発光信号伝送路Ｅ１，Ｅ２に接続される発光素子Ｔ１〜Ｔ８のうち、制御信号ｇがローレベルである発光素子Ｔ２，Ｔ８のみが、オン状態になり、すなわちターンオンし、発光する。それら以外の発光素子Ｔ１，Ｔ３〜Ｔ７は、制御信号ｇ１，ｇ３〜ｇ５がハイレベルのため、オフ状態となり消灯している。

時刻ｔ６で、駆動手段１７は、発光信号ｅ１，ｅ２をハイレベルからローレベルに変化させる。これによって、発光状態にあった発光素子Ｔ２，Ｔ８は、オフ状態になり、すなわちターンオフし、消灯する。時刻ｔ６では、発光素子Ｔ１〜Ｔ８の全てが消灯している。

時刻ｔ７で、駆動手段１７は、制御信号ｇ２をローレベルからハイレベルにすると同時に、制御信号ｇ３をハイレベルからローレベルにする。時刻ｔ７〜時刻ｔ１６まで同様に、駆動手段１７は、制御信号ｇ３〜ｇ５を順番にハイレベルからローレベルに切り換え、かつ発光制御信号ｇ３〜ｇ５がローレベルのときに、発光信号ｅ１，ｅ２をハイレベルからローレベルにすることによって、発光素子Ｔ１〜Ｔ８のすべてを順番に発光させることができる。

また本実施の形態では、駆動手段１７に設けられる制御信号手段１８が、時刻ｔ１３において、制御信号ｇ１，ｇ５を同じタイミングでハイレベルからローレベルにし、時刻ｔ１６において、制御信号ｇ１，ｇ５を同じタイミングでローレベルからハイレベルにする。発光素子ブロックＣにおいて、駆動手段１７は、発光素子Ｔ１を点灯させた後、発光素子Ｔ２，Ｔ８を点灯させ、次に発光素子Ｔ３，Ｔ７を点灯させ、次に発光素子Ｔ４，Ｔ６を点灯させ、次に発光素子Ｔ１，Ｔ５を点灯させる。時刻ｔ１３以降では、駆動手段１７は、発光素子Ｔ１，Ｔ５を同時に点灯させ、発光素子Ｔ２，Ｔ８を同時に点灯させ、発光素子Ｔ３，Ｔ７を同時に点灯させ、発光素子Ｔ４，Ｔ６を同時に点灯させることができる。

制御信号ｇ１〜ｇ５をそれぞれ時分割して切り換える場合では、１サイクルの切り換え時間は、各制御信号ｇ１〜ｇ５の信号レベルを順番に切り換えるので、各制御信号ｇの信号レベルがハイレベルからローレベルに遷移して、再びハイレベルに遷移するまでの時間をＴｓとすると、Ｔｓ×５（回）の切換時間が必要であるが、本実施の形態の発光装置１０では、制御信号ｇ１，ｇ５を同じタイミングでローレベルからハイレベルにし、また同じタイミングでローレベルからハイレベルにすることによって、１サイクルの切り換え時間を、Ｔｓ×４（回）にすることができるので、制御信号ｇ１〜ｇ５が切り換わる１サイクルの切り換え時間を短縮して、各発光素子Ｔ１〜Ｔ８を発光させる周期を短くすることができ、これによって第１の従来の技術と比較して、制御信号ｇが１つ増加しても各発光素子Ｔ１〜Ｔ８を発光させる周期が長くなってしまうことがない。制御信号伝送路Ｇ１〜Ｇ５のうち、第１番目および第５番目の制御信号伝送路Ｇ１，Ｇ５は、発光素子ブロックＣに含まれる発光素子Ｔ１〜Ｔ８のうち、それぞれ１つの発光素子Ｔの制御電極１６としか接続されていないので、これら第１番目および第５番目の制御信号伝送路Ｇ１，Ｇ５に同時に制御信号ｇ１，ｇ５を供給することによって、このように制御信号ｇを切り換える回数を減少することができ、発光装置１０による感光体ドラム９０への露光の高速化が可能である。

また後述する感光体ドラム９０への露光量は、発光素子Ｔの発光強度は一定として、発光素子Ｔの発光する時間によって調整される。すなわち、発光素子Ｔ１〜Ｔ８では、発光信号ｅがハイレベルとなる時間を決定することによって、露光量が決定される。発光素子Ｔの発光強度によって露光量を変更する場合、発光素子Ｔに与える電圧または電流を細かく制御する必要があるので困難であるが、発光時間によって露光量を変更することによって、発光信号ｅがハイレベルとなる時間を調整するだけでよいので、露光量の制御がしやすく、また定電圧または定電流が発光素子Ｔに与えられるので、発光素子Ｔを安定して発光させることができる。発光素子Ｔが発光する時間、言い換えれば発光信号ｅがハイレベルとなる時間は、制御信号ｇがローレベルとなる時間の８０％以下に選ばれる。また各制御信号ｇ１〜ｇ５がローレベルとなっている時間は、等しく選ばれる。

また図６では、発光信号については、発光素子ブロックＣ１の発光素子Ｔ１〜Ｔ８を駆動するための発光信号伝送路Ｅ１，Ｅ２に伝送される発光信号ｅ１，ｅ２についてのみ示しているが、各発光素子ブロックＣの発光素子Ｔ１〜Ｔ８を駆動するために発光信号伝送路Ｅ１〜Ｅｉにそれぞれ伝送される発光信号ｅ１〜ｅｉは、前記発光信号ｅ１，ｅ２と同様の波形にすればよい。

図７は、発光装置１０を有する画像形成装置８７の基本的構成を示す側面図である。画像形成装置８７は、電子写真方式の画像形成装置であり、発光装置１０を、感光体ドラム９０への露光装置に使用している。発光装置１０は、駆動手段１７が設けられる回路基板に実装される。

画像形成装置８７は、Ｙ（イエロ）、Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（ブラック）の４色のカラー画像を形成するタンデム方式を採用した装置であり、大略的に、４つの発光装置１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋ、集光手段であるレンズアレイ８８Ｙ，８８Ｍ，８８Ｃ，８８Ｋ、前記発光装置１０および駆動手段１７が実装された回路基板およびレンズアレイ８８を保持する第１ホルダ８９Ｙ，８９Ｍ，８９Ｃ，８９Ｋ、４つの感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋ、４つの現像剤供給手段９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写手段である転写ベルト９２、４つのクリーナ９３Ｙ，９３Ｍ，９３Ｃ，９３Ｋ、４つの帯電器９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋ、定着手段９５および制御手段９６を含んで構成される。

各発光装置１０は、駆動手段１７によって各色のカラー画像情報に基づいて駆動される。たとえば、４つ発光装置１０の配列方向Ｘの長さは、たとえば２００ｍｍ〜４００ｍｍに選ばれる。

各発光装置１０の発光素子Ｔからの光は、レンズアレイ８８を介して各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに集光して照射される。レンズアレイ８８は、たとえば発光素子の光軸上にそれぞれ配置される複数のレンズを含み、これらのレンズを一体的に形成して構成される。

発光装置１０が実装される回路基板およびレンズアレイ８８は、第１ホルダ８９によって保持される。ホルダ８９によって、発光素子Ｔの光照射方向と、レンズアレイ８８のレンズの光軸方向とがほぼ一致するようにして位置合わせされる。

各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、たとえば円筒状の基体表面に感光体層を被着して成り、その外周面には各発光装置１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋからの光を受けて静電潜像が形成される静電潜像形成位置が設定される。

各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋの周辺部には、各静電潜像形成位置を基準として回転方向下流側に向かって順番に、露光された感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに現像剤を供給する現像剤供給手段９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写ベルト９２、クリーナ９３Ｙ，９３Ｍ，９３Ｃ，９３Ｋ、および帯電器９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋがそれぞれ配置される。感光体ドラム９０に現像剤によって形成された画像を記録シートに転写する転写ベルト９２は、４つの感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋに対して共通に設けられる。

前記感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、第２ホルダによって保持され、この第２ホルダと第１ホルダ８９とは、相対的に固定される。各感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋの回転軸方向と、各発光装置１０の前記配列方向Ｘとがほぼ一致するようにして位置合わせされる。

転写ベルト９２によって、記録シートを搬送し、現像剤によって画像が形成された記録シートは、定着手段９５に搬送される。定着手段９５は、記録シートに転写された現像剤を定着させる。感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋは、回転駆動手段によって回転される。

制御手段９６は、前述した駆動手段１７にクロック信号および画像情報を与えるとともに、感光体ドラム９０Ｙ，９０Ｍ，９０Ｃ，９０Ｋを回転駆動する回転駆動手段、現像剤供給手段９１Ｙ，９１Ｍ，９１Ｃ，９１Ｋ、転写手段９２、帯電手段９４Ｙ，９４Ｍ，９４Ｃ，９４Ｋおよび定着手段９５の各部を制御する。

このような構成の画像形成装置８７では、各発光素子を発光状態とするか、または非発光状態とするかを、主電流が流れない制御電極１６に接続されている制御信号伝送路Ｇを伝送する制御信号ｇによって切り換えるため、発光装置１０を実装するための回路基板側に形成される制御信号ｇの伝送路も細くすることが可能で、回路基板を小型化することができ、さらにこの制御信号ｇを切り換える駆動ＩＣ（Integrated Circuit）についても主電流を切り換える事が無いため、ＩＣの容量が小さくできるので、小型化および低コスト化を実現することができる。

以上のように発光装置１０では、発光素子ブロックＣに含まれ、相互に隣接する発光素子Ｔでは、それぞれの制御電極１６が第ｋ番目および第ｋ＋１番目（記号ｋは、１以上Ｎ以下の整数）の制御信号伝送路Ｇに個別に接続されることになるので、第１番目〜第Ｎ＋１番目の制御信号伝送路Ｇに時分割で順番に制御信号ｇを伝送させ、各発光素子ブロック部分Ｂの第１電極１４に同じタイミングで発光信号ｅを与えても、相互に隣接する発光素子Ｔの発光するタイミングの時間的なずれが大きくなってしまうことを抑制することができ、さらに隣接する発光素子Ｔが同じ制御信号伝送路Ｇに接続されないので、相互に隣接する発光素子Ｔが同時に発光してしまうことがない。相互に隣接する発光素子Ｔでは、一方の発光素子Ｔが発光する時刻から、他方の発光素子Ｔが発光する時刻までの時間、たとえば発光素子Ｔ１が発光する時刻ｔ２から、発光素子Ｔ２が発光する時刻ｔ５までの時間は、各制御信号ｇ１〜ｇ５がローベルになっている時間に等しく選ばれ、たとえば１μ秒（μｓ）に選ばれる。したがって、相互に隣接する発光素子Ｔの発光するタイミングの時間的なずれも１μ秒程度とすることができる。

また相互に隣接する発光素子ブロックＣで、相互に隣接する発光素子Ｔについても、同様にそれぞれの制御電極１６が第ｋ番目および第ｋ＋１番目（記号ｋは、１以上Ｎ以下の整数）の制御信号伝送路Ｇに個別に接続されることになるので、発光素子アレイ１１の全域にわたって、相互に隣接する発光素子Ｔ間における発光するタイミングが大きくずれてしまうことを抑制するとともに、同じタイミングでの発光が防止される。これによって本発明の発光装置１０を、感光体ドラム９０を露光する露光装置として用いると、相互に隣接する発光素子Ｔ間における発光するタイミングが大きくずれてしまうことが抑制されることによって、感光体ドラム９０に露光される露光位置に不連続点が発生せず、かつ相互に隣接する発光素子Ｔが同時に発光することが抑制されることによって、各発光素子Ｔの発光した時の発熱のムラを抑制して、各発光素子Ｔの温度変化による発光特性を揃えることができ、さらに相互に隣接する発光素子Ｔから発生する光が干渉することが防止することができるので、感光体ドラム９０を精度よく露光することができ、これによって画像形成装置８７において、優れた画像品質の記録画像を得ることができる。

また前記制御装置１０において、駆動手段１７は、制御手段９６からの制御指令に基づいて、高速印画モードで発光装置１０を駆動することができる。制御手段９６は、画像形成装置８７に設けられるモード選択ボタンが操作され、高速印画モードが選択されると、発光装置１０を駆動させるための制御指令を駆動手段１７に与える。

図８は、高速印画モードにおいて駆動手段１７が発光装置１０を駆動するときの制御信号ｇおよび発光信号ｅのクロックパルスと、発光素子Ｔ１〜Ｔ８の発光強度とを示す波形図である。発光素子Ｔ１〜Ｔ８発光強度は、ハイ（Ｈ）レベルのとき発光していることを表し、ロー（Ｌ）レベルのとき発光していないことを表す。図８において、横軸は時間であって、基準時刻からの経過時間を表す。またここでは、制御信号伝送路Ｇ１〜Ｇ５のそれぞれに伝送される制御信号ｇ１〜ｇ５と、発光信号伝送路Ｅ１，Ｅ２のそれぞれに伝送される発光信号ｅ１，ｅ２とを示している。

また制御信号ｇおよび発光信号ｅについて、縦軸は、信号レベルを表す。信号レベルは、電圧の大きさを表し、制御信号ｇがハイ（Ｈ）レベルのとき、高電圧が制御信号伝送路Ｇに供給され、制御信号ｇがロー（Ｌ）レベルのとき、低電圧が制御信号伝送路Ｇに供給される。また発光信号がハイ（Ｈ）レベルのとき、高電圧が発光信号伝送路Ｅに供給され、発光信号ｅがロー（Ｌ）レベルのとき、低電圧が発光信号伝送路Ｅに供給される。電圧の場合では、ハイレベルは、たとえば２〜５ボルト（Ｖ）であり、ローレベルは、たとえば０（零）ボルト（Ｖ）である。

高速印画モードでは、高速で印画するために画質の解像度を、半分に落として印画し、たとえば６００ｄｐｉから３００ｄｐｉに落として印画する。このために、駆動手段１７は、発光素子アレイ１１に含まれる発光素子Ｔのうち、配列方向Ｘに沿う一方から他方に向かって奇数番目または偶数番目の発光素子Ｔのみを発光させる。ここでは、発光素子アレイ１１に含まれる発光素子Ｔのうち、配列方向Ｘに沿う一方から他方に向かって奇数番目の発光素子Ｔのみを発光させる場合について説明するが、発光素子アレイ１１に含まれる発光素子Ｔのうち、配列方向Ｘに沿う一方から他方に向かって偶数番目の発光素子Ｔのみを発光させる場合についても同様である。

まず時刻ｔ１で、駆動手段１７は、第１番目の制御信号伝送路Ｇ１に与えられる制御信号ｇ１をローレベルとし、第２〜第５番目の制御信号伝送路Ｇ２〜Ｇ５にそれぞれ与えられる制御信号ｇ２〜ｇ５をハイレベルにする。これによって、発光素子Ｔ１のしきい電圧は、Ｖ２になり、発光素子Ｔ２〜Ｔ８のしきい電圧は、Ｖ１になる。また時刻ｔ１では、駆動手段１７は、発光信号伝送路Ｅ１，Ｅ２にそれぞれ与えられる発光信号ｅ１，ｅ２をローレベルにする。発光信号ｅ１，ｅ２をローレベルにしておくことによって、前記発光信号の電圧または電流よりも発光素子Ｔのしきい電圧またはしきい電流が低下した状態にはならないので、各発光素子Ｔ１〜Ｔ８は、発光しない。駆動手段１７は、制御信号ｇ１〜ｇ５および発光信号ｅ１，ｅ２について、信号レベルをローレベルからハイレベルにすると、次に信号レベルをハイレベルからローレベルにするまで、信号レベルをハイレベルとなるように維持し、また信号レベルをハイレベルからローレベルにすると、次に信号レベルをローレベルからハイレベルにするまで、信号レベルをローレベルとなるように維持する。ここでは、前記奇数番目の発光素子Ｔのみを発光させるので、駆動手段１７は、前記偶数番目の発光素子Ｔに与えられる制御信号ｇ２，ｇ４を常にハイレベルとしている。

時刻ｔ２で、駆動手段１７は、発光信号ｅ１，ｅ２をローレベルからハイレベルに変化させる。これによって、発光信号伝送路Ｅ１，Ｅ２に接続される発光素子Ｔ１〜Ｔ８のうち、制御信号ｇがローレベルである発光素子Ｔ１のしきい電圧はＶ２であり、発光信号ｅ１の電圧よりも低下した状態となるので、発光素子Ｔ１が、オン状態になり、すなわちターンオンし、発光する。また制御信号ｇがハイレベルである発光素子Ｔ２〜Ｔ８のしきい電圧はＶ１であり、発光信号ｅ１の電圧よりも高いので、オフ状態となり、すなわち発光しない。

時刻ｔ３で、駆動手段１７は、発光信号ｅ１，ｅ２をハイレベルからローレベルにする。これによって、第１電極１４の電位が０Ｖとなり、第２電極１５の電位と等しくなるので、発光状態にあった発光素子Ｔ１は、オフ状態になり、すなわちターンオフし、消灯する。

時刻ｔ４で、駆動手段１７は、制御信号ｇ１をローレベルからハイレベルにすると同時に、制御信号ｇ３をハイレベルからローレベルにする。時刻ｔ４で、制御信号ｇ２，ｇ４，ｇ５は、ハイレベルであって、発光信号ｅ１，ｅ２は、ローレベルである。時刻ｔ４では、発光素子Ｔ１〜Ｔ８の全てが消灯している。

時刻ｔ５で、駆動手段１７は、発光信号ｅ１，ｅ２をローレベルからハイレベルに変化させる。これによって、発光信号伝送路Ｅ１，Ｅ２に接続される発光素子Ｔ１〜Ｔ８のうち、制御信号ｇがローレベルである発光素子Ｔ３，Ｔ７のみが、オン状態になり、すなわちターンオンし、発光する。それら以外の発光素子Ｔ１，Ｔ２，Ｔ４〜Ｔ６，Ｔ８は、制御信号ｇ１，ｇ２，ｇ４，ｇ５がハイレベルのため、オフ状態となり消灯している。

時刻ｔ６で、駆動手段１７は、発光信号ｅ１，ｅ２をハイレベルからローレベルに変化させる。これによって、発光状態にあった発光素子Ｔ３，Ｔ７は、オフ状態になり、すなわちターンオフし、消灯する。時刻ｔ６では、発光素子Ｔ１〜Ｔ８の全てが消灯している。

時刻ｔ７で、駆動手段１７は、制御信号ｇ３をローレベルからハイレベルにすると同時に、制御信号ｇ１，ｇ５をハイレベルからローレベルにする。時刻ｔ７で、制御信号ｇ２，ｇ４は、ハイレベルであって、発光信号ｅ１，ｅ２は、ローレベルである。時刻ｔ７では、発光素子Ｔ１〜Ｔ８の全てが消灯している。

時刻ｔ８で、駆動手段１７は、発光信号ｅ１，ｅ２をローレベルからハイレベルに変化させる。これによって、発光信号伝送路Ｅ１，Ｅ２に接続される発光素子Ｔ１〜Ｔ８のうち、制御信号ｇがローレベルである発光素子Ｔ１，Ｔ５のみが、オン状態になり、すなわちターンオンし、発光する。それら以外の発光素子Ｔ２〜Ｔ４，Ｔ６〜Ｔ８は、制御信号ｇ２〜ｇ４がハイレベルのため、オフ状態となり消灯している。

時刻ｔ９で、駆動手段１７は、発光信号ｅ１，ｅ２をハイレベルからローレベルに変化させる。これによって、発光状態にあった発光素子Ｔ１，Ｔ５は、オフ状態になり、すなわちターンオフし、消灯する。時刻ｔ９では、発光素子Ｔ１〜Ｔ８の全てが消灯している。

時刻ｔ１０で、駆動手段１７は、制御信号ｇ１，ｇ５をローレベルからハイレベルにすると同時に、制御信号ｇ３をハイレベルからローレベルにする。時刻ｔ１０で、制御信号ｇ２，ｇ４は、ハイレベルであって、発光信号ｅ１，ｅ２は、ローレベルである。時刻ｔ１０では、発光素子Ｔ１〜Ｔ８の全てが消灯している。

このように発光装置１０では、前記奇数番目の発光素子Ｔの制御電極１６は奇数番目の制御信号伝送路Ｇに接続され、前記偶数番目の発光素子Ｔの制御電極１６は偶数番目の制御信号伝送路Ｇに接続されているので、偶数番目または奇数番目の制御信号伝送路Ｇに伝送する制御信号ｇを切り換えることによって、画質の解像度を半分に落として、容易に印画速度の高速化が可能である。

本発明のさらに他の実施の形態では、前述の実施の形態の発光装置において、各半導体層は、それぞれが多層に形成されてもよい。たとえば、第１の一方導電型半導体層は、一方導電型の半導体層が、複数積層されて構成されてもよく、第１の他方導電型半導体層は、他方導電型の半導体層が、複数積層されて構成されてもよく、第２の一方導電型半導体層は、一方導電型の半導体層が、複数積層されて構成されてもよく、第２の他方導電型半導体層は、他方導電型の半導体層が、複数積層されて構成されてもよい。

また本発明のさらに他の実施の形態において、発光素子ブロック部分Ｂは、４個以上の発光素子Ｔによって構成されてもよい。発光素子ブロック部分Ｂを構成する発光素子Ｔの数が増加するほど、発光信号伝送路Ｅの数を減少させることができ装置を小型化することができ、さらに発光装置１０と駆動手段１７を接続するためのボンディングワイヤの数を減少させることができる。

また前記発光装置１０では、複数の発光素子ブロックＣを備えるが、発光素子ブロックＣは１つであってもよい。また前記発光装置１０では、一方導電型をＮ型とし、他方導電型をＰ型としているが、一方導電型をＰ型とし、他方導電型をＮ型として、発光装置を構成してもよい。

なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

本発明の実施の一形態の発光装置１０の基本構造の概略的な回路構成を示す等価回路図である。 本発明の実施の一形態の発光装置１０の基本的構成を示す一部の平面図である。 図２の切断面線ＩＩＩ−ＩＩＩから見た断面図である。 図２の切断面線ＩＶ−ＩＶから見た断面図である。 発光素子Ｔの、アノード電圧とアノード電流との関係である順方向電圧−電流特性を示すグラフである。 発光装置１０を駆動するときの制御信号ｇおよび発光信号ｅのクロックパルスと、発光素子Ｔ１〜Ｔ８の発光強度とを示す波形図である。 発光装置１０を有する画像形成装置８７の基本的構成を示す側面図である。 高速印画モードにおいて駆動手段１７が発光装置１０を駆動するときの制御信号ｇおよび発光信号ｅのクロックパルスと、発光素子Ｔ１〜Ｔ８の発光強度とを示す波形図である。 従来の技術の発光装置１の基本構造の概略的な回路構成を示す等価回路図である。 従来の技術の発光装置２の基本構造の概略的な回路構成を示す等価回路図である。

符号の説明

１０ 発光装置
１１ 発光素子アレイ
１２ 制御電極伝送部
１３ 発光信号伝送部
１７ 駆動手段
１８ 制御信号伝送手段
８７ 画像形成装置
Ｔ 発光素子
Ｇ 制御信号伝送路
Ｅ 発光信号伝送路

Claims (4)

1. 発光信号が与えられる第１電極と、第２電極と、制御信号が与えられる制御電極とを有し、前記第２電極が相互に接続され、制御電極に制御信号が与えられることによって、前記発光信号の電圧または電流よりもしきい電圧またはしきい電流が低下した状態で、前記発光信号が与えられたとき発光する発光素子を複数備え、前記第１電極が相互に接続されるＮ（Ｎは、２以上の整数）個の前記発光素子の群から成る発光素子ブロック部分が複数形成され、相互に隣接する２つの前記発光素子ブロック部分によって発光素子ブロックが形成される発光素子アレイと、
   前記制御信号を伝送するＮ＋１本の制御信号伝送路とを含み、
   前記発光素子ブロックにおける発光素子の配列方向に沿う一方から他方に向かって第ｎ（１≦ｎ≦２×Ｎ）番目の発光素子の制御電極と、Ｎ＋１本の制御信号伝送路のうちの、第ｍ（１≦ｍ≦Ｎ＋１）番目の制御信号伝送路とが、
   ｎが、１≦ｎ≦Ｎのとき、ｍが、ｍ＝ｎを満たし、
   ｎが、Ｎ＋１≦ｎ≦２×Ｎのとき、ｍが、ｍ＝２×Ｎ＋２−ｎを満たすように接続されることを特徴とする発光装置。
2. 前記発光素子は、ＰＮＰＮ構造を有する発光サイリスタによって形成されることを特徴とする請求項１記載の発光装置。
3. 前記制御信号伝送路のうち、第１番目および第Ｎ＋１番目の制御信号伝送路に、同時に制御信号を伝送させる制御信号伝送手段を含むことを特徴とする請求項１または２記載の発光装置。
4. 請求項１〜３のいずれか１つに記載の発光装置と、
   画像情報に基づいて前記発光装置を駆動する駆動手段と、
   感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
   前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
   感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
   記録シートに転写された現像剤を定着させる定着手段とを含むことを特徴とする画像形成装置。
   

Images