JP5403023B2 - 窒化物半導体発光素子を作製する方法 - Google Patents

Description

本発明は、窒化物半導体発光素子を作製する方法に関する。

特許文献１には、ＧａＡｓ基板、ＧａＮ基板を用いて化合物半導体レーザを作製することが記載されている。ｃ面ＧａＮ基板上には、窒化ガリウム系化合物半導体レーザが作製される。

特開２００８−９８３４９号公報

特許文献１の作製方法では、窒化ガリウム系化合物半導体積層構造の表面に、リフトオフを用いて電極を形成する。Ｐｄ層上に、Ｓｉ_３Ｎ_４マスク層、Ａｌマスク層、及びＳｉ_３Ｎ_４マスク層を順に配列された積層マスク部を形成する。

これらのマスク層上に設けたレジストマスクを用いて、これら３つのマスク層を順次エッチングして、リフトオフ用マスク及び電極部を形成する。このエッチングにより窒化ガリウム系化合物半導体積層構造の表面が露出される。窒化ガリウム系化合物半導体積層構造をエッチングしてリッジ部を形成する。次いで、塩酸を用いてＡｌマスク層の選択的エッチングを行って、積層マスク部中に窪み部を形成する。この後に、基板上面全域に絶縁層を成長すると共に、５０ｗｔ％のフッ化水素酸と４０ｗｔ％のフッ化アンモニウム水溶液を含む溶液を用いてＡｌマスクを除去する。この結果、電極部の表面が露出する。

特許文献１では、リフトオフ及びリッジ形成のために複雑なマスク構造を形成する。例えば、マスク構造では、リフトオフのために、マスク構造内のＡｌ層にサイドエッチを生じさせる。また、保護層の形成にもリフトオフを用いるので、保護層の開口形成がリッジ形成と独立して制御しにくい。例えば、サイドエッチされたＡｌ層は、細らせたＡｌ層の下地層の幅よりも狭く、このマスク構造の形状は、堆積される保護膜の形状に影響する。

本発明は、このような事情を鑑みて為されたものであり、半極性面上に良好な接触を成す電極の形成とリッジ構造の形成との両方を可能にする、窒化物半導体発光素子を作製する方法を提供することを目的とする。

本発明は、窒化物半導体発光素子を作製する方法に係る。この方法は、（ａ）成膜装置におけるＭＢＥ法を用いた成長を利用して、半導体積層を含むエピタキシャル基板の半極性主面の上に金属膜を形成する工程と、（ｂ）前記半導体積層及び前記金属膜の上に、リッジを規定するマスクを形成する工程と、（ｃ）前記マスクを用いて前記半導体積層及び前記金属膜のエッチングを行って、半導体リッジを含む窒化物半導体領域と該半導体リッジの上の金属層とを形成する工程と、（ｄ）前記マスクを除去した後に、前記窒化物半導体領域の表面及び前記金属層の上に保護層のための絶縁膜を成長する工程とを備える。前記半極性主面はIII族窒化物半導体からなり、前記半導体積層は、III族窒化物からなる活性層を含み、前記金属膜は前記半極性主面と接合を成す。

この窒化物半導体発光素子を作製する方法（以下、「作製方法」として参照する）によれば、半導体積層の半極性主面上に金属膜を形成した後に、半導体リッジを形成するためのプロセスを適用するので、上記の半極性主面が該プロセスに対して直接にさらされることがない。また、金属層と半極性主面との界面を保護しながら、リフトオフの複雑なプロセスを用いることなく、絶縁膜マスクを除去した後に保護層のための絶縁膜の成長を行うことができる。

本発明に係る作製方法では、前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜することができる。この作製方法によれば、半極性主面は上記範囲内の角度で傾斜していることができる。

本発明に係る作製方法は、前記成膜装置において、III族窒化物からなる半導体積層の半極性主面の全体をIII族元素の雰囲気にさらす工程を更に備えることができる。前記III族窒化物は、前記III族元素を構成元素として含むことが好適である。

この作製方法によれば、成膜装置における金属膜の形成に先立って半極性主面をIII族元素の雰囲気にさらすので、金属膜が接触を成すことになる表面が清浄化される。清浄化された半極性主面上に該成膜装置において金属層の成膜を引き続き行うので、金属膜と半極性主面との界面へのコンタミネーションがリッジ形成の際に避けられる。

本発明に係る作製方法では、前記半極性主面は窒化ガリウム系半導体からなり、前記雰囲気はガリウムを含み、前記半極性主面を前記雰囲気にさらす前記工程では、摂氏３００度以上の基板温度でガリウムフラックスの照射が前記半極性主面に行われることが好適である。

この作製方法によれば、ガリウムフラックスの照射により表面酸化物の還元が生じて、窒化ガリウム系半導体からなる半極性主面の酸化物を低減できる。

本発明に係る作製方法では、前記金属層は金層を含むことが好適である。この作製方法によれば、金層はIII族窒化物半導体からなる半極性主面と良好な電気的接触を提供できる。

本発明に係る作製方法は、前記絶縁膜の上に、レジスト膜を形成する工程と、前記半導体リッジの前記上面に設けられた開口を有するレジストマスクを前記レジスト膜から形成する工程と、前記レジストマスクを用いて前記絶縁膜のエッチングを行って、前記絶縁膜から保護層を形成する工程を備えることができる。前記レジスト膜は、第１部分、第２部分及び第３部分を含み、前記レジスト膜の前記第１部分、前記第２部分及び前記第３部分は、前記窒化物半導体領域の上にこの順に配置され、前記レジスト膜の前記第２部分は、前記半導体リッジの上面の上に位置し、前記レジスト膜の前記第１部分及び前記第３部分は、前記半導体リッジの上面から離れて設けられ、前記レジスト膜の前記第２部分の厚さは前記レジスト膜の前記第１部分及び前記第３部分の厚さより薄く、前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜の表面から該レジスト膜のレジストを除去していき、前記保護層は、前記半導体リッジの前記上面の上の金属層を露出させる開口を有する。

この作製方法によれば、レジスト膜の第２部分の厚さがレジスト膜の第１部分及び第３部分の厚さより薄いので、レジスト膜をその表面から除去することにより、半導体リッジの上面に開口を有するレジストマスクを形成できる。このレジストマスクを用いて、絶縁膜のエッチングを行うことにより、半導体リッジの上面上の金属膜を露出させて、保護層を形成できる。

本発明に係る作製方法では、前記レジストマスクを前記レジスト膜から形成する前記工程は、前記絶縁膜の上に第１レジスト膜を形成する工程と、フォトリソグラフィ法を用いて、前記半導体リッジの上面及び側面の上の前記絶縁膜を露出させる開口を有する第１のマスク層を前記第１レジスト膜から形成する工程と、前記窒化物半導体領域、前記金属層、前記絶縁膜、及び前記第１のマスク層の上に第２レジスト膜を形成する工程と、前記半導体リッジの前記上面が露出するように前記第２レジスト膜に開口を形成して第２のマスク層を形成する工程と、備えることができる。前記レジスト膜は、前記第１のマスク層及び前記第２レジスト膜を含み、前記レジストマスクは前記第１のマスク層及び前記第２のマスク層を含むことができる。

この作製方法によれば、半導体リッジの上面上の第１のマスク上及び第１のマスクの開口に、第２レジスト膜を形成するので、窒化物半導体領域の第１領域の上に設けられたレジスト厚が、窒化物半導体領域の第２領域の上に設けられたレジスト厚と異なるようにできる。

本発明に係る作製方法では、前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜を現象液にさらして、前記半導体リッジの前記上面の上のレジストを除去して、前記レジストマスクを形成することが好適である。

この作製方法によれば、レジスト膜は、レジストの現象液中において、その表面から徐々に溶けていくので、半導体リッジの上面及びその付近がレジストから露出されるような加工をレジスト膜に施すことが可能になる。

本発明に係る作製方法では、前記半導体リッジ及び前記金属層はリッジ構造を形成し、前記半導体リッジの前記上面と前記金属層とは金属−半導体接合を成し、前記金属−半導体接合のエッジは前記リッジ構造の側面に位置し、前記保護層は、前記金属−半導体接合の前記エッジを覆うことができる。この作製方法によれば、金属−半導体接合のエッジが保護層により覆われる。

本発明に係る作製方法は、前記レジストマスクを除去した後に、前記金属層及び前記絶縁膜の上に電極膜を堆積する工程と、前記電極膜を加工して、電極を形成する工程とを更に備えることができる。前記電極は、前記保護層の前記開口を介して前記金属層に接触を成し、前記電極膜の堆積は摂氏３００度以下の基板温度で行われることが好適である。この作製方法によれば、電極膜堆積の際の基板温度に起因する熱劣化がコンタクト抵抗に生じることを避けることができる。

本発明に係る作製方法では、前記電極膜の堆積は電子ビーム蒸着法で行われることが好適である。この作製方法によれば、電極膜の堆積中に、金属層とIII族窒化物との界面に熱劣化の発生を低減できる。電子ビーム蒸着によれば、高温の成膜を避けることができる。

本発明に係る作製方法では、前記窒化物半導体領域は、第１溝及び第２溝並びに第１テラス及び第２テラスを含み、前記第１溝及び第２溝は前記半導体リッジを規定し、前記半導体リッジと前記第１テラスは、前記第１溝を規定し、前記半導体リッジと前記第２テラスは、前記第２溝を規定することができる。

この作製方法では、第１溝及び第２溝を用いて半導体リッジを作製できると共に、第１テラス及び第２テラス並びに半導体リッジにより、半導体リッジのみがエピ面から突出することを避けることができる。

本発明に係る作製方法では、前記金属膜を形成する前記工程は、ＭＢＥ法を用いた金属堆積により、前記成膜装置において金属領域を形成する工程と、前記金属領域をエッチングして、前記半導体積層の前記半極性主面を部分的に露出させると共に前記半導体積層の前記半極性主面の上に前記金属膜を形成する工程と含むことができる。この作製方法によれば、半導体リッジが形成されるべき部分を含む半導体積層の一部分の半極性主面に金属膜を提供できる。

本発明に係る作製方法では、前記マスクを形成する前記工程は、前記半導体積層及び前記金属層の上に、マスク膜を形成する工程と、前記マスク膜のエッチングにより前記マスクを形成する工程とを含み、前記エッチングは摂氏３００度以下の基板温度で行われることが好ましい。この作製方法によれば、エッチング時における基板温度が摂氏３００度以下であるので、エッチング中における基板温度により金属−半導体接合の熱劣化を低減できる。

本発明に係る作製方法では、前記マスク膜は、タングステン膜、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを含むことができる。この作製方法によれば、III族窒化物をエッチングして半導体リッジを形成するためのマスクに、タングステン膜、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを用いることができる。

本発明に係る作製方法は、基板の主面の上に前記半導体積層を成長して、前記エピタキシャル基板を形成する工程を更に備えることができる。前記基板の前記主面はIII族窒化物半導体からなり、前記半導体積層は第１領域、第２領域及び第３領域を含み、前記第１領域、前記第２領域及び前記第３領域は、前記基板の前記主面に沿って配置されており、前記第２領域は前記第１領域と前記第３領域との間に位置し、前記第２領域には前記半導体リッジが形成され、前記半導体積層は、第１導電型のIII族窒化物半導体層、前記活性層、及び第２導電型のIII族窒化物半導体層を含み、前記エピタキシャル基板は前記基板を含み、前記基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜し、前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜することができる。

この製造方法によれば、傾斜角が１０度以上８０度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。

本発明に係る作製方法では、前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜することが好ましい。この製造方法によれば、この角度範囲での半極性面は酸化されやすいステップを有する。

本発明に係る作製方法では、前記エピタキシャル基板は、前記活性層の上に設けられたｐ型窒化ガリウム系半導体層を含み、前記ｐ型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含み、前記ｐ型窒化ガリウム系半導体層の主面は前記エピタキシャル基板の前記半極性主面を構成することができる。この製造方法によれば、ｐ型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。

本発明に係る作製方法では、前記半導体リッジは、前記活性層の上に設けられた光ガイド層と、該光ガイド層の上に設けられたクラッド層と、該クラッド層の上に設けられたコンタクト層とを含み、前記半導体リッジは第１の方向に延在し、前記光ガイド層、前記クラッド層及び前記コンタクト層は、前記第１の方向に交差する第２の方向に配列されており、前記窒化物半導体領域は第１領域、第２領域及び第３領域を含み、前記第１領域、前記第２領域及び前記第３領域は、前記第１の方向及び前記第２の方向の両方に交差する第３の方向に沿って配列され、前記第２領域は前記第１領域と前記第３領域との間に位置し、前記第２領域は前記半導体リッジを含み、前記第１領域及び前記第３領域の表面は前記光ガイド層の表面からなり、前記保護膜は、前記第１領域の前記表面、前記第３領域の前記表面、及び前記半導体リッジの側面を覆うことができる。

この作製方法によれば、半導体リッジが、光ガイド層、クラッド層及びコンタを含み、また、保護膜が第１領域の表面、第３領域の表面、及び半導体リッジの側面を覆うので、良好な電流閉じ込めと良好な屈折率プロファイルが発光素子に提供される。

本発明に係る作製方法では、前記活性層は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、前記活性層は、５００ｎｍ以上５４０ｎｍ以下の波長範囲にピーク発光波長を有することができる。

この作製方法によれば、５００ｎｍ以上５４０ｎｍ以下の波長範囲にピーク発光波長の活性層をIII族窒化物半導体発光素子に提供できる。

以上説明したように、本発明によれば、窒化物半導体発光素子を作製する方法が提供され、この方法は、半極性面上に良好な接触を成す電極の形成とリッジ構造の形成との両方を可能にする。

図１は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。 図２は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。 図３は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。 図４は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。 図５は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。 図６は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。 図７は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。 図８は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を模式的に示す図面である。 図９は、上記の工程により作製された窒化物半導体発光素子の一例を示す図面である。 図１０は、ｐ側電極の接触抵抗の熱的安定性を示す図面である。 図１１は、実施例と異なるウエハプロセスを模式的に示す図面である。 図１２は、実施例と異なるウエハプロセスを模式的に示す図面である。 図１３は、実施例と異なるウエハプロセスを模式的に示す図面である。

窒化物半導体素子を作製する方法、半導体リッジを形成する方法、及び電極を形成する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。引き続く説明では、窒化物半導体素子として窒化物半導体発光素子、半導体リッジを形成する方法、及び電極を形成する方法について説明する。

図１〜図８は、本実施の形態に係る窒化物半導体素子を作製する方法、及び半導体リッジを形成する方法、及び電極を形成する方法における主要な工程を模式的に示す図面である。図１〜図８の模式図では、矩形の基板が描かれているが、基板の形状はこれに限定されない。また、理解を容易にするために、引き続く説明では、一素子のサイズの基板上に窒化物半導体発光素子を作成する手順を説明する。

最初の工程では、基板（図１の（ａ）部に示される参照符号「１１」）を準備する。基板１１は、III族窒化物半導体からなる主面１１ａを有する。主面１１ａは、III族窒化物半導体のｃ軸の方向に延在する基準軸（図１の（ａ）部にベクトルＶＣによって示される）に直交する平面に対して傾斜する。ここで、ベクトルＶＣは＜０００１＞方向を示す。基板１１の主面１１ａは半極性を示す。基板１１のIII族窒化物半導体は、例えばＧａＮ等からなることができる。

図１の（ａ）部に示されるように、次の工程では、半導体発光素子のための半導体積層１３を成長炉１０ａで基板１１の主面１１ａ上に成長して、エピタキシャル基板Ｅを形成する。エピタキシャル基板Ｅは基板１１及び半導体積層１３を含む。

引き続き一実施例を説明する。成長炉１０ａに成長法としては、例えば有機金属気相成長法が使用可能である。基板１１を成長炉１０ａに配置した後に、成長炉１０ａにアンモニア及び水素を供給して基板１１の主面１１ａのサーマルクリーニングを行う。この後に、成長炉１０ａにおいて、基板１１の主面１１ａ上に順に複数のIII族窒化物半導体層を成長する。

半導体積層１３は、ｎ型III族窒化物半導体領域１５といった第１導電型のIII族窒化物半導体層、ｎ側光ガイド層１６、活性層１７、ｐ側光ガイド層１８、及びｐ型III族窒化物半導体領域１９といった第２導電型のIII族窒化物半導体層を含む。ｎ型III族窒化物半導体領域１５は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ等からなることができる。ｎ型III族窒化物半導体領域１５は、ｎ型クラッド層を含むことができる。ｐ型III族窒化物半導体領域１９は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ等からなることができ、またｐ型クラッド層及びｐ型コンタクト層を含むことができる。ｐ型III族窒化物半導体領域１９は、必要な場合には、電子ブロック層を含むことができる。ｐ型III族窒化物半導体領域１９は、ｐ型コンタクト層として働くｐ型窒化ガリウム系半導体層を含み、このｐ型窒化ガリウム系半導体層の主面はエピタキシャル基板Ｅの半極性主面１３ａを構成することができる。ｐ型窒化ガリウム系半導体層はドーパントとしてマグネシウムを含むことができ、ｐ型窒化ガリウム系半導体層にオーミック接触を成す電極を形成できる。

活性層１７は例えば量子井戸構造２１を有しており、量子井戸構造２１は、交互に配列された障壁層２３及び井戸層２５を含むことができる。障壁層２３のバンドギャップは井戸層２５のバンドギャップより大きい。障壁層２３は例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなることができ、井戸層２５は例えばＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなることができる。

活性層１７の発光スペクトルのピーク発光波長は３６０ｎｍ以上６００ｎｍ以下の波長範囲内にあることができる。活性層１７はインジウムを含む窒化ガリウム系半導体層を含むことが好ましい。積層１３の成長が完了した後に、成長炉１０ａからエピタキシャル基板Ｅを取り出す。エピタキシャルウエハＥの窒化物半導体領域の主面は、基板主面１１ａの面方位を引き継いで半極性を示す。エピタキシャル基板Ｅの窒化物半導体領域は活性層１７を含み、活性層１７も半極性に従う性質を有する。この半極性の利点を生かして、５００ｎｍ以上５４０ｎｍ以下の波長範囲内に発光スペクトルのピーク波長を有する発光素子を提供することが好ましい。

この工程では、基板１１の主面１１ａの上に半導体積層１３を成長してエピタキシャル基板Ｅを形成する。好適な実施例では、エピタキシャル基板Ｅの最表面にはｐ型コンタクト層が露出される。ｐ型コンタクト層は、例えば窒化ガリウム系半導体からなることができ、窒化ガリウム系半導体は例えばＧａＮからなる。エピタキシャル基板Ｅの形成において、基板１１の主面１１ａは、基準軸Ｃｘに直交する面Ｓｃから１０度以上８０度以下の範囲の角度Ａｎｇｌｅで傾斜することができる。基準軸Ｃｘは、該III族窒化物半導体のｃ軸に沿って延びる。また、エピタキシャル基板Ｅの主面は、基準軸Ｃｘに直交する面から１０度以上８０度以下の範囲の角度で傾斜することが好ましい。これらの傾斜角が１０度以上８０度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。また、エピタキシャル基板Ｅの主面における傾斜角は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜することが好適である。この角度範囲での半極性面は酸化されやすいステップを有する。

エピタキシャル基板Ｅを成長炉１０ａから取り出すと、酸素を含む大気にエピタキシャル基板Ｅがさらされる。この結果、エピタキシャル基板Ｅの表面に露出された窒化ガリウム系半導体面に、III族元素の自然酸化物（例えば酸化ガリウム）が形成される。

成長炉１０ａからエピタキシャル基板Ｅを取り出した後に、成膜装置１０ｂにエピタキシャル基板Ｅを配置する。成膜装置１０ｂでのＭＢＥ法を用いた成長を利用して、半導体積層１３を含むエピタキシャル基板Ｅの半極性主面１３ａの上に金属膜（図２の（ａ）部において符号「２９」として参照される）を形成する。

成膜装置１０ｂにおけるＭＢＥ法を用いた成長を利用した金属膜２９の形成は、例えば以下のように行われる。図１の（ｂ）部に示されるように、この工程では、ガリウムを含む雰囲気を成膜装置１０ｂのチャンバ内に形成して、この雰囲気にエピタキシャル基板Ｅの半極性の表面１３ａをさらす。必要な場合には、この処理に先立って、エピタキシャル基板Ｅを成膜装置１０ｂで加熱することができる。加熱の条件の一例では、加熱温度は例えば摂氏７５０度であり、熱処理時間は３０分程度であり、熱処理の雰囲気は例えばIII族構成元素のガリウムを含む雰囲気である。この温度範囲は例えば摂氏３００度以上であることができ、この温度以上であるとき、エピタキシャル基板Ｅの表面の酸化ガリウムが、高い蒸気圧を示すガリウム酸化物の組成に還元されやすくなる。ガリウムフラックスの照射により表面酸化物の還元が生じて、窒化ガリウム系半導体からなる半極性主面１３ａの酸化物を低減できる。また、この温度範囲は例えば摂氏９００度以下の範囲であることができ、これは活性層１７へのダメージを避けるためである。

また、エピタキシャル基板Ｅの加熱を行った場合には、真空を破ることなく、既に説明したように、成膜装置１０ｂにおいて、図１の（ｂ）部に示されるように、半導体積層１３の半極性主面１３ａの全体をIII族元素の雰囲気にさらす。半導体積層１３の表面におけるIII族窒化物は、III族元素を構成元素として含む。成膜装置１０ｂにおける金属膜２９の形成に先立って半極性主面１３ａをIII族元素の雰囲気にさらすので、金属膜２９が接触を成すことになる表面が清浄化される。成膜装置１０ｂにおいて、清浄化された半極性主面上に金属膜２９の成膜を引き続き行うので、金属膜２９と半極性主面との界面へのコンタミネーションが避けられる。

半極性主面１３ａが窒化ガリウム系半導体からなるとき、ガリウムを含む雰囲気２７を成膜装置１０ｂのチャンバ内に形成して、この雰囲気２７にエピタキシャル基板Ｅの表面１３ａをさらす。雰囲気２７は、窒化ガリウム系半導体の成長を避けるために雰囲気は窒素を含まないことが好ましい。この処理における基板温度の範囲は例えば摂氏３００度以上であることができる。この温度を超えるとき、自然酸化膜が、より蒸気圧の高いガリウム酸化物への変化（例えば、還元）が促進される。また、この温度範囲は例えば摂氏９００度以下の範囲であることができ、これは活性層１７へのダメージを避けるためである。この熱処理のための持続時間は例えば０．５時間程度である。

この工程の一実施例では、エピタキシャル基板Ｅの表面１３ａをさらすことは、ガリウムフラックスを表面１３ａに照射することによって可能である。ガリウムと酸素との化合物には様々な組成がある。そして、これらのガリウム酸化物が様々な融点を有する。この融点の違いを利用して、半極性主面における酸素濃度の低減が可能である。ガリウム酸化物としては、例えば以下のものがある。Ｇａ_２Ｏ_３の融点（例えば摂氏１７２５度、１気圧、ＲＴ）は比較的高いが、Ｇａ_２Ｏの融点（例えば摂氏５００度、１×１０^−６Ｔｏｒｒ）は比較的低い。

これまでの工程では、エピタキシャル基板Ｅを成膜装置１０ｂの真空チャンバ内に配置した後に、加熱及び／又はＧａ照射による改質処理を行ってきた。この後に、必要な場合には、半導体積層１３の上に窒化ガリウム系半導体層を成長して、新たなエピタキシャル基板Ｅを形成することができる。この窒化ガリウム系半導体層には所望の導電型のドーパント、例えばマグネシウムといったｐ型ドーパントを添加することが好ましい。この方法によれば、この成膜によって成長されたIII族窒化物半導体の酸素濃度を低減できる。

図２の（ａ）部に示されるように、次の工程では、ガリウム雰囲気を除いた後に、成膜装置１０ｂの真空チャンバにおいて真空を破ることなく、エピタキシャル基板Ｅの半極性主面１３ａの全面に成膜装置１０ｂの真空チャンバにおいて金属膜２９を成膜する。真空が破られることがないので、フラックス照射により清浄化された表面への金属膜２９の成膜により、基板生産物ＳＰ１を形成する。基板生産物ＳＰの金属膜２９は半極性主面１３ａと接合を成す。この製造方法によれば、ｐ型窒化ガリウム系半導体層に低抵抗な接触を成す金属膜２９を形成できる。金属膜２９は例えば３ｎｍ以上であり、１０００ｎｍ以下であることができる。金属膜２９は金（Ａｕ）層を含むことが好適であり、金（Ａｕ）層は半極性主面１３ａと良好な電気的接触を提供できる。Ａｕの厚さは例えば２００ｎｍである。

金属膜２９を形成する工程では、必要な場合には、後に工程において半導体リッジが形成されたとき、半導体リッジの上面に金属膜を設けることができる。この工程は、例えば以下のように行われる。図２の（ｂ）部に示されるように、成膜装置１０ｂにおいてＭＢＥ法を用いた金属堆積により金属領域（金属膜２９に対応する）を形成した後に、エッチング装置１０ｃにおいて、マスク３１を用いてこの金属領域をエッチングして、半導体積層１３の半極性主面１３ａを部分的に露出させると共に半導体積層１３の半極性主面１３ａ上に金属膜３３を形成することができる。このマスク３１は例えばレジストからなることができる。マスク３１は半導体積層１３及び金属膜２９上に形成される。金属領域がＡｕからなるとき、エッチングではエッチャントとして王水を用いるウエット処理によることができる。この結果、半導体リッジが形成されるべき部分を含む半導体積層１３の一部分の半極性主面１３ａに金属膜３３を提供できる。本実施例では、金属膜３３はストライプ形状を有する。このストライプ幅は、半導体リッジの上面の幅より大きく、半導体リッジの幅及びこの両側の一対の溝の幅との和よりも小さい。なお、引き続く工程において、半導体積層１３の半極性主面１３ａの全体を覆っている金属膜２９を金属膜３３に替えて用いる。

次の工程では、図３の（ａ）部に示されるように、処理装置１０ｄを用いてマスク３１を除去して、基板生産物ＳＰ２を得る。引き続く工程では、マスク３１を除去した後に、リッジを規定するマスク（図４の（ａ）部に示される符号「４３」）を形成する。マスク４３は、例えば以下のように形成される。図３の（ｂ）部に示されるように、半導体積層１３の半極性主面１３ａ及び金属膜３３上に、ハードマスクのためのマスク膜３５を成膜装置１０ｅで成膜する。マスク膜３５の成膜は、例えば電子ビーム蒸着法で行われる。この成膜は、既に形成した金属膜３３と半極性面１３ａとの界面を保護するために、摂氏１５０度以下の基板温度で行うことが好ましい。マスク膜３５は、タングステン膜、シリコン酸化物膜及びシリコン窒化物膜等の少なくともいずれかを含むことができる。ハードマスクに、タングステン膜、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを用いることができる。

次の工程では、マスク膜３５にパターン形成するためのマスク４１をマスク膜３５上に形成する。マスク４１は、リッジ形状を規定するパターンを有する。マスク４１は例えばレジストからなることができる。図４の（ａ）部に示されるように、エッチング装置１０ｆにおいて、マスク４１を用いてマスク膜３５のエッチングを行って、ハードマスク４３を形成する。ハードマスク４３は、リッジ形状を規定するパターンを有する。このエッチングは、例えばインダクティブ・カップリング・プラズマ・反応性イオンエッチング法（ＩＣＰ−ＲＩＥ法）で行われることが好ましい。このエッチング法によれば、エッチングにおける異方性を実現できる。ハードマスク４３を形成した後に、マスク４１を除去することができる。エッチングは摂氏３００度以下の基板温度で行われ、基板温度が摂氏１５０度以下であることが好ましい。

図４の（ａ）部に示されるように、エピタキシャル基板Ｅにおいて、半導体積層１３は第１領域１３ｃ、第２領域１３ｄ及び第３領域１３ｅを含む。第１領域１３ｃ、第２領域１３ｄ及び第３領域１３ｅは、基板１１の主面１１ａに沿って配置される。第２領域１３ｄは第１領域１３ｃと第３領域１３ｅとの間に位置する。第２領域１３ｄには半導体リッジ４９が形成される。また、半導体積層１３は第４領域１３ｆ及び第５領域１３ｆを含むことができ、第１領域１３ｃ、第２領域１３ｄ及び第３領域１３ｅは、第４領域１３ｆと第５領域１３ｆとの間に配列される。

基板１１の主面１１ａが該III族窒化物半導体のｃ軸に沿って延びる基準軸Ｃｘに直交する面から１０度以上８０度以下の範囲の角度で傾斜するとき、エピタキシャル基板Ｅの半極性主面１３ａも、基準軸Ｃｘに直交する面から１０度以上８０度以下の範囲の角度で傾斜する。これらの傾斜角が１０度以上８０度以下の範囲であるとき、窒化ガリウム系半導体の半極性面が酸素との結合性に富む。これ故に、オーミック電極の形成の際に、酸素の低減が重要である。

基板主面１１ａ及び半極性主面１３ａは基準軸Ｃｘに直交する面から６３度以上８０度以下の範囲の角度で傾斜することができる。この傾斜の角度範囲では、半極性主面１３ａは酸化されやすいステップを有する。エピタキシャル基板Ｅの半極性主面１３ａも、酸化されやすいステップを有する。

次の工程では、図４の（ｂ）部に示されるように、ハードマスク４３を用いて半導体積層１３及び金属膜３３のエッチングを行って、金属層４５と窒化物半導体領域４７とを形成する。窒化物半導体領域４７は半導体リッジ４９を含む。金属層４５は、半導体リッジ４９の上面４９ａに位置する。金属膜３３のエッチングは例えばアルゴン（Ａｒ）、窒素（Ｎ２）等を用いることができる。アルゴン（Ａｒ）を用いるエッチングは反応性ではないが、異方的エッチングである。半導体積層１３のエッチングは例えば塩素や三塩化ホウ素等を用いることができる。実施例では、半導体リッジ高ＨＲは、例えば０．２μｍ以上であり、例えば２．０μｍ以下であることができる。このエッチングは、例えばＩＣＰ−ＲＩＥ法で行われることが好ましい。このエッチング法によれば、エッチングにおける異方性及び所望のリッジ高さを実現できる。エッチングが終了した後に、ハードマスク４３を除去する。このエッチングは、既に形成した金属膜３３と半極性面１３ａとの界面を保護するために、摂氏３００度以下の基板温度で行われ、摂氏１５０度以下の基板温度で行うことが好ましい。

窒化物半導体領域４７は、第１溝５１及び第２溝５３並びに第１テラス５５及び第２テラス５７を含む。第１テラス５５、第１溝５１、半導体リッジ４９、第２溝５３及び第２テラス５７は、半導体リッジ４９の上面４９ａの法線方向及び半導体リッジ４９の延在方向の両方に直交する方向に、この順に配列される。第１溝５１及び第２溝５３は半導体リッジ４９を規定する。半導体リッジ４９及び第１テラス５５は第１溝５１を規定する。半導体リッジ４９及び第２テラス５７は第２溝５３を規定する。この構造によれば、第１溝５１及び第２溝５３を用いて半導体リッジ４９を作製できると共に、第１テラス５５及び第２テラス５７並びに半導体リッジ４９により、半導体リッジ４９のみが、第１溝５１及び第２溝５３の底面（エピ面）５１ａ、５３ａに対して突出することを避けることができる。

窒化物半導体領域４７は、第１領域４７ｃ、第２領域４７ｄ及び第３領域４７ｅを含み、第１領域４７ｃ、第２領域４７ｄ及び第３領域４７ｅは、それぞれ、半導体積層１３の第１領域１３ｃ、第２領域１３ｄ及び第３領域１３ｅに対応する。窒化物半導体領域４７は、また、第４領域４７ｆ及び第５領域４７ｆを含むことができ、第１領域４７ｃ、第２領域４７ｄ及び第３領域４７ｅは、第４領域４７ｆと第５領域４７ｆとの間に配列される。第４領域４７ｆ及び第５領域４７ｆは、それぞれ、半導体積層１３の第４領域１３ｆ及び第５領域１３ｆに対応する。

第１領域４７ｃは半導体リッジ４９を含む。第２領域４７ｄ及び第３領域４７ｅは、それぞれ、第１溝５１及び第２溝５３を含む。第４領域４７ｆと第５領域４７ｆは、それぞれ、第１テラス５５及び第２テラス５７を含む。

ハードマスク４３を除去した後に、図５の（ａ）部に示されるように、成膜装置１０ｈにおいて、窒化物半導体領域４７の表面及び金属層４５の上に絶縁膜５９を成長する。これによって、基板生産物ＳＰ３が形成される。成膜装置１０ｈは、例えば電子ビーム蒸着法、プラズマ成膜法、スパッタ成膜法等による成膜を適用できる。例えば、絶縁膜５９は、電子ビーム蒸着法で成長されたシリコン系無機絶縁膜、ジルコニア系無機絶縁膜等を含むことができる。このシリコン系無機絶縁層は例えばシリコン酸化物（具体的にはＳｉＯ_２）、ジルコニア酸化物等からなることができる。成膜等の処理は、既に形成した金属層４５と半極性面１３ａとの界面を保護するために、摂氏３００度以下の基板温度で行われ、摂氏１５０度以下の基板温度で行うことが好ましい。

この上記の一例の工程を含む作製方法によれば、半導体積層１３の半極性主面１３ａ上に金属膜３３を形成した後に、半導体リッジ４９を形成するためのプロセスを適用するので、半極性主面１３ａが該プロセス雰囲気に対して直接にさらされることがない。また、金属層４５と半極性主面１３ａとの界面を保護しながら、複雑な一連の工程からなるリフトオフを用いることなく、ハードマスク４３を除去した後に保護層のための絶縁膜５９の成長を行うことができる。

次いで、半導体リッジ４９の上面において開口を絶縁膜５９に形成して、保護膜を形成する。このために、図５の（ｂ）部に示されるように、いくつかの装置１０ｉを用いてレジスト膜６１を形成する。レジスト膜６１は、第１部分６１ａと、第２部分６１ｂと、第３部分６１ｃとを含む。レジスト膜６１の第１部分６１ａ、第２部分６１ｂ及び第３部分６１ｃは窒化物半導体領域の上にこの順に配置され、第２部分６１ｂは、窒化物半導体領域４７の半導体リッジ４９の上面４９ａ上に設けられる。本実施例では、第１部分６１ａ及び第３部分６１ｃはテラス５５及びテラス５７上に設けられる。レジスト膜６１の第１部分６１ａ及び第３部分６１ｃは、半導体リッジ４９の上面４９ａから離れて設けられる。レジスト膜６１の第２部分６１ｂの厚さＤ６１ｂはレジスト膜６１の第１部分６１ａ及び第３部分６１ｃの厚さＤ６１ａ、Ｄ６１ｃより薄い。

次いで、図７の（ａ）部に示されるリッジ上面上の絶縁膜５９を除去するためのレジストマスク（図７の（ｂ）部において符号「６３」で示される）をレジスト膜６１から形成する。レジストマスク６３は、半導体リッジ４９の上面４９ａに設けられた開口６３ａを有する。レジスト膜６１からレジストマスク６３を形成するために、処理装置１０ｊを用いて、半導体リッジ４９の上面４９ａ上の金属層４５がレジストから露出されるまで、レジスト膜６１の表面からレジストを徐々に除去していく。これらの工程において、塗布、ベーク、除去等の処理は、既に形成した界面（リッジ上面の半極性面と金属層４５との界面）を保護するために、摂氏３００度以下の基板温度で行われ、基板温度が摂氏１５０度以下であることが好ましい。

この作製方法によれば、図５の（ｂ）部に示されるように、レジスト膜６１の第２部分６１ｂの厚さＤ６１ｂがレジスト膜６１の第１部分６１ａ及び第３部分６１ｃの厚さＤ６１ａ、Ｄ６１ｃより薄いので、レジスト膜６１のレジストをその表面から除去することにより、半導体リッジ４９の上面４９ａ上に開口６３ａを有するレジストマスク６３を形成できる。これに引き続く工程で、図７の（ｂ）部に示されるように、このレジストマスク６３を用いて絶縁膜５９のエッチングを行うことにより、半導体リッジ４９の上面４９ａ上の金属層４５を露出させて、保護層７５を形成できる。

第２部分６１ｂの厚さＤ６１ｂが第１部分６１ａ及び第３部分６１ｃの厚さＤ６１ａ、Ｄ６１ｃより薄いレジスト膜６１の作製は、例えば以下のように行われる。図６の（ｂ）部に示されるように、処理装置１０ｋを用いて、基板生産物Ｓｐ３の全面にレジストを塗布して、第１レジスト膜６５を形成する。図６の（ｂ）部に示されるように、フォトリソグラフィ法を用いて、第１レジスト膜６５から第１のマスク層６７を形成する。第１のマスク層６７は、半導体リッジ４９の上面４９ａ及び側面４９ｂ、４９ｃ上の絶縁膜５９を露出させる開口６７ａを有する。次いで、図５の（ａ）部に示されるように、窒化物半導体領域４７、金属層４５、絶縁膜５９、及び第１のマスク層６７の上に第２レジスト膜６９を形成する。この第１のマスク層６７及び第２レジスト膜６９は、レジスト膜６１を構成する。続けて、図７の（ａ）部に示されるように、半導体リッジ４９の上面４９ａ上の金属層４５が露出するように第２レジスト膜６９に開口を形成して第２のマスク層７３を形成する。第１のマスク層６７及び第２のマスク層７３はレジストマスク６３を構成することができる。

この作製方法によれば、半導体リッジ４９の上面４９ａ上の第１のマスク層６７上及び第１のマスク層６７の開口６７ａに、第２レジスト膜６９を形成するので、窒化物半導体領域４７の第２領域４７ｂ上に設けられたレジスト厚が、窒化物半導体領域４７の第２領域４７ｂから離れた領域上に設けられたレジスト厚と異なるようにできる。

また、半導体リッジ４９の上面４９ａが露出するように第２レジスト膜６９に開口を形成するために、レジスト膜６１を現象液にさらして、半導体リッジ４９の上面４９ａの上のレジストを除去して、レジストマスク６３を形成することが好適である。この作製方法では、レジスト膜６１は、レジストの現象液中において、その表面から徐々に溶けていくので、半導体リッジ４９の上面４９ａ及びその付近がレジストから露出されるような加工をレジスト膜６１に施すことが可能になる。

この工程における現像、ベーク等の処理は、既に形成した金属膜３３と半極性面１３ａとの界面を保護するために、摂氏３００度以下の基板温度で行われ、基板温度が摂氏１５０度以下であることが好ましい。

この後の工程では、図７の（ｂ）部に示されるように、エッチング装置１０ｍを用いてレジストマスク７３を用いて絶縁膜５９のエッチングを行って、絶縁膜５９から保護層７５を形成する。保護層７５は、半導体リッジ４９ａの上面４９ａ上の金属層４５を露出させる開口７５ａを有する。このエッチングは、例えばＩＣＰ−ＲＩＥ法で行われることが好ましい。このエッチング法によれば、エッチングにおける異方性を実現できる。この工程における処理は、既に形成した金属層−半導体界面を保護するために、摂氏３００度以下の基板温度で行われ、基板温度が摂氏１５０度以下であることが好ましい。

エッチングの後の工程では、レジストマスク７３を除去する。図８の（ａ）部に示されるように、半導体リッジ４９及び金属層４５はリッジ構造を形成する。半導体リッジ４９の上面４９ａと金属層４５とは金属−半導体接合７７を成す。この金属−半導体接合７７のエッジ７７ａはリッジ構造の側面に位置し、保護層７５は、金属−半導体接合７７のエッジ７７ａを覆う。この作製方法によれば、金属−半導体接合７７のエッジ７７ａが保護層７５により覆われるので、ｎ層のドナーでもあるO2を用いた酸素アッシング等から、ｐ層を保護する事ができる。成膜等の処理は、摂氏３００度以下の基板温度で行われ、基板温度が摂氏１５０度以下であることが好ましい。

この後の工程では、図８の（ｂ）部に示されるように、金属層４５及び保護膜７５上に電極膜を堆積する。電極膜の堆積は摂氏３００度以下の基板温度で行われ、更には摂氏１５０度以下の基板温度で行われることが好適である。この成膜方法によれば、電極膜堆積の際の基板温度に起因する熱劣化がコンタクト抵抗に生じることを避けることができる。電極膜の堆積は電子ビーム蒸着法で行われることが好適である。次いで、この電極膜を加工して電極７９ａを形成する。この加工は例えばフォトリソグラフィのリフトオフ法で行われる。電極７９ａは、保護層７５の開口７５ａを介して金属層４５に接触を成す。電極７９ａは金属層４５及び保護層７５上に形成され、パッド電極を含む。電極７９ａは例えばＡｕ、Ｔｉ、Ｐｔ等からなることができる。

また、図８の（ｂ）部に示されるように、パッド電極を形成した後に、電極７９ｂを形成する。必要な場合には、基板１１の裏面研磨により、研磨された基板（ここでは符号「１１」で参照する）を形成した後に、基板の研磨面１１ｂに電極７９ｂを形成する。これらの工程の後に、レーザバー作製、誘電体多層膜の形成、チップ分離等の工程を行うことにより、窒化物半導体レーザといった窒化物半導体発光素子が形成される。

図９は、上記の工程により作製された窒化物半導体発光素子の一例を示す図面である。窒化物半導体発光素子ＬＤは例えば半導体レーザであることができる。窒化物半導体発光素子ＬＤは、基板８３と、第１電極８５と、窒化物半導体領域８７と、保護膜８９と、第２電極９１と、誘電体多層膜９３とを含む。窒化物半導体領域８７は基板８３の主面８３ａに接触を成す。第１電極８５は、保護膜８９のストライプ開口を介して窒化物半導体領域８７の半極性主面８７ａに接触を成す。第２電極９１は、基板８３の裏面８３ａ上に接触を成す。基板８３には、ｃ軸の傾斜を示すベクトルＶＣが示されている。窒化物半導体発光素子ＬＤは端面８１ａ、８１ｂを有する。

窒化物半導体領域８７は、第１領域８７ｃ、第２領域８７ｄ及び第３領域８７ｅを含み、第１領域８７ｃ、第２領域８７ｄ及び第３領域８７ｅは、それぞれ、窒化物半導体領域４７の第１領域４７ｃ、第２領域４７ｄ及び第３領域４７ｅに対応する。窒化物半導体領域８７は、また、第４領域８７ｆ及び第５領域８７ｆを含むことができ、第１領域８７ｃ、第２領域８７ｄ及び第３領域８７ｅは、第４領域８７ｆと第５領域８７ｆとの間に配列される。第４領域８７ｆ及び第５領域８７ｆは、それぞれ、窒化物半導体領域４７の第４領域４７ｆ及び第５領域４７ｆに対応する。

第１領域８７ｃは半導体リッジ９５ａを含む。第２領域８７ｄ及び第３領域８７ｅは、それぞれ、第１溝９５ｂ及び第２溝９５ｃを含む。第４領域８７ｆと第５領域８７ｆは、それぞれ、第１テラス９５ｄ及び第２テラス９５ｅを含む。パッド電極９９は、半導体リッジ９５ａ、第１溝９５ｂ、第２溝９５ｃ、第１テラス９５ｄ及び第２テラス９５ｅ上に設けられる。

窒化物半導体領域８７は、ｎ型クラッド層９７ａ、ｎ側光ガイド層９７ｂ、活性層９７ｃ、ｐ側光ガイド層９７ｄ、ｐ型クラッド層９７ｅ、ｐ型コンタクト層９７ｆを含む。ｐ側光ガイド層９７ｄは、必要な場合には、電子ブロック層を含むことができる。本実施例では、半導体リッジ９５ａは、ｐ側光ガイド層９７ｄの一部、ｐ型クラッド層９７ｅ、ｐ型コンタクト層９７ｆを含む。半導体リッジ９５ａは、基板８３の主面８３ａ上において、端面８１ａから端面８１ｂへの導波路方向に延在する、ｐ側光ガイド層９７ｄの一部、ｐ型クラッド層９７ｅ、ｐ型コンタクト層９７ｆは、基板８３の主面８３ａの法線Ｎｘの方向に配列されている。窒化物半導体領域８７の第１領域８７ｃ、第２領域８７ｄ及び第３領域８７ｅが、法線Ｎｘの方向及び導波路方向の両方に交差する方向に沿って配列される。本実施例では、第１領域８７ｃ及び第３領域８７ｅの表面はｐ側光ガイド層９７ｄの表面からなり、保護膜８９は、第１領域８７ｃの表面、第３領域８７ｅの表面、半導体リッジ９５ａの側面、第４領域８７ｆの表面及び第５領域８７ｆの表面を覆う。半導体リッジ９５ａが、光ガイド層９７ｄ、クラッド層９７ｅ及びコンタクト層９７ｆを含み、また、保護膜８９が第１領域８７ｃの表面、第３領域８７ｅの表面、及び半導体リッジ９５ａの側面を覆うので、良好な電流閉じ込めと良好な屈折率プロファイルが発光素子に提供される。

（実施例１）
発明者らの知見によれば、半極性面上へＭＢＥ法による電極形成により低抵抗の電極（ＭＢＥ電極）が形成可能である。このように成長された金属膜の特性を損なわないように、リッジ構造の窒化物半導体レーザを作成する。

ｃ面がｍ軸の方向の７５度の角度で傾斜した主面を有するＧａＮ基板を準備する。このＧａＮ基板は半極性面を有する。まず、ＧａＮ基板の半極性面上にｎ型ＧａＮバッファ層、ｎ型ＡｌＧａＮクラッド層、ｎ型及びアンドープＩｎＧａＮガイド層、ＩｎＧａＮ活性層、ｐ型ＡｌＧａＮ電子ブロック層、アンドープ及びｐ型ＩｎＧａＮガイド層、ｐ型ＡｌＧａＮ層、ｐ型ＧａＮコンタクト層を順にエピタキシャル成長して、レーザ構造のエピタキシャル基板を作製する。

ｐ型ＧａＮコンタクト層上に、ＭＢＥ装置でＡｕ膜（ＭＢＥ電極）を形成した。Ａｕ膜に対してリソグラフィによりパターン形成して、リッジ構造の幅より広い幅のストライプ形状のＡｕ層をエピタキシャル基板の表面の一部に形成する。ストライプ形状は２０μｍ幅を有する。このＡｕ層は、レジストマスクを用いたエッチングにより、エピタキシャル基板の表面の一部（半導体リッジ表面になるべきエリア）に残される。Ａｕ層のエッチャントとして王水を用い、エッチング後に有機洗浄によりレジストを除去する。続いて、リッジ形成用のマスクのためのＳｉＯ_２膜（厚さ３００ｎｍ）を電子ビーム蒸着により形成する。ＳｉＯ_２膜上にリッジ形成用のレジストマスク（リッジ幅２μｍ、溝用の開口幅２０μｍ）を形成する。ＩＣＰ−ＲＩＥ装置でレジストマスクを用いて、エッチャントＣＨＦ_３ガスを用いてＳｉＯ_２膜をエッチングしてＳｉＯ_２マスクを形成する。同じくＩＣＰ−ＲＩＥ装置で、レジストマスク／ＳｉＯ_２マスクを用いて、ＡｒガスでＡｕ層をエッチングする。次いで、同じくＩＣＰ−ＲＩＥ装置で、レジストマスク／ＳｉＯ_２マスクを用いて、エッチャントＢＣｌ_３及び／又はＣｌ_２ガスにより、窒化ガリウム系半導体層をエッチングして半導体リッジと一対の溝を形成する。これらのドライエッチングが終わった後に、ＳｉＯ_２マスクをフッ酸で除去する。その後に、埋め込み用のＳｉＯ_２膜（厚さ：３００ｎｍ〜４００ｎｍ）を電子ビーム蒸着で形成する。

続いて、ｐ電極表面を露出させるために、半導体リッジ及びその両側の溝の一部を露出させる開口を有するレジストを形成する。このレジスト上に、膜厚の薄い別のレジストを全面に塗布して、レジスト多層膜を形成する。リッジ構造上には、レジスト多層膜のうちの別のレジストのみで覆われる。次に、リッジ構造の上部がわずかに現れるように、時間を調整しながらレジスト多層膜を現像する。リッジ構造の上部が現れたら、現像を終了する。ＩＣＰ−ＲＩＥ装置でレジストマスクを用いて、エッチャントＣＨＦ_３ガスを用いてＳｉＯ_２膜をエッチングして、ｐ側電極を露出させる。このドライエッチングの後に、レジスト多層膜除去のために有機洗浄を行う。次いで、Ａｕ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉ（３００ｎｍ／３０ｎｍ／４５０ｎｍ／３０ｎｍ／２０ｎｍ）を真空蒸着炉にて蒸着してｐ側パッド電極のための金属膜を形成した後に、リフトオフしてパッド電極を形成する。電極プロセスが終了した後に、基板の裏面を研磨して、８０μｍ膜厚まで基板裏面を研磨して、研磨面である裏面をエッチャントＢＣｌ_３及び／又はＣｌ_２ガスにより、研磨のダメージ層をエッチングにより除去する。エッチングされた裏面にＡｕ／Ｔｉ／Ａｌ（６００ｎｍ／５０ｎｍ／５００ｎｍ）を真空蒸着炉にて蒸着する。このウエハプロセスの後に、基板生産物が完成される。この基板生産物を分離してチップを形成して、レーザチップを得る。

このウエハプロセスでは、ＭＢＥ法で形成した電極用の金属膜（例えばＡｕ膜）は、その形成後に受ける熱の影響により劣化しやすい。これ故に、電極用の金属膜を形成した後に行われる全工程において、基板温度は摂氏３００度を超えないように実施することが好適である。この実施例におけるウエハプロセスは、摂氏１５０度を超えないようにプロセスを実施可能である。特に、ＩＣＰ−ＲＥＩによるドライエッチング、電極、絶縁膜の形成の際に、摂氏１５０度を超えないように注意する。

図１０は、ｐ側電極の接触抵抗の熱的安定性を示す図面である。Ａｕ電極及びＰｄ電極は半極性面に対して良好な接触抵抗を提供できる。Ａｕ電極はＰｄ電極に比べて熱的安定性に優れる。

図１１、図１２及び図１３を参照しながら、半導体リッジの半極性面を大気に露出した後に電極を形成するプロセス（上記の実施例のウエハプロセスと異なるプロセス）を上記と同様に作製したエピタキシャル基板に適用する例を説明する。図１１の（ａ）部に示されるように、エピタキシャル基板上に、ＳｉＯ_２／Ｔｉ／Ａｌ（３００ｎｍ／５０ｎｍ／１００ｎｍ）を真空蒸着炉にて蒸着する。図１１の（ｂ）部に示されるように、その上に、リッジ形成のための２μｍ幅のパターンを有するレジストマスクを形成する。

図１１の（ｃ）部に示されるように、レジストマスクを用いて、ＩＣＰ−ＲＩＥ装置でエッチャントＣＨＦ_３ガスを用いてＳｉＯ_２膜をエッチングする。同じくＩＣＰ−ＲＩＥ装置で、レジストマスク／ＳｉＯ_２マスクを用いて、エッチャントＢＣｌ_３及び／又はＣｌ_２ガスにより、Ｔｉ／Ａｌ／窒化ガリウム系半導体層をエッチングする。これらのドライエッチングが終わった後に、ＳｉＯ_２マスクをフッ酸で除去する。

図１２の（ａ）部に示されるように、犠牲層であるＡｌ層に、次に蒸着するＳｉＯ_２が堆積されないように、塩酸によりＡｌ層にサイドエッチングを行う。この後に、図１２の（ｂ）部に示されるように、埋め込み用となるＳｉＯ_２（厚さ３００ｎｍ〜４００ｎｍ）を形成する。ＳｉＯ_２蒸着の後に、図１２の（ｃ）部に示されるように、リッジ上部のＳｉＯ_２を除去するために、塩酸でのエッチングによりリフトオフを行う。

続いて、ｐ側電極を蒸着するために、図１３の（ａ）部に示されるように、リッジ部に開口を有するレジストマスクを形成した後に、ｐ電極のために厚さ３０ｎｍのＰｄ膜を真空蒸着炉にて蒸着する。その後に、図１３の（ｂ）部に示されるように、Ｐｄ膜のリフトオフによりｐ電極を形成する。ｐパッドを形成するために、Ａｕ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉ（３００ｎｍ／３０ｎｍ／４５０ｎｍ／３０ｎｍ／２０ｎｍ）を真空蒸着炉にて蒸着してｐ側パッド電極のための金属膜を形成した後に金属膜にパターン形成を行って、図１３の（ｃ）部に示されるように、パッド電極を形成する。電極プロセスが終了した後に、基板の裏面を研磨して、８０μｍ膜厚まで基板裏面を研磨して、研磨面である裏面をエッチャントＢＣｌ_３及び／又はＣｌ_２ガスにより、研磨のダメージ層をエッチングにより除去する。図１３の（ｄ）部に示されるように、エッチングされた裏面にＡｕ／Ｔｉ／Ａｌ（６００ｎｍ／５０ｎｍ／５００ｎｍ）を真空蒸着炉にて蒸着する。このウエハプロセスの後に、基板生産物が完成される。この基板生産物を分離してレーザバーを形成して、レーザバーから半導体レーザのチップを得る。

この例では、半導体リッジを露出した後に、電極のための金属膜を半導体リッジの上面に形成するので、表面酸化物の影響は不可避である。また、形成されるべき電極の幅が数μｍと細いので、酸又はアルカリ溶液を用いて電極をエッチングすることでは、その制御が難しく、エッチング面の側面が乱れる。

本発明は、本実施の形態に開示された特定の構成に限定されるものではない。

本発明の実施の形態によれば、半極性面上に良好な物理的接触を成す電極の形成とリッジ構造の形成との両方を可能にする、窒化物半導体発光素子を作製する方法が提供される。

１１…基板、１１ａ…基板主面、１３…半導体積層、１３ａ…半極性主面、１３ｃ…第１領域、１３ｄ…第２領域、１３ｅ…第３領域、１３ｆ…第４領域、１３ｆ…第５領域、１５…ｎ型III族窒化物半導体領域、１６…ｎ側光ガイド層、１７…活性層、１８…ｐ側光ガイド層、１９…ｐ型III族窒化物半導体領域、２１…量子井戸構造、２３…障壁層、２５…井戸層、Ｅ…エピタキシャル基板、２７…雰囲気、２９…金属膜、３５…マスク膜、４１…マスク、４３…ハードマスク、４７…窒化物半導体領域、４７ｃ…第１領域、４７ｄ…第２領域、４７ｅ…第３領域、４７ｆ…第４領域、４７ｆ…第５領域、４９…半導体リッジ、４９ａ…半導体リッジ上面、４９ｂ、４９ｃ…半導体リッジ側面、５１…第１溝、５３…第２溝、５５…第１テラス、５７…第２テラス、５９…絶縁膜、６１…レジスト膜、６３…レジストマスク、６５…第１レジスト膜、６７…第１のマスク層、６９…第２レジスト膜、７３…第２のマスク層、７５…保護層、７５ａ…開口、７７…金属−半導体接合、７７ａ…金属−半導体接合エッジ、７９ａ、７９ｂ…電極。

Claims (18)

1. 窒化物半導体発光素子を作製する方法であって、
   成膜装置において、エピタキシャル基板の半導体積層の半極性主面の全体をIII族元素の雰囲気にさらす工程と、
   前記成膜装置におけるＭＢＥ法を用いた成長を利用して、前記半導体積層の前記エピタキシャル基板の前記半極性主面の上に金属膜を形成する工程と、
   前記半導体積層及び前記金属膜の上に、リッジを規定するマスクを形成する工程と、
   前記マスクを用いて前記半導体積層及び前記金属膜のエッチングを行って、半導体リッジを含む窒化物半導体領域と該半導体リッジの上の金属層とを形成する工程と、
   前記マスクを除去した後に、前記窒化物半導体領域の表面及び前記金属層の上に保護層のための絶縁膜を成長する工程と、
   を備え、
   前記半導体積層の前記半極性主面はIII族窒化物半導体からなり、
   前記III族窒化物半導体は、前記III族元素を構成元素として含み、
   前記半導体積層は、III族窒化物からなる活性層を含み、
   前記金属膜は前記半極性主面と接合を成す、窒化物半導体発光素子を作製する方法。
2. 前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜する、請求項１に記載された、窒化物半導体発光素子を作製する方法。
3. 前記半導体積層の前記半極性主面は窒化ガリウム系半導体からなり、
   前記雰囲気はガリウムを含み、
   前記半極性主面を前記雰囲気にさらす前記工程では、摂氏３００度以上の基板温度でガリウムフラックスの照射が前記半極性主面に行われる、請求項１又は請求項２に記載された、窒化物半導体発光素子を作製する方法。
4. 前記金属膜は、ＭＢＥ法で成長された金を含む、請求項１〜請求項３のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
5. 前記絶縁膜の上に、レジスト膜を形成する工程と、
   前記半導体リッジの上面に設けられた開口を有するレジストマスクを前記レジスト膜から形成する工程と、
   前記レジストマスクを用いて前記絶縁膜のエッチングを行って、前記絶縁膜から保護層を形成する工程と、
   を備え、
   前記保護層は、前記半導体リッジの前記上面の上の金属層を露出させる開口を有し、
   前記レジスト膜は、第１部分、第２部分及び第３部分を含み、
   前記レジスト膜の前記第１部分、前記第２部分及び前記第３部分は、前記窒化物半導体領域の上にこの順に配置され、
   前記レジスト膜の前記第２部分は、前記半導体リッジの上面の上に位置し、
   前記レジスト膜の前記第１部分及び前記第３部分は、前記半導体リッジから離れて設けられ、
   前記レジスト膜の前記第２部分の厚さは前記レジスト膜の前記第１部分及び前記第３部分の厚さより薄く、
   前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜の表面から該レジスト膜のレジストを除去していく、請求項１〜請求項４のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
6. 前記レジストマスクを前記レジスト膜から形成する前記工程は、
   前記絶縁膜の上に第１レジスト膜を形成する工程と、
   フォトリソグラフィ法を用いて、前記半導体リッジの上面及び側面の上の前記絶縁膜を露出させる開口を有する第１のマスク層を前記第１レジスト膜から形成する工程と、
   前記窒化物半導体領域、前記金属層、前記絶縁膜、及び前記第１のマスク層の上に第２レジスト膜を形成する工程と、
   前記半導体リッジの前記上面が露出するように前記第２レジスト膜に開口を形成して第２のマスク層を形成する工程と、
   を備え、
   前記レジスト膜は、前記第１のマスク層及び前記第２レジスト膜を含み、
   前記レジストマスクは前記第１のマスク層及び前記第２のマスク層を含む、請求項５に記載された、窒化物半導体発光素子を作製する方法。
7. 前記レジストマスクを前記レジスト膜から形成する前記工程では、前記レジスト膜を現象液にさらして、前記半導体リッジの前記上面の上のレジストを除去して、前記レジストマスクを形成する、請求項５又は請求項６に記載された、窒化物半導体発光素子を作製する方法。
8. 前記半導体リッジ及び前記金属層はリッジ構造を形成し、
   前記半導体リッジの前記上面と前記金属層とは金属−半導体接合を成し、
   前記金属−半導体接合のエッジは前記リッジ構造の側面に位置し、
   前記保護層は、前記金属−半導体接合の前記エッジを覆う、請求項５〜請求項７のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
9. 前記レジストマスクを除去した後に、前記金属層及び前記絶縁膜の上に電極膜を堆積する工程と、
   前記電極膜を加工して、電極を形成する工程と、
   を更に備え、
   前記電極は、前記保護層の前記開口を介して前記金属層に接触を成し、
   前記電極膜の堆積は摂氏３００度以下の基板温度で行われる、請求項５〜請求項８のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
10. 前記電極膜の堆積は電子ビーム蒸着法で行われる、請求項９に記載された、窒化物半導体発光素子を作製する方法。
11. 前記窒化物半導体領域は、第１溝及び第２溝並びに第１テラス及び第２テラスを含み、
    前記第１溝及び第２溝は前記半導体リッジを規定し、
    前記半導体リッジと前記第１テラスは、前記第１溝を規定し、
    前記半導体リッジと前記第２テラスは、前記第２溝を規定する、請求項１〜請求項１０のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
12. 前記金属膜を形成する前記工程は、
    ＭＢＥ法を用いた金属堆積により、前記成膜装置において金属領域を形成する工程と、
    前記金属領域をエッチングして、前記半導体積層の前記半極性主面を部分的に露出させると共に前記エピタキシャル基板の前記半極性主面の上に前記金属膜を形成する工程と、
    を含む、請求項１〜請求項１１のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
13. 前記マスクを形成する前記工程は、
    前記半導体積層及び前記金属層の上に、マスク膜を形成する工程と、
    前記マスク膜のエッチングにより前記マスクを形成する工程と、
    を含み、
    前記エッチングは摂氏３００度以下の基板温度で行われる、請求項１〜請求項１２のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
14. 前記マスク膜は、タングステン膜、シリコン酸化物膜及びシリコン窒化物膜の少なくともいずれかを含む、請求項１３に記載された、窒化物半導体発光素子を作製する方法。
15. 基板の主面の上に前記半導体積層を成長して、前記エピタキシャル基板を形成する工程を更に備え、
    前記基板の前記主面はIII族窒化物半導体からなり、
    前記半導体積層は、第１導電型のIII族窒化物半導体層、前記活性層、及び第２導電型のIII族窒化物半導体層を含み、
    前記エピタキシャル基板は前記基板を含み、
    前記基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜し、
    前記エピタキシャル基板の前記主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から１０度以上８０度以下の範囲の角度で傾斜し、
    前記半導体積層は第１領域、第２領域及び第３領域を含み、
    前記第１領域、前記第２領域及び前記第３領域は、前記基板の前記主面に沿って配置されており、
    前記第２領域は前記第１領域と前記第３領域との間に位置し、
    前記第２領域には前記半導体リッジが形成される、請求項１〜請求項１４のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。
16. 前記エピタキシャル基板の前記半極性主面は、該III族窒化物半導体のｃ軸に沿って延びる基準軸に直交する面から６３度以上８０度以下の範囲の角度で傾斜する、請求項１〜請求項１５のいずれか一項に記載された窒化物半導体発光素子を作製する方法。
17. 前記半導体リッジは、前記活性層の上に設けられた光ガイド層と、該光ガイド層の上に設けられたクラッド層と、該クラッド層の上に設けられたコンタクト層とを含み、
    前記半導体リッジは第１の方向に延在し、
    前記光ガイド層、前記クラッド層及び前記コンタクト層は、前記第１の方向に交差する第２の方向に配列されており、
    前記窒化物半導体領域は第１領域、第２領域及び第３領域を含み、
    前記第１領域、前記第２領域及び前記第３領域は、前記第１の方向及び前記第２の方向の両方に交差する第３の方向に沿って配列され、
    前記第２領域は前記第１領域と前記第３領域との間に位置し、
    前記第２領域は前記半導体リッジを含み、
    前記第１領域及び前記第３領域の表面は前記光ガイド層の表面からなり、
    前記保護層は、前記第１領域の前記表面、前記第３領域の前記表面、及び前記半導体リッジの側面を覆う、請求項１〜請求項１６のいずれか一項に記載された窒化物半導体発光素子を作製する方法。
18. 前記活性層は、III族構成元素としてインジウムを含む窒化ガリウム系半導体層を含み、
    前記活性層は、５００ｎｍ以上５４０ｎｍ以下の波長範囲にピーク発光波長を有する、請求項１〜請求項１７のいずれか一項に記載された、窒化物半導体発光素子を作製する方法。

Images