JP5495224B2 - 表示装置 - Google Patents

Description

本発明は、表示装置に関し、より詳しくは、長時間駆動の信頼性を向上させることのできる表示装置に関する。

近年、表示装置用パネルモジュールの製造原価を節減し、全体のサイズを減らすために表示領域に位置するスイッチング素子形成工程進実施の際、パネルの周辺領域にゲート駆動回路を同時に形成する、いわゆる、ＡＳＧ（Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ Ｇａｔｅ）技術が適用されている。

このようなＡＳＧ技術は、連続的に位相が変化するクロック信号を選択的に出力して、ゲート信号を生成するため、非駆動時にも連続的に変わるクロック信号によってノイズが発生する問題を基本的に抱えている。従って、非駆動時に発生するノイズを最小化するために多様な維持部を含む構造が提示されてきている。

しかしながら、今まで提案されてきているＡＳＧ構造は、長時間の駆動によってゲート駆動部が高温になる場合に発生するノイズまでは効果的に制御できなかった。このようなゲート信号のノイズは、結果的に表示品質を落とすことになるため、このようなノイズを改善しなければならないという問題点がある。

そこで、本発明は上記従来の表示装置における問題点に鑑みてなされたものであって、本発明の目的は、長時間駆動の信頼性を向上させることができるゲート駆動回路を含む表示装置を提供することにある。

上記目的を達成するためになされた本発明による表示装置は、互いに交差するゲート配線及びソース配線が形成され、画像を表示する表示領域と該表示領域を取り囲む周辺領域とを含む表示パネルと、前記ソース配線にデータ信号を出力するソース駆動回路と、前記周辺領域に集積され、前記ゲート配線にゲート信号を出力する複数のステージを含むゲート駆動回路とを有し、前記複数のステージ中の第ｍステージ（ｍは、自然数）は、第１クロック信号のハイ電圧を第ｍゲート信号のハイ電圧として出力するプルアップ部と、前記第（ｍ＋１）ステージから出力された第（ｍ＋１）ゲート信号のハイ電圧に応答して第ｍゲート信号のハイ電圧をロー電圧にプルダウンさせるプルダウン部とを含む出力部と、第（ｍ−１）ステージ又は前記第（ｍ＋１）ステージの特定ノード（Ｎノード）から受信した前記第１クロック信号の位相とは反転した位相を有する第２クロック信号のハイ電圧より低い電圧の第（ｍ−１）又は第（ｍ＋１）ノード信号に応答してプルアップ部の制御部を前記ロー電圧に維持する第１維持部と、前記第（ｍ−１）又は第（ｍ＋１）ノード信号に応答して前記第ｍゲート信号のロー電圧を維持する第２維持部とを含み、前記第ｍステージは、特定ノード（Ｎノード）からの前記第１クロック信号のハイ電圧より低い電圧の第ｍノード信号に応答して前記プルアップ部の制御部を前記ロー電圧に維持する第３維持部と、前記第ｍノード信号に応答して前記第ｍゲート信号のロー電圧を維持する第４維持部とをさらに含み、前記第１維持部は、前記第（ｍ−１）又は第（ｍ＋１）ノード信号を受信する第３入力端子と接続する制御部と、前記プルアップ部の制御部と接続する出力部と、前記第（ｍ−１）ステージから出力されたゲート信号を受信する第１入力端子と接続する入力部とを含み、前記第２維持部は、前記第３入力端子と接続する制御部と、前記出力端子と接続する入力部と、前記電圧端子と接続する出力部とを含み、前記第３維持部は、前記第１クロック信号を受信するクロック端子とキャパシタを介して接続する制御部と、前記プルアップ部の制御部と接続する入力部と、前記ロー電圧を受信する電圧端子と接続する出力部とを含み、前記第４維持部は、前記第１クロック信号を受信するクロック端子とキャパシタを介して接続する制御部と、前記第ｍゲート信号を出力する出力端子と接続する入力部と、前記電圧端子と接続する出力部とを含み、前記第ｍステージは、制御部と入力部が前記第１入力端子と接続し、出力部が前記プルアップ部の制御部と接続するバッファ部と、一端が前記プルアップ部の制御部と接続し、他端が前記第ｍゲート信号を出力する出力端子と接続する充電部と、制御部が前記第（ｍ＋１）ステージの第（ｍ＋１）ゲート信号を受信する第２入力端子と接続し、入力部が前記プルアップ部の制御部と接続し、出力部が前記電圧端子と接続する放電部と、制御部が前記第１入力端子と接続し、入力部が前記第３維持部の制御部と接続し、出力部が前記電圧端子と接続する第１スイッチング部と、制御部が前記出力端子と接続し、入力部が前記第４維持部の制御部と接続し、出力部が前記電圧端子と接続する第２スイッチング部とをさらに含むことを特徴とする。

前記第１スイッチング部は、前記（ｍ−１）ゲート信号のハイ電圧を受信するフレームの（ｍ−１）番目区間でターンオンして前記第３維持部をターンオフさせ、前記第２スイッチング部は、前記第ｍゲート信号のハイ電圧を出力する前記フレームのｍ番目区間でターンオンして前記第４維持部をターンオフさせ、前記第１及び第２スイッチング部は、前記第（ｍ−１）ゲート信号及び前記第ｍゲート信号のロー電圧を受信する前記ｍ番目及び（ｍ−１）番目区間を除いたフレームのその他の区間でターンオフして前記第３及び第４維持部をターンオンさせることが好ましい。
前記第ｍステージは、前記プルアップ部の制御部の電圧に応答して前記第１クロック信号を第ｍキャリー信号として出力するキャリー部をさらに含むことが好ましい。
前記第１入力端子は、前記第（ｍ−１）ステージの第（ｍ−１）キャリー信号を受信することが好ましい。
前記第１スイッチング部は、前記第（ｍ−１）キャリー信号のハイ電圧が受信されるフレームの（ｍ−１）番目区間でターンオンして前記第３維持部をターンオフさせ、前記第２スイッチング部は、前記第ｍゲート信号のハイ電圧を出力する前記フレームのｍ番目区間でターンオンして前記第４維持部をターンオフさせ、前記第１及び第２スイッチング部は、前記第（ｍ−１）キャリー信号及び前記第ｍゲート信号のロー電圧が受信される前記ｍ番目及び第（ｍ−１）番目区間を除いたフレームのその他の区間でターンオフして前記第３及び第４維持部をターンオンさせることが好ましい。

本発明に係る表示装置によれば、ゲート信号のロー電圧を維持する区間の間、クロック信号のハイ電圧より低い電圧のノード信号を利用してゲート信号のロー電圧を維持させることによって、電圧ストレスによる特性変化を防ぐことができるという効果がある。

本発明の実施形態１による表示装置の平面図である。 図１に示すゲート駆動回路のブロック図である。 図２に示すゲート駆動回路のステージの詳細な回路図である。 図３に示すゲート駆動回路の入出力信号の波形図である。 第１の実施形態によるゲート信号の波形図である。 第１の実施形態によるゲート信号の波形図であって、図５のＡ部分の拡大図である。 比較例によるゲート信号の波形図である。 比較例によるゲート信号の波形図であって、図７のＢ部分の拡大図である。 本発明の第２の実施形態によるゲート駆動回路のブロック図である。 図９に示すゲート駆動回路のステージの詳細な回路図である。

次に、本発明に係る表示装置を実施するための形態の具体例を図面を参照しながら説明する。

本発明は多様な変更を加えることができ、様々な形態を有することができるため、特定実施形態を図面に例示し、本明細書に詳しく説明する。しかし、これは本発明を特定の開示形態に対して限定しようとすることではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、ないしは代替物を含むことと理解されるべきである。
各図面を説明しながら同様の参照符号を、同様の構成要素に対して使用した。添付図面において、構造物のサイズは本発明の明確性に基づくために実際より拡大して示した。第１、第２などの用語は多様な構成要素を説明するにあたって使用することができるが、各構成要素は使用される用語によって限定されるものではない。各用語は１つの構成要素を他の構成要素と区別する目的で使用されるものであって、例えば、明細書中において、第１構成要素を第２構成要素に書き換えることも可能であり、同様に第２構成要素を第１構成要素とすることができる。単数表現は文脈上、明白に異なる意味を有しない限り、複数の表現を含む。

本明細書において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを指定しようとすることであって、１つまたはそれ以上の別の特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことと理解されるべきである。また、層、膜、領域、板などの部分が他の部分の「上に」あるとする場合、これは他の部分の「すぐ上に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。反対に、層、膜、領域、板などの部分が他の部分の「下に」あるとする場合、これは他の部分の「すぐ下に」ある場合のみでなく、その中間にさらに他の部分がある場合も含む。

〔第１の実施形態〕
図１は、本発明の第１の実施形態による表示装置の平面図である。
図１を参照すると、表示装置は、表示パネル１００、ゲート駆動回路２００、ソース駆動回路４００、及び印刷回路基板５００を含む。

表示パネル１００は、表示領域ＤＡ及び表示領域ＤＡを取り囲む周辺領域ＰＡを含む。表示領域ＤＡには、互いに交差するゲート配線ＧＬ、ソース配線ＤＬ、及び複数の画素部Ｐを含む。各画素部Ｐは、ゲート配線ＧＬとソース配線ＤＬに電気的に接続したスイッチング素子ＴＲと、スイッチング素子ＴＲと電気的に接続した液晶キャパシタＣＬＣ及び液晶キャパシタＣＬＣと並列に接続したストレージキャパシタＣＳＴを含む。液晶キャパシタＣＬＣの共通電極には、共通電圧ＶＣＯＭが印加され、ストレージキャパシタＣＳＴの共通電極には、ストレージ共通電圧ＶＳＴが印加される。

ゲート駆動回路２００は、ゲート配線にハイレベルのゲート信号を順次に出力するシフトレジスタを含む。シフトレジスタは、複数のステージ（ＳＲＣｍ−１、ＳＲＣｍ、ＳＲＣｍ＋１）（ｍは、自然数）を含む。ゲート駆動回路２００は、望ましくは、ゲート配線ＧＬの一端部に対応する周辺領域ＰＡに集積される。

ソース駆動回路４００は、ソース配線ＤＬにデータ信号を出力するソース駆動チップ４１０と、ソース駆動チップ４１０に取り付けられて印刷回路基板５００と表示パネル１００とを電気的に接続するフレキシブルプリント回路基板４３０を含む。ここでは、ソース駆動チップ４１０がフレキシブルプリント回路基板４３０に取り付けられることを例としたが、ソース駆動チップ４１０を直接表示パネル１００に取り付けることもでき、また、ソース駆動チップ４１０を表示パネル１００の周辺領域ＰＡに直接集積させることもできる。

図２は、図１に示すゲート駆動回路のブロック図である。
図２を参照すると、ゲート駆動回路２００は、互いに従属的に接続された第１〜第ｎステージ（ＳＲＣ１〜ＳＲＣｎ）と、第１ダミーステージ（ＳＲＣｄ１）及び第２ダミーステージ（ＳＲＣｄ２）を含むシフトレジスタを含む。

第１〜第ｎステージ（ＳＲＣ１〜ＳＲＣｎ）は、ｎ個のゲート配線と各々接続されてゲート配線にｎ個のゲート信号を順次に出力する。第１ダミーステージＳＲＣｄ１は、第１ステージＳＲＣ１の駆動を制御し、第２ダミーステージＳＲＣｄ２は、第ｎステージＳＲＣｎの駆動を制御する。第１及び第２ダミーステージ（ＳＲＣｄ１、ＳＲＣｄ２）は、ゲート配線と接続されない。

各ステージは、クロック端子ＣＴ、第１入力端子ＩＮ１、第２入力端子ＩＮ２、第３入力端子ＩＮ３、電圧端子ＶＩ、ノード端子ＮＤ、及び出力端子ＯＴを含む。

クロック端子ＣＴは、第１クロック信号ＣＫ又は第１クロック信号ＣＫと位相が反転した第２クロック信号ＣＫＢを受信する。例えば、奇数番目ステージ（ＳＲＣｄ１、ＳＲＣ２、ＳＲＣ４、…、ＳＲＣｎ）のクロック端子ＣＴは、第１クロック信号ＣＫを受信し、偶数番目ステージ（ＳＲＣ１、ＳＲＣ３、…、ＳＲＣｄ２）のクロック端子ＣＴは、第２クロック信号ＣＫＢを受信する。

第１入力端子ＩＮ１は、垂直開始信号ＳＴＶ、又は前段ステージの出力信号を受信する。例えば、最初のステージである、第１ダミーステージＳＲＣｄ１の第１入力端子ＩＮ１は、垂直開始信号ＳＴＶを受信し、第１ステージ〜第２ダミーステージ（ＳＲＣ１〜ＳＲＣｄ２）の第１入力端子ＩＮ１は、それぞれ前段ステージのゲート信号を各々受信する。

第２入力端子ＩＮ２は、次段ステージの出力信号、又は垂直開始信号ＳＴＶが提供される。第１ダミーステージ〜第ｎステージ（ＳＲＣｄ１〜ＳＲＣｎ）の第２入力端子ＩＮ２は、次段ステージの出力信号を各々受信し、第２ダミーステージＳＲＣｄ２の第２入力端子ＩＮ２は、垂直開始信号ＳＴＶを受信する。第２ダミーステージＳＲＣｄ２の第２入力端子ＩＮ２に受信される垂直開始信号ＳＴＶは、次のフレームに該当する垂直開始信号である。

第３入力端子ＩＮ３は、前段ステージの特定ノードＮのノード信号を受信する。特定ノードＮは、キャパシタを通じてクロック端子ＣＴと接続された部分に、クロック信号（ＣＫ又はＣＫＢ）がキャパシタによって降下（ｄｒｏｐ）されてクロック信号（ＣＫ又はＣＫＢ）のハイ電圧より低いレベルのノード電圧を有する。または、第３入力端子ＩＮ３は、次のステージの特定ノードＮのノード信号を受信することができる。

電圧端子ＶＩは、ロー電圧ＶＳＳを受信する。ロー電圧ＶＳＳは、ステージから出力されるゲート信号のローレベルに対応する。
ノード端子ＮＤは、特定ノードＮと接続されてノード信号を出力する。ノード端子ＮＤは、次段ステージの第３入力端子ＩＮ３と電気的に接続されて特定ノードＮのノード信号を次段ステージの第３入力端子ＩＮ３に提供する。

出力端子ＯＴは、該当するゲート配線と電気的に接続されて、ゲート信号をゲート配線に出力する。出力端子ＯＴは、前段ステージの第２入力端子ＩＮ２と電気的に接続されて、出力信号を前段ステージの第２入力端子ＩＮ２に提供する。また、出力端子ＯＴは、次段ステージの第１入力端子ＩＮ１と電気的に接続されて、出力信号を次段ステージの第１入力端子ＩＮ１に提供する。

図３は、図２に示すゲート駆動回路のステージの詳細な回路図である。図４は、図３に示すゲート駆動回路の入出力信号の波形図である。
図３及び図４を参照すると、第ｍステージＳＲＣｍは、バッファ部２１０、充電部２２０、プルアップ部２３０、放電部２４０、プルダウン部２５０、第１維持部２６１、第２維持部２６２、第３維持部２６３、第４維持部２６４、第１スイッチング部２７１、及び第２スイッチング部２７２を含む。

バッファ部２１０は、制御部及び入力部が第１入力端子ＩＮ１と接続し、出力部は、充電部２２０と接続する。バッファ部２１０は、前段ステージの出力信号の第（ｍ−１）ゲート信号（Ｇｍ−１）のハイ電圧ＶＤＤを受信すると、ハイ電圧ＶＤＤに対応する第１電圧Ｖ１を出力する。充電部２２０は、第１電圧Ｖ１に対応する電荷を充電する。

プルアップ部２３０は、制御部（Ｑノード）が充電部２２０と接続し、入力部がクロック端子ＣＴと接続し、出力部は出力端子ＯＴと接続する。
プルアップ部２３０の制御部（Ｑノード）に充電部２２０に充電された第１電圧Ｖ１が印加された状態でプルアップ部２３０は、第１クロック信号ＣＫのハイ電圧ＶＤＤを受信すると、プルアップ部２３０が、ブートストラップ（Ｂｏｏｔｓｔｒａｐ）される。

この時、プルアップ部２３０の制御部（Ｑノード）は、第１電圧Ｖ１からブースティング（Ｂｏｏｓｔｉｎｇ）電圧（ＶＢＴ）に昇圧される。プルアップ部２３０の制御部（Ｑノード）のノード信号（ＱＶｍ）は、（ｍ−１）番目区間（Ｔｍ−１）には、第１電圧Ｖ１を有し、ｍ番目区間Ｔｍには、ブースティング電圧ＶＢＴを有する。プルアップ部２３０の制御部にブースティング電圧ＶＢＴが印加されると、プルアップ部２３０は、第１クロック信号ＣＫのハイ電圧ＶＤＤを第ｍゲート信号Ｇｍのハイ電圧ＶＤＤとして出力する。

放電部２４０は、制御部が第２入力端子ＩＮ２と接続し、入力部はプルアップ部２３０の制御部（Ｑノード）と接続し、出力部は、電圧端子ＶＩと接続する。放電部２４０は、第２入力端子ＩＮ２に、次段ステージの出力信号の第（ｍ＋１）ゲート信号（Ｇｍ＋１）のハイ電圧ＶＤＤを受信すると、プルアップ部２３０の制御部（Ｑノード）に印加された電圧をロー電圧ＶＳＳに放電させる。

プルダウン部２５０は、制御部が第２入力端子ＩＮ２と接続し、入力部は出力端子ＯＴと接続し、出力部は電圧端子ＶＩと接続する。プルダウン部２５０は、第（ｍ＋１）ゲート信号（Ｇｍ＋１）のハイ電圧ＶＤＤを受信すると、出力端子ＯＴのハイ電圧ＶＤＤをロー電圧ＶＳＳにプルダウン（Ｐｕｌｌ−Ｄｏｗｎ）させる。

第１維持部２６１は、制御部が第３入力端子ＩＮ３と接続し、入力部が第１入力端子ＩＮ１と接続し、出力部がプルアップ部２３０の制御部（Ｑノード）と接続する。第１維持部２６１は、前段ステージの特定ノード（Ｎノード）に印加された第（ｍ−１）ノード信号（ＮＶｍ−１）を受信すると、プルアップ部２３０の制御部（Ｑノード）に印加された電圧を前段ステージの出力信号の第（ｍ−１）ゲート信号（Ｇｍ−１）のロー電圧ＶＳＳに維持させる。第（ｍ−１）ノード信号（ＮＶｍ−１）は、前段ステージに印加された第２クロック信号ＣＫＢのハイ電圧ＶＤＤがキャパシタＣｃによって降下されたレベルの電圧であるハイ電圧ＶＤＤより低い電圧である。キャパシタＣｃの容量を制御して第（ｍ−１）ノード信号（ＮＶｍ−１）のレベルを多様に設定することができる。

第２維持部２６２は、制御部が第３入力端子ＩＮ３と接続し、入力部が出力端子ＯＴと接続し、出力部が電圧端子ＶＩと接続する。第２維持部２６２は、第（ｍ−１）ノード信号（ＮＶｍ−１）を受信すると、出力端子ＯＴの電圧をロー電圧ＶＳＳで維持させる。

第１及び第２維持部（２６１、２６２）は、前段ステージの第（ｍ−１）ノード信号（ＮＶｍ−１）に応答してプルアップ部２３０の制御部（Ｑノード）の電圧及び出力端子ＯＴの電圧をロー電圧ＶＳＳで各々維持させる。
第（ｍ−１）ノード信号（ＮＶｍ−１）及び第（ｍ＋１）ノード信号（ＮＶｍ＋１）は、第２クロック信号ＣＫＢと同期して、第１及び第２維持部（２６１、２６２）は、次段ステージの第（ｍ＋１）ノード信号（ＮＶｍ＋１）に応答してプルアップ部２３０の制御部（Ｑノード）の電圧及び出力端子ＯＴの電圧をロー電圧ＶＳＳで各々維持させる。

第１スイッチング部２７１は、制御部が第１入力端子ＩＮ１と接続し、入力部がクロック端子ＣＴと電気的に接続し、出力部が電圧端子ＶＩと接続する。クロック端子ＣＴと第１スイッチング部２７１の入力部の間には、キャパシタＣｃが接続される。即ち、第１スイッチング部２７１の入力部は、特定ノード（Ｎノード）と接続する。第１スイッチング部２７１は、第（ｍ−１）ゲート信号（Ｇｍ−１）のハイ電圧ＶＤＤが印加されると、第ｍノード信号ＮＶｍをロー電圧ＶＳＳで放電させる。

第３維持部２６３は、制御部が第１スイッチング部２７１の入力部と接続し、入力部がプルアップ部２３０の制御部（Ｑノード）と接続し、出力部が電圧端子ＶＩに接続する。第３維持部２６３は、第１スイッチング部２７１がターンオンすると、第３維持部２６３の制御部にロー電圧ＶＳＳが印加されて、ターンオフする。一方、第１スイッチング部２７１が、ターンオフすると、第３維持部２６３の制御部に第ｍノード信号ＮＶｍが印加されてターンオンする。第３維持部２６３がターンオンすると、プルアップ部２３０の制御部（Ｑノード）に印加された電圧をロー電圧ＶＳＳで維持させる。

第２スイッチング部２７２は、制御部が出力端子ＯＴと接続し、入力部が特定ノード（Ｎノード）と接続し、出力部が電圧端子ＶＩと接続する。第２スイッチング部２７２は、出力端子ＯＴが、第ｍゲート信号Ｇｍのハイ電圧ＶＤＤを出力する時、第ｍノード信号ＮＶｍをロー電圧ＶＳＳで放電させる。

第４維持部２６４は、制御部が第２スイッチング部２７２の入力部と接続し、入力部が出力端子ＯＴと接続し、出力部が電圧端子ＶＩに接続する。第４維持部２６４は、第２スイッチング部２７２がターンオンすると、第４維持部２６４の制御部にロー電圧ＶＳＳが印加されてターンオフする。一方、第２スイッチング部２７２がターンオフすると、第４維持部２６４の制御部に第ｍノード信号ＮＶｍが印加されてターンオンする。第４維持部２６４がターンオンすると、出力端子ＯＴに印加された電圧をロー電圧ＶＳＳで維持させる。

第１及び第２スイッチング部（２７１、２７２）は、第３及び第４維持部（２６３、２６４）の動作をスイッチングして、プルアップ部２３０の制御部（Ｑノード）の電圧及び出力端子ＯＴの電圧をロー電圧ＶＳＳに各々維持させる。

このように、第２クロック信号ＣＫＢを利用して、第ｍステージＳＲＣｍの第ｍゲート信号Ｇｍをロー電圧ＶＳＳで維持させる第１及び第２維持部（２６１、２６２）の制御部に第２クロック信号ＣＫＢによって駆動される前段ステージ（ＳＲＣｍ−１）又は次段ステージ（ＳＲＣｍ＋１）の特定ノード（Ｎノード）の第（ｍ−１）又は第（ｍ＋１）ノード信号（ＮＤｍ−１又はＮＤｍ＋１）を印加することによって、第１及び第２維持部（２６１、２６２）が長時間駆動する時、劣化することを防ぐことができる。第（ｍ−１）又は第（ｍ＋１）ノード信号（ＮＤｍ−１又はＮＤｍ＋１）は、第２クロック信号ＣＫＢのハイ電圧ＶＤＤより降下した電圧である。

また、第１クロック信号ＣＫを利用して、第ｍステージＳＲＣｍの第ｍステージ信号Ｇｍをロー電圧ＶＳＳで維持させる第３及び第４維持部（２６３、２６４）の制御部に第１クロック信号ＣＫのハイ電圧ＶＤＤより降下した電圧を印加することによって第３及び第４維持部（２６３、２６４）が長時間駆動する時、劣化することを防ぐことができる。

図５及び図６は、第１の実施形態によるゲート信号の波形図である。図７及び図８は、比較例によるゲート信号の波形図である。

図５は、第１の実施形態のように、第１〜第４維持部にキャパシタＣｃによってクロック信号が降下された信号を印加した場合のゲート信号の波形図であり、図６は、図５のＡ部分を拡大した拡大図である。図７は、第１〜第４維持部にクロック信号を直接印加する場合のゲート信号の波形図であり、図８は、図７のＢ部分を拡大した拡大図である。

図６及び図８を比較すると、第１の実施形態によるゲート信号は、ロー電圧で維持される区間で、リップル成分Ｒ１の大きさが比較例によるゲート信号のリップル成分Ｒ２の大きさより著しく小さいことを確認することができる。即ち、第１の実施形態によるゲート駆動回路の駆動信頼性が向上されたことが分かる。

従って、第１〜第４維持部にクロック信号のハイ電圧より低い電圧を印加することによって第１〜第４維持部の長時間駆動の時に劣化することを防ぐことができる。

〔第２の実施形態〕
図９は、本発明の第２の実施形態によるゲート駆動回路のブロック図である。

図９を参照すると、ゲート駆動回路３００は、互いに従属的に接続された第１〜第ｎステージ（ＳＲＣ１〜ＳＲＣｎ）と、第１ダミーステージＳＲＣｄ１及び第２ダミーステージＳＲＣｄ２を含むシフトレジスタを含む。

第１〜第ｎステージ（ＳＲＣ１〜ＳＲＣｎ）は、ｎ個のゲート配線と各々接続されてゲート配線にｎ個のゲート信号を順次に出力する。第１ダミーステージＳＲＣｄ１は、第１ステージＳＲＣ１の駆動を制御し、第２ダミーステージＳＲＣｄ２は、第ｎステージＳＲＣｎの駆動を制御する。第１及び第２ダミーステージ（ＳＲＣｄ１、ＳＲＣｄ２）は、ゲート配線と接続されない。

各ステージは、クロック端子ＣＴ、第１入力端子ＩＮ１、第２入力端子ＮＩ２、第３入力端子ＮＩ３、電圧端子ＶＩ、キャリー端子ＣＲ、ノード端子ＮＤ、及び出力端子ＯＴを含む。

第１入力端子ＩＮ１は、垂直開始信号ＳＴＶ又は前段ステージのキャリー信号を受信する。例えば、最初ステージの第１ダミーステージＳＲＣｄ１の第１入力端子ＩＮ１は、垂直開始信号ＳＴＶを受信し、第１ステージ〜第２ダミーステージ（ＳＲＣ１〜ＳＲＣｄ２）の第１入力端子ＩＮ１は、前段ステージのキャリー信号を各々受信する。キャリー端子ＣＲは、次段ステージの第１入力端子ＩＮ１と接続される。

クロック端子ＣＴ、第２入力端子ＩＮ２、第３入力端子ＮＩ３、電圧端子ＶＩ、ノード端子ＮＤ、及び出力端子ＯＴは、第１の実施形態と実質的に同一の構成及び機能を遂行するため、詳しい説明は省略する。

図１０は、図９に示すゲート駆動回路のステージの詳細な回路図である。
図４及び図１０を参照すると、第ｍステージは、バッファ部３１０、充電部３２０、プルアップ部３３０、放電部３４０、プルダウン部３５０、第１維持部３６１、第２維持部３６２、第３維持部３６３、第４維持部３６４、第１スイッチング部３７１、第２スイッチング部３７２、及びキャリー部３８０を含む。

バッファ部３１０は、制御部及び入力部が第１入力端子ＮＩ１と接続し、出力部は、充電部３２０と接続する。バッファ部３１０は、前段ステージの第（ｍ−１）キャリー信号（Ｇｍ−１）のハイ電圧ＶＤＤを受信すると、ハイ電圧ＶＤＤに対応する第１電圧Ｖ１を出力する。充電部３２０は、第１電圧Ｖ１に対応する電荷を充電する。

プルアップ部３３０は、制御部（Ｑノード）が充電部３２０と接続し、入力部がクロック端子ＣＴと接続し、出力部は、出力端子ＯＴと接続する。プルアップ部３３０の制御部（Ｑノード）に充電部３２０に充電された第１電圧Ｖ１が印加された状態で、プルアップ部３３０は、第１クロック信号ＣＫのハイ電圧ＶＤＤを受信すると、プルアップ部３３０がブートストラップ（Ｂｏｏｔｓｔｒａｐ）される。

このとき、プルアップ部３３０の制御部（Ｑノード）は、第１電圧Ｖ１からブースティング（Ｂｏｏｓｔｉｎｇ）電圧ＶＢＴに昇圧される。プルアップ部３３０の制御部（Ｑノード）のノード信号ＱＶｍは、（ｍ−１）番目区間（Ｔｍ−１）には、第１電圧Ｖ１を有し、ｍ番目区間Ｔｍにはブースティング電圧ＶＢＴを有する。プルアップ部３３０の制御部にブースティング電圧ＶＢＴが印加されると、プルアップ部３３０は、第１クロック信号ＣＫのハイ電圧ＶＤＤを第ｍゲート信号Ｇｍのハイ電圧ＶＤＤとして出力する。

放電部３４０は、制御部が第２入力端子ＩＮ２と接続し、入力部はプルアップ部３３０の制御部（Ｑノード）と接続し、出力部は、電圧端子ＶＩと接続する。放電部３４０は、第２入力端子ＩＮ２に、次段ステージの出力信号の第（ｍ＋１）ゲート信号（Ｇｍ＋１）のハイ電圧ＶＤＤを受信すると、プルアップ部３３０の制御部（Ｑノード）に印加された電圧をロー電圧ＶＳＳで放電させる。

プルダウン部３５０は、制御部が第２入力端子ＩＮ２と接続し、入力部は出力端子ＯＴと接続し、出力部は電圧端子ＶＩと接続する。プルダウン部３５０は、第（ｍ＋１）ゲート信号（Ｇｍ＋１）のハイ電圧ＶＤＤを受信すると、出力端子ＯＴのハイ電圧ＶＤＤをロー電圧ＶＳＳにプルダウン（Ｐｕｌｌ−Ｄｏｗｎ）させる。

第１維持部３６１は、制御部が第３入力端子ＩＮ３と接続し、入力部が第１入力端子ＩＮ１と接続し、出力部がプルアップ部３３０の制御部（Ｑノード）と接続する。第１維持部３６１は、前段ステージの特定ノード（Ｎノード）に印加された第（ｍ−１）ノード信号（ＮＶｍ−１）を受信すると、プルアップ３３０の制御部（Ｑノード）に印加された電圧を前段ステージの第（ｍ−１）キャリー信号（ＣＲｍ−１）のロー電圧ＶＳＳで維持させる。第（ｍ−１）ノード信号（ＮＶｍ−１）は、前段ステージに印加された第２クロック信号ＣＫＢのハイ電圧ＶＤＤがキャパシタＣｃによって降下されたレベルの電圧であるハイ電圧ＶＤＤより低い電圧である。キャパシタＣｃの容量を制御して第（ｍ−１）ノード信号（ＮＶｍ−１）のレベルを多様に設定することができる。

第２維持部３６２は、制御部が第３入力端子ＩＮ３と接続し、入力部が出力端子ＯＴと接続し、出力部が電圧端子ＶＩと接続する。第２維持部３６２は、第（ｍ−１）ノード信号（ＮＶｍ−１）を受信すると、出力端子ＯＴの電圧をロー電圧ＶＳＳで維持させる。

第１及び第２維持部（３６１、３６２）は、前段ステージの第（ｍ−１）ノード信号（ＮＶｍ−１）に応答してプルアップ部３３０の制御部（Ｑノード）の電圧及び出力端子ＯＴの電圧をロー電圧ＶＳＳで各々維持させる。第（ｍ−１）ノード信号（ＮＶｍ−１）は第２クロック信号ＣＫＢと同期される。

第１スイッチング部３７１は、制御部が第１入力端子ＩＮ１と接続し、入力部がクロック端子ＣＴと電気的に接続し、出力部が電圧端子ＶＩと接続する。クロック端子ＣＴと第１スイッチング部３７１の入力部の間には、キャパシタＣｃが接続される。即ち、第１スイッチング部３７１の入力部は、特定ノード（Ｎノード）と接続する。第１スイッチング部３７１は、第（ｍ−１）ゲート信号（Ｇｍ−１）のハイ電圧ＶＤＤが印加されると、第ｍノード信号ＮＶｍをロー電圧ＶＳＳで放電させる。

第３維持部３６３は、制御部が第１スイッチング部３７１の入力部と接続し、入力部がプルアップ部３３０の制御部（Ｑノード）と接続し、出力部が電圧端子ＶＩに接続する。第３維持部３６３は、第１スイッチング部３７１がターンオンすると、第３維持部３６３の制御部にロー電圧ＶＳＳが印加されて、ターンオフする。一方、第１スイッチング部３７１が、ターンオフすると、第３維持部３６３の制御部に第ｍノード信号ＮＶｍが印加されてターンオンする。第３維持部３６３がターンオンすると、プルアップ部３３０の制御部（Ｑノード）に印加された電圧をロー電圧ＶＳＳで維持させる。

第２スイッチング部３７２は、制御部が出力端子ＯＴと接続し、入力部が特定ノード（Ｎノード）と接続し、出力部が電圧端子ＶＩと接続する。第２スイッチング部３７２は、出力端子ＯＴが、第ｍゲート信号Ｇｍのハイ電圧ＶＤＤを出力する時、第ｍノード信号ＮＶｍをロー電圧ＶＳＳで放電させる。

第４維持部３６４は、制御部が第２スイッチング部３７２の入力部と接続し、入力部が出力端子ＯＴと接続し、出力部が電圧端子ＶＩに接続する。第４維持部３６４は、第２スイッチング部３７２がターンオンすると、第４維持部３６４の制御部にロー電圧ＶＳＳが印加されてターンオフする。一方、第２スイッチング部３７２がターンオフすると、第４維持部３６４の制御部に第ｍノード信号ＮＶｍが印加されてターンオンする。第４維持部３６４がターンオンすると、出力端子ＯＴに印加された電圧をロー電圧ＶＳＳで維持させる。

第１及び第２スイッチング部（３７１、３７２）は、第３及び第４維持部（３６３、３６４）の動作をスイッチングして、プルアップ部３３０の制御部（Ｑノード）の電圧及び出力端子ＯＴの電圧をロー電圧ＶＳＳで各々維持させる。

キャリー部３８０は、制御部がプルアップ部３３０の制御部（Ｑノード）と接続し、入力部がクロック端子ＣＴと接続し、出力部がキャリー端子ＣＲと接続する。キャリー部３８０は、プルアップ部３３０の制御部（Ｑノード）に印加される電圧に応答して第１クロック信号ＣＫのハイ電圧ＶＤＤを出力する。プルアップ部３３０の制御部（Ｑノード）は、（ｍ−１）番目区間（Ｔｍ−１）には第１電圧Ｖ１を有し、ｍ番目区間Ｔｍにはブースティング電圧ＶＢＴを有する。例えば、第ｍキャリー信号は、（ｍ−１）及びｍ番目区間（（Ｔｍ−１）＋（Ｔｍ））に対応するパルス幅を有し得るか、又は第ｍ番目区間Ｔｍに対応するパルス幅を有することができる。

このように、第２クロック信号ＣＫＢを利用して、第ｍステージＳＲＣｍの第ｍゲート信号Ｇｍをロー電圧ＶＳＳで維持させる第１及び第２維持部（３６１、３６２）の制御部に第２クロック信号ＣＫＢによって駆動される前段ステージ（ＳＲＣｍ−１）又は次段ステージ（ＳＲＣｍ＋１）の特定ノード（Ｎノード）の第（ｍ−１）又は第（ｍ＋１）ノード信号（ＮＤｍ−１又はＮＤｍ＋１）を印加することによって、第１及び第２維持部（３６１、３６２）が長時間駆動する時、劣化することを防ぐことができる。第（ｍ−１）又は第（ｍ＋１）ノード信号（ＮＤｍ−１又はＮＤｍ＋１）は、第２クロック信号ＣＫＢのハイ電圧ＶＤＤより降下した電圧である。

また、第１クロック信号ＣＫを利用して、第ｍステージＳＲＣｍの第ｍステージ信号Ｇｍをロー電圧ＶＳＳで維持させる第３及び第４維持部（３６３、３６４）の制御部に第１クロック信号ＣＫのハイ電圧ＶＤＤより降下した電圧を印加することによって第３及び第４維持部（３６３、３６４）が長時間駆動する時、劣化することを防ぐことができる。

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

本発明は、ゲート駆動回路を有する種々の表示装置に好適に利用することができる。

１００ 表示パネル
２００、３００ ゲート駆動回路
２１０、３１０ バッファ部
２２０、３２０ 充電部
２３０、３３０プルアップ部
２４０、３４０ 放電部
２５０、３５０ プルダウン部
２６１、３６１ 第１維持部
２６２、３６２ 第２維持部
２６３、３６３ 第３維持部
２６４、３６４ 第４維持部
２７１、３７１ 第１スイッチング部
２７２、３７２ 第２スイッチング部
３８０ キャリー部
４００ ソース駆動回路
５００ 印刷回路基板

Claims (5)

1. 互いに交差するゲート配線及びソース配線が形成され、画像を表示する表示領域と該表示領域を取り囲む周辺領域とを含む表示パネルと、
   前記ソース配線にデータ信号を出力するソース駆動回路と、
   前記周辺領域に集積され、前記ゲート配線にゲート信号を出力する複数のステージを含むゲート駆動回路とを有し、
   前記複数のステージ中の第ｍステージ（ｍは、自然数）は、第１クロック信号のハイ電圧を第ｍゲート信号のハイ電圧として出力するプルアップ部と、前記第（ｍ＋１）ステージから出力された第（ｍ＋１）ゲート信号のハイ電圧に応答して第ｍゲート信号のハイ電圧をロー電圧にプルダウンさせるプルダウン部とを含む出力部と、
   第（ｍ−１）ステージ又は前記第（ｍ＋１）ステージの特定ノード（Ｎノード）から受信した前記第１クロック信号の位相とは反転した位相を有する第２クロック信号のハイ電圧より低い電圧の第（ｍ−１）又は第（ｍ＋１）ノード信号に応答してプルアップ部の制御部を前記ロー電圧に維持する第１維持部と、
   前記第（ｍ−１）又は第（ｍ＋１）ノード信号に応答して前記第ｍゲート信号のロー電圧を維持する第２維持部とを含み、
   前記第ｍステージは、特定ノード（Ｎノード）からの前記第１クロック信号のハイ電圧より低い電圧の第ｍノード信号に応答して前記プルアップ部の制御部を前記ロー電圧に維持する第３維持部と、
   前記第ｍノード信号に応答して前記第ｍゲート信号のロー電圧を維持する第４維持部とをさらに含み、
   前記第１維持部は、前記第（ｍ−１）又は第（ｍ＋１）ノード信号を受信する第３入力端子と接続する制御部と、前記プルアップ部の制御部と接続する出力部と、前記第（ｍ−１）ステージから出力されたゲート信号を受信する第１入力端子と接続する入力部とを含み、
   前記第２維持部は、前記第３入力端子と接続する制御部と、前記出力端子と接続する入力部と、前記電圧端子と接続する出力部とを含み、
   前記第３維持部は、前記第１クロック信号を受信するクロック端子とキャパシタを介して接続する制御部と、前記プルアップ部の制御部と接続する入力部と、前記ロー電圧を受信する電圧端子と接続する出力部とを含み、
   前記第４維持部は、前記第１クロック信号を受信するクロック端子とキャパシタを介して接続する制御部と、前記第ｍゲート信号を出力する出力端子と接続する入力部と、前記電圧端子と接続する出力部とを含み、
   前記第ｍステージは、制御部と入力部が前記第１入力端子と接続し、出力部が前記プルアップ部の制御部と接続するバッファ部と、
   一端が前記プルアップ部の制御部と接続し、他端が前記第ｍゲート信号を出力する出力端子と接続する充電部と、
   制御部が前記第（ｍ＋１）ステージの第（ｍ＋１）ゲート信号を受信する第２入力端子と接続し、入力部が前記プルアップ部の制御部と接続し、出力部が前記電圧端子と接続する放電部と、
   制御部が前記第１入力端子と接続し、入力部が前記第３維持部の制御部と接続し、出力部が前記電圧端子と接続する第１スイッチング部と、
   制御部が前記出力端子と接続し、入力部が前記第４維持部の制御部と接続し、出力部が前記電圧端子と接続する第２スイッチング部とをさらに含むことを特徴とする表示装置。
2. 前記第１スイッチング部は、前記（ｍ−１）ゲート信号のハイ電圧を受信するフレームの（ｍ−１）番目区間でターンオンして前記第３維持部をターンオフさせ、
   前記第２スイッチング部は、前記第ｍゲート信号のハイ電圧を出力する前記フレームのｍ番目区間でターンオンして前記第４維持部をターンオフさせ、
   前記第１及び第２スイッチング部は、前記第（ｍ−１）ゲート信号及び前記第ｍゲート信号のロー電圧を受信する前記ｍ番目及び（ｍ−１）番目区間を除いたフレームのその他の区間でターンオフして前記第３及び第４維持部をターンオンさせることを特徴とする請求項１に記載の表示装置。
3. 前記第ｍステージは、前記プルアップ部の制御部の電圧に応答して前記第１クロック信号を第ｍキャリー信号として出力するキャリー部をさらに含むことを特徴とする請求項１に記載の表示装置。
4. 前記第１入力端子は、前記第（ｍ−１）ステージの第（ｍ−１）キャリー信号を受信することを特徴とする請求項３に記載の表示装置。
5. 前記第１スイッチング部は、前記第（ｍ−１）キャリー信号のハイ電圧が受信されるフレームの（ｍ−１）番目区間でターンオンして前記第３維持部をターンオフさせ、
   前記第２スイッチング部は、前記第ｍゲート信号のハイ電圧を出力する前記フレームのｍ番目区間でターンオンして前記第４維持部をターンオフさせ、
   前記第１及び第２スイッチング部は、前記第（ｍ−１）キャリー信号及び前記第ｍゲート信号のロー電圧が受信される前記ｍ番目及び第（ｍ−１）番目区間を除いたフレームのその他の区間でターンオフして前記第３及び第４維持部をターンオンさせることを特徴とする請求項４に記載の表示装置。

Images