JP5478367B2 - パワーコンバータ - Google Patents
パワーコンバータ Download PDFInfo
- Publication number
- JP5478367B2 JP5478367B2 JP2010124507A JP2010124507A JP5478367B2 JP 5478367 B2 JP5478367 B2 JP 5478367B2 JP 2010124507 A JP2010124507 A JP 2010124507A JP 2010124507 A JP2010124507 A JP 2010124507A JP 5478367 B2 JP5478367 B2 JP 5478367B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- level
- block
- power
- floating capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
上方電圧レベルと下方電圧レベルを含む少なくとも2つの電圧レベルを出力するパワーブロックと、
N個のH−ブリッジセルを含むマルチレベルフェーズブロックであって、N個のH−ブリッジセルの各々が少なくとも一つの浮動キャパシタを有しており、パワーブロックに接続されるマルチレベルフェーズブロックと、
コンバータの動作が開始された後に、予め定められた電圧にまで充電されるようにH−ブリッジセルの少なくとも一つと、又は、H−ブリッジセルの少なくとも一つを介する接地への電流経路を形成し得る、少なくとも一つの出力コンタクタと、接続する、少なくとも一つの浮動キャパシタ充電パワーサプライと、
基準信号を出力する基準電圧生成器と、
基準信号を入力してマルチレベルフェーズブロックの浮動キャパシタに亘る電圧をチェックするメインコントローラと
を含み、
パワーブロックのステップ電圧は、予め定められた電圧のN倍若しくは(N+1)倍に等しく、パワーブロックのステップ電圧は、2つの隣接する電圧レベルの電位差に等しく、
メインコントローラは、基準信号と浮動キャパシタに亘る電圧とを基にして、
マルチレベルフェーズブロックの出力が基準信号に基づいて特定される特定のレベルとなり、浮動キャパシタに亘る全ての電圧が予め定められた電圧が含まれる予め定められた範囲内のものになるように、
パワーブロックの出力レベルとマルチレベルフェーズブロックのスイッチング状態を決定
し、
更に、
その電圧がプリセットの下方リミット以下である浮動キャパシタが放電を行わず、その電圧がプリセットの上方リミット以上である浮動キャパシタが充電を行わないように、メインコントロールがマルチレベルフェーズブロックのスイッチング状態を決定するパワーコンバータであって、プリセットの下方リミットとプリセットの上方リミットが予め定められた範囲を定義する。
図1Aは、本発明の第1の実施形態に係るマルチレベルコンバータのワンフェーズのブロック図であり、図1Bは、本発明の第1の実施形態に係る別のコンバータの回路記載する別のブロック図である。図1Cは、コンバータ101のマルチレベルフェーズブロック5の詳細回路図である。図2は、マルチレベルフェーズブロックにより記録された通常の波形(Vout)である。図3(a)(b)、図4、図5及び図6は、マルチレベルフェーズブロック5を介して流れる電流パスを示し、本実施形態の電圧バランシングストラテジを説明する電圧チャートも示す。図7(a)(b)、図8は、本発明の第1の実施形態に係るマルチレベルコンバータ101のワンフェーズにより得られる結果を示す
図1A及び図1Cを参照して、マルチレベルフェーズ5が、本発明の第1の実施形態に係るブロックマルチレベルコンバータ101のワンフェーズのマルチレベル出力信号を供給するように動作している。パワーブロック3Vmの出力電圧がゼロである(Vm=0)と仮定して、基本的な動作を以下に説明する。
・全ての下方のスイッチSL1〜SL6をオン状態に設定しVout=0を形成する。
・下方のスイッチSL2を開放し、上方のスイッチSU2をオン状態に設定してVout=+Vcを形成する。
・更に、下方のスイッチSL4を開放し、上方のスイッチSU4をオン状態に設定してVout=+2Vcを形成する。
・更に、下方のスイッチSL6を開放し、上方のスイッチSU6をオン状態に設定してVout=+3Vcを形成する。
図1Aのマルチレベルコンバータブロック図では、3レベルNPCインバータ回路が、本発明の第1の実施形態のパワーブロック3の位置に適用される。それは、DC蓄電手段1のターミナルP、Z、Nに周知の方法で接続される。パワーブロック3のブロック出力Mは、本発明の第1の実施形態のマルチレベルフェーズブロック5に供給する。パワーブロック3内のスイッチの設定によって、それは、ターミナルMに対して、周知のやり方で3つの出力電圧レベルVp、Vz、Vnの一つを供給する。結果として、ステップ電圧は、Vstep=Vp−Vz=Vz−Vnと等しくなる。
図1Aの負荷抵抗Rloadに示すような抵抗負荷の条件下で、浮動キャパシタCC1〜CC3は時間と共に放電する。しばらく後で、キャパシタCC1、CC2、CC3に充電するために、マルチレベルフェーズブロック5にエネルギが注入される必要がある。パワーブロック3とマルチレベルフェーズブロック5の接続は、これを達成すべく為される。
本発明の第1の実施形態に係るコンバータは、出力パワーの非常に広範囲であってもよい。高パワーコンバータは、通常、負荷、例えば、3フェーズモータに直接接続される。しかしながら、低パワーコンバータは、一般に機械的コントラクタを介して接続されるが、これはそのようなパワー範囲では低コストで供給される。全てのH−ブリッジセルにて予め定められた電圧を達成する方法は、それらに依存する。
コンバータのH−ブリッジセル内に組み込まれた浮動キャパシタの少なくとも一つは、浮動キャパシタ充電パワーサプライ8に接続される。そのパワーサプライは、パワーコンバータの定格と比較して、非常に小さい定格を有する。前記少なくとも一つの浮動キャパシタは、浮動キャパシタ充電パワーサプライ8により予め定められた電圧まで直接充電される。浮動キャパシタ充電パワーサプライ8に接続されないそれら浮動キャパシタの各々はその後、以下のように充電され得る。パワーコンバータの全てのフェーズのパワーブロックは、同じ電圧を出力するように設定され(例えば、3レベルコンバータを含む前記パワーブロックの場合、ゼロ)、よって、その個々のマルチレベルフェーズブロックにそれらの各々を接続するラインMの間に、ゼロ電圧を供給する。
出力コンタクタが設けられると、(図1Aで符号“8”を付される)浮動キャパシタ充電パワーサプライの必要が無い、充電方法が、図1Bに示すように、見出され得る。図1Bでは、コンタクタCCTR1、CCTR2、CCTR3は、フェーズ出力を充電抵抗RCh1、RCh2、RCh3の夫々に接続し、それらの各々は、接地に接続する。結果として、マルチレベルフェーズブロックの浮動キャパシタは以下のようになる。
前述のように、マルチレベルフェーズブロック5には、浮動キャパシタCC1、CC2、CC3のパワーデマンドから決定されるVm=Vp、Vz若しくはVnの電圧値を供給される。同時に、基準電圧生成器9により求められる、Voutの電圧に到達するための作用が、要求される。浮動キャパシタCC1、CC2、CC3のパワー要求を満足しつつ基準電圧生成器9からの求めを達成するために、メインコントローラ7は、以下に説明するように、スイッチSL1〜SL6、SU1〜SU6を再調整する必要がある。
式(1)〜(3)、(5)〜(7)、(8)〜(10)及び(13)〜(15)の各々は、Vcの乗算に基づくので、Vcが浮動キャパシタCC1、CC2、CC3のいずれによっても達成される限り、式は保持され得る。結果として、本発明の第1の実施形態に係るマルチレベルコンバータ101のワンフェーズの首尾のよい動作のためには、全ての浮動キャパシタCC1、CC2、CC3の電圧の正確な制御が望まれる。しかしながら、浮動キャパシタCC1、CC2、CC3の放電電流及び充電電流は、種々のサブセットを介して流れる。均一の放電及び充電は、以下に詳細に説明する能動平衡により達成される。
上述のように、タイトな浮動キャパシタ電圧コントロールの領域内の抵抗負荷の下での動作の間、パワーブロックにより供給され得るパワーは、常時、コンバータ出力パワーと同等若しくはそれより大きい。結果として、浮動キャパシタは充電可能であり、更に、十分なサイズの浮動キャパシタが組み込まれたならば、その領域内に動作の間に過剰エネルギが蓄積され得る。その過剰エネルギは、負荷をVout>Vp又はVout<Vnまでの電圧にドライブするのに用いられ得る。Vout>Vpに対して、Vm=Vpを選択し、マルチレベルフェーズブロックに正電圧を加えるように命じる。その正電圧はVc若しくはその一部と等しければよい。後者は、PWM変調などの周知の方法で得られ得る。
図9Aを参照すると、本発明の第2の実施形態に係るマルチレベルコンバータ201が記載されている。図では、出力電流(Iout)をモニタしそれをメインコントローラ7にレポートする電流センサ13が導入されている。メインコントローラ7の動作が強化され、−1≦cosφ≦1の出力負荷条件の範囲が受け入れられ得る。しかしながら、出力電流をモニタするのに種々の方法が適用可能であり、そのような方法全てがこの実施形態に含まれることが、十分に理解される。機能は以下に詳細に記載される。
図10を参照すると、本発明の第3の実施形態に係るマルチレベルコンバータ301が、記載されている。
図11を参照すると、本発明の第4の実施形態に係るマルチレベルコンバータ401が、記載されている。
本発明の第5の実施形態に係るマルチレベルコンバータでは、そのパワースイッチ機能がユニポーラトランジスタにより実現される。
本発明の第6の実施形態に係るマルチレベルコンバータでは、MOSFET若しくはそれらの直列接続が、スイッチング機能に加えられる。
上述のように、|Vout|<Vpであるとき、エネルギは常時、浮動キャパシタ内に蓄積され格納され得る。正弦波出力の振幅がVpより大きくても、|Vout|<Vpの状況は繰り返し発生する。上述のように、本発明のコンバータは、浮動キャパシタへの、瞬間のパワーフローをコントロールできる。結果として、浮動キャパシタ電圧は、上昇した出力電圧の領域に入る直前に、できるだけ高くなるように強制され得る。
過剰のエネルギは、浮動キャパシタ内に蓄積され得る。しかしながら、容量値、及び、上昇した出力電圧の領域に入る直前に得られたキャパシタの電圧レベルにより、そのエネルギは制約される。
Claims (4)
- パワーコンバータであって、
上方電圧レベルと下方電圧レベルを含む少なくとも2つの電圧レベルを出力するパワーブロックと、
N個のH−ブリッジセルを含むマルチレベルフェーズブロックであって、N個のH−ブリッジセルの各々が少なくとも一つの浮動キャパシタを有しており、前記パワーブロックに接続されるマルチレベルフェーズブロックと、
コンバータの動作が開始された後に、予め定められた電圧にまで充電されるように前記H−ブリッジセルの少なくとも一つと、又は、前記H−ブリッジセルの少なくとも一つを介する接地への電流経路を形成し得る、少なくとも一つの出力コンタクタと、接続する、少なくとも一つの浮動キャパシタ充電パワーサプライと、
基準信号を出力する基準電圧生成器と、
前記基準信号を入力して前記マルチレベルフェーズブロックの浮動キャパシタに亘る電圧をチェックするメインコントローラと
を含み、
前記パワーブロックのステップ電圧は、予め定められた電圧のN倍若しくは(N+1)倍に等しく、パワーブロックのステップ電圧は、2つの隣接する電圧レベルの電位差に等しく、
前記メインコントローラは、基準信号と浮動キャパシタに亘る電圧とを基にして、
前記マルチレベルフェーズブロックの出力が基準信号に基づいて特定される特定のレベルとなり、浮動キャパシタに亘る全ての電圧が予め定められた電圧が含まれる予め定められた範囲内のものになるように、
前記パワーブロックの出力レベルと前記マルチレベルフェーズブロックのスイッチング状態を決定し、
更に、
その電圧がプリセットの下方リミット以下である浮動キャパシタが放電を行わず、その電圧がプリセットの上方リミット以上である浮動キャパシタが充電を行わないように、前記メインコントロールが前記マルチレベルフェーズブロックのスイッチング状態を決定するパワーコンバータであって、プリセットの下方リミットとプリセットの上方リミットが予め定められた範囲を定義する
ことを特徴とするパワーコンバータ。 - パワーコンバータであって、
上方電圧レベルと下方電圧レベルを含む少なくとも2つの電圧レベルを出力するパワーブロックと、
N個のH−ブリッジセルを含むマルチレベルフェーズブロックであって、N個のH−ブリッジセルの各々が少なくとも一つの浮動キャパシタを有しており、前記パワーブロックに接続されるマルチレベルフェーズブロックと、
コンバータの動作が開始された後に、予め定められた電圧にまで充電されるように前記H−ブリッジセルの少なくとも一つと、又は、前記H−ブリッジセルの少なくとも一つを介する接地への電流経路を形成し得る、少なくとも一つの出力コンタクタと、接続する、少なくとも一つの浮動キャパシタ充電パワーサプライと、
基準信号を出力する基準電圧生成器と、
前記基準信号を入力して前記マルチレベルフェーズブロックの浮動キャパシタに亘る電圧をチェックするメインコントローラと
を含み、
前記パワーブロックのステップ電圧は、予め定められた電圧のN倍若しくは(N+1)倍に等しく、パワーブロックのステップ電圧は、2つの隣接する電圧レベルの電位差に等しく、
前記メインコントローラは、基準信号と浮動キャパシタに亘る電圧とを基にして、
前記マルチレベルフェーズブロックの出力が基準信号に基づいて特定される特定のレベルとなり、浮動キャパシタに亘る全ての電圧が予め定められた電圧が含まれる予め定められた範囲内のものになるように、
前記パワーブロックの出力レベルと前記マルチレベルフェーズブロックのスイッチング状態を決定し、
更に、
前記マルチレベルフェーズブロックの一つの浮動キャパシタと前記マルチレベルフェーズブロックの別の浮動キャパシタとの間の電位差がプリセットのリミット差異値を超えないように、前記メインコントロールが前記マルチレベルフェーズブロックのスイッチング状態を決定する
ことを特徴とするパワーコンバータ。 - パワーコンバータであって、
上方電圧レベルと下方電圧レベルを含む少なくとも2つの電圧レベルを出力するパワーブロックと、
N個のH−ブリッジセルを含むマルチレベルフェーズブロックであって、N個のH−ブリッジセルの各々が少なくとも一つの浮動キャパシタを有しており、前記パワーブロックに接続されるマルチレベルフェーズブロックと、
コンバータの動作が開始された後に、予め定められた電圧にまで充電されるように前記H−ブリッジセルの少なくとも一つと、又は、前記H−ブリッジセルの少なくとも一つを介する接地への電流経路を形成し得る、少なくとも一つの出力コンタクタと、接続する、少なくとも一つの浮動キャパシタ充電パワーサプライと、
基準信号を出力する基準電圧生成器と、
前記基準信号を入力して前記マルチレベルフェーズブロックの浮動キャパシタに亘る電圧をチェックするメインコントローラと
を含み、
前記パワーブロックのステップ電圧は、予め定められた電圧のN倍若しくは(N+1)倍に等しく、パワーブロックのステップ電圧は、2つの隣接する電圧レベルの電位差に等しく、
前記メインコントローラは、基準信号と浮動キャパシタに亘る電圧とを基にして、
前記マルチレベルフェーズブロックの出力が基準信号に基づいて特定される特定のレベルとなり、浮動キャパシタに亘る全ての電圧が予め定められた電圧が含まれる予め定められた範囲内のものになるように、
前記パワーブロックの出力レベルと前記マルチレベルフェーズブロックのスイッチング状態を決定し、
更に、
前記マルチレベルフェーズブロックを介する電流を検出し、検出結果を電流信号として出力する電流センサを更に含み、
前記メインコントローラが、電流信号に従って電流の瞬時サインを導出し、基準信号、浮動キャパシタに亘る電圧、及び電流の瞬時サインに基づいて、前記パワーブロックの出力レベルと、前記マルチレベルフェーズブロックのスイッチング状態とを決定する
ことを特徴とするパワーコンバータ。 - 前記メインコンとローラが、
浮動キャパシタの電圧が予め定められた範囲から外れるか否かを検出するキャパシタリミット検出ユニットと、
基準信号、前記キャパシタ検出ユニットによる検出結果、及び信号電流に基づいて、前記パワーブロックの出力レベルを判別するモード判別ユニットと、
前記マルチレベルフェーズブロックを構成する浮動キャパシタの直流電圧値、及び前記パワーブロックの直流電圧値が入力されるマルチレベルPWM生成器ユニットであって、前記基準電圧生成器から得られる基準信号と前記二つの直流電圧値を基に、基準信号を調整し、実際の能動PWM電圧レベルを示すPWM信号を生成するマルチレベルPWM生成器ユニットと、
実際の能動PWM電圧レベル、及び、モード判別ユニットにより判別される前記パワーブロックの出力レベルに基づいて、前記マルチレベルフェーズブロックに亘る電圧を判別するモード変換テーブルユニットと、
基準信号、モード変換テーブルユニットにより判別される電圧、電流信号、及び浮動キャパシタに亘る電圧に基づいて、マルチレベルフェーズブロックのスイッチングをコントロールするキャパシタ電圧バランスコントローラ及びスイッチテーブルユニットと、
前記モード判別ユニットにより判別される前記パワーブロックの出力レベルに基づいて、前記パワーブロックの出力をコントロールするパワーブロックスイッチテーブルユニットと
を含む、請求項3に記載のパワーコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010124507A JP5478367B2 (ja) | 2010-05-31 | 2010-05-31 | パワーコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010124507A JP5478367B2 (ja) | 2010-05-31 | 2010-05-31 | パワーコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011254565A JP2011254565A (ja) | 2011-12-15 |
JP5478367B2 true JP5478367B2 (ja) | 2014-04-23 |
Family
ID=45418016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010124507A Active JP5478367B2 (ja) | 2010-05-31 | 2010-05-31 | パワーコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5478367B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015180204A1 (zh) * | 2014-05-29 | 2015-12-03 | 华中科技大学 | 用于模块化多电平换流器的子模块拓扑及其应用 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6025128B2 (ja) * | 2012-09-13 | 2016-11-16 | 国立研究開発法人産業技術総合研究所 | マルチレベル電力変換回路および装置 |
CN112953274A (zh) * | 2019-11-26 | 2021-06-11 | 新疆金风科技股份有限公司 | 功率模块及其控制方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2357721B1 (en) * | 2008-11-18 | 2016-03-30 | Mitsubishi Electric Corporation | Power conversion device |
-
2010
- 2010-05-31 JP JP2010124507A patent/JP5478367B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015180204A1 (zh) * | 2014-05-29 | 2015-12-03 | 华中科技大学 | 用于模块化多电平换流器的子模块拓扑及其应用 |
Also Published As
Publication number | Publication date |
---|---|
JP2011254565A (ja) | 2011-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bahrami et al. | A sinusoidal pulsewidth modulation (SPWM) technique for capacitor voltage balancing of a nested T-type four-level inverter | |
JP6227041B2 (ja) | マルチレベルインバータ | |
US8228699B2 (en) | Power converting apparatus including half-bridge inverters connected between positive and negative terminals of a DC power supply | |
Sepahvand et al. | Start-up procedure and switching loss reduction for a single-phase flying capacitor active rectifier | |
US10079558B2 (en) | Switching scheme for static synchronous compensators using cascaded H-bridge converters | |
US8649196B2 (en) | Power converting apparatus with an output voltage that is the sum of voltages generated by individual inverters | |
US10110110B2 (en) | Power conversion device | |
CN107408898B (zh) | 用于多电平能量变换器的变换器模块 | |
KR101709843B1 (ko) | 차량용 전력 변환 장치 및 차량 | |
JP2012210066A (ja) | マルチレベル変換装置 | |
US20210111642A1 (en) | Power converter for energy transmission | |
JP4641500B2 (ja) | 電力変換装置 | |
JP2014087160A (ja) | 電力変換装置 | |
JP5411000B2 (ja) | 電力変換装置 | |
JP2008099464A (ja) | 電力変換装置 | |
Panda et al. | Reduced switch count seven-level self-balanced switched-capacitor boost multilevel inverter | |
JP2014087105A (ja) | 電力変換装置 | |
JP5478367B2 (ja) | パワーコンバータ | |
JP5881362B2 (ja) | 電力変換装置 | |
CA3070937A1 (en) | Switching scheme for static synchronous compensators using cascaded h-bridge converters | |
JP5734083B2 (ja) | 電力変換装置 | |
JP5302905B2 (ja) | 電力変換装置 | |
Bode et al. | Hysteresis current regulation for single-phase multilevel inverters using asynchronous state machines | |
JP2008104253A (ja) | 電力変換装置 | |
CN104426407A (zh) | 用于平衡多电平逆变器直流环节的电压的方法和设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131111 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20131227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5478367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |