JP5459295B2 - Esd保護デバイスおよびその製造方法 - Google Patents
Esd保護デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP5459295B2 JP5459295B2 JP2011251382A JP2011251382A JP5459295B2 JP 5459295 B2 JP5459295 B2 JP 5459295B2 JP 2011251382 A JP2011251382 A JP 2011251382A JP 2011251382 A JP2011251382 A JP 2011251382A JP 5459295 B2 JP5459295 B2 JP 5459295B2
- Authority
- JP
- Japan
- Prior art keywords
- element body
- esd protection
- protection device
- ceramic layer
- insulating ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
- H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
Landscapes
- Thermistors And Varistors (AREA)
Description
絶縁性セラミック層が積層されて、概形状が直方体である素体と、
前記素体の内部に形成され、互いに対向する対向部を有する、少なくとも一対の放電電極と、
前記素体の表面に形成され、前記放電電極に導通する外部電極と、
を有するESD保護デバイスであって、
前記素体は、中央を通る長手方向の縦断面または中央を通る短手方向の縦断面の少なくとも一方で、前記素体の外面のうち、前記絶縁性セラミック層の積層方向にほぼ垂直な面の中央部が前記積層方向の内側へ凹んだ形状であることを特徴とする。
第1の絶縁性セラミック層の一面と第2の絶縁性セラミック層の一面との少なくとも一方に互いに対向する一対の放電電極を形成する放電電極形成工程と、
前記放電電極の対向部間に放電補助電極材料を付着させる放電補助電極材料付与工程と、
第1絶縁性セラミック層の前記一面と第2絶縁性セラミック層の前記一面とが互いに対向した状態で前記第1絶縁性セラミック層と前記第2絶縁請求項セラミック層とを積層して積層体を構成する積層工程と、
前記積層体を個々の素体に分割する分割工程と、
前記分割工程により得られた素体の表面に前記放電電極に導通する外部電極を形成する外部電極形成工程と、
前記外部電極が形成された前記素体を焼成し、前記第1絶縁性セラミック層と前記第2絶縁性セラミック層との間に前記放電電極のそれぞれの端部が露出する空洞部を形成し、前記空洞部内に前記放電補助電極材料を分散させる焼成工程と、を有し、
前記素体の中央を通る長手方向の縦断面または中央を通る短手方向の縦断面の少なくとも一方で、前記素体の外面のうち、前記絶縁性セラミック層の積層方向にほぼ垂直な面の中央部を前記積層方向の内側へ凹ませるくびれ化工程を備えたことを特徴とする。
図5(A)は第1の実施形態のESD保護デバイス201の斜視図である。図6(A)は図5(A)におけるESD保護デバイス201のA−Aラインでの縦断面図、図6(B)は図5(A)におけるESD保護デバイス201のB−Bラインでの縦断面図である。図6(A)におけるB−B′ラインは、前記B−Bラインでの縦断面の位置を表している。
(1)セラミック材料の準備
絶縁性セラミック層17の材料となるセラミック材料には、Ba、Al、Siを中心とした組成からなる材料(BAS材)を用いる。各素材を所定の組成になるよう調合、混合し、800-1000℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得る。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合しスラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、厚さ50μmのセラミックグリーンシートを得る。
セラミックグリーンシ−ト上に電極ペーストを塗布して、対向部間が放電ギャップとなる間隔を隔てて放電電極16のパターンを形成する。ここでは、放電電極16の太さが100μm、放電ギャップ幅(対向部間の間隔寸法)が30μmとなるように形成した。さらにその上に、空洞部を形成するための樹脂ペーストを塗布する。
通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着することにより積層体を構成する。ここでは焼成後の厚みが0.25mmで、放電電極16の対向部が焼成後に空洞18内に露出するように積層した。
LCフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各素体に分離する。ここでは、1.0mm×0.5mmになるようにカットした。カット後の素体を金型でプレス加工することによって図6に示した鼓形状に成形する。その後、素体101の端面に、焼成後に外部電極11となる電極ペーストを塗布する。
次いで、通常のセラミック多層基板と同様に、N2雰囲気中で焼成する。また、ESDに対する応答電圧を下げるため空洞部にAr,Ne等の希ガスを導入する場合には、セラミック材料の収縮、焼結が行われる温度領域をAr,Neなどの希ガス雰囲気で焼成すればよい。放電電極16および外部電極11が酸化しない電極材料である場合には、大気雰囲気で焼成してもよい。
LCフィルタのようなチップタイプの電子部品と同様に、外部電極11の表面に電解Ni-SnめっきによりNi-Snめっき膜を形成する。
図7(A)は第2の実施形態のESD保護デバイス202Aの長手方向の縦断面図、図7(B)はそのESD保護デバイス202Aの短手方向の縦断面図である。図7(A)におけるB−B′ラインは図7(B)に対応する縦断面の位置を表している。
図9(A)は第3の実施形態のESD保護デバイス203の長手方向の縦断面図、図9(B)はそのESD保護デバイス203の短手方向の縦断面図である。図9(A)におけるB−B′ラインは図9(B)に対応する縦断面の位置を表している。
第1の実施形態で示した「(1) セラミック材料の準備」と同じである。
収縮挙動変更材29用のペーストも、他ペーストと同様の方法にて作製する。収縮挙動変更材29用のペーストは絶縁性セラミック層のセラミック材料よりも焼結収縮が遅れる材料を用いる。例えば、アルミナ単体やBAS材とアルミナの混合体などである。アルミナは1300〜1400℃で焼結するのに対しBAS材は1000℃以下で焼結するので、この二つの混合体は、BAS材の焼結が始まるとアルミナ粉がBAS材中に取り込まれるようになり、焼結収縮が遅れる。そして焼結収縮の遅れ具合は、BAS材とアルミナの比を設定することにより定められる。
(2)スクリーン印刷による電極、樹脂ペーストの塗布
収縮挙動変更材29用ペーストを下地のグリーンシートに塗布する。その後、電極および樹脂ペーストを塗布する。その他は第1の実施形態で示した「(2) スクリーン印刷による電極、樹脂ペーストの塗布」と同様である。
(3)積層、圧着
第1の実施形態で示した「(3) 積層、圧着」と同様である。
(4)カット、端面電極塗布
第1の実施形態で示した「(4) カット、端面電極塗布」と基本的に同様である。但し、金型によるプレス加工は行わない。
(5)焼成
第1の実施形態で示した「(5) 焼成」と同様である。
(6)めっき
第1の実施形態で示した「(6) めっき」と同様である。
図10(A)は第4の実施形態のESD保護デバイス204の長手方向の縦断面図、図10(B)はそのESD保護デバイス204の短手方向の縦断面図である。図10(A)におけるB−B′ラインは図10(B)に対応する縦断面の位置を表している。
第1の実施形態で示した「(1) セラミック材料の準備」と同様である。
(2)スクリーン印刷による電極、樹脂ペーストの塗布
放電補助電極を形成するための混合ペーストは、導電性材料として平均粒径約3μmのCu粉と、セラミック材料として平均粒径約1μmのBAS粉を所定の割合で調合し、バインダー樹脂と溶剤を添加し3本ロールで撹拌、混合することで得た。混合ペーストはバインダー樹脂と溶剤を20wt%とし、残りの80wt%をCu粉とBAS粉とした。
先ず、混合ペーストを下地のグリーンシートに塗布する。その後、電極および樹脂ペーストを塗布する。または、グリーンシートに塗布した収縮挙動変更材上に混合ペーストを塗布する。その後、その後、電極および樹脂ペーストを塗布する。
(3)積層、圧着
第1の実施形態で示した「(3) 積層、圧着」と同様である。
(4)カット、端面電極塗布
第1の実施形態で示した「(4) カット、端面電極塗布」と同様である。
(5)焼成
第1の実施形態で示した「(5) 焼成」と同様である。
(6)めっき
第1の実施形態で示した「(6) めっき」と同様である。
図12(A)は第5の実施形態のESD保護デバイス205の長手方向の縦断面図、図12(B)はそのESD保護デバイス205の短手方向の縦断面図である。図12(A)におけるB−B′ラインは図12(B)に対応する縦断面の位置を表している。
このように、放電補助電極39を備えたものに収縮挙動変更材29を適用してもよい。
図13(A)は第6の実施形態のESD保護デバイス206の長手方向の縦断面図、図13(B)はそのESD保護デバイス206の短手方向の縦断面図である。図13(A)におけるB−B′ラインは図13(B)に対応する縦断面の位置を表している。
図14(A)は第7の実施形態のESD保護デバイス207の長手方向の縦断面図、図14(B)はそのESD保護デバイス207の短手方向の縦断面図である。図14(A)におけるB−B′ラインは図14(B)に対応する縦断面の位置を表している。
11…外部電極
16…放電電極
17…絶縁性セラミック層
18…空洞
27…絶縁性セラミック層
29,59,69,79…収縮挙動変更材
37…絶縁性セラミック層
39…放電補助電極
39A,39B…放電補助電極
39A1…金属材料
39A2…絶縁性被膜
39B1…半導体材料
39B2…絶縁性被膜
40…ガラス様物質
101…素体
102A,102B…素体
103〜107…素体
201…ESD保護デバイス
202A…ESD保護デバイス
202B…ESD保護デバイス
203〜207…ESD保護デバイス
Claims (8)
- 絶縁性セラミック層が積層されて、概形状が直方体である素体と、
前記素体の内部に形成され、互いに対向する対向部を有する、少なくとも一対の放電電極と、
前記素体の表面に形成され、前記放電電極に導通する外部電極と、
を有するESD保護デバイスであって、
前記素体は、中央を通る長手方向の縦断面または中央を通る短手方向の縦断面の少なくとも一方で、前記素体の外面のうち、前記絶縁性セラミック層の積層方向にほぼ垂直な面の中央部が前記積層方向の内側へ凹んだ形状であることを特徴とするESD保護デバイス。 - 前記素体は、前記素体の外面のうち、前記絶縁性セラミック層の積層方向にほぼ垂直な両面の中央部が前記積層方向の内側へ凹んだ形状である、請求項1に記載のESD保護デバイス。
- 前記素体は、その内部に空洞を備え、前記放電電極の対向部が前記空洞内に露出していて、前記放電電極の対向部が前記素体の中央部に位置している、請求項1または2に記載のESD保護デバイス。
- 少なくとも前記放電電極の前記対向部および前記対向部間の部分に隣接して配置される放電補助電極を備え、
前記放電補助電極は、導電性粒子と、絶縁性粒子または半導体粒子とを含んで構成された、請求項1〜3のいずれかに記載のESD保護デバイス。 - 前記導電性粒子は、表面が絶縁材料で被覆された粒子である、請求項4に記載のESD保護デバイス。
- 第1絶縁性セラミック層の一面と第2絶縁性セラミック層の一面との少なくとも一方に互いに対向する一対の放電電極を形成する放電電極形成工程と、
前記放電電極の対向部間に放電補助電極材料を付着させる放電補助電極材料付与工程と、
第1絶縁性セラミック層の前記一面と第2絶縁性セラミック層の前記一面とが互いに対向した状態で前記第1絶縁性セラミック層と前記第2絶縁性セラミック層とを積層して積層体を構成する積層工程と、
前記積層体を個々の素体に分割する分割工程と、
前記分割工程により得られた素体の表面に前記放電電極に導通する外部電極を形成する外部電極形成工程と、
前記外部電極が形成された前記素体を焼成し、前記第1絶縁性セラミック層と前記第2絶縁性セラミック層との間に前記放電電極のそれぞれの端部が露出する空洞部を形成し、前記空洞部内に前記放電補助電極材料を分散させる焼成工程と、を有し、
前記素体の中央を通る長手方向の縦断面または中央を通る短手方向の縦断面の少なくとも一方で、前記素体の外面のうち、前記絶縁性セラミック層の積層方向にほぼ垂直な面の中央部を前記積層方向の内側へ凹ませるくびれ化工程を備えたことを特徴とするESD保護デバイスの製造方法。 - 前記くびれ化工程は、前記焼成工程による焼成前の前記素体の金型によるプレス加工である、請求項6に記載のESD保護デバイスの製造方法。
- 前記くびれ化工程は、前記第1絶縁性セラミック層および第2絶縁性セラミック層のセラミック材料より焼結収縮が遅れる材料を前記第1絶縁性セラミック層、第2絶縁性セラミック層の一方または両方に配置する工程である、請求項6に記載のESD保護デバイスの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011251382A JP5459295B2 (ja) | 2011-03-14 | 2011-11-17 | Esd保護デバイスおよびその製造方法 |
US13/410,572 US8711537B2 (en) | 2011-03-14 | 2012-03-02 | ESD protection device and method for producing the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011055821 | 2011-03-14 | ||
JP2011055821 | 2011-03-14 | ||
JP2011251382A JP5459295B2 (ja) | 2011-03-14 | 2011-11-17 | Esd保護デバイスおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012209244A JP2012209244A (ja) | 2012-10-25 |
JP5459295B2 true JP5459295B2 (ja) | 2014-04-02 |
Family
ID=46828266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011251382A Active JP5459295B2 (ja) | 2011-03-14 | 2011-11-17 | Esd保護デバイスおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8711537B2 (ja) |
JP (1) | JP5459295B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8629752B2 (en) * | 2011-07-11 | 2014-01-14 | Amotech Co., Ltd. | Suppressor |
WO2014181613A1 (ja) * | 2013-05-08 | 2014-11-13 | 株式会社村田製作所 | Esd保護装置 |
CN107394587B (zh) * | 2013-06-24 | 2019-05-10 | 株式会社村田制作所 | Esd保护装置 |
CN206302053U (zh) * | 2014-06-24 | 2017-07-04 | 株式会社村田制作所 | 静电放电保护设备 |
JP6365205B2 (ja) * | 2014-10-08 | 2018-08-01 | Tdk株式会社 | 静電気対策素子 |
DE102015116278A1 (de) * | 2015-09-25 | 2017-03-30 | Epcos Ag | Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements |
DE102015116332B4 (de) * | 2015-09-28 | 2023-12-28 | Tdk Electronics Ag | Ableiter, Verfahren zur Herstellung des Ableiters und Verfahren zum Betrieb des Ableiters |
CN105655872B (zh) * | 2016-01-05 | 2018-02-27 | 深圳顺络电子股份有限公司 | 一种玻璃陶瓷体静电抑制器及其制备方法 |
JP6631558B2 (ja) | 2017-02-28 | 2020-01-15 | 株式会社村田製作所 | 送受信回路 |
WO2020257532A1 (en) | 2019-06-19 | 2020-12-24 | Bourns, Inc. | Gas discharge tube having enhanced ratio of leakage path length to gap dimension |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4069465A (en) * | 1976-07-12 | 1978-01-17 | Allen-Bradley Company | Cylindrical varistor and method of making the same |
US5594613A (en) * | 1992-10-09 | 1997-01-14 | Cooper Industries, Inc. | Surge arrester having controlled multiple current paths |
JP2001043954A (ja) | 1999-07-30 | 2001-02-16 | Tokin Corp | サージ吸収素子及びその製造方法 |
JP2005276666A (ja) | 2004-03-25 | 2005-10-06 | Mitsubishi Materials Corp | サージアブソーバ |
EP2061123B1 (en) | 2007-05-28 | 2014-12-03 | Murata Manufacturing Co. Ltd. | Esd protection device |
JP2009032508A (ja) | 2007-07-26 | 2009-02-12 | Murata Mfg Co Ltd | チップ型アレスタおよびその製造方法 |
WO2009098944A1 (ja) * | 2008-02-05 | 2009-08-13 | Murata Manufacturing Co., Ltd. | Esd保護デバイス |
EP2352211B1 (en) * | 2008-11-26 | 2017-12-20 | Murata Manufacturing Co. Ltd. | Esd protection device and manufacturing method thereof |
-
2011
- 2011-11-17 JP JP2011251382A patent/JP5459295B2/ja active Active
-
2012
- 2012-03-02 US US13/410,572 patent/US8711537B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8711537B2 (en) | 2014-04-29 |
US20120236450A1 (en) | 2012-09-20 |
JP2012209244A (ja) | 2012-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5459295B2 (ja) | Esd保護デバイスおよびその製造方法 | |
KR101254212B1 (ko) | Esd 보호 디바이스 | |
JP5310863B2 (ja) | Esd保護デバイスおよびその製造方法 | |
JP5741708B2 (ja) | Esd保護デバイス | |
US8503147B2 (en) | ESD protection device | |
JP5614315B2 (ja) | Esd保護装置 | |
JP6164377B2 (ja) | Esd保護装置およびその製造方法 | |
WO2015087394A1 (ja) | Esd保護デバイスとその製造方法 | |
JP6399226B2 (ja) | Esd保護デバイス | |
JP5605413B2 (ja) | Esd保護デバイスとその製造方法 | |
JP5757372B2 (ja) | Esd保護デバイス | |
JP6428938B2 (ja) | Esd保護装置 | |
JP6048055B2 (ja) | Esd保護デバイスとその製造方法 | |
US10057970B2 (en) | ESD protection device | |
JP5644829B2 (ja) | Esd保護デバイスとその製造方法 | |
JP6274361B2 (ja) | Esd保護デバイスおよびその製造方法 | |
JP6048577B2 (ja) | Esd保護装置及びその製造方法 | |
JP2014235987A (ja) | Esd保護装置の製造方法及びesd保護装置 | |
WO2013146324A1 (ja) | Esd保護装置及びその製造方法 | |
JP2015032412A (ja) | 静電気保護部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131230 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5459295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |