JP5397278B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5397278B2 JP5397278B2 JP2010053398A JP2010053398A JP5397278B2 JP 5397278 B2 JP5397278 B2 JP 5397278B2 JP 2010053398 A JP2010053398 A JP 2010053398A JP 2010053398 A JP2010053398 A JP 2010053398A JP 5397278 B2 JP5397278 B2 JP 5397278B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- wiring
- electrode
- heat conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
半導体素子(10)には、半導体素子(10)の配線基板(20)と対向する面側から配線基板(20)とは反対の面側へ半導体素子(10)を貫通し、且つ半導体素子(10)の当該両面側を電気的に接続する導電性の貫通電極(11)が設けられており、
さらに、外部と接続されてGND電位とされるGND端子(61)を備えており、
配線基板(20)には、配線基板(20)の一面から他面へ配線基板(20)を貫通し、且つ配線基板(20)の当該両面側を電気的に接続する導電性の貫通電極(21)が設けられており、
半導体素子(10)の配線基板(20)と対向する面側にて、半導体素子の貫通電極(11)と配線基板の貫通電極(21)とが、電気的に接続されており、
配線基板(20)の一面のうち半導体素子(10)の周囲には、半導体素子(10)を取り囲む環状をなし且つ配線基板の貫通電極(21)と導通する環状配線部(25)が設けられ、
配線基板(20)の凹部(23)には、当該凹部の底部全体を覆うように形成され且つ配線基板の貫通電極(21)と導通する凹部配線部(26)が設けられ、
前記熱伝導部材(30)とは別の熱伝導部材(30)であって金属よりなる熱伝導部材(30)が、半導体素子(10)の配線基板(20)とは反対の面側にも、半導体素子の貫通電極(11)を介して環状配線部(25)および凹部配線部(26)と導通する形で設けられ、
半導体素子(10)で発生した熱は、半導体素子(10)の配線基板(20)とは反対の面側に位置する前記別の熱伝導部材(30)にも放熱されるようになっており、
各配線部(25、26)および前記別の熱伝導部材(30)を、GND端子(61)に接続することにより、GND電位とされた各配線部(25、26)および前記別の熱伝導部材(30)によって、半導体素子(10)を取り囲むようにしたことを特徴とする。
図1は、本発明の第1実施形態に係る半導体装置S1の概略断面構成を示す図である。また、図2において(a)は図1の半導体装置S1の概略斜視図、(b)は概略上面図、(c)は概略下面図である。また、図3は、図1の半導体装置S1のうち樹脂40を除く各構成部品の分解斜視図である。
図7は、本発明の第2実施形態に係る半導体装置S2の概略断面構成を示す図である。なお、図7では、貫通電極11、21間を接続する上記導電性接合部材については省略してあり、このことについては、後述の図8〜図10も同様である。本実施形態は、上記第1実施形態に比べて、下段の熱伝導部材30の配置の位置が相違するものであり、ここでは、その相違点を中心に述べることとする。
図8は、本発明の第3実施形態に係る半導体装置S3の概略断面構成を示す図である。本実施形態は、上記第2実施形態に比べて、上段の熱伝導部材30の配置の位置が相違するものであり、ここでは、その相違点を中心に述べることとする。
図9は、本発明の第4実施形態に係る半導体装置S4の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、上段の配線基板20および熱伝導部材30の構成が相違するものであり、ここでは、その相違点を中心に述べることとする。
図10は、本発明の第5実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態は、上記第1実施形態を変形したものであり、ここでは、上記第1実施形態との相違点を中心に述べることとする。
図11は、他の実施形態に係る半導体装置の概略断面構成を示す図である。上記各実施形態では、半導体素子10が2個であり、それぞれの半導体素子10について上記積層体1、2を形成し、さらにこれら積層体1、2を重ねた構成としたが、半導体素子10は1個であってもよい。
2 下段の積層体
10 半導体素子
11 半導体素子の貫通電極
20 配線基板
21 配線基板の貫通電極
23 凹部
24 薄肉部
25 環状配線部
26 凹部配線部
30 熱伝導部材
40 樹脂
61 GND端子
Claims (3)
- 半導体素子(10)を配線基板(20)の一面に搭載し、前記半導体素子(10)と前記配線基板(20)とを電気的に接続してなる半導体装置において、
前記配線基板(20)はシリコンインターポーザよりなり、
前記配線基板(20)のうち前記半導体素子(10)の搭載される部位では、前記配線基板(20)の他面から凹んだ凹部(23)を設けることにより、前記凹部(23)の底部側に位置する前記配線基板(20)の一面側の部位を薄肉部(24)とし、
前記凹部(23)には、熱伝導性を有する熱伝導部材(30)が挿入して配置されており、前記半導体素子(10)で発生する熱が前記薄肉部(24)を介して前記熱伝導部材(30)に伝えられるようになっており、
前記熱伝導部材(30)の一部は外部に露出しており、
前記半導体素子(10)には、前記半導体素子(10)の前記配線基板(20)と対向する面側から前記配線基板(20)とは反対の面側へ前記半導体素子(10)を貫通し、且つ前記半導体素子(10)の当該両面側を電気的に接続する導電性の貫通電極(11)が設けられており、
さらに、外部と接続されてGND電位とされるGND端子(61)を備えており、
前記配線基板(20)には、前記配線基板(20)の一面から他面へ前記配線基板(20)を貫通し、且つ前記配線基板(20)の当該両面側を電気的に接続する導電性の貫通電極(21)が設けられており、
前記半導体素子(10)の前記配線基板(20)と対向する面側にて、前記半導体素子の貫通電極(11)と前記配線基板の貫通電極(21)とが、電気的に接続されており、
前記配線基板(20)の一面のうち前記半導体素子(10)の周囲には、前記半導体素子(10)を取り囲む環状をなし且つ前記配線基板の貫通電極(21)と導通する環状配線部(25)が設けられ、
前記配線基板(20)の前記凹部(23)には、当該凹部の底部全体を覆うように形成され且つ前記配線基板の貫通電極(21)と導通する凹部配線部(26)が設けられ、
前記熱伝導部材(30)とは別の熱伝導部材(30)であって金属よりなる熱伝導部材(30)が、前記半導体素子(10)の前記配線基板(20)とは反対の面側にも、前記半導体素子の貫通電極(11)を介して前記環状配線部(25)および前記凹部配線部(26)と導通する形で設けられ、
前記半導体素子(10)で発生した熱は、前記半導体素子(10)の前記配線基板(20)とは反対の面側に位置する前記別の熱伝導部材(30)にも放熱されるようになっており、
前記各配線部(25、26)および前記別の熱伝導部材(30)を、前記GND端子(61)に接続することにより、GND電位とされた前記各配線部(25、26)および前記別の熱伝導部材(30)によって、前記半導体素子(10)を取り囲むようにしたことを特徴とする半導体装置。 - 前記半導体素子(10)は複数個であり、
各々の前記半導体素子(10)について、前記配線基板(20)を前記凹部(23)にて前記半導体素子(10)と前記熱伝導部材(30)とで挟むことにより、前記半導体素子(10)、前記配線基板(20)、前記熱伝導部材(30)が順次積層された積層体(1、2)を形成し、複数個の前記積層体(1、2)を当該積層体の積層方向に重ねて配置してなるものとしたことを特徴とする請求項1に記載の半導体装置。 - 前記半導体素子(10)と前記配線基板(20)とは、樹脂(40)で封止されており、前記熱伝導部材(30)の一部は前記樹脂(40)より外部に露出していることを特徴とする請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010053398A JP5397278B2 (ja) | 2010-03-10 | 2010-03-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010053398A JP5397278B2 (ja) | 2010-03-10 | 2010-03-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011187823A JP2011187823A (ja) | 2011-09-22 |
JP5397278B2 true JP5397278B2 (ja) | 2014-01-22 |
Family
ID=44793719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010053398A Expired - Fee Related JP5397278B2 (ja) | 2010-03-10 | 2010-03-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5397278B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5623367B2 (ja) * | 2011-10-21 | 2014-11-12 | 三菱電機株式会社 | 半導体装置および半導体装置モジュール |
JP2015023235A (ja) | 2013-07-23 | 2015-02-02 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP6449439B2 (ja) * | 2015-03-30 | 2019-01-09 | 株式会社PEZY Computing | 半導体装置 |
KR102400534B1 (ko) * | 2016-12-28 | 2022-05-20 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 모듈 |
JP7478336B1 (ja) | 2023-02-09 | 2024-05-07 | 株式会社Flosfia | 複合モジュールユニット |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060142A (ja) * | 2001-08-14 | 2003-02-28 | Matsushita Electric Ind Co Ltd | サブマウント装置およびその製造方法 |
JP4248928B2 (ja) * | 2003-05-13 | 2009-04-02 | ローム株式会社 | 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置 |
JP2005276950A (ja) * | 2004-03-23 | 2005-10-06 | Matsushita Electric Ind Co Ltd | 半導体チップの実装基板、半導体装置、半導体チップの実装基板の製造方法 |
JP2008098489A (ja) * | 2006-10-13 | 2008-04-24 | Matsushita Electric Ind Co Ltd | 熱伝導基板とその製造方法 |
JP5601751B2 (ja) * | 2007-04-26 | 2014-10-08 | スパンション エルエルシー | 半導体装置 |
-
2010
- 2010-03-10 JP JP2010053398A patent/JP5397278B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011187823A (ja) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI665740B (zh) | 堆疊封裝結構的製造方法 | |
JP5042591B2 (ja) | 半導体パッケージおよび積層型半導体パッケージ | |
JP4409455B2 (ja) | 半導体装置の製造方法 | |
JP5017977B2 (ja) | 半導体装置およびその製造方法 | |
JP4463178B2 (ja) | 半導体装置及びその製造方法 | |
CN104218017B (zh) | 半导体装置 | |
KR102749207B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
JP5397278B2 (ja) | 半導体装置 | |
JP2019071412A (ja) | チップパッケージ | |
US7217995B2 (en) | Apparatus for stacking electrical components using insulated and interconnecting via | |
JP4074040B2 (ja) | 半導体モジュール | |
US20160035647A1 (en) | Semiconductor device having heat dissipation structure and laminate of semiconductor devices | |
US7462925B2 (en) | Method and apparatus for stacking electrical components using via to provide interconnection | |
KR101301782B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US9899300B2 (en) | Semiconductor device | |
JP2006295119A (ja) | 積層型半導体装置 | |
JP5621712B2 (ja) | 半導体チップ | |
TWI442522B (zh) | 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構 | |
JP6142800B2 (ja) | 半導体装置及びその製造方法 | |
KR101418399B1 (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법 | |
JP7022784B2 (ja) | 半導体装置 | |
WO2014171403A1 (ja) | 半導体装置 | |
JP4141941B2 (ja) | 半導体装置 | |
JP3918748B2 (ja) | 半導体装置 | |
JP2004095612A (ja) | 半導体装置及び配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131007 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5397278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |