Nothing Special   »   [go: up one dir, main page]

JP5217245B2 - シリコン単結晶ウェーハ及びその製造方法 - Google Patents

シリコン単結晶ウェーハ及びその製造方法 Download PDF

Info

Publication number
JP5217245B2
JP5217245B2 JP2007136287A JP2007136287A JP5217245B2 JP 5217245 B2 JP5217245 B2 JP 5217245B2 JP 2007136287 A JP2007136287 A JP 2007136287A JP 2007136287 A JP2007136287 A JP 2007136287A JP 5217245 B2 JP5217245 B2 JP 5217245B2
Authority
JP
Japan
Prior art keywords
single crystal
heat treatment
wafer
silicon single
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007136287A
Other languages
English (en)
Other versions
JP2008294112A (ja
Inventor
敏昭 小野
誉之 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2007136287A priority Critical patent/JP5217245B2/ja
Priority to US12/113,576 priority patent/US20080292523A1/en
Priority to KR1020080042402A priority patent/KR101020436B1/ko
Priority to DE102008022747.1A priority patent/DE102008022747B4/de
Priority to TW097117827A priority patent/TWI390091B/zh
Publication of JP2008294112A publication Critical patent/JP2008294112A/ja
Application granted granted Critical
Publication of JP5217245B2 publication Critical patent/JP5217245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、シリコン単結晶ウェーハ及びその製造方法に関し、特に薄膜デバイスにも適したシリコン単結晶ウェーハ及びその製造方法に関するものである。
従来、ゲッタリング能力が優れたシリコン単結晶ウェーハの製造方法として、非酸化性雰囲気にて1100℃以上の温度で熱処理することにより、アニールウェーハ表層近くのCOP(Crystal Originated Particle)を消滅させることが提案されている(特許文献1参照)。
ただしこの方法によると、酸素の外方拡散も同時に起こるため、この方法により得られるウェーハにおいては、酸素析出物(BMD)が存在しない領域がウェーハ表面から10μm以上形成されることになる。
ところで、半導体デバイスは、近年益々デバイス自体の薄膜化が進み、これにともない上述したゲッタリング層がよりデバイス活性層に近い領域に存在するウェーハが求められている。
しかしながら、上記従来の製造方法では、ゲッタリング能力を向上させるための熱処理によって、酸素析出物が存在しない領域がウェーハ表面から10μm以上も形成されてしまうので、薄膜デバイスにおいてもゲッタリング効果を有効に発揮するウェーハの製造方法の開発が希求されていた。
特開平10−144698号公報
本発明が解決しようとする課題は、薄膜デバイスに対してもゲッタリング効果が有効に発揮されるシリコン単結晶ウェーハ及びその製造方法を提供することである。
本発明は、チョクラルスキー法によって育成された単結晶から加工されたシリコンウェーハであって、初期格子間酸素濃度が1.4×1018atoms/cc(ASTM F−121,1979)以上のシリコンウェーハに、アルゴンガスのガス雰囲気中において、1150℃以上、シリコン融点以下の熱処理温度で、5秒以下の急速昇降温熱処理を施し、前記シリコンウェーハの表面から0.6μm〜2.6μmの深さに無欠陥層を形成することを特徴とする。
本発明は、アルゴンガスのガス雰囲気中において、1150℃以上、シリコン融点以下の熱処理温度で、5秒以下の急速昇降温熱処理を施すので、シリコンウェーハの表面から0.6μm〜2.6μmの表層領域ではあるがCOP及び酸素析出核が消滅し、この領域において高い酸化膜耐圧を示すことになる。また、初期格子間酸素濃度が1.4×1018atoms/cc以上という高酸素濃度のウェーハを用いるので、ウェーハは表面から10μm程度の領域では酸素安定析出核が存在することになる。
したがって、ウェーハ表層は結晶欠陥が消滅する一方で、デバイス活性領域の直下にゲッタリング源となる安定な酸素析出核が存在するシリコン単結晶ウェーハを得ることができる。
図1は、本発明の実施形態に係るシリコン単結晶ウェーハの製造方法を示す工程図である。本実施形態に係るシリコン単結晶ウェーハの製造方法では、初期格子間酸素濃度が高酸素濃度、すなわち1.4×1018atoms/cc(ASTM F−121,1979)以上となるCZ法条件でシリコンインゴッドを育成する。シリコン育成時の酸素濃度が1.4×1018atoms/ccに満たないと薄膜デバイス活性層の直下に、ゲッタリング源となる安定な酸素析出物が有効数存在しないからである。
このシリコン育成時において、窒素をシリコン単結晶中に1×1013〜1×1015atoms/ccドープすると、無欠陥領域がさらに拡大するので好ましいといえる。
次にシリコンインゴッドをウェーハに加工する。このウェーハ加工は特に限定されず、一般的な加工法を採用することができる。
ウェーハ加工したのち、1150℃以上、シリコンの融点(1410℃)以下の温度で、10秒以下の急速昇降温熱処理を施す。この急速昇降温熱処理は、非酸化性雰囲気、たとえばアルゴンガス,窒素ガス,水素ガスまたはこれらの混合ガス雰囲気中にて行う。
本実施形態の急速昇降温熱処理は、ハロゲンランプを熱源としたハロゲンランプ熱処理炉、キセノンランプを熱源としたフラッシュランプ熱処理炉またはレーザを熱源としたレーザ熱処理炉などを用いることができ、ハロゲンランプ熱処理炉を用いる場合は0.1〜10秒、フラッシュランプ熱処理炉を用いる場合は0.1秒以下、レーザ熱処理炉を用いる場合は0.1秒以下とすることが好ましい。
以上の急速昇降温熱処理を施すことで、ウェーハ表面に無欠陥層が形成されると同時にデバイス活性層の直下(ウェーハ表面から10〜20μm)にゲッタリング源となる酸素析出物が存在するウェーハを得ることができる。
これに加え、急速昇降温熱処理を施したウェーハの表面にシリコンエピタキシャル層を成長させることもできる。急速昇降温熱処理を施したウェーハ表面は無欠陥層が形成されているので、ここにエピタキシャル層を形成することで無欠陥層をさらに拡大または無欠陥層の厚さを調整することができる。
さらに、急速昇降温熱処理を施したのち、非酸化性雰囲気にて1000℃〜1300℃×30〜60分程度の追加熱処理を施すこともできる。この追加熱処理を施すことで、デバイス活性層の直下に存在する酸素析出物のサイズを増大させることができ、また無欠陥層の厚さも調整することができる。
以下の実施例において、初期格子間酸素濃度が1.4×1018atoms/cc(ASTM F−121,1979)以上の条件で育成したウェーハに、10秒以下の急速昇降温熱処理を施すと、デバイス活性領域である表層において高い酸化膜耐圧を示すとともに、デバイス活性領域の直下にゲッタリング源となり得る酸素析出核が存在することを、比較例とともに確認した。
《実施例1》
直径200mmのシリコン単結晶インゴット(初期格子間酸素濃度が14.5×1017atoms/cc(ASTM F−121,1979),比抵抗が10〜20Ωcm,窒素ドープなし)からスライスして鏡面加工を施した複数のシリコンウェーハに、ハロゲンランプを熱源とする熱処理炉を用いて1150℃×3秒の熱処理を施した。
この熱処理が施された複数のシリコンウェーハのそれぞれに対し、0.2μm程度ずつ再研磨し、表面からの再研磨量が異なるウェーハを複数枚準備した。これら表面からの再研磨量が異なるウェーハに膜厚が25nmの酸化膜と、面積が8mmの測定電極(リンをドープしたポリシリコン電極)としたMOSキャパシタを形成し、11MV/cmの判定電界の条件(電流値が10−3Aを超えるとブレイクダウンとみなす。)で酸化膜耐圧特性TZDBを測定し、判定電界をクリアしたMOSキャパシタを良品とした。良品率が90%以上となった最大の再研磨量(以下、無欠陥深さとも言う。)は、1.7μmであった。
一方、上記の急速昇降温熱処理を施したシリコンウェーハに、さらに1000℃×16時間の熱処理を施したのち、このウェーハを劈開し、2μmのライトエッチング(wright etching)を実施した。このウェーハ表面から10〜20μmの位置に存在するエッチングピットを光学顕微鏡で測定し、BMD密度を算出したところ、2.1×10個/cmであった。
これら無欠陥深さとBMD密度の結果を、酸素濃度、窒素濃度及び急速昇降温熱処理条件とともに表1に示す。
《実施例2》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を22.1×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプを用いた急速昇降温熱処理条件を1200℃×3秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは1.8μm、BMD密度は4.9×10個/cmであった。
《実施例3》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を14.6×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプの代わりにキセノンランプを用いたフラッシュランプ熱処理炉、急速昇降温熱処理条件を1250℃×0.001秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは0.6μm、BMD密度は38.0×10個/cmであった。
《実施例4》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を21.8×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプの代わりにキセノンランプを用いたフラッシュランプ熱処理炉、急速昇降温熱処理条件を1300℃×0.001秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは0.8μm、BMD密度は52.0×10個/cmであった。
《実施例5》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を14.4×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプの代わりにレーザを用いたレーザ熱処理炉、急速昇降温熱処理条件を1300℃×0.001秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは0.8μm、BMD密度は29.0×10個/cmであった。
《実施例6》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を22.3×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプの代わりにレーザを用いたレーザ熱処理炉、急速昇降温熱処理条件を1350℃×0.001秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは1.0μm、BMD密度は62.0×10個/cmであった。
《実施例7》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を14.3×1017atoms/cc(ASTM F−121,1979)、窒素濃度を1.5×1013atoms/cc、ハロゲンランプを用いた急速昇降温熱処理条件を1200℃×5秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは2.6μm、BMD密度は58.0×10個/cmであった。
《実施例8》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を14.7×1017atoms/cc(ASTM F−121,1979)、窒素濃度を85.8×1013atoms/cc、ハロゲンランプを用いた急速昇降温熱処理条件を1200℃×5秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは2.3μm、BMD密度は51.0×10個/cmであった。
《実施例9》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を21.1×1017atoms/cc(ASTM F−121,1979)、窒素濃度を2.5×1013atoms/cc、ハロゲンランプを用いた急速昇降温熱処理条件を1200℃×3秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは2.1μm、BMD密度は67.0×10個/cmであった。
《実施例10》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を21.9×1017atoms/cc(ASTM F−121,1979)、窒素濃度を75.8×1013atoms/cc、ハロゲンランプを用いた急速昇降温熱処理条件を1200℃×3秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは1.7μm、BMD密度は61.0×10個/cmであった。
《実施例11》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を20.4×1017atoms/cc(ASTM F−121,1979)、窒素濃度を34.6×1013atoms/cc、ハロゲンランプの代わりにキセノンランプを用いたフラッシュランプ熱処理炉、急速昇降温熱処理条件を1300℃×0.001秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは0.8μm、BMD密度は49.0×10個/cmであった。
《実施例12》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を21.0×1017atoms/cc(ASTM F−121,1979)、窒素濃度を81.5×1013atoms/cc、ハロゲンランプの代わりにレーザを用いたレーザ熱処理炉、急速昇降温熱処理条件を1300℃×0.001秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは0.8μm、BMD密度は52.0×10個/cmであった。
《比較例1》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を13.1×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプを用いた急速昇降温熱処理条件を1200℃×3秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは2.1μmであったが、BMD密度は1.0×10個/cmに満たなかった。
《比較例2》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を13.2×1017atoms/cc(ASTM F−121,1979)、窒素濃度を35.0×1013atoms/cc、ハロゲンランプを用いた急速昇降温熱処理条件を1200℃×5秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは2.6μmであったが、BMD密度は1.0×10個/cmに満たなかった。
《比較例3》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を14.8×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプを用いた急速昇降温熱処理条件を1100℃×3秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、BMD密度は6.4×10個/cmであったが、無欠陥深さは0μmであった。
《比較例4》
実施例1に対し、シリコン単結晶インゴットの初期格子間酸素濃度を15.2×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプを用いた急速昇降温熱処理条件を1125℃×3秒としたこと以外は、実施例1と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、BMD密度は5.3×10個/cmであったが、無欠陥深さは0μmであった。
Figure 0005217245
《考 察》
実施例1〜12の結果から、初期格子間酸素濃度が1.4×1018atoms/cc(ASTM F−121,1979)以上のウェーハに、1150℃以上、1350℃以下の温度で3秒以下の熱処理を施せば、得られたウェーハには約3μm以下の無欠陥層が形成されることが確認された。
すなわち、急速昇降温熱処理によって、極めて表層領域のみではあるがCZ法による引き上げ時に形成されたGrown-in(Void)欠陥COPと酸素析出核が消滅し、この領域では高い酸化膜耐圧を示すことが確認された。
一方、ウェーハ表面から10〜20μmの位置では、結晶育成時に高酸素であったために、成長した酸素安定析出核が存在しており、これが1000℃×16時間の熱処理で顕在化することが確認された。
このように、実施例1〜12のウェーハ最表層では欠陥が消滅する一方で、デバイス活性領域の直下に安定な酸素析出核(ゲッタリング源)が存在する極めて好ましいウェーハを得ることができた。また、フラッシュランプ熱処理炉やレーザ熱処理炉を用いた場合、より浅い無欠陥層幅を得ることが可能であることも確認できた。
これに対し、比較例1及び2では、結晶に存在する初期酸素濃度が低く、結晶育成時に十分安定な析出核サイズとなっていないため、急速昇降温処理や1000℃×16時間の熱処理を施しても安定な酸素析出核が存在しないことが確認された。
さらに、比較例3及び4では、急速昇降温熱処理の温度が低いため、急速昇降温熱処理にて欠陥の消滅が十分ではなく、ウェーハ最表面から酸化膜耐圧の歩留まりが劣化することが確認された。
《実施例13》
直径200mmのシリコン単結晶インゴット(初期格子間酸素濃度が16.1×1017atoms/cc(ASTM F−121,1979),比抵抗が10〜20Ωcm,窒素ドープなし)からスライスして鏡面加工を施した複数のシリコンウェーハに、ハロゲンランプを熱源とする熱処理炉を用いて1150℃×3秒の熱処理を施した。
さらに、この熱処理が施された複数のシリコンウェーハに、堆積温度が1150℃の条件でシリコンエピタキシャル層を4.0μm成長させ、得られたシリコンエピタキシャルウェーハの無欠陥深さとBMD密度とを実施例1と同じ条件で測定したところ、無欠陥深さは5.1μm、BMD密度は0.87×10個/cmであった。
《実施例14》
実施例13に対し、シリコン単結晶インゴットの初期格子間酸素濃度を16.6×1017atoms/cc(ASTM F−121,1979)、窒素濃度を34.0×1013atoms/ccとしたこと以外は、実施例13と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは5.6μm、BMD密度は3.5×10個/cmであった。
《実施例15》
実施例13に対し、シリコン単結晶インゴットの初期格子間酸素濃度を15.1×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプ熱処理炉に代えてキセノンランプを用いたフラッシュランプ熱処理炉、このフラッシュランプ熱処理炉を用いた熱処理を1250℃×0.001秒、エピタキシャル層の膜厚を3.5μmとしたこと以外は、実施例13と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは4.3μm、BMD密度は7.7×10個/cmであった。
《実施例16》
実施例13に対し、シリコン単結晶インゴットの初期格子間酸素濃度を17.8×1017atoms/cc(ASTM F−121,1979)、窒素濃度を27.0×1013atoms/cc、ハロゲンランプ熱処理炉に代えてキセノンランプを用いたフラッシュランプ熱処理炉、このフラッシュランプ熱処理炉を用いた熱処理を1250℃×0.001秒、エピタキシャル層の膜厚を3.5μmとしたこと以外は、実施例13と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは4.6μm、BMD密度は12.0×10個/cmであった。
《実施例17》
実施例13に対し、シリコン単結晶インゴットの初期格子間酸素濃度を16.4×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプ熱処理炉に代えてレーザを用いたレーザ熱処理炉、このレーザ熱処理炉を用いた熱処理を1350℃×0.001秒、エピタキシャル層の膜厚を3.5μmとしたこと以外は、実施例13と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは4.7μm、BMD密度は8.7×10個/cmであった。
《実施例18》
実施例13に対し、シリコン単結晶インゴットの初期格子間酸素濃度を17.3×1017atoms/cc(ASTM F−121,1979)、窒素濃度を24.0×1013atoms/cc、ハロゲンランプ熱処理炉に代えてレーザを用いたレーザ熱処理炉、このレーザ熱処理炉を用いた熱処理を1350℃×0.001秒、エピタキシャル層の膜厚を3.5μmとしたこと以外は、実施例13と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは4.3μm、BMD密度は32.0×10個/cmであった。
《比較例5》
実施例13に対し、シリコン単結晶インゴットの初期格子間酸素濃度を15.8×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプ熱処理炉を用いた熱処理を1125℃×3秒としたこと以外は、実施例13と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、BMD密度は0.96×10個/cmであったが、無欠陥深さは0μmであった。
Figure 0005217245
《考 察》
実施例13〜18の結果から、初期格子間酸素濃度が1.4×1018atoms/cc(ASTM F−121,1979)以上のウェーハに、1150℃以上、1350℃以下の温度で3秒以下の熱処理を施し、この上にシリコンエピタキシャル層を形成しても、得られたウェーハには約6μm以下の無欠陥層が形成されることが確認された。一方、ウェーハ表面から10〜20μmの領域に高いBMD密度が観察された。
これに対して、急速昇降温処理が1125℃であった比較例5では、この熱処理におけるウェーハ表層の酸素析出核の消滅が十分ではなく、エピタキシャル成長の際に、酸素析出核を起点にエピタキシャル欠陥の発生があり、酸化膜耐圧が劣化することが確認された。
《実施例19》
直径200mmのシリコン単結晶インゴット(初期格子間酸素濃度が14.5×1017atoms/cc(ASTM F−121,1979),比抵抗が10〜20Ωcm,窒素ドープなし)からスライスして鏡面加工を施した複数のシリコンウェーハに、ハロゲンランプを熱源とする熱処理炉を用いて1150℃×3秒の熱処理を施した。
この熱処理が施された複数のシリコンウェーハに対し、さらに1000℃×30分の追加熱処理をアルゴンガス雰囲気で施した。
得られたシリコンウェーハの無欠陥深さとBMD密度とを実施例1と同じ条件で測定したところ、無欠陥深さは2.3μm、BMD密度は2.3×10個/cmであった。
《実施例20》
実施例19に対し、追加熱処理条件を1200℃×60分としたこと以外は、実施例19と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは5.6μm、BMD密度は1.1×10個/cmであった。
また、追加熱処理を行う前後におけるBMDサイズを透過電子顕微鏡にて観察したところ、追加熱処理を行う前の状態では透過電子顕微鏡で検出可能な最小サイズ以下(<10nm)であったのに対し、追加熱処理を行った後の状態では平均サイズが63.4nmの多面体形状の析出物が観察された。
《実施例21》
実施例19に対し、シリコン単結晶インゴットの初期格子間酸素濃度を14.6×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプの代わりにキセノンランプを用いたフラッシュランプ熱処理炉、急速昇降温熱処理条件を1250℃×0.001秒、追加熱処理条件を1150℃×30分としたこと以外は、実施例19と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは2.1μm、BMD密度は19.0×10個/cmであった。
《実施例22》
実施例19に対し、シリコン単結晶インゴットの初期格子間酸素濃度を14.6×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプの代わりにキセノンランプを用いたフラッシュランプ熱処理炉、急速昇降温熱処理条件を1250℃×0.001秒、追加熱処理条件を1150℃×60分としたこと以外は、実施例19と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは3.5μm、BMD密度は12.0×10個/cmであった。
《実施例23》
実施例19に対し、シリコン単結晶インゴットの初期格子間酸素濃度を14.4×1017atoms/cc(ASTM F−121,1979)、ハロゲンランプの代わりにレーザを用いたレーザ熱処理炉、急速昇降温熱処理条件を1300℃×0.001秒、追加熱処理条件を1150℃×30分としたこと以外は、実施例19と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは3.7μm、BMD密度は10.0×10個/cmであった。
《実施例24》
実施例19に対し、シリコン単結晶インゴットの初期格子間酸素濃度を14.7×1017atoms/cc(ASTM F−121,1979)、窒素濃度を85.8×1013atoms/cc、ハロゲンランプを用いた急速昇降温熱処理条件を1200℃×5秒、追加熱処理条件を1150℃×60分としたこと以外は、実施例19と同じ条件でウェーハを作製し、無欠陥深さとBMD密度を測定した。その結果、無欠陥深さは4.9μm、BMD密度は24.0×10個/cmであった。
Figure 0005217245
《考 察》
実施例19〜24の結果から、急速昇降温処理を施したウェーハに追加熱処理(非酸化性雰囲気)をすることで、ウェーハ表面から10〜20μmの位置における酸素析出物のサイズが増大することが確認された(実施例20)。したがって、10〜20μmの位置における熱安定性が向上するとともに、さらに表層付近では酸素の外方拡散によって表層のBMDが消滅することで無欠陥深さの調整も可能となる。
本発明の実施形態に係るシリコン単結晶ウェーハの製造方法を示す工程図である。

Claims (11)

  1. チョクラルスキー法によって育成された単結晶から加工されたシリコンウェーハであって、初期格子間酸素濃度が1.4×1018atoms/cc(ASTM F−121,1979)以上のシリコンウェーハに、
    アルゴンガスのガス雰囲気中において、1150℃以上、シリコン融点以下の熱処理温度で、5秒以下の急速昇降温熱処理を施し、前記シリコンウェーハの表面から0.6μm〜2.6μmの深さに無欠陥層を形成する工程を有することを特徴とするシリコン単結晶ウェーハの製造方法。
  2. 前記単結晶から加工されたシリコンウェーハの初期格子間酸素濃度が17.3×10 17 atoms/cc(ASTM F−121,1979)以上であることを特徴とする請求項1に記載のシリコン単結晶ウェーハの製造方法。
  3. 前記急速昇降温熱処理は、熱源としてのハロゲンランプを用いて0.1〜秒の熱処理を施すことを特徴とする請求項1または2記載のシリコン単結晶ウェーハの製造方法。
  4. 前記急速昇降温熱処理は、熱源としてのキセノンランプを用いて0.1秒以下の熱処理を施すことを特徴とする請求項1または2記載のシリコン単結晶ウェーハの製造方法。
  5. 前記急速昇降温熱処理は、熱源としてのレーザを用いて0.1秒以下の熱処理を施すことを特徴とする請求項1または2記載のシリコン単結晶ウェーハの製造方法。
  6. 前記チョクラルスキー法によりシリコン単結晶を育成する際に、窒素がシリコン単結晶中に1×1013〜1×1015atoms/ccドープされることを特徴とする請求項1〜5の何れかに記載のシリコン単結晶ウェーハの製造方法。
  7. 前記急速昇降温熱処理されたシリコンウェーハに、シリコン単結晶をエピタキシャル成長させる工程を有することを特徴とする請求項1〜6の何れかに記載のシリコン単結晶ウェーハの製造方法。
  8. 前記急速昇降温熱処理されたシリコンウェーハに、非酸化性雰囲気にて、1000℃以上、1300℃以下の追加熱処理を施す追加熱処理工程をさらに有することを特徴とする請求項1〜7の何れかに記載のシリコン単結晶ウェーハの製造方法。
  9. 前記急速昇降温熱処理は、当該急速昇降温熱処理されたシリコンウェーハに、1000℃×16時間のBMD密度測定用熱処理を施した場合に、ウェーハ表面から10μm〜20μmの範囲に5×10個/cm以上の酸素析出物が形成されるように、熱処理を施すことを特徴とする請求項1〜8の何れかに記載のシリコン単結晶ウェーハの製造方法。
  10. 請求項1〜の何れかに記載された方法により製造されたことを特徴とするシリコン単結晶ウェーハ。
  11. 請求項10記載のシリコン単結晶ウェーハであって、ウェーハ表面から10μm〜20μmの範囲に5×10個/cm以上の酸素析出物を有することを特徴とするシリコン単結晶ウェーハ。
JP2007136287A 2007-05-23 2007-05-23 シリコン単結晶ウェーハ及びその製造方法 Active JP5217245B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007136287A JP5217245B2 (ja) 2007-05-23 2007-05-23 シリコン単結晶ウェーハ及びその製造方法
US12/113,576 US20080292523A1 (en) 2007-05-23 2008-05-01 Silicon single crystal wafer and the production method
KR1020080042402A KR101020436B1 (ko) 2007-05-23 2008-05-07 실리콘 단결정 웨이퍼 및 그 제조 방법
DE102008022747.1A DE102008022747B4 (de) 2007-05-23 2008-05-08 Silicium-Einkristall-Wafer und Verfahren zur Herstellung
TW097117827A TWI390091B (zh) 2007-05-23 2008-05-15 Silicon single crystal wafer and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007136287A JP5217245B2 (ja) 2007-05-23 2007-05-23 シリコン単結晶ウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008294112A JP2008294112A (ja) 2008-12-04
JP5217245B2 true JP5217245B2 (ja) 2013-06-19

Family

ID=40168550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007136287A Active JP5217245B2 (ja) 2007-05-23 2007-05-23 シリコン単結晶ウェーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP5217245B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890291B2 (en) 2009-03-25 2014-11-18 Sumco Corporation Silicon wafer and manufacturing method thereof
JP2011086702A (ja) * 2009-10-14 2011-04-28 Sumco Corp 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法
JP2011086706A (ja) * 2009-10-14 2011-04-28 Sumco Corp 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法
JP6044277B2 (ja) * 2012-11-08 2016-12-14 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5811218B2 (ja) * 2014-03-18 2015-11-11 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
JP7545347B2 (ja) * 2021-02-25 2024-09-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP2024008390A (ja) * 2022-07-08 2024-01-19 株式会社Sumco シリコンウェーハ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Sumco シリコン半導体基板の熱処理方法
JP4529416B2 (ja) * 2003-11-07 2010-08-25 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Sumco Techxiv株式会社 シリコン半導体基板の熱処理方法
EP1909315A4 (en) * 2005-07-27 2008-11-26 Sumco Corp SILICON PLATE AND METHOD FOR PRODUCING SAME
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP2008166517A (ja) * 2006-12-28 2008-07-17 Covalent Materials Corp 半導体基板の製造方法

Also Published As

Publication number Publication date
JP2008294112A (ja) 2008-12-04

Similar Documents

Publication Publication Date Title
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
JP5188673B2 (ja) Igbt用のシリコンウェーハ及びその製造方法
JP6044660B2 (ja) シリコンウェーハの製造方法
EP1501122A1 (en) High resistance silicon wafer and method for production thereof
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
TWI390091B (zh) Silicon single crystal wafer and its manufacturing method
JP2006261632A (ja) シリコンウェーハの熱処理方法
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP2010147248A (ja) アニールウェハおよびアニールウェハの製造方法
JP6448805B2 (ja) エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法
JP5567259B2 (ja) シリコンウェーハおよびその製造方法
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
JP2009231429A (ja) シリコンウェーハの製造方法
WO2002049091A1 (fr) Procede de fabrication d'une tranche de recuit et tranche obtenue
JP4131077B2 (ja) シリコンウェーハの製造方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP5207705B2 (ja) シリコンウエハ及びその製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JP2013030723A (ja) シリコンウェーハの製造方法
JP5965607B2 (ja) シリコンウェーハの製造方法
JP3735002B2 (ja) シリコン半導体基板およびその製造方法
JP2009164155A (ja) シリコンウエハの製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5217245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250