JP5200322B2 - 半導体デバイスおよびその製造方法 - Google Patents
半導体デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP5200322B2 JP5200322B2 JP2005353106A JP2005353106A JP5200322B2 JP 5200322 B2 JP5200322 B2 JP 5200322B2 JP 2005353106 A JP2005353106 A JP 2005353106A JP 2005353106 A JP2005353106 A JP 2005353106A JP 5200322 B2 JP5200322 B2 JP 5200322B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- electrode
- semiconductor
- drain electrode
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、酸化物半導体を用いた半導体デバイスおよびその製造方法に関する。
一般に、電子デバイスの駆動用トランジスタとして、アモルファスシリコンや多結晶シリコン等を用いた薄膜トランジスタが用いられてきた。しかしながら、高品質なアモルファスシリコンや多結晶シリコンは、成膜に２００℃以上の温度を必要とするため、フレキシブルなポリマーフィルムを基材として用いて、フレキシブルデバイスを実現することは困難であった。
また近年、有機半導体材料を用いた薄膜トランジスタが盛んに研究されている。有機半導体材料は、真空プロセスを用いず、例えば、印刷プロセスで作成できるため、低温でトランジスタの製造の可能性があり、可撓性のプラスチック基材上に設けられる等の利点を有する。
しかしながら、有機半導体材料は、移動度が極めて低く、また経時劣化にも弱いという難点があり、未だ広範な使用、実用に至っていない。
また近年、有機半導体材料を用いた薄膜トランジスタが盛んに研究されている。有機半導体材料は、真空プロセスを用いず、例えば、印刷プロセスで作成できるため、低温でトランジスタの製造の可能性があり、可撓性のプラスチック基材上に設けられる等の利点を有する。
しかしながら、有機半導体材料は、移動度が極めて低く、また経時劣化にも弱いという難点があり、未だ広範な使用、実用に至っていない。
以上のような状況を踏まえて、透明酸化物半導体を用いたデバイスの開発が行われている。透明酸化物は、低温で作成可能で、しかも高い移動度を示す特性を有しているので、例えば、基材、電極、絶縁膜等に透明材料を用いれば透明なデバイスを実現できる等、従来の材料になかった特性を持つ。前記透明酸化物半導体として、例えば、非晶質In-Ga-Zn-O材料を用いた電界効果型トランジスタが提案されている（非特許文献１参照）。
上記非特許文献１に記載の材料を用いたアモルファス酸化物半導体を半導体活性層として用いることで、室温でPET基板上に移動度が１０cm2/Vs前後の優れた特性を持つ透明電界効果型トランジスタの作成に成功している。
K. Nomura et al. Nature,432, 488（2004）
上記非特許文献１に記載の材料を用いたアモルファス酸化物半導体を半導体活性層として用いることで、室温でPET基板上に移動度が１０cm2/Vs前後の優れた特性を持つ透明電界効果型トランジスタの作成に成功している。
K. Nomura et al. Nature,432, 488（2004）
前記酸化物半導体は、ｎ型半導体低温で形成することができるので、各種基板を用いたトランジスタが得られる可能性が高まった。
しかしながら、本発明は、酸化物半導体を半導体活性層に用いる場合、キャリア注入効率を考慮すると、ソース電極、ドレイン電極間は、低仕事関数の電極材料であることが望ましい。この低仕事関数の電極材料としては、Ca(2.7eV)、Ba(2.9eV)が一般的に知られている。
しかしながら、本発明は、酸化物半導体を半導体活性層に用いる場合、キャリア注入効率を考慮すると、ソース電極、ドレイン電極間は、低仕事関数の電極材料であることが望ましい。この低仕事関数の電極材料としては、Ca(2.7eV)、Ba(2.9eV)が一般的に知られている。
一方、トランジスタを低温で製造する手法として、スクリーン印刷法、フレキソ印刷法、凸版反転オフセット印刷法、凹版オフセット印刷法、またはインクジェット印刷法等の印刷法が提案されている。
この印刷法により電極を形成するためには、一般的に、金属ペーストや金属粒子を分散させた溶液を用いる。接触抵抗が大きくなり、良好なトランジスタが得られない恐れがあった。
しかしながら、前記の低仕事関数の電極材料は、水分に対して不安定であるため、金属ペーストや金属粒子を分散させた溶液とすることができないので、前記電極材料を用いて、印刷法により電極を形成することはできなかった。
この印刷法により電極を形成するためには、一般的に、金属ペーストや金属粒子を分散させた溶液を用いる。接触抵抗が大きくなり、良好なトランジスタが得られない恐れがあった。
しかしながら、前記の低仕事関数の電極材料は、水分に対して不安定であるため、金属ペーストや金属粒子を分散させた溶液とすることができないので、前記電極材料を用いて、印刷法により電極を形成することはできなかった。
また、酸化物半導体の表面は、大気中動作におけるヒステリシスの変化、閾値のシフト、およびオフ電流が大きくなる問題があった。
本発明は、酸化物半導体を半導体活性層に用いた場合でも、ソース電極、ドレイン電極間のキャリア効率の良好な半導体デバイスおよびその製造方法を提供することを目的とする。
また、本発明は、酸化物半導体を半導体活性層に用い、大気中動作を行っても、ヒステリシスの変化、閾値のシフト、およびオフ電流が大きくなることのない半導体デバイスおよびその製造方法を提供することを目的とする。
また、本発明は、酸化物半導体を半導体活性層に用い、大気中動作を行っても、ヒステリシスの変化、閾値のシフト、およびオフ電流が大きくなることのない半導体デバイスおよびその製造方法を提供することを目的とする。
請求項１に記載の発明は、基材上に設けられたゲート電極と、該ゲート電極上に、ゲート絶縁層、ソース電極とドレイン電極を順次備え、前記ソース電極とドレイン電極間に半導体活性層を設けたトランジスタにおいて、前記半導体活性層の、前記ゲート絶縁層、ソース電極、およびドレイン電極と接触する接触面以外の面に保護層を設けたことを特徴とする半導体デバイスである。
請求項２に記載の発明は、前記保護層が、前記半導体活性層に化学吸着している部位を含むことを特徴とする請求項１記載の半導体デバイスである。
請求項３に記載の発明は、前記半導体活性層は、化合物半導体または酸化物半導体から形成されていることを特徴とする請求項１または２記載の半導体デバイスである。
請求項４に記載の発明は、前記酸化物半導体が、In、Ga、Zn、Snよりなる群から選択された金属の酸化物半導体であることを特徴とする請求項３記載の半導体デバイスである。
請求項５に記載の発明は、請求項５に記載の発明は、前記保護層は、有機無機複合膜からなることを特徴とする請求項１ないし４のいずれかに記載の半導体デバイスである。
請求項６に記載の発明は、前記有機無機複合膜は、シラン化合物から形成されている複合膜であることを特徴とする請求項５記載の半導体デバイスである。
請求項７に記載の発明は、前記シラン化合物は、下記化学式（１）で表される化合物からなる群より選択された1種類以上のシラン化合物で有ることを特徴とする請求項６記載の半導体デバイスである。
（式中、Rは、独立して水素原子、アルキル基、シクロアルキル基、アリール基、アクリル基であり、アルキル基、シクロアルキル基、アリール基はエポキシ基やアミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基、スチリル基で置換されていてもよい。また、アルキル基、シクロアルキル基、アリール基もしくは、エポキシ基やアミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基、スチリル基で置換されたアルキル基、シクロアルキル基、アリール基は全フッ素化もしくは部分フッ素化されていてもよい。また、式中、Xは、独立してハロゲン原子、アルコキシ基である。さらに、ｎは、０〜３の整数、ｍは、１〜４の整数で、ｎ＋ｍ＝４である。）
請求項８に記載の発明は、前記保護層は、有機酸からなることを特徴とする請求項１ないし３のいずれかに記載の半導体デバイスである。
請求項９に記載の発明は、前記有機酸は、脂肪族カルボン酸であることを特徴とする請求項７記載の半導体デバイスである。
請求項１０に記載の発明は、
基材上にゲート電極を設ける工程と、
該ゲート電極上に、ゲート絶縁層を設ける工程と、
前記ゲート絶縁層上に、ソース電極とドレイン電極を形成する工程と、
前記ソース電極とドレイン電極に接触するように、半導体活性層を形成する工程と、
前記半導体活性層表面に化学吸着している部位を含む保護層を形成する工程と、
を有することを特徴とする半導体デバイスの製造方法である。
基材上にゲート電極を設ける工程と、
該ゲート電極上に、ゲート絶縁層を設ける工程と、
前記ゲート絶縁層上に、ソース電極とドレイン電極を形成する工程と、
前記ソース電極とドレイン電極に接触するように、半導体活性層を形成する工程と、
前記半導体活性層表面に化学吸着している部位を含む保護層を形成する工程と、
を有することを特徴とする半導体デバイスの製造方法である。
本発明は、以上の構成からなるので、酸化物半導体を半導体活性層とした半導体デバイスの、半導体活性層の前記前記ゲート絶縁層、ソース電極、およびドレイン電極と接触する接触面以外の面に保護層を設けた構成としたので、大気中動作を行っても、ヒステリシスの変化、閾値のシフト、およびオフ電流が大きくなることのない半導体デバイスが可能となった。
また、低温プロセスで、ゲート電極、ゲート絶縁膜、半導体活性層、およびソース電極とドレイン電極を形成することが可能となり、基材として、プラスチック基材を用いることが可能となった。
本発明のトランジスタの一例を図１に示す。
基材１１上に設けられたゲート電極１２と、該ゲート電極１２上に、ゲート絶縁層１３、該ゲート絶縁層１３上に、ソース電極１８とドレイン電極１９、および半導体活性層１４を順次備えたトランジスタにおいて、して設けられたゲート電極とを備えた半導体装置において、前記半導体活性層の、前記ゲート絶縁層、ソース電極、およびドレイン電極と接触する接触面以外の面に保護層を設けたことを特徴とする半導体デバイスである。
前記保護層１５は、半導体活性層に化学吸着している部位を含む構成とすることが好ましい。
基材１１上に設けられたゲート電極１２と、該ゲート電極１２上に、ゲート絶縁層１３、該ゲート絶縁層１３上に、ソース電極１８とドレイン電極１９、および半導体活性層１４を順次備えたトランジスタにおいて、して設けられたゲート電極とを備えた半導体装置において、前記半導体活性層の、前記ゲート絶縁層、ソース電極、およびドレイン電極と接触する接触面以外の面に保護層を設けたことを特徴とする半導体デバイスである。
前記保護層１５は、半導体活性層に化学吸着している部位を含む構成とすることが好ましい。
ここで、前記基材１１は、ガラス、プラスチック等の基材を使用することができ、特に、プラスチック基材を用いることで、フレキシブルなトランジスタの提供が可能となる。
また、ゲート電極１２は、インジウム（In）、アルミニウム（Al）、金（Au）、銀（Ag）等の金属薄膜であってもよいし、酸化インジウム（In2O3）、酸化スズ（SnO2）、酸化亜鉛（ZnO）、酸化カドミウム（CdO）、酸化インジウムカドミウム（CdIn2O4）、酸化カドミウムスズ（Cd2SnO4）、酸化亜鉛スズ（Zn2SnO4）等の酸化物材料でもよい。
また、前記酸化物材料に不純物をドープしたものも好適に用いられる。例えば、In2O3にスズ（Sn）やモリブデン（Mo）、チタン（Ti）をドープしたもの、SnO2にアンチモン（Sb）やフッ素（F）をドープしたもの、ZnOにインジウム、アルミニウム、ガリウム（Ga）をドープしたものなどである。
また、ゲート電極１２は、インジウム（In）、アルミニウム（Al）、金（Au）、銀（Ag）等の金属薄膜であってもよいし、酸化インジウム（In2O3）、酸化スズ（SnO2）、酸化亜鉛（ZnO）、酸化カドミウム（CdO）、酸化インジウムカドミウム（CdIn2O4）、酸化カドミウムスズ（Cd2SnO4）、酸化亜鉛スズ（Zn2SnO4）等の酸化物材料でもよい。
また、前記酸化物材料に不純物をドープしたものも好適に用いられる。例えば、In2O3にスズ（Sn）やモリブデン（Mo）、チタン（Ti）をドープしたもの、SnO2にアンチモン（Sb）やフッ素（F）をドープしたもの、ZnOにインジウム、アルミニウム、ガリウム（Ga）をドープしたものなどである。
また、ソース電極１８およびドレイン電極１９は、前記ゲート電極１２と同じ材料、または異なる材料を用いてもよい。
また、前記それぞれの電極は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、または、導電性ペーストを用いてスクリーン印刷等の方法を用いて形成される。そして、それぞれの電極は、膜厚が１５ｎｍ以上とすること好ましい。
また、前記それぞれの電極は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、または、導電性ペーストを用いてスクリーン印刷等の方法を用いて形成される。そして、それぞれの電極は、膜厚が１５ｎｍ以上とすること好ましい。
半導体活性層１４は、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム等の酸化物半導体材料を用いることができるが、これらに限定されるものではない。
また、保護層１５は、有機無機複合膜または有機酸のいずれかからなり、化学吸着している部位を含む構成からなる。
前記有機無機複合膜としては、シラン化合物から形成されている複合膜で、具体的には、前記シラン化合物は、下記化学式（１）で表される化合物からなる群より選択された1種類以上のシラン化合物を用いるのが好ましい。
前記有機無機複合膜としては、シラン化合物から形成されている複合膜で、具体的には、前記シラン化合物は、下記化学式（１）で表される化合物からなる群より選択された1種類以上のシラン化合物を用いるのが好ましい。
（式中、Rは、独立して水素原子、アルキル基、シクロアルキル基、アリール基、アクリル基であり、アルキル基、シクロアルキル基、アリール基はエポキシ基やアミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基、スチリル基で置換されていてもよい。また、アルキル基、シクロアルキル基、アリール基もしくは、エポキシ基やアミノ基、ウレイド基、メルカプト基、スルフィド基、イソシアネート基、スチリル基で置換されたアルキル基、シクロアルキル基、アリール基は全フッ素化もしくは部分フッ素化されていてもよい。また、式中、Xは、独立してハロゲン原子、アルコキシ基である。さらに、ｎは、０〜３の整数、ｍは、１〜４の整数で、ｎ＋ｍ＝４である。）
具体的には、デシルトリメトキシシラン、オクチルトリエトキシシラン等のアルコキシシラン、３−グリシドキシプロピルトリメトキシシラン等のエポキシ基を有するアルコキシシラン、３−アミノプロピルシラン等のアミノシラン、ビス（トリエトキシシリルプロピル）テトラスルフィド等のスルフィド基を有するシラン、またはヘキシルトリクロロシラン、オクチルトリクロロシラン等が挙げられる。
また、前記保護層１５は、脂肪族カルボン酸等の有機酸を用いて形成してもよい。
具体的には、デシルトリメトキシシラン、オクチルトリエトキシシラン等のアルコキシシラン、３−グリシドキシプロピルトリメトキシシラン等のエポキシ基を有するアルコキシシラン、３−アミノプロピルシラン等のアミノシラン、ビス（トリエトキシシリルプロピル）テトラスルフィド等のスルフィド基を有するシラン、またはヘキシルトリクロロシラン、オクチルトリクロロシラン等が挙げられる。
また、前記保護層１５は、脂肪族カルボン酸等の有機酸を用いて形成してもよい。
ゲート絶縁層１３は、絶縁材料であれば特に限定されないが、有機材料からなり、特に、ウェット状態で塗布形成した絶縁膜を用いるのが好ましい。
具体的には、ポリイミド、ポリアミド、ポリエステル、ポリビニルフェノール、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、ポリフッ化ビニリデン、シアノエチルプルラン、エポキシ樹脂、フェノール樹脂、ベンゾシクロブテン樹脂、アクリル樹脂、または前記樹脂のポリマーアロイ、あるいは共重合樹脂を用いることができる。
また、前記ゲート絶縁層１３に用いる絶縁膜は、前駆体を成膜した後、可視光、ＵＶ、あるいはＥＢ等の電磁波により硬化可能な樹脂、または熱硬化型樹脂、二液反応硬化型樹脂を用いることができる。
具体的には、ポリイミド、ポリアミド、ポリエステル、ポリビニルフェノール、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、ポリフッ化ビニリデン、シアノエチルプルラン、エポキシ樹脂、フェノール樹脂、ベンゾシクロブテン樹脂、アクリル樹脂、または前記樹脂のポリマーアロイ、あるいは共重合樹脂を用いることができる。
また、前記ゲート絶縁層１３に用いる絶縁膜は、前駆体を成膜した後、可視光、ＵＶ、あるいはＥＢ等の電磁波により硬化可能な樹脂、または熱硬化型樹脂、二液反応硬化型樹脂を用いることができる。
また、ソース電極１８およびドレイン電極１９は、インジウム（In）、アルミニウム（Al）、金（Au）、銀（Ag）等の金属薄膜からなる。
また、前記金属を、金属ペーストや金属粒子を分散させた溶液として用い、スクリーン印刷法、フレキソ印刷法、凸版反転オフセット印刷法、凹版オフセット印刷法、およびインクジェット印刷法のいずれかからなる方法で形成することで、低温プロセスで電極を形成することが可能となる。
また、前記方法以外、それぞれの電極は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法を用いてもよい。そして、それぞれの電極は、膜厚が１５ｎｍ以上とすること好ましい。
また、前記金属を、金属ペーストや金属粒子を分散させた溶液として用い、スクリーン印刷法、フレキソ印刷法、凸版反転オフセット印刷法、凹版オフセット印刷法、およびインクジェット印刷法のいずれかからなる方法で形成することで、低温プロセスで電極を形成することが可能となる。
また、前記方法以外、それぞれの電極は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法を用いてもよい。そして、それぞれの電極は、膜厚が１５ｎｍ以上とすること好ましい。
ゲート絶縁層１３は、絶縁材料であれば特に限定されないが、無機酸化物および無機窒化物もしくは無機酸化-窒化物（オキシナイトライド）を用いるのが好ましい。
具体的には、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニアなどのいずれかの単独、もしくは二種以上の混合系、または二層以上積層して使用できるが、これらに限定されるものではない。
そして、ゲート絶縁層１３は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD（Chemical VaporDeposition）、光CVD法、ホットワイヤーCVD法、ゾルゲル法などの方法を用いて形成される。
絶縁層１３は、厚さが４０ｎｍnm〜１μｍの範囲であることが望ましいが、これらに限定されるものではない。
具体的には、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニアなどのいずれかの単独、もしくは二種以上の混合系、または二層以上積層して使用できるが、これらに限定されるものではない。
そして、ゲート絶縁層１３は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD（Chemical VaporDeposition）、光CVD法、ホットワイヤーCVD法、ゾルゲル法などの方法を用いて形成される。
絶縁層１３は、厚さが４０ｎｍnm〜１μｍの範囲であることが望ましいが、これらに限定されるものではない。
次に、本発明のトランジスタの製造方法を、図２を参照して説明する。
基材１１上にスパッタリング法等を用いゲート電極層を形成後、フォトリソグラフィーなど公知の手法でゲート電極１２を形成する（図２（ａ）参照）。
次に、前記ゲート電極１２上に、ゲート絶縁層１３を、スパッタリング法など公知の手法で設け、さらにゲート絶縁層１３上に、ソース電極１８とドレイン電極１９を形成する。
このソース電極１８とドレイン電極１９を形成は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法で設ける（図２（ｂ）参照）。
次に、半導体活性層１４を、前記ソース電極１８とドレイン電極１９間に設け、該半導体活性層１４の、前記ゲート絶縁層、ソース電極、およびドレイン電極と接触する接触面以外の面に保護層１５を設けたことを特徴とする半導体デバイスとした（図２（ｄ）参照）。
ここで、保護層１５は、アルコキシランを使用する。
基材１１上にスパッタリング法等を用いゲート電極層を形成後、フォトリソグラフィーなど公知の手法でゲート電極１２を形成する（図２（ａ）参照）。
次に、前記ゲート電極１２上に、ゲート絶縁層１３を、スパッタリング法など公知の手法で設け、さらにゲート絶縁層１３上に、ソース電極１８とドレイン電極１９を形成する。
このソース電極１８とドレイン電極１９を形成は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法で設ける（図２（ｂ）参照）。
次に、半導体活性層１４を、前記ソース電極１８とドレイン電極１９間に設け、該半導体活性層１４の、前記ゲート絶縁層、ソース電極、およびドレイン電極と接触する接触面以外の面に保護層１５を設けたことを特徴とする半導体デバイスとした（図２（ｄ）参照）。
ここで、保護層１５は、アルコキシランを使用する。
本発明のトランジスタの他の例を図３に示す。
図３に示すように、図１に示した半導体活性層１４の少なくともソース電極１８とドレイン電極１９と接する面を、低仕事関数面１５とした半導体デバイスである。
図３に示すように、図１に示した半導体活性層１４の少なくともソース電極１８とドレイン電極１９と接する面を、低仕事関数面１５とした半導体デバイスである。
また、前記ソース電極１８およびドレイン電極１９の低仕事関数面１５は、前記それぞれの電極の表面を、チオール化合物またはジスルフィド化合物のような電子供与性の官能基を有する化合物で表面処理を施すことにより形成する。
例えば、前記前記ソース電極１８およびドレイン電極１９を、チオール化合物を用いて処理することで、電極表面に、金属−チオール反応による単分子膜が形成され、電極表面を電子リッチな状態とすることができ、仕事関数を小さくすることができる。
前記電子供与性の官能基を有する化合物であるチオール化合物またはジスルフィド化合物として、具体的には、エタンチオールやプロパンチオール等のアルカンチオール、メトキシベンゼンチオール、ナフタレンチオール、トルエンチオール、アミノチオフェノール、メトキシベンゼンチオール等の芳香族チオール等のチオール化合物、あるいはジフェニルジスルフィド、トリルジスルフィド、ジブチルジスルフィド等のジスルフィド化合物が挙げられるが、これらに限定されるものではない。
また、前記化合物をアルコール等の有機溶媒に溶解させた溶液として使用し、前記ソース電極１８およびドレイン電極１９に低仕事関数面を形成する。
例えば、前記前記ソース電極１８およびドレイン電極１９を、チオール化合物を用いて処理することで、電極表面に、金属−チオール反応による単分子膜が形成され、電極表面を電子リッチな状態とすることができ、仕事関数を小さくすることができる。
前記電子供与性の官能基を有する化合物であるチオール化合物またはジスルフィド化合物として、具体的には、エタンチオールやプロパンチオール等のアルカンチオール、メトキシベンゼンチオール、ナフタレンチオール、トルエンチオール、アミノチオフェノール、メトキシベンゼンチオール等の芳香族チオール等のチオール化合物、あるいはジフェニルジスルフィド、トリルジスルフィド、ジブチルジスルフィド等のジスルフィド化合物が挙げられるが、これらに限定されるものではない。
また、前記化合物をアルコール等の有機溶媒に溶解させた溶液として使用し、前記ソース電極１８およびドレイン電極１９に低仕事関数面を形成する。
また、ソース電極１８およびドレイン電極１９は、インジウム（In）、アルミニウム（Al）、金（Au）、銀（Ag）等の金属薄膜からなる。
また、低仕事関数面１５を設けることにより、前記金属を、金属ペーストや金属粒子を分散させた溶液として用い、スクリーン印刷法、フレキソ印刷法、凸版反転オフセット印刷法、凹版オフセット印刷法、およびインクジェット印刷法のいずれかからなる方法で形成することで、低温プロセスで電極を形成することが可能となる。
また、前記方法以外、それぞれの電極は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法を用いてもよい。そして、それぞれの電極は、膜厚が１５ｎｍ以上とすること好ましい。
また、低仕事関数面１５を設けることにより、前記金属を、金属ペーストや金属粒子を分散させた溶液として用い、スクリーン印刷法、フレキソ印刷法、凸版反転オフセット印刷法、凹版オフセット印刷法、およびインクジェット印刷法のいずれかからなる方法で形成することで、低温プロセスで電極を形成することが可能となる。
また、前記方法以外、それぞれの電極は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法を用いてもよい。そして、それぞれの電極は、膜厚が１５ｎｍ以上とすること好ましい。
本発明の薄膜トランジスタは、液晶ディスプレー、有機ELディスプレー、光書き込み型コレステリック液晶型ディスプレー、Twisting Ball 方式ディスプレー、トナーディスプレー方式ディスプレー、可動フィルム方式ディスプレー、センサーなどのデバイスに使用することができる。
半導体活性層１４は、ｎ型半導体を、前記ソース電極１８とドレイン電極１９の低仕事関数面１５に接するように設ける。
この半導体活性層１４は、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム等の酸化物半導体材料を用いることができる。
前記半導体活性層１４には、前記酸化物半導体以外、有機半導体を使用することができる。この有機半導体としては、具体的に、パールフォロペンタセン、ナフタレンテトラカルボン酸二無水物、ナフタレンテトラカルボン酸ジイミドおよびその誘導体、ぺリレンテトラカルボン酸二無水物、フラーレン誘導体が挙げられるが、これらに限定されるものではない。
この半導体活性層１４は、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム等の酸化物半導体材料を用いることができる。
前記半導体活性層１４には、前記酸化物半導体以外、有機半導体を使用することができる。この有機半導体としては、具体的に、パールフォロペンタセン、ナフタレンテトラカルボン酸二無水物、ナフタレンテトラカルボン酸ジイミドおよびその誘導体、ぺリレンテトラカルボン酸二無水物、フラーレン誘導体が挙げられるが、これらに限定されるものではない。
次に、図３の半導体デバイスの製造方法を、図４を参照して説明する。
基材１１上にスパッタリング法等を用いゲート電極層を形成後、フォトリソグラフィーなど公知の手法でゲート電極１２を形成する（図４（ａ）参照）。
次に、前記ゲート電極１２上に、ゲート絶縁層１３を、スパッタリング法など公知の手法で設け、さらにゲート絶縁層１３上に、ソース電極１８とドレイン電極１９を形成する。
このソース電極１８とドレイン電極１９を形成は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法で設けることが可能であるが、金属ペーストや金属粒子を分散させた溶液スクリーン印刷法、フレキソ印刷法、凸版反転オフセット印刷法、凹版オフセット印刷法、およびインクジェット印刷法のいずれかからなる印刷方法で設けるのが、低温工程で形成できるので好ましい。（図４（ｂ）参照）。
そして、このソース電極１８とドレイン電極１９の表面を、チオール化合物またはジスルフィド化合物のような電子供与性の官能基を有する化合物で表面処理を施し、低仕事関数層１５を形成する。（図４（ｃ）参照）。
このとき、低仕事関数層１５は、ソース電極１８とドレイン電極１９の表面全体に設けてもよいし、半導体活性層１４と接する部分にのみ形成してもよい。
次に、半導体活性層１４を、前記ソース電極１８とドレイン電極１９の低仕事関数面１５に接するように設け、トランジスタを完成した（図４（ｄ）参照）。
該半導体活性層１４の、前記ゲート絶縁層、ソース電極、およびドレイン電極と接触する接触面以外の面に保護層１５を設けたことを特徴とする半導体デバイスとした（図４（ｅ）参照）。
基材１１上にスパッタリング法等を用いゲート電極層を形成後、フォトリソグラフィーなど公知の手法でゲート電極１２を形成する（図４（ａ）参照）。
次に、前記ゲート電極１２上に、ゲート絶縁層１３を、スパッタリング法など公知の手法で設け、さらにゲート絶縁層１３上に、ソース電極１８とドレイン電極１９を形成する。
このソース電極１８とドレイン電極１９を形成は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法で設けることが可能であるが、金属ペーストや金属粒子を分散させた溶液スクリーン印刷法、フレキソ印刷法、凸版反転オフセット印刷法、凹版オフセット印刷法、およびインクジェット印刷法のいずれかからなる印刷方法で設けるのが、低温工程で形成できるので好ましい。（図４（ｂ）参照）。
そして、このソース電極１８とドレイン電極１９の表面を、チオール化合物またはジスルフィド化合物のような電子供与性の官能基を有する化合物で表面処理を施し、低仕事関数層１５を形成する。（図４（ｃ）参照）。
このとき、低仕事関数層１５は、ソース電極１８とドレイン電極１９の表面全体に設けてもよいし、半導体活性層１４と接する部分にのみ形成してもよい。
次に、半導体活性層１４を、前記ソース電極１８とドレイン電極１９の低仕事関数面１５に接するように設け、トランジスタを完成した（図４（ｄ）参照）。
該半導体活性層１４の、前記ゲート絶縁層、ソース電極、およびドレイン電極と接触する接触面以外の面に保護層１５を設けたことを特徴とする半導体デバイスとした（図４（ｅ）参照）。
（実施例１）
まず、ＰＥＮフィルムからなる基材１１上に、ＥＢ蒸着により、Ａｌを５０ｎｍの厚さに成膜し、続いて、フォトリソグラフィー法、エッチング法により、ゲート電極１２を形成した。
次に、ターゲットとしてＳｉＮ焼結体を用い、前記ゲート電極１２が形成された基材１１上に、ＲＦマグネトロンスパッタリング法（雰囲気Ar40SCCM、酸素0.2CCM）により、２２０ｎｍの厚さのゲート絶縁層１３を形成した。
次に、前記ゲート絶縁層１３上に、スパッタリング法でアルミニウム膜を製膜し、フォトリソグラフィー法を用いて、ソース電極８とドレイン電極９を形成した。
次に、ターゲットとして、ＩｎＧａＺｎＯ４を用い、シャドウマスクを介し、ＲＦマグネトロンスパッタリング法（雰囲気Ar19.4SCCM、酸素0.6CCM（酸素流量比３％））により、前記ソース電極１８とドレイン電極１９の低仕事関数面１５に接するように、４０ｎｍの厚さの半導体活性層１４を形成し、トランジスタを完成させた。
前記半導体活性層１４は、元素比が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．９の非晶質膜であった。
前記半導体活性層１４の上に、保護層１５を形成して、半導体デバイスを作製した。
前記保護層１５は、シランカップリング剤（信越化学製 デシルトリメトキシシラン）を水、エタノール、および１−ブタノールの混合溶媒に溶解した溶液に半導体活性層を浸漬し、１００℃程度で加熱することにより作製した。
まず、ＰＥＮフィルムからなる基材１１上に、ＥＢ蒸着により、Ａｌを５０ｎｍの厚さに成膜し、続いて、フォトリソグラフィー法、エッチング法により、ゲート電極１２を形成した。
次に、ターゲットとしてＳｉＮ焼結体を用い、前記ゲート電極１２が形成された基材１１上に、ＲＦマグネトロンスパッタリング法（雰囲気Ar40SCCM、酸素0.2CCM）により、２２０ｎｍの厚さのゲート絶縁層１３を形成した。
次に、前記ゲート絶縁層１３上に、スパッタリング法でアルミニウム膜を製膜し、フォトリソグラフィー法を用いて、ソース電極８とドレイン電極９を形成した。
次に、ターゲットとして、ＩｎＧａＺｎＯ４を用い、シャドウマスクを介し、ＲＦマグネトロンスパッタリング法（雰囲気Ar19.4SCCM、酸素0.6CCM（酸素流量比３％））により、前記ソース電極１８とドレイン電極１９の低仕事関数面１５に接するように、４０ｎｍの厚さの半導体活性層１４を形成し、トランジスタを完成させた。
前記半導体活性層１４は、元素比が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．９の非晶質膜であった。
前記半導体活性層１４の上に、保護層１５を形成して、半導体デバイスを作製した。
前記保護層１５は、シランカップリング剤（信越化学製 デシルトリメトキシシラン）を水、エタノール、および１−ブタノールの混合溶媒に溶解した溶液に半導体活性層を浸漬し、１００℃程度で加熱することにより作製した。
（実施例２）
まず、ＰＥＮフィルムからなる基材１１上に、ＥＢ蒸着により、Ａｌを５０ｎｍの厚さに成膜し、続いて、フォトリソグラフィー法、エッチング法により、ゲート電極１２を形成した。
次に、ターゲットとしてＳｉＮ焼結体を用い、前記ゲート電極１２が形成された基材１１上に、ＲＦマグネトロンスパッタリング法（雰囲気Ar40SCCM、酸素0.2CCM）により、２２０ｎｍの厚さのゲート絶縁層１３を形成した。
次に、前記ゲート絶縁層１３上に、銀粒子を分散した水溶液を、凸版反転オフセット印刷法により、ソース電極、ドレイン電極に対応するパターンを形成後、１８０℃で３０分乾燥させて、ソース電極１８とドレイン電極１９を形成した。
このソース電極１８とドレイン電極１９が形成された基板を、ｏ−アミノチオフェノールの０．２ｗｔ％イソプロピルアルコール溶液に２時間浸漬後、直ちにイソプロピルアルコールで洗浄し、エアーブローで乾燥させ、表面に低仕事関数面１５を形成した。
次に、ターゲットとして、ＩｎＧａＺｎＯ４を用い、シャドウマスクを介し、ＲＦマグネトロンスパッタリング法（雰囲気Ar19.4SCCM、酸素0.6CCM（酸素流量比３％））により、前記ソース電極１８とドレイン電極１９の低仕事関数面１５に接するように、４０ｎｍの厚さの半導体活性層１４を形成し、さらに、前記半導体活性層１４の上に、シランカップリング剤（信越化学製 デシルトリメトキシシラン）を水、エタノール、および１−ブタノールの混合溶媒に溶解した溶液に半導体活性層を浸漬し、１００℃程度で加熱することにより保護層１５を形成して、半導体デバイスを作製した。
前記半導体活性層１４は、元素比が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．９の非晶質膜であった。
まず、ＰＥＮフィルムからなる基材１１上に、ＥＢ蒸着により、Ａｌを５０ｎｍの厚さに成膜し、続いて、フォトリソグラフィー法、エッチング法により、ゲート電極１２を形成した。
次に、ターゲットとしてＳｉＮ焼結体を用い、前記ゲート電極１２が形成された基材１１上に、ＲＦマグネトロンスパッタリング法（雰囲気Ar40SCCM、酸素0.2CCM）により、２２０ｎｍの厚さのゲート絶縁層１３を形成した。
次に、前記ゲート絶縁層１３上に、銀粒子を分散した水溶液を、凸版反転オフセット印刷法により、ソース電極、ドレイン電極に対応するパターンを形成後、１８０℃で３０分乾燥させて、ソース電極１８とドレイン電極１９を形成した。
このソース電極１８とドレイン電極１９が形成された基板を、ｏ−アミノチオフェノールの０．２ｗｔ％イソプロピルアルコール溶液に２時間浸漬後、直ちにイソプロピルアルコールで洗浄し、エアーブローで乾燥させ、表面に低仕事関数面１５を形成した。
次に、ターゲットとして、ＩｎＧａＺｎＯ４を用い、シャドウマスクを介し、ＲＦマグネトロンスパッタリング法（雰囲気Ar19.4SCCM、酸素0.6CCM（酸素流量比３％））により、前記ソース電極１８とドレイン電極１９の低仕事関数面１５に接するように、４０ｎｍの厚さの半導体活性層１４を形成し、さらに、前記半導体活性層１４の上に、シランカップリング剤（信越化学製 デシルトリメトキシシラン）を水、エタノール、および１−ブタノールの混合溶媒に溶解した溶液に半導体活性層を浸漬し、１００℃程度で加熱することにより保護層１５を形成して、半導体デバイスを作製した。
前記半導体活性層１４は、元素比が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．９の非晶質膜であった。
１１・・・基材
１２・・・ゲート電極
１３・・・ゲート絶縁層
１４・・・半導体活性層
１５・・・保護層
１７・・・低仕事関数面
１８・・・ソース電極
１９・・・ドレイン電極
１２・・・ゲート電極
１３・・・ゲート絶縁層
１４・・・半導体活性層
１５・・・保護層
１７・・・低仕事関数面
１８・・・ソース電極
１９・・・ドレイン電極
Claims (4)
- 基材上に設けられたゲート電極と、該ゲート電極上に、ゲート絶縁層、ソース電極とドレイン電極を順次備え、前記ソース電極とドレイン電極間に半導体活性層を設けたトランジスタにおいて、前記半導体活性層の、前記ゲート絶縁層、ソース電極、およびドレイン電極と接触する接触面以外の面に保護層を設けた半導体デバイスであって、
前記ソース電極と前記ドレイン電極の表面にチオール化合物またはジスルフィド化合物からなる単分子膜を設け、
前記保護層が、前記半導体活性層に化学吸着している部位を含み、
前記酸化物半導体が、酸化亜鉛ガリウムインジウムの非晶質膜であることを特徴とする半導体デバイス。 - 前記保護膜は、下記化学式（１）で表される化合物からなる群より選択された１種類以上のシラン化合物であることを特徴とする請求項１記載の半導体デバイス。
- 前記保護層は、脂肪族カルボン酸であることを特徴とする請求項１記載の半導体デバイス。
- 基材上にゲート電極を設ける工程と、該ゲート電極上に、ゲート絶縁層を設ける工程と、前記ゲート絶縁層上に、ソース電極とドレイン電極を形成する工程と、前記ソース電極とドレイン電極に接触するように、酸化亜鉛ガリウムインジウムの非晶質膜からなる半導体活性層を形成する工程と、前記半導体活性層表面に化学吸着している部位を含む保護層を形成する工程と、を有する半導体デバイスの製造方法であって、
前記ソース電極とドレイン電極を形成する工程は、凸版反転オフセット印刷法により金属粒子を分散させた溶液を塗布して形成する工程であることを特徴とする半導体デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005353106A JP5200322B2 (ja) | 2005-12-07 | 2005-12-07 | 半導体デバイスおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005353106A JP5200322B2 (ja) | 2005-12-07 | 2005-12-07 | 半導体デバイスおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007158146A JP2007158146A (ja) | 2007-06-21 |
| JP5200322B2 true JP5200322B2 (ja) | 2013-06-05 |
Family
ID=38242078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005353106A Expired - Fee Related JP5200322B2 (ja) | 2005-12-07 | 2005-12-07 | 半導体デバイスおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5200322B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7768008B2 (en) | 2007-11-13 | 2010-08-03 | Toppan Printing Co., Ltd. | Thin film transistor, method for manufacturing the same and display using the same |
| KR101413655B1 (ko) | 2007-11-30 | 2014-08-07 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터의 제조 방법 |
| KR100958006B1 (ko) * | 2008-06-18 | 2010-05-17 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| JP5489435B2 (ja) * | 2008-08-29 | 2014-05-14 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタ |
| KR20130138352A (ko) | 2008-11-07 | 2013-12-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US8344387B2 (en) * | 2008-11-28 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2011077450A (ja) * | 2009-10-01 | 2011-04-14 | Fujifilm Corp | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| WO2011043164A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
| WO2011055645A1 (en) | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2011055668A1 (en) | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102097324B (zh) * | 2010-10-22 | 2012-12-12 | 友达光电股份有限公司 | 半导体元件及其制造方法 |
| JP2014192264A (ja) * | 2013-03-26 | 2014-10-06 | Nippon Hoso Kyokai <Nhk> | 薄膜トランジスタの製造方法 |
| JP6582655B2 (ja) | 2015-07-14 | 2019-10-02 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム |
| US10269293B2 (en) | 2015-10-23 | 2019-04-23 | Ricoh Company, Ltd. | Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET |
| US10818705B2 (en) | 2016-03-18 | 2020-10-27 | Ricoh Company, Ltd. | Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system |
| CN117276350B (zh) * | 2023-09-19 | 2024-07-09 | 华南理工大学 | 一种氧化锌基双栅薄膜晶体管及其制备方法和应用 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745552A (ja) * | 1993-07-29 | 1995-02-14 | Kyocera Corp | 酸化物半導体への電極形成方法 |
| JPH09116163A (ja) * | 1995-10-23 | 1997-05-02 | Sharp Corp | 電界効果トランジスタ及びその製造方法 |
| JPH09134003A (ja) * | 1995-11-09 | 1997-05-20 | Hitachi Ltd | 電子装置の製造方法 |
| JPH09208851A (ja) * | 1996-01-30 | 1997-08-12 | Shinto Paint Co Ltd | 誘電体保護膜形成用ペースト |
| JP2000230149A (ja) * | 1998-11-04 | 2000-08-22 | Matsushita Electric Ind Co Ltd | シリカ系被膜形成用溶液及びその製造方法、並びにシリカ系被膜及びその製造方法 |
| US6506438B2 (en) * | 1998-12-15 | 2003-01-14 | E Ink Corporation | Method for printing of transistor arrays on plastic substrates |
| JP4345317B2 (ja) * | 2003-02-14 | 2009-10-14 | コニカミノルタホールディングス株式会社 | 有機薄膜トランジスタ素子 |
| JP2004349583A (ja) * | 2003-05-23 | 2004-12-09 | Sharp Corp | トランジスタの製造方法 |
| JP4550389B2 (ja) * | 2003-09-12 | 2010-09-22 | 株式会社日立製作所 | 半導体装置 |
| JP4433746B2 (ja) * | 2003-09-29 | 2010-03-17 | Ｔｄｋ株式会社 | 有機電界効果トランジスタ及びその製造方法 |
| JP2005302808A (ja) * | 2004-04-07 | 2005-10-27 | Sharp Corp | 薄膜トランジスタアレイ基板の製造方法 |
-
2005
- 2005-12-07 JP JP2005353106A patent/JP5200322B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007158146A (ja) | 2007-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5200322B2 (ja) | 半導体デバイスおよびその製造方法 | |
| US7943985B2 (en) | Oxide semiconductor thin film transistors and fabrication methods thereof | |
| JP5250929B2 (ja) | トランジスタおよびその製造方法 | |
| Bukke et al. | Lanthanum doping in zinc oxide for highly reliable thin-film transistors on flexible substrates by spray pyrolysis | |
| US7507618B2 (en) | Method for making electronic devices using metal oxide nanoparticles | |
| JP2013508989A (ja) | 有機デバイスの製造方法 | |
| JP2007013138A (ja) | 有機簿膜トランジスタの製造方法及びこれによって製造された有機薄膜トランジスタ | |
| US20130095606A1 (en) | Fabrication Method for ZnO Thin Film Transistors Using Etch-stop Layer | |
| US10312375B2 (en) | Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor | |
| JP2008085315A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2007150156A (ja) | トランジスタおよびその製造方法 | |
| CN105409003B (zh) | 用于改善金属氧化物半导体层的导电率的方法 | |
| US7977214B2 (en) | Method of manufacturing field-effect transistor, field-effect transistor, and method of manufacturing display device | |
| WO2014201816A1 (zh) | 氧化物薄膜晶体管及其制备方法 | |
| JP2011077450A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| KR102174384B1 (ko) | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 | |
| TW201307187A (zh) | 薄膜電晶體 | |
| JP2006165584A (ja) | 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ及び表示素子 | |
| JP5250930B2 (ja) | トランジスタおよびその製造方法 | |
| CN108417620B (zh) | 一种氧化物绝缘体薄膜及薄膜晶体管 | |
| WO2022181706A1 (ja) | 非化学量論組成を有する化合物用封止材及びその製造方法 | |
| EP2535939A1 (en) | Thin film transistor | |
| KR102697352B1 (ko) | 산화물 박막 트랜지스터의 제조 방법 | |
| JP2010073880A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| KR102036972B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5200322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |