Nothing Special   »   [go: up one dir, main page]

JP2008085315A - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2008085315A
JP2008085315A JP2007220721A JP2007220721A JP2008085315A JP 2008085315 A JP2008085315 A JP 2008085315A JP 2007220721 A JP2007220721 A JP 2007220721A JP 2007220721 A JP2007220721 A JP 2007220721A JP 2008085315 A JP2008085315 A JP 2008085315A
Authority
JP
Japan
Prior art keywords
electrode
thin film
film transistor
compound
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007220721A
Other languages
English (en)
Inventor
Ryohei Matsubara
亮平 松原
Mamoru Ishizaki
守 石▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2007220721A priority Critical patent/JP2008085315A/ja
Priority to US12/070,944 priority patent/US8309952B2/en
Publication of JP2008085315A publication Critical patent/JP2008085315A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電極材料の材料選択性が広く、キャリア注入効率の高い薄膜トランジスタおよびその製造方法を提供することを課題とする。
【解決方法】絶縁基板上に少なくとも、ゲート電極、ゲート絶縁膜が順次積層され、且つ前記ゲート絶縁膜上にソース電極とドレイン電極が設けられ、且つ半導体膜が前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁膜上に設けられた薄膜トランジスタであって、前記ソース電極と前記ドレイン電極が電子吸引性の官能基を有する化合物で表面処理されていることを特徴とする薄膜トランジスタ。
【選択図】図1

Description

本発明は、各種画像表示装置の駆動素子や各種論理回路の論理素子等に用いることができる、薄膜トランジスタおよびその製造方法に関する。
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情
報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビ
キタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽
量、薄型の情報端末が望まれている。
現在、情報端末には各種の画像表示装置や論理回路が組み込まれているが、それらの駆動素子や論理素子の多くに薄膜トランジスタが用いられている。
現在半導体の主流はSi系であるが、フレキシブル化、軽量化などの観点から有機半導体を用いたトランジスタ(以下、有機トランジスタと呼ぶ)の研究が盛んになっている。一般に有機半導体を用いる場合、液体でのプロセスが可能となるため大面積化できる、印刷法が適用できる、プラスチック基板が利用できるなどといった利点が挙げられる(非特許文献1参照)。
またその応用分野は広く、薄型、軽量のフレキシブルな情報端末に限らず、RFID(Radio Frequency Identification)タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けて有機トランジスタの研究は必要不可欠である。
このような理由から、現在では印刷法を用いて形成する有機半導体が注目されているが、一般的に有機半導体を用いた電界効果トランジスタのキャリア移動度は現在では10-2から10-4cm/Vsオーダーと低く、実用化するレベルにまで至っていないため、有機半導体材料のみならず、電極材料、素子構成、製造プロセスなど、様々な角度からの改良が急務となっている。
中でも半導体と電極界面の問題は重要であり、いかに効率よく電極から半導体にキャリ
ヤを注入できるかによってトランジスタ性能が大きく変わってくる。現在有機半導体として用いられている化合物の多くはキャリアがホールであるp型半導体であることから、半導体とオーミック接触をとるために、電極の仕事関数は大きいことが望ましい。さらには、電極の仕事関数が半導体の仕事関数より大きいことが好ましい。p型の有機半導体の仕事関数は概ね5.0〜5.5eV程度であることから、仕事関数の大きい電極材料として、白金(5.65eV)や金(5.1eV)等の金属材料、ポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)(5.0eV)、ポリアニリン(4.9eV)等の導電性高分子材料を用いることによりキャリア注入効率が上がることがわかっている。
例えば、ソース電極とドレイン電極に仕事関数の大きい金や白金を使って薄膜トランジスタを作製している例がある(特許文献1参照)。
しかしながら、仕事関数のより大きい金属材料は種類も少なく、稀少であるため、電極材料の選択性が広く、キャリア注入効率の良好な有機トランジスタを作製する上での障壁となっている。
特開2000-174277号公報 Science Vol.265,1684(1994)
本発明では上記のような問題を解決するため、電極材料の材料選択性が広く、キャリア注入効率の高い薄膜トランジスタおよびその製造方法を提供することを課題とする。
請求項1に記載の発明は、絶縁基板上に少なくとも、ゲート電極、ゲート絶縁膜が順次積層され、且つ前記ゲート絶縁膜上にソース電極とドレイン電極が設けられ、且つ半導体膜が前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁膜上に設けられた薄膜トランジスタであって、前記ソース電極と前記ドレイン電極が電子吸引性の官能基を有する化合物で表面処理されていることを特徴とする薄膜トランジスタである。
ソース電極とドレイン電極が電子吸引性の官能基を有する化合物で表面処理されていることを特徴とすることで、稀少な金属材料に限らず、ソース電極とドレイン電極の仕事関数を大きくすることができ、電極材料の材料選択性広く、キャリア注入効率の高い薄膜トランジスタを提供することができる。電子吸引性の官能基を有する化合物で表面処理されていることで、各電極中の電子は電子吸引性の官能基を有する化合物中に吸引され、各電極中の電子数が減少することにより、各電極の仕事関数が大きくなる。
請求項2に記載の発明は、前記電子吸引性の官能基を有する化合物が、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか1種の化合物を含むことを特徴とする請求項1に記載の薄膜トランジスタである。
電子吸引性の官能基を有する化合物が、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか1種の化合物を含むことで、ソース電極とドレイン電極への密着性が向上し、ソース電極とドレイン電極の仕事関数を長期間に渡り大きく維持することができ、経時でも安定したキャリア注入効率の高い薄膜トランジスタを提供することができる。
請求項3に記載の発明は、前記ソース電極と前記ドレイン電極が前記電子吸引性の官能基を有する化合物と、化学的に結合していることを特徴とする請求項1または請求項2に記載の薄膜トランジスタである。
ソース電極とドレイン電極が電子吸引性の官能基を有する化合物と、化学的に結合していることで、ソース電極とドレイン電極の仕事関数をより長期間に渡り大きく維持することができ、経時でも安定したキャリア注入効率の高い薄膜トランジスタを得ることができる。
請求項4に記載の発明は、前記ソース電極と前記ドレイン電極が、少なくとも金、銀のいずれか1種の元素を含むことを特徴とする請求項1乃至請求項3のいずれかに記載の薄膜トランジスタである。
少なくとも金、銀いずれか1種の元素を含むことで、稀少な金属に限らず、仕事関数の大きいソース電極とドレイン電極を有する、キャリア注入効率の高い薄膜トランジスタを得ることができる。また、電子吸引性の官能基を有する化合物が、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか1種の化合物を含む場合には、電極材料の金や銀とこれらの電子吸引性の官能基を有する化合物とが、金−チオール反応や銀―チオール反応で化学的に結合し、電極の仕事関数をより長期間に渡り大きく維持することができ、経時でも安定したキャリア注入効率の高い薄膜トランジスタを得ることができる。
請求項5に記載の発明は、前記半導体膜がp型半導体膜であることを特徴とする請求項1乃至請求項4のいずれかに記載の薄膜トランジスタである。
ソース電極とドレイン電極の仕事関数が大きい場合に、キャリア注入効率の高い薄膜トランジスタを得るには、半導体膜がp型半導体膜であることが効果的である。
請求項6に記載の発明は、前記半導体膜が有機半導体膜であることを特徴とする請求項1乃至請求項5のいずれかに記載の薄膜トランジスタである。
半導体膜が有機半導体膜であることで、大面積でフレキシブルな薄膜トランジスタを提供することができる。
請求項7に記載の発明は、前記絶縁基板が可撓性基板であることを特徴とする請求項1乃至請求項6のいずれかに記載の薄膜トランジスタである。
絶縁基板が可撓性基板であることで、薄型、軽量、フレキシブルな薄膜トランジスタを提供することができる。
請求項8に記載の発明は、少なくとも、絶縁基板上にゲート電極を形成する第1工程と、ゲート絶縁膜を前記ゲート電極上に形成する第2工程と、ソース電極とドレイン電極を前記ゲート絶縁膜上に形成する第3工程と、電子吸引性の官能基を有する化合物で前記ソース電極と前記ドレイン電極を表面処理する第4工程と、半導体膜を前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁膜上に形成する第5工程からなる薄膜トランジスタの製造方法である。
電子吸引性の官能基を有する化合物でソース電極とドレイン電極を表面処理することで、稀少な金属に限らず、ソース電極とドレイン電極の仕事関数が大きい、キャリア注入効率の高い薄膜トランジスタを製造することができる。電子吸引性の官能基を有する化合物で表面処理されていることで、各電極中の電子は電子吸引性の官能基を有する化合物中に吸引され、各電極中の電子数が減少することにより、各電極の仕事関数が大きくなる。
請求項9に記載の発明は、前記ソース電極と前記ドレイン電極を電子吸引性の官能基を有する化合物で表面処理する第4工程が、前記ソース電極と前記ドレイン電極を、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか1種の化合物を含む電子吸引性の官能基を有する化合物で表面処理する工程であることを特徴とする請求項8に記載の薄膜トランジスタの製造方法である。
少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか1種の化合物を含む電子吸引性の官能基を有する化合物で表面処理することで、ソース電極とドレイン電極への密着性が向上し、ソース電極とドレイン電極の仕事関数を長期間に渡り大きく維持することができる、経時でも安定したキャリア注入効率の高い薄膜トランジスタを製造することができる。
請求項10に記載の発明は、前記ソース電極とドレイン電極を形成する第3工程が、少なくとも金、銀のいずれか1種の元素を含む材料でソース電極とドレイン電極を形成する工程であることを特徴とする請求項8または請求項9に記載の薄膜トランジスタの製造方法である。
少なくとも金、銀いずれか1種の元素を含む材料でソース電極とドレイン電極を形成することで、稀少な金属に限らず、仕事関数の大きいソース電極とドレイン電極を有する薄膜トランジスタを製造することができる。また、電子吸引性の官能基を有する化合物が、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか1種の化合物を含む場合には、電極材料の金や銀とこれらの電子吸引性の官能基を有する化合物とが、金−チオール反応や銀―チオール反応で化学的に結合し、電極の仕事関数をより長期間に渡り大きく維持することができる、経時でも安定したキャリア注入効率の高い薄膜トランジスタを製造することができる。
請求項11に記載の発明は、前記半導体膜を形成する第5工程が、p型半導体膜を形成する工程であることを特徴とする請求項8乃至請求項10のいずれかに記載の薄膜トランジスタの製造方法である。
ソース電極とドレイン電極の仕事関数が大きい場合に、キャリア注入効率の高い薄膜トランジスタを製造するには、p型半導体膜を形成することがより効果的である。
請求項12に記載の発明は、前記半導体膜を形成する第5工程が、有機半導体膜を形成する工程であることを特徴とする請求項8乃至請求項11のいずれかに記載の薄膜トランジスタの製造方法である。
有機半導体膜を形成することで、大面積でフレキシブルな薄膜トランジスタを製造することができる。
請求項13に記載の発明は、前記ソース電極とドレイン電極を形成する第3工程が、ソース電極とドレイン電極を印刷法により形成する工程であることを特徴とする請求項8乃至請求項12のいずれかに記載の薄膜トランジスタの製造方法である。
ソース電極とドレイン電極を印刷法により形成することで、大面積の薄膜トランジスタを電極材料の使用効率良く製造することができる。
請求項14に記載の発明は、前記印刷法がスクリーン印刷法、インクジェット法、フレキソ印刷法、反転オフセット印刷法のいずれかであることを特徴とする請求項13に記載の薄膜トランジスタの製造方法である。
ソース電極とドレイン電極をスクリーン印刷法、インクジェット法、フレキソ印刷法、反転オフセット印刷法のいずれかにより形成することで、大面積の薄膜トランジスタをより電極材料の使用効率良く製造することができる。
本発明によれば、ソース電極とドレイン電極が電子吸引性の官能基を有する化合物で表面処理されていることで、稀少な金属材料に限らず、ソース電極とドレイン電極の仕事関数を大きくすることができ、電極材料の材料選択性広く、キャリア注入効率の高い薄膜トランジスタを提供することができた。
さらには、電子吸引性の官能基を有する化合物が、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか1種の化合物を含むことで、ソース電極とドレイン電極への密着性が向上し、ソース電極とドレイン電極の仕事関数を長期間に渡り大きく維持することができ、経時でも安定したキャリア注入効率の高い薄膜トランジスタを提供することができた。
さらには、電子吸引性の官能基を有する化合物が、ソース電極とドレイン電極と、化学的に結合していることで、ソース電極とドレイン電極の仕事関数をより長期間に渡り大きく維持することができ、経時でも安定したキャリア注入効率の高い薄膜トランジスタを提供することができた。
さらには、ソース電極とドレイン電極が少なくとも金、銀のいずれか1種の元素を含むことで、稀少な金属に限らず、仕事関数の大きいソース電極とドレイン電極を有する、キャリア注入効率の高い薄膜トランジスタを提供することができた。また、電子吸引性の官能基を有する化合物が、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか1種の化合物を含む場合には、電極材料の金や銀がこれら電子吸引性の官能基を有する化合物と、化学的に結合することができた。
また、薄膜トランジスタの製造方法が、少なくとも、絶縁基板上にゲート電極を形成する第1工程と、ゲート絶縁膜をゲート電極上に形成する第2工程と、ソース電極とドレイン電極をゲート絶縁膜上に形成する第3工程と、電子吸引性の官能基を有する化合物でソース電極とドレイン電極を表面処理する第4工程と、半導体膜をソース電極とドレイン電極との間のゲート絶縁膜上に形成する第5工程からなることで、稀少な金属材料に限らず、ソース電極とドレイン電極の仕事関数が大きい、キャリア注入効率の高い薄膜トランジスタの製造方法を提供することができた。
さらには、ソース電極とドレイン電極を少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか1種の化合物を含む電子吸引性の官能基を有する化合物で表面処理することで、ソース電極とドレイン電極との密着性が向上し、ソース電極とドレイン電極の仕事関数を長期間に渡り大きく維持することができる、経時でも安定したキャリア注入効率の高い薄膜トランジスタを製造することができた。
さらには、少なくとも金、銀のいずれか1種の元素を含む材料でソース電極とドレイン電極を形成することで、稀少な金属に限らず、仕事関数の大きいソース電極とドレイン電極を有する薄膜トランジスタを製造することができた。また、電子吸引性の官能基を有する化合物が、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか1種の化合物を含む場合には、電極材料の金や銀がこれら電子吸引性の官能基を有する化合物と、化学的に結合した薄膜トランジスタを製造することができた。
さらには、ソース電極とドレイン電極を印刷法により形成することで、電極材料の使用効率よく大画面化の可能な薄膜トランジスタの製造方法を提供することができた。
以下、本発明の実施の形態を、図面を用いて詳細に説明するが本発明はこれらに限定されるものではない。
図1に本発明の薄膜トランジスタの一例を示す。絶縁基板11上に、ゲート電極12、ゲート絶縁膜13、ソース電極とドレイン電極14、半導体膜16が形成されている。そして特徴的なのは、ソース電極とドレイン電極14が表面処理剤15で表面処理されていることである。
このように、ソース電極とドレイン電極14が、電子吸引性の官能基を有する化合物で表面処理されていることで、ソース電極とドレイン電極14の仕事関数を大きくすることができ、キャリア注入効率を高くすることができる。電子吸引性の官能基を有する化合物で表面処理されていることで、各電極中の電子は電子吸引性の官能基を有する化合物中に吸引され、各電極中の電子数が減少することにより、各電極の仕事関数が大きくなる。
次に、本発明の薄膜トランジスタの製造方法の一例を、図2(a)から図2(e)に示す。まず、絶縁基板11上にゲート電極12を形成する(図2(a))。絶縁基板11には、石英などのガラス基板、シリコンウェハーの他、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリイミド(PI)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)、ナイロン、ポリカーボネートなどの公知のプラスチックフィルム等を用いることが出来る。
プラスチックフィルム等の可撓性基板であれば、薄型、軽量、フレキシブルな薄膜トランジスタを得ることができ、好ましい。また、製造工程に乾燥工程等の熱処理を含む場合には、熱安定性の高い石英などのガラス基板の他、プラスチックフィルムではPESやPENが好ましい。
ゲート電極12の形成方法や材料は問わない。例えば、フォトリソグラフィー法やディスペンサ法の他、スクリーン印刷法、インクジェット法、フレキソ印刷法、反転オフセット印刷法等の印刷法が挙げられる。材料としては例えば、金、銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストが挙げられる。
また、例えば、金属や合金、透明導電膜材料を、全面にスパッタ法や蒸着法等によって成膜後、ノボラック系、アクリル系等のレジスト材料を用い、フォトリソグラフィ法やスクリーン印刷法で所望のレジストパターンを形成した後、酸等のエッチング液でエッチングすることにより所望のパターンを形成することができる。また、金属や合金、透明導電膜材料を、マスクを用いてスパッタ法や蒸着法で直接所望のパターンを形成することもできる。これらスパッタ法や蒸着法に使用できる金属材料としては、アルミニウム、モリブデン、クロム、チタン、タンタル、ニッケル、銅、銀、金、白金、パラジウム等が、透明導電膜材料としてはITO等が挙げられる。
次に、ゲート絶縁膜13を形成する(図2(b))。ゲート絶縁膜13の材料や形成方法は問わない。例えば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液を材料に用い、スピンコート法やダイコート法で形成することができる。また、SiO、SiN、SiON、Al等の各種絶縁材料を用い、スパッタ法、プラズマCVD法、蒸着法等で形成することもできる。
次に、ソース電極とドレイン電極14を形成する(図2(c))。形成方法や材料は問わない。例えば、フォトリソグラフィー法やディスペンサ法の他、スクリーン印刷法、インクジェット法、フレキソ印刷法、反転オフセット印刷法等の印刷法が挙げられる。材料としては例えば、金、銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストが挙げられる。
また、例えば、金属や合金、透明導電膜材料を、全面にスパッタ法や蒸着法等によって成膜後、ノボラック系、アクリル系等のレジスト材料を用い、フォトリソグラフィ法やスクリーン印刷法で所望のレジストパターンを形成した後、酸等のエッチング液でエッチングすることにより所望のパターンを形成することができる。また、金属や合金、透明導電膜材料を、マスクを用いてスパッタ法や蒸着法で直接所望のパターンを形成することもできる。これらスパッタ法や蒸着法に使用できる金属材料としては、アルミニウム、モリブデン、クロム、チタン、タンタル、ニッケル、銅、銀、金、白金、パラジウム等が、透明導電膜材料としてはITO等が挙げられる。
また、形成方法としては、印刷法により形成すると、大面積の薄膜トランジスタを電極材料の使用効率良く製造することができ、好ましい。さらには、スクリーン印刷法、インクジェット法、フレキソ印刷法、反転オフセット印刷法の何れかにより形成するとさらに、大面積の薄膜トランジスタをより電極材料の使用効率良く製造することができ、好ましい。
次に、ソース電極とドレイン電極14を電子吸引性基を有する化合物で表面処理する(図2(d))。ソース電極とドレイン電極14の表面処理に用いる電子吸引性基を有する化合物は特に限定されるものではないが、例えば、ベンゼンチオール、クロロベンゼンチオール、ブロモベンゼンチオール、フルオロベンゼンチオール、ペンタフルオロベンゼンチオール、ペンタクロロベンゼンチオール、ニトロチオフェノール、2−メルカプト−5−ニトロベンズイミダゾール、パーフルオロデカンチオール、ペンタフルオロチオフェノール、4−トリフルオロメチル−2,3,5,6−テトラフルオロチオフェノール、5−クロロ−2−メルカプトベンゾイミダゾール等のチオール化合物、ジフェニルジスルフィド等のジスルフィド化合物、ジフェニルスルフィド等のスルフィド化合物、長鎖フルオロアルキルシラン等のシランカップリング剤などを用いることができる。また、表面処理の方法としては、容器51に入れた、上記の化合物をメタノール、エタノール、イソプロピルアルコール等のアルコールなどの溶媒で希釈した溶液52に浸漬することにより処理する方法(図3)、スプレーで吹き付けるスプレー法、ダイコート法やスピンコート法等の各種ウエットコーティング法、蒸着等の各種ドライコーティング法等が挙げられるが、これらに限定されるものではない。
電子吸引性基を有する化合物としては、チオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤が、ソース電極とドレイン電極への密着性が高いことから好ましい。
さらには、電子吸引性の官能基を有する化合物が、ソース電極とドレイン電極と、化学的に結合していることが好ましい。電子吸引性の官能基を有する化合物が、ソース電極とドレイン電極と、化学的に結合を有していると、ソース電極とドレイン電極の仕事関数をより長期間に渡り大きく維持することができ、経時でも安定したキャリア注入効率の高い薄膜トランジスタを得ることができ、好ましい。
例えば、ソース電極とドレイン電極の電極材料が少なくとも金、銀いずれか1種の元素を含み、電子吸引性の官能基を有する化合物が、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか1種の化合物を含む場合には、チオール化合物や、ジスルフィド化合物、スルフィド化合物、シランカップリング剤と金電極との間の金―チオール反応による化学結合、チオール化合物や、ジスルフィド化合物、スルフィド化合物、シランカップリング剤と銀電極との間の銀―チオール反応による化学結合を形成することができるがこれらに限定されるものではない。
次に、半導体膜16を形成する(図2(e))。半導体膜16の材料や形成方法は問わない。ソース電極とドレイン電極の仕事関数が大きい場合に、キャリア注入効率の高い薄膜トランジスタを得るには、半導体膜がp型半導体であることが効果的であるが、これに限定されるものではない。また、例えば、大面積でフレキシブルな薄膜トランジスタを得るために、有機半導体を好適に使用することができる。有機半導体の材料としては、例えば、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いることができる。材料使用効率の良い有機半導体の形成方法として印刷法が挙げられ、インクジェット法、ディスペンサ法などが好ましいが、これらに限定されるものではない。
尚、本発明の薄膜トランジスタには、必要に応じて封止層、遮光層などを好適に設けることができる。
(実施例1)
まず、絶縁基板11としてPENフィルムを用い、この絶縁基板11上に反転オフセット印刷法によりナノ銀インキ(住友電工製ナノ銀:Aldrich製ポリエチレングリコール#200=8:1(重量比))を印刷、180℃で1時間ベークさせて膜厚50nmのゲート電極12を得た(図4(a)から図4(d))。反転オフセット印刷は、シリコーンゴム製のブランケット21上にキャップコーターを用いてナノ銀インキの液膜22を作製、室温で2分予備乾燥を行い、非画像部のパターンを有する凸版23を用いて不要部24を除去、ブランケット21上に残った画像部を絶縁基板11に転写する工程で行った。
次に、ゲート絶縁膜材料として、ポリイミドインク(三菱ガス化学製ネオプリム)31をダイコーター32により塗布、180℃で1時間乾燥させて膜厚1μmのゲート絶縁膜13を形成した(図5(a))。
そして、ソース電極とドレイン電極材料として銀ペースト(住友電工製)41を用い、スクリーン印刷42により印刷、180℃で1時間乾燥させて膜厚10μmのソース電極及びドレイン電極14を形成した(図5(b))。
次に、容器51中に入れた、ペンタフルオロチオフェノール(東京化成製)をイソプロピルアルコールで0.2重量%に希釈した表面処理剤溶液52に基板を2時間浸漬(図5(c))、イソプロピルアルコールで洗浄、エアーガンで乾燥させて表面処理15を施した(図5(d))。このとき、ペンタフルオロチオフェノールと電極材料の銀は銀−チオール反応により、化学結合を有していた。
このソース電極とドレイン電極を表面処理した後の電極の仕事関数を光電子分光装置AC−1(理研計器製)で陽極電圧3340V、測定範囲が4eVから6eVの条件で測定した結果、5.40[eV]と大きい値を得られた(図14)。
そして、半導体材料として有機半導体材料であるLisicon SP200(Merck製)をテトラリン(関東化学製)で0.5重量%になるように溶解させた溶液62をディスペンサ61で塗布、90℃で90分間真空乾燥して膜厚50nmの半導体層16を形成し得た(図5(e))。この半導体膜16の仕事関数を上記と同条件で測定した結果、5.18[eV]であった。
得られた薄膜トランジスタの電圧(Vgs)に対する電流(|Id|)、キャリア移動度(|μ|)の関係を半導体特性評価装置SCS4200(ケースレー製)で調べた結果を図6に示す。ここでVdsはソース電極とドレイン電極間の電圧である。この図6のVds=−5V時のキャリア移動度の最大値は、2.82E−03[cm/Vs]と、高い良好な値を示した(図15)。これは、電極が電子吸引性の官能基を有する化合物で表面処理されていることで、電極の仕事関数が半導体膜の仕事関数より大きい値をとったことによる。
また、形成した電極の仕事関数の経時安定性を光電子分光装置AC−1(理研計器製)を用いて上記と同様の条件で評価した結果、2000時間後でも仕事関数は5.40[eV]と変化が無く良好であった。
(実施例2)
ソース電極とドレイン電極を、電極材料としてナノ銀インキ(住友電工製ナノ銀:Aldrich製ポリエチレングリコール#200=8:1(重量比))を用いて、反転オフセット印刷法により形成した以外は実施例1と同様にして薄膜トランジスタを得た。実施例1と同様にして測定した電極の仕事関数は5.74 [eV] と大きい値を得られた(図14)。得られた薄膜トランジスタの電圧(Vgs)に対する電流(|Id|)、キャリア移動度(|μ|)の関係を実施例1と同様にして調べた結果を図7に示す。この図7のVds=−5V時のキャリア移動度の最大値は、2.06E−03[cm/Vs]と、高い良好な値を示した(図15)。これは、電極が電子吸引性の官能基を有する化合物で表面処理されていることで、電極の仕事関数が半導体膜の仕事関数より大きい値をとったことによる。また、形成した電極の仕事関数の経時安定性を実施例1と同様な方法で評価した結果、2000時間後でも仕事関数は5.74[eV]と変化が無く良好であった。
(実施例3)
ソース電極とドレイン電極を、金を用いて蒸着法、フォトリソ法、エッチング法により形成した以外は実施例1と同様にして薄膜トランジスタを得た。実施例1と同様にして測定した電極の仕事関数は5.49[eV]と大きい値を得られた(図14)。得られた薄膜トランジスタの電圧(Vgs)に対する電流(|Id|)、キャリア移動度(|μ|)の関係を実施例1と同様にして調べた結果を図8に示す。この図8のVds=−5V時のキャリア移動度の最大値は、2.29E−03[cm/Vs]と、高い良好な値を示した(図15)。これは、電極が電子吸引性の官能基を有する化合物で表面処理されていることで、電極の仕事関数が半導体膜の仕事関数より大きい値をとったことによる。また、形成した電極の仕事関数の経時安定性を実施例1と同様な方法で評価した結果、2000時間後でも仕事関数は5.49[eV]と変化が無く良好であった。
(実施例4)
電子吸引性の官能基を有する化合物として、5−クロロ−2−メルカプトベンゾイミダゾールを用いた以外は実施例3と同様にして薄膜トランジスタを得た。実施例1と同様にして測定した電極の仕事関数は5.26[eV]と大きい値を得られた(図14)。得られた薄膜トランジスタの電圧(Vgs)に対する電流(|Id|)、キャリア移動度(|μ|)の関係を実施例1と同様にして調べた結果を図9に示す。この図9のVds=−5V時のキャリア移動度の最大値は、1.66E−03[cm/Vs]と、高い良好な値を示した(図15)。これは、電極が電子吸引性の官能基を有する化合物で表面処理されていることで、電極の仕事関数が半導体膜の仕事関数より大きい値をとったことによる。また、形成した電極の仕事関数の経時安定性を実施例1と同様な方法で評価した結果、2000時間後でも仕事関数は5.26[eV]と変化が無く良好であった。
(実施例5)
電子吸引性の官能基を有する化合物として、4−トリフルオロメチル−2,3,5,6−テトラフルオロチオフェノールを用いた以外は実施例3と同様にして薄膜トランジスタを得た。実施例1と同様にして測定した電極の仕事関数は6.00[eV]と大きい値を得られた(図14)。得られた薄膜トランジスタの電圧(Vgs)に対する電流(|Id|)、キャリア移動度(|μ|)の関係を実施例1と同様にして調べた結果を図10に示す。この図10のVds=−5V時のキャリア移動度の最大値は、2.23E−03[cm/Vs]と、高い良好な値を示した(図15)。これは、電極が電子吸引性の官能基を有する化合物で表面処理されていることで、電極の仕事関数が半導体膜の仕事関数より大きい値をとったことによる。また、形成した電極の仕事関数の経時安定性を実施例1と同様な方法で評価した結果、2000時間後でも仕事関数は6.00[eV]と変化が無く良好であった。
(比較例1)
ソース電極とドレイン電極に表面処理を施さない以外は、実施例1と同様な方法で薄膜トランジスタを作成し、同様な評価を行った。電極の仕事関数は4.75[eV]と小さかった(図14)。得られた薄膜トランジスタの電圧(Vgs)に対する電流(|Id|)、キャリア移動度(|μ|)の関係を調べた結果を図11に示す。この図11のVds=−5V時のキャリア移動度の最大値は、3.26E−04[cm/Vs]と、低い値であった(図15)。これは、電極の仕事関数が半導体膜の仕事関数よりも小さいことによる。
(比較例2)
ソース電極とドレイン電極に表面処理を施さない以外は、実施例2と同様な方法で薄膜トランジスタを作成し、同様な評価を行った。電極の仕事関数は4.74[eV]と小さかった(図14)。得られた薄膜トランジスタの電圧(Vgs)に対する電流(|Id|)、キャリア移動度(|μ|)の関係を調べた結果を図12に示す。この図12のVds=−5V時のキャリア移動度の最大値は、9.92E−04[cm/Vs]と、低い値であった。(図15)。これは、電極の仕事関数が半導体膜の仕事関数よりも小さいことによる。
(比較例3)
ソース電極とドレイン電極に表面処理を施さない以外は、実施例3と同様な方法で薄膜トランジスタを作成し、同様な評価を行った。電極の仕事関数は4.60[eV]と小さかった(図14)。得られた薄膜トランジスタの電圧(Vgs)に対する電流(|Id|)、キャリア移動度(|μ|)の関係を調べた結果を図13に示す。この図13のVds=−5V時のキャリア移動度の最大値は、2.05E−03[cm/Vs]と、実施例3と比較して若干低い値であった。(図15)。これは、表面処理した電極の仕事関数の方が、表面処理していない電極の仕事関数よりも大きいことによる。
本発明の薄膜トランジスタの一例を示す断面図 本発明の薄膜トランジスタの製造方法の一例 本発明の薄膜トランジスタの製造方法の一例 本発明の薄膜トランジスタの製造方法の一例 本発明の薄膜トランジスタの製造方法の一例 実施例1のトランジスタ特性 実施例2のトランジスタ特性 実施例3のトランジスタ特性 実施例4のトランジスタ特性 実施例5のトランジスタ特性 比較例1のトランジスタ特性 比較例2のトランジスタ特性 比較例3のトランジスタ特性 実施例及び比較例のソース電極とドレイン電極の仕事関数の表 実施例及び比較例の薄膜トランジスタのキャリア移動度の表
符号の説明
11・・・絶縁基板
12・・・ゲート電極
13・・・ゲート絶縁膜
14・・・ソース電極とドレイン電極
15・・・表面処理剤
16・・・半導体膜
21・・・ブランケット
22・・・インキ液膜
23・・・凸版
24・・・インキ液膜の不要部
31・・・ゲート絶縁膜材料
32・・・ダイコーター
41・・・ソース電極とドレイン電極材料
42・・・スクリーン印刷
51・・・容器
52・・・表面処理剤溶液
61・・・ディスペンサ
62・・・半導体材料

Claims (14)

  1. 絶縁基板上に少なくとも、ゲート電極、ゲート絶縁膜が順次積層され、且つ前記ゲート絶縁膜上にソース電極とドレイン電極が設けられ、且つ半導体膜が前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁膜上に設けられた薄膜トランジスタであって、前記ソース電極と前記ドレイン電極が電子吸引性の官能基を有する化合物で表面処理されていることを特徴とする薄膜トランジスタ。
  2. 前記電子吸引性の官能基を有する化合物が、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか1種の化合物を含むことを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記ソース電極と前記ドレイン電極が前記電子吸引性の官能基を有する化合物と、化学的に結合していることを特徴とする請求項1または請求項2に記載の薄膜トランジスタ。
  4. 前記ソース電極と前記ドレイン電極が、少なくとも金、銀のいずれか1種の元素を含むことを特徴とする請求項1乃至請求項3のいずれかに記載の薄膜トランジスタ。
  5. 前記半導体膜がp型半導体膜であることを特徴とする請求項1乃至請求項4のいずれかに記載の薄膜トランジスタ。
  6. 前記半導体膜が有機半導体膜であることを特徴とする請求項1乃至請求項5のいずれかに記載の薄膜トランジスタ。
  7. 前記絶縁基板が可撓性基板であることを特徴とする請求項1乃至請求項6のいずれかに記載の薄膜トランジスタ。
  8. 少なくとも、絶縁基板上にゲート電極を形成する第1工程と、ゲート絶縁膜を前記ゲート電極上に形成する第2工程と、ソース電極とドレイン電極を前記ゲート絶縁膜上に形成する第3工程と、電子吸引性の官能基を有する化合物で前記ソース電極と前記ドレイン電極を表面処理する第4工程と、半導体膜を前記ソース電極と前記ドレイン電極との間の前記ゲート絶縁膜上に形成する第5工程からなる薄膜トランジスタの製造方法。
  9. 前記ソース電極と前記ドレイン電極を電子吸引性の官能基を有する化合物で表面処理する第4工程が、前記ソース電極と前記ドレイン電極を、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか1種の化合物を含む電子吸引性の官能基を有する化合物で表面処理する工程であることを特徴とする請求項8に記載の薄膜トランジスタの製造方法。
  10. 前記ソース電極とドレイン電極を形成する第3工程が、少なくとも金、銀のいずれか1種の元素を含む材料でソース電極とドレイン電極を形成する工程であることを特徴とする請求項8または請求項9に記載の薄膜トランジスタの製造方法。
  11. 前記半導体膜を形成する第5工程が、p型半導体膜を形成する工程であることを特徴とする請求項8乃至請求項10のいずれかに記載の薄膜トランジスタの製造方法。
  12. 前記半導体膜を形成する第5工程が、有機半導体膜を形成する工程であることを特徴とする請求項8乃至請求項11のいずれかに記載の薄膜トランジスタの製造方法。
  13. 前記ソース電極とドレイン電極を形成する第3工程が、ソース電極とドレイン電極を印刷法により形成する工程であることを特徴とする請求項8乃至請求項12のいずれかに記載の薄膜トランジスタの製造方法。
  14. 前記印刷法がスクリーン印刷法、インクジェット法、フレキソ印刷法、反転オフセット印刷法のいずれかであることを特徴とする請求項13に記載の薄膜トランジスタの製造方法。
JP2007220721A 2006-08-31 2007-08-28 薄膜トランジスタおよびその製造方法 Pending JP2008085315A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007220721A JP2008085315A (ja) 2006-08-31 2007-08-28 薄膜トランジスタおよびその製造方法
US12/070,944 US8309952B2 (en) 2007-08-28 2008-02-21 Thin film transistor and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006235263 2006-08-31
JP2007220721A JP2008085315A (ja) 2006-08-31 2007-08-28 薄膜トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2008085315A true JP2008085315A (ja) 2008-04-10

Family

ID=39355785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007220721A Pending JP2008085315A (ja) 2006-08-31 2007-08-28 薄膜トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2008085315A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091680A (ja) * 2006-10-03 2008-04-17 Hitachi Ltd 単分子膜を利用した有機トランジスタ
WO2010086594A1 (en) * 2009-01-30 2010-08-05 Cambridge Display Technology Limited Method of forming source and drain electrodes of organic thin film transistors by electroless plating
JP2011138926A (ja) * 2009-12-28 2011-07-14 Chisso Corp 金属電極および該金属電極を有する有機半導体素子
JP2012509573A (ja) * 2008-08-08 2012-04-19 ケンブリッジ ディスプレイ テクノロジー リミテッド トップゲート有機薄膜トランジスタのための表面処理基板
JP2013534726A (ja) * 2010-06-24 2013-09-05 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 有機電子装置における電極を改質する方法
WO2014080575A1 (en) * 2012-11-20 2014-05-30 Sharp Kabushiki Kaisha Method for treating metal surface with thiol
JP2014165241A (ja) * 2013-02-22 2014-09-08 Toppan Printing Co Ltd 薄膜トランジスタ及び画像表示装置
WO2016136364A1 (ja) * 2015-02-27 2016-09-01 富士フイルム株式会社 有機半導体デバイス用電極材料
JP2017034157A (ja) * 2015-08-04 2017-02-09 旭化成株式会社 半導体素子とその製造方法
KR101785916B1 (ko) * 2011-09-02 2017-10-16 엘지디스플레이 주식회사 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치
JP2020102645A (ja) * 2020-03-06 2020-07-02 旭化成株式会社 半導体素子とその製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223278A (ja) * 1999-01-28 2000-08-11 Nec Corp 有機エレクトロルミネッセンス素子及びパネル
WO2003089515A1 (fr) * 2002-04-22 2003-10-30 Konica Minolta Holdings, Inc. Composition de semi-conducteur organique, element semi-conducteur organique et procede pour les produire
JP2005093542A (ja) * 2003-09-12 2005-04-07 Hitachi Ltd 半導体装置およびその作製方法
JP2005101556A (ja) * 2003-08-28 2005-04-14 Seiko Epson Corp 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP2005101559A (ja) * 2003-08-28 2005-04-14 Seiko Epson Corp 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP2005109028A (ja) * 2003-09-29 2005-04-21 Tdk Corp 有機電界効果トランジスタ及びその製造方法
JP2005223107A (ja) * 2004-02-05 2005-08-18 Hitachi Ltd 電界効果型トランジスタ及びその製造方法
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP2006093539A (ja) * 2004-09-27 2006-04-06 Konica Minolta Holdings Inc 半導体組成物、半導体組成物の分散液および該半導体組成物を用いた薄膜トランジスタ
JP2006092809A (ja) * 2004-09-21 2006-04-06 Victor Co Of Japan Ltd シートディスプレイ
JP2006133762A (ja) * 2004-10-08 2006-05-25 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2006135109A (ja) * 2004-11-05 2006-05-25 Seiko Epson Corp 電子デバイス、電子デバイスの製造方法および電子機器
JP2008060117A (ja) * 2006-08-29 2008-03-13 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223278A (ja) * 1999-01-28 2000-08-11 Nec Corp 有機エレクトロルミネッセンス素子及びパネル
WO2003089515A1 (fr) * 2002-04-22 2003-10-30 Konica Minolta Holdings, Inc. Composition de semi-conducteur organique, element semi-conducteur organique et procede pour les produire
JP2005101556A (ja) * 2003-08-28 2005-04-14 Seiko Epson Corp 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP2005101559A (ja) * 2003-08-28 2005-04-14 Seiko Epson Corp 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP2005093542A (ja) * 2003-09-12 2005-04-07 Hitachi Ltd 半導体装置およびその作製方法
JP2005109028A (ja) * 2003-09-29 2005-04-21 Tdk Corp 有機電界効果トランジスタ及びその製造方法
JP2005223107A (ja) * 2004-02-05 2005-08-18 Hitachi Ltd 電界効果型トランジスタ及びその製造方法
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP2006092809A (ja) * 2004-09-21 2006-04-06 Victor Co Of Japan Ltd シートディスプレイ
JP2006093539A (ja) * 2004-09-27 2006-04-06 Konica Minolta Holdings Inc 半導体組成物、半導体組成物の分散液および該半導体組成物を用いた薄膜トランジスタ
JP2006133762A (ja) * 2004-10-08 2006-05-25 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2006135109A (ja) * 2004-11-05 2006-05-25 Seiko Epson Corp 電子デバイス、電子デバイスの製造方法および電子機器
JP2008060117A (ja) * 2006-08-29 2008-03-13 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091680A (ja) * 2006-10-03 2008-04-17 Hitachi Ltd 単分子膜を利用した有機トランジスタ
JP2012509573A (ja) * 2008-08-08 2012-04-19 ケンブリッジ ディスプレイ テクノロジー リミテッド トップゲート有機薄膜トランジスタのための表面処理基板
WO2010086594A1 (en) * 2009-01-30 2010-08-05 Cambridge Display Technology Limited Method of forming source and drain electrodes of organic thin film transistors by electroless plating
JP2011138926A (ja) * 2009-12-28 2011-07-14 Chisso Corp 金属電極および該金属電極を有する有機半導体素子
JP2013534726A (ja) * 2010-06-24 2013-09-05 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 有機電子装置における電極を改質する方法
KR101785916B1 (ko) * 2011-09-02 2017-10-16 엘지디스플레이 주식회사 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치
WO2014080575A1 (en) * 2012-11-20 2014-05-30 Sharp Kabushiki Kaisha Method for treating metal surface with thiol
JP2014165241A (ja) * 2013-02-22 2014-09-08 Toppan Printing Co Ltd 薄膜トランジスタ及び画像表示装置
WO2016136364A1 (ja) * 2015-02-27 2016-09-01 富士フイルム株式会社 有機半導体デバイス用電極材料
JPWO2016136364A1 (ja) * 2015-02-27 2017-12-28 富士フイルム株式会社 有機半導体デバイス用電極材料
US10319928B2 (en) 2015-02-27 2019-06-11 Fujifilm Corporation Electrode material for organic semiconductor device
JP2017034157A (ja) * 2015-08-04 2017-02-09 旭化成株式会社 半導体素子とその製造方法
JP2020102645A (ja) * 2020-03-06 2020-07-02 旭化成株式会社 半導体素子とその製造方法

Similar Documents

Publication Publication Date Title
US8309952B2 (en) Thin film transistor and method for manufacturing the same
JP2008085315A (ja) 薄膜トランジスタおよびその製造方法
US8389346B2 (en) Method and structure for establishing contacts in thin film transistor devices
JP2013508989A (ja) 有機デバイスの製造方法
US20110186829A1 (en) Surface Treated Substrates for Top Gate Organic Thin Film Transistors
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
KR20100015664A (ko) 유기 박막 트랜지스터들
US20130009161A1 (en) Semiconductor device and method of manufacturing the same, and method of manufacturing image display device
KR20070115460A (ko) 동일 계열의 소재로 형성된 반도체층 및 소스/드레인전극을 포함하는 유기 전자 소자
JP2011210972A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2004266267A (ja) 保護層を含む有機半導体電界効果トランジスタ及びその製造方法
JP5132053B2 (ja) 有機薄膜トランジスタの製造方法
JP2007150156A (ja) トランジスタおよびその製造方法
JP5760360B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5807374B2 (ja) 薄膜トランジスタ基板の製造方法およびトップゲート構造薄膜トランジスタ基板
JP5532553B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JP2007073856A (ja) 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
WO2005122233A1 (ja) ショットキーゲート有機電界効果トランジスタおよびその製造方法
JP2020088225A (ja) 薄膜トランジスタ、画像表示装置、センサー装置および薄膜トランジスタの製造方法
JP6303358B2 (ja) 薄膜トランジスタ
JP2007234974A (ja) 有機薄膜トランジスタ
JP2014145832A (ja) 薄膜トランジスタアレイ及び保護素子並びに画像表示装置
JP5590366B2 (ja) アルミニウム含有有機化合物溶液、電界効果型トランジスタ及び電界効果型トランジスタの作製方法
JP6197306B2 (ja) 薄膜トランジスタの製造方法
JP2019096727A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304