JP5290682B2 - 窒化物半導体装置 - Google Patents
窒化物半導体装置 Download PDFInfo
- Publication number
- JP5290682B2 JP5290682B2 JP2008242460A JP2008242460A JP5290682B2 JP 5290682 B2 JP5290682 B2 JP 5290682B2 JP 2008242460 A JP2008242460 A JP 2008242460A JP 2008242460 A JP2008242460 A JP 2008242460A JP 5290682 B2 JP5290682 B2 JP 5290682B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- semiconductor layer
- inequality
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
O. Ambacher, R. Dimitrov, M. Stutzmann, B. E. Foutz, M. J. Murphy, J. A. Smart, J. R. Shealy, N. G. Weimann, K. Chu, M. Chumbes, B. Green, A. J. Sierakowski, W. J. Schaff, and L. F. Eastman, Phys. Stat. Sol. (b) 216, 381-389 (1999). W. Walukiewicz, S. X. Li, J. Wu, K. M. Yu, J. W. Ager III, E. E. Haller, Hai Lu, William J. Schaff, J. Cryst. Growth 269, 119-127 (2004).
また、前記第2の窒化物半導体層と、一方の前記第3の窒化物半導体層の一部と、他方の前記第3の窒化物半導体層の一部との間にまたがって一体化した1つの第2の絶縁体層を有し、前記ゲート電極は前記第2の絶縁体層上に形成されていることを特徴とする。
また、前記第1の窒化物半導体層は、A1 x Ga 1−x NまたはA1 x Ga 1−x N/AlNで構成され、前記xは不等式 0.1≦x≦0.3 を満たし、前記AlNの厚さは 3nm を超えず、前記第1の窒化物半導体層において、前記GaNと前記第2の窒化物半導体層との間における厚さaは不等式 1nm≦a≦40nm を満たし、前記GaNと前記第3の窒化物半導体層との間における厚さbは不等式 1nm≦b≦a+20nm を満たすことを特徴とする。
また、前記第3の窒化物半導体層は、AlGaNまたはGaN/AlGaN層で構成され、前記第3の窒化物半導体層において、前記ソース電極およびドレイン電極のいずれもが設けられていない部位における厚さdは不等式 5nm≦d≦40nm を満たし、前記ソース電極またはドレイン電極が設けられている部位における厚さeは不等式 1nm≦e≦dを満たすことを特徴とする。
また、前記第1の絶縁体層および第2の絶縁体層は、SiO 2 、Si 3 N 4 、Al 2 O 3 、HfO、ZrOのいずれか、またはそれらからなる多層構造で構成されることを特徽とする。
図1、5は、参考例であるFETの断面模式図である。図において、GaN1の上にAlGaNまたはAlGaN/AlNからなるA層2が形成され、A層2の上にInAlN、AlGaInN、GaN/InAlNまたはGaN/AlGaInNからなるB層3が形成され、A層2の一部およびB層3の少なくとも一部(図1の場合、この図においてはB層3の全部)あるいはB層3の少なくとも一部(図5の場合)が、B層3に平行な方向において、n型のAlGaNまたはGaN/n型AlGaNからなる2つのC層4に挟まれており、B層3の上にゲート電極9が形成され、一方のC層4の上にソース電極7が形成され、他方のC層4の上にドレイン電極8が形成されている。
VT = ΦB−ΔEC,InAlN/AlGaN−△EC,AlGaN/GaN−edInAlNPInAlN/εInAlN−edAlGaNPAlGaN/εAlGaN,
ここで、ΦBはゲート電極とB層表面でのショットキー障壁高さである。ΔEC,InAlN/AlGaN、△EC,AlGaN/GaNは、それぞれ、InAlN(B層)とAlGaN(A層)、AlGaN(A層)とGaNの伝導帯不連続量である。dInAlNとdAlGaNは、それぞれ、InAlN(B層)とAlGaN(A層)の膜厚である。PInAlN、PAlGaNは、それぞれ、InAlN(B層)、AlGaN(A層)のGaN間とに生じる分極である。εInAlNとεAlGaNはそれぞれInAlN(B層)とAlGaN(A層)の誘電率である。eは素電荷量である。
3nm から格子緩和の臨界膜厚 20nm の範囲で有効である。
図2、6は、本発明の実施の形態例であるFETの断面模式図である。このFETは、GaN
1の上にAlGaNまたはAlGaN/AlNからなるA層2が形成され、A層2の上にInAlN、AlGaInN、GaN/InAlNまたはGaN/AlGaInNからなるB層3が形成され、A層2の一部およびB層3の少なくとも一部(図2の場合、この図においてはB層3の全部)あるいはB層3の少なくとも一部(図6の場合)が、B層3に平行な方向において、n型のAlGaNまたはGaN/n型AlGaNからなる2つのC層4に挟まれており、B層3および2つのC層4の一部の上に1つのゲート電極9が形成され、一方のC層4の上にソース電極7が形成され、他方のC層4の上にドレイン電極8が形成されている。
図3、7は、参考例、実施の形態例であるFETの断面模式図である。図において、ゲート電極9と2つのC層4それぞれとの間に1つずつ、合わせて2つの絶縁層D5が挿入された構造以外は、図2、6に示した構造が形成されている。すなわち、B層3の一部と一方のC層4の一部との間、および、B層3の一部と他方のC層4の一部との間に、それぞれまたがる2つの絶縁層D
5が形成され、B層3の上および2つの絶縁層D 5それぞれの少なくとも一部の上に1つのゲート電極9が形成されている。
6が形成され、絶縁層E 6の上にゲート電極9が形成されている。
5、絶縁層E 6の組成や厚さは、上記した場合を含めて、以下のように定めるとよい。
1nm≦a≦40nm を満たし、GaN1とC層4間の厚さb(図5の場合のように、その部位にB層3が存在する場合には、その厚さも含む)は、不等式 1nm≦b≦a+20nm を満たすようにする。
Claims (6)
- GaN上に第1の窒化物半導体層を有し、前記第1の窒化物半導体層上に第2の窒化物半導体層を有し、前記第1の窒化物半導体層の一部および前記第2の窒化物半導体層の少なくとも一部、もしくは前記第2の窒化物半導体層の少なくとも一部を前記第2の窒化物半導体層に平行な方向において挟む2つの第3の窒化物半導体層を有し、
前記第2の窒化物半導体層上および2つの前記第3の窒化物半導体層それぞれの一部の上に一体化した1つのゲート電極を有し、一方の前記第3の窒化物半導体層上にソース電極を有し、他方の前記第3の窒化物半導体層上にドレイン電極を有し、
前記第2の窒化物半導体層は、In y A1 1−y N、Al 1−w−z In w Ga z N、GaN/In y’ Al 1−y’ NまたはGaN/Al 1−w’−z In w’ Ga z Nで構成され、
前記yは不等式 0.27≦y≦0.4 を満たし、前記wは不等式 0.27≦w≦0.4 を満たし、前記y'は不等式 0.26≦y'≦0.4 を満たし、前記w'は不等式 0.26≦w'≦0.4 を満たし、前記zは不等式 0<z≦0.05 を満たし、前記第1の窒化物半導体層と前記ゲート電極との間の前記第2の窒化物半導体層の厚さcは不等式 3nm≦c≦20nm を満たし、前記第1の窒化物半導体層と前記第3の窒化物半導体層との間に前記第2の窒化物半導体層が存在する場合には、該第2の窒化物半導体層の厚さは 20nm を超えないことを特徴とする電界効果トランジスタとして動作する窒化物半導体装置。 - 請求項1に記載の窒化物半導体装置において、
前記第2の窒化物半導体層の一部と一方の前記第3の窒化物半導体層の一部との間、および、前記第2の窒化物半導体層の一部と他方の前記第3の窒化物半導体層の一部との間に、それぞれまたがる2つの第1の絶縁体層を有し、
前記ゲート電極は、前記第2の窒化物半導体層上および前記2つの第1の絶縁体層それぞれの少なくとも一部の上に一体化して形成されていることを特徴とする窒化物半導体装置。 - 請求項1に記載の窒化物半導体装置において、
前記第2の窒化物半導体層と、一方の前記第3の窒化物半導体層の一部と、他方の前記第3の窒化物半導体層の一部との間にまたがって一体化した1つの第2の絶縁体層を有し、
前記ゲート電極は前記第2の絶縁体層上に形成されていることを特徴とする窒化物半導体装置。 - 請求項1ないし3のいずれかに記載の窒化物半導体装置において、
前記第1の窒化物半導体層は、A1xGa1‐xNまたはA1xGa1‐xN/AlNで構成され、
前記xは不等式 0.1≦x≦0.3 を満たし、前記AlNの厚さは 3nm を超えず、前記第1の窒化物半導体層において、前記GaNと前記第2の窒化物半導体層との間における厚さaは不等式 1nm≦a≦40nm を満たし、前記GaNと前記第3の窒化物半導体層との間における厚さbは不等式 1nm≦b≦a+20nm を満たすことを特徴とする窒化物半導体装置。 - 請求項1ないし3のいずれかに記載の窒化物半導体装置において、
前記第3の窒化物半導体層は、AlGaNまたはGaN/AlGaN層で構成され、
前記第3の窒化物半導体層において、前記ソース電極およびドレイン電極のいずれもが設けられていない部位における厚さdは不等式 5nm≦d≦40nm
を満たし、前記ソース電極またはドレイン電極が設けられている部位における厚さeは不等式 1nm≦e≦dを満たすことを特徴とする窒化物半導体装置。 - 請求項2または3に記載の窒化物半導体装置において、
前記第1の絶縁体層および第2の絶縁体層は、SiO2、Si3N4、Al2O3、HfO、ZrOのいずれか、またはそれらからなる多層構造で構成されることを特徽とする窒化物半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242460A JP5290682B2 (ja) | 2008-09-22 | 2008-09-22 | 窒化物半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242460A JP5290682B2 (ja) | 2008-09-22 | 2008-09-22 | 窒化物半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010074047A JP2010074047A (ja) | 2010-04-02 |
JP5290682B2 true JP5290682B2 (ja) | 2013-09-18 |
Family
ID=42205538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008242460A Active JP5290682B2 (ja) | 2008-09-22 | 2008-09-22 | 窒化物半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5290682B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5581601B2 (ja) * | 2009-03-16 | 2014-09-03 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
US8802516B2 (en) * | 2010-01-27 | 2014-08-12 | National Semiconductor Corporation | Normally-off gallium nitride-based semiconductor devices |
JP6231730B2 (ja) * | 2011-09-28 | 2017-11-15 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
KR101322642B1 (ko) * | 2011-12-16 | 2013-10-28 | 경북대학교 산학협력단 | 질화물 반도체 소자 및 그 소자의 제조 방법 |
KR101927408B1 (ko) | 2012-07-20 | 2019-03-07 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 및 그 제조방법 |
JP6575304B2 (ja) * | 2015-10-30 | 2019-09-18 | 富士通株式会社 | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3209270B2 (ja) * | 1999-01-29 | 2001-09-17 | 日本電気株式会社 | ヘテロ接合電界効果トランジスタ |
JP3866540B2 (ja) * | 2001-07-06 | 2007-01-10 | 株式会社東芝 | 窒化物半導体素子およびその製造方法 |
JP2006032911A (ja) * | 2004-06-15 | 2006-02-02 | Ngk Insulators Ltd | 半導体積層構造、半導体素子およびhemt素子 |
JP5041701B2 (ja) * | 2005-12-07 | 2012-10-03 | 日本電信電話株式会社 | ヘテロ接合型電界効果トランジスタ |
JP5087240B2 (ja) * | 2006-06-28 | 2012-12-05 | 新日本無線株式会社 | 窒化物半導体装置の製造方法 |
JP2008198783A (ja) * | 2007-02-13 | 2008-08-28 | Sharp Corp | 電界効果トランジスタ |
-
2008
- 2008-09-22 JP JP2008242460A patent/JP5290682B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010074047A (ja) | 2010-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9871130B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
US7170111B2 (en) | Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same | |
US8338860B2 (en) | Normally off gallium nitride field effect transistors (FET) | |
JP6113135B2 (ja) | 半導体フィールドプレートを含むiii−v族トランジスタ | |
WO2009116223A1 (ja) | 半導体装置 | |
US20140266324A1 (en) | High Electron Mobility Transistor with Multiple Channels | |
US20120326215A1 (en) | Method for fabrication of iii-nitride device and the iii-nitride device thereof | |
US20220416072A1 (en) | Nitride semiconductor device and method of manufacturing the same | |
US8258544B2 (en) | Field-effect transistor | |
WO2010092768A1 (ja) | 電界効果トランジスタ | |
JP5534661B2 (ja) | 半導体装置 | |
JP2011210750A (ja) | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 | |
US9064945B2 (en) | Normally off gallium nitride field effect transistors (FET) | |
JP5290682B2 (ja) | 窒化物半導体装置 | |
TWI621265B (zh) | 半導體裝置及其製作方法 | |
US20110204380A1 (en) | Nitride-based fet | |
JP2005086102A (ja) | 電界効果トランジスタ、及び電界効果トランジスタの作製方法 | |
US20160190295A1 (en) | Field effect transistor | |
JP2010040828A (ja) | 窒化物半導体装置 | |
US20210359123A1 (en) | Semiconductor power device | |
JP4607506B2 (ja) | 半導体装置 | |
JP5721782B2 (ja) | 半導体装置 | |
JP6671043B2 (ja) | 半導体装置 | |
JP7308593B2 (ja) | 窒化物半導体装置 | |
KR101870524B1 (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100721 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120530 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5290682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |