JP5170282B2 - 電子部品の製造方法 - Google Patents

Description

本発明は、電子部品の製造方法に関するものである。

近年、携帯電話やテレビ受像機等の電子機器において、共振子や帯域フィルタ等として弾性表面波素子（以下、適宜「ＳＡＷ（Surface Acoustic Wave）素子」と称する）を備えた電子部品が使用されている。下記特許文献１、２にはＳＡＷ素子を備えた電子部品に関する技術の一例が開示されている。特許文献１には、ＳＡＷ素子とそのＳＡＷ素子を駆動制御する集積回路とを同一の空間に配置した電子部品のパッケージに関する技術が開示されている。また、特許文献２には、ＳＡＷ素子を第１基板に実装し、集積回路を第２基板に実装した電子部品のパッケージに関する技術が開示されている。

特開２００２−２９０１８４号公報 特開２００２−２９０２００号公報

ところで、ＳＡＷ素子を備えた電子部品が実装される電子機器の小型化の要求に伴って、電子部品自体の小型化も要求されている。ところが、上述の特許文献１の構成では、ＳＡＷ素子と集積回路とを並列に配置する構成であるため、小型化が困難である。同様に、特許文献２の構成では、ＳＡＷ素子を実装した第１基板と集積回路を実装した第２基板とを重ねるように配置する構成であるため、薄型化（小型化）が困難である。

また、ＳＡＷ素子を備えた電子部品のみならず、水晶振動子、圧電振動子、圧電音叉等の電子素子を備えた電子部品の小型化も要求される。

本発明は上記事情に鑑みてなされたもので、小型化を図ることができる電子部品の製造方法を提供することを目的とする。

上記の課題を解決するため、本発明の電子部品は、半導体基板と、前記半導体基板の第１面とその第１面とは反対側の第２面とを貫通する貫通電極と、前記半導体基板の第１面側に設けられた電子素子と、前記第１面との間で前記電子素子を封止する封止部材とを備え、前記電子素子は、前記貫通電極と電気的に接続されていることを特徴とする。

本発明によれば、半導体基板の第１面側に電子素子を設け、その電子素子を、第１面と第２面とを貫通する貫通電極に接続したので、例えば半導体基板の第２面上に電子素子を駆動制御する集積回路を設けておくことで、貫通電極を介して電子素子と集積回路とを電気的に接続することができる。したがって、電子部品全体の小型化・薄型化を実現しつつ、電子素子を良好に駆動することができる。そして、電子素子は封止部材によって第１面との間で封止されるので、小型化・薄型化を実現しつつ、電子素子を良好に封止することができ、電子素子を良好に駆動することができる。そして、本発明によって、半導体パッケージ機能、電子素子機能、封止機能を備えた、半導体基板サイズ（リアルチップサイズ：究極の小型サイズ）の電子部品を提供することができる。

本発明の電子部品において、前記電子素子は前記第１面上に設けられている構成を採用することができる。

本発明によれば、半導体基板の第１面上に電子素子を形成することで、電子部品の更なる小型化・薄型化を実現することができる。

本発明の電子部品において、前記電子素子は前記第１面とは離れた位置に設けられて前記貫通電極と接続している構成を採用することができる。

本発明によれば、電子素子を半導体基板の第１面と離した位置に設けることで、電子素子の設計の自由度を向上することができる。そして、電子素子を第１面と離した状態で、その電子素子と貫通電極とを接続することで、電子部品の小型化・薄型化を実現しつつ、電子素子を良好に駆動することができる。

本発明の電子部品において、前記第１面と対向する第３面を有する第２部材を有し、前記電子素子は、前記第３面上に設けられて前記貫通電極と接続している構成を採用することができる。

本発明によれば、第２部材の第３面上に電子素子を設けたので、その第２部材で電子素子を良好に支持することができる。したがって、電子素子を良好に駆動することができる。

本発明の電子部品において、前記第２部材は前記封止部材を含む構成を採用することができる。

本発明によれば、封止部材上に電子素子を設けることで、部品点数を抑えながら、電子素子の設計の自由度を向上することができる。そして、電子素子を封止部材で支持した状態で、その電子素子と貫通電極とを接続することで、電子部品の小型化・薄型化を実現しつつ、電子素子を良好に駆動することができる。

本発明の電子部品において、前記第２部材は前記第１面と前記封止部材との間に設けられた第２基板を含む構成を採用することができる。

本発明によれば、封止部材と半導体基板との間に設けられた第２基板上に設けることで、電子素子の設計の自由度を向上することができる。そして、電子素子を第２基板で支持した状態で、その電子素子と貫通電極とを接続することで、電子部品の小型化・薄型化を実現しつつ、電子素子を良好に駆動することができる。

本発明の電子部品において、前記半導体基板の第２面に、外部機器と電気的に接続するための接続端子が設けられている構成を採用することができる。

本発明によれば、電子部品を、半導体基板の第２面に設けられた接続端子を介して外部機器（回路基板等）に電気的に接続することができる。したがって、小型化・薄型化が実現された電子部品を外部機器に実装することができ、外部機器全体の巨大化も防止することができる。

本発明の電子部品において、前記電子素子は弾性表面波素子を含む構成を採用することができる。

本発明によれば、電子部品全体の小型化・薄型化を実現しつつ、弾性表面波素子を良好に駆動することができる。そして、弾性表面波素子は封止部材によって第１面との間で封止されるので、小型化・薄型化を実現しつつ、弾性表面波素子を良好に封止することができ、弾性表面波素子を良好に駆動することができる。なお、本発明に係る電子素子としては、弾性表面波素子に限らず、封止を必要とする素子、例えば、水晶振動子、圧電振動子、圧電音叉等であってもよい。

本発明の回路基板は、上記記載の電子部品が実装されたことを特徴とする。

本発明によれば、小型化・薄型化が実現された電子部品が実装された回路基板（プリント配線板等）を提供することができる。したがって、その回路基板が実装される電子機器全体の巨大化も防止することができる。

本発明の電子機器は、上記記載の電子部品を有することを特徴とする。

本発明によれば、小型化・薄型化が実現された電子部品が実装された電子機器を提供することができる。したがって、巨大化が抑制された電子機器を提供することができる。

本発明の電子部品の製造方法は、半導体基板の第１面とその第１面とは反対側の第２面とを貫通する貫通電極を設ける工程と、前記半導体基板の第１面側に、前記貫通電極と電気的に接続される電子素子を設ける工程と、前記第１面との間で前記電子素子を封止する封止部材を前記第１面に接続する工程とを含むことを特徴とする。

本発明によれば、半導体基板の第１面側に電子素子を設け、その電子素子を、第１面と第２面とを貫通する貫通電極に接続したので、例えば半導体基板の第２面上に電子素子を駆動制御する集積回路を設けておくことで、貫通電極を介して電子素子と集積回路とを電気的に接続することができる。したがって、電子部品全体の小型化・薄型化を実現しつつ、電子素子を良好に駆動することができる。そして、電子素子は封止部材によって第１面との間で封止されるので、小型化・薄型化を実現しつつ、電子素子を良好に封止することができ、電子素子を良好に駆動することができる。

本発明の製造方法において、前記半導体基板の第２面に孔部を設け、その孔部の内側に前記貫通電極を形成するための導電性材料を配置した後、前記半導体基板の前記第１面を処理して前記半導体基板を薄くする工程を含む構成を採用することができる。

本発明によれば、半導体基板の第２面に孔部を形成してその孔部に導電性材料を配置した後、第１面に研磨処理等の所定の処理を施して半導体基板を薄くすることで、第１面側に貫通電極を露出させることができ、効率良く貫通電極を形成することができる。

本発明の製造方法において、前記電子素子を同一の半導体基板に複数略同時に形成した後、前記半導体基板を前記電子素子毎に切断する構成を採用することができる。

本発明によれば、半導体基板上に複数の電子素子を略同時に形成し、その後、その半導体基板を電子素子毎に切断することで、効率良く電子部品を製造することができ、電子部品の低コスト化を実現できる。

本発明の製造方法において、前記電子素子は弾性表面波素子を含む構成を採用することができる。

本発明によれば、電子部品全体の小型化・薄型化を実現しつつ、弾性表面波素子を良好に駆動することができる。そして、弾性表面波素子は封止部材によって第１面との間で封止されるので、小型化・薄型化を実現しつつ、弾性表面波素子を良好に封止することができ、弾性表面波素子を良好に駆動することができる。なお、本発明に係る電子素子としては、弾性表面波素子に限らず、封止を必要とする素子、例えば、水晶振動子、圧電振動子、圧電音叉等であってもよい。

電子部品の第１の実施形態を示す断面図である。 電子部品の製造工程を説明するための図である。 電子部品の製造工程を説明するための図である。 電子部品の製造工程を説明するための図である。 電子部品の製造工程を説明するための図である。 電子部品の製造工程を説明するための図である。 電子部品の製造工程を説明するための図である。 電子部品の製造工程を説明するための図である。 電子部品の製造工程を説明するための図である。 電子部品の製造工程を説明するための図である。 電子部品の製造工程を説明するための図である。 電子部品の製造工程を説明するための図である。 電子部品の第２の実施形態を示す断面図である。 電子部品の第３の実施形態を示す断面図である。 電子部品が搭載された電子機器を示す図である。

以下、本発明の実施形態について図面を参照しながら説明する。

＜弾性表面波装置（第１の実施形態）＞
本発明の電子部品の第１の実施形態について図１を参照しながら説明する。本実施形態においては、電子素子を弾性表面波素子に適用した場合を例にして説明し、電子部品を弾性表面波装置に適用した場合を例にして説明する。以下の説明においては、弾性表面波素子を「ＳＡＷ（Surface Acoustic Wave）素子」と、弾性表面波装置を「ＳＡＷパッケージ」と適宜称する。

図１において、ＳＡＷパッケージ１は、シリコン基板からなる半導体基板１０と、半導体基板１０の第１面１０Ａ側に設けられたＳＡＷ素子５０と、第１面１０Ａとその第１面１０Ａとは反対側の第２面１０Ｂとを貫通する貫通電極１２とを備えている。ＳＡＷ素子５０は半導体基板１０の第１面１０Ａ上に設けられている。ＳＡＷ素子５０は、圧電薄膜とその圧電薄膜に接する櫛歯電極とを含んで構成されており、半導体基板１０の第１面１０Ａに形成されている。また、不図示ではあるが、半導体基板１０の第２面１０Ｂ上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路が形成されている。そして、貫通電極１２の一端部が、第１面１０Ａに設けられたＳＡＷ素子５０と電気的に接続されているとともに、貫通電極１２の他端部が、第２面１０Ｂに設けられた前記集積回路と電極１５を介して電気的に接続されている。したがって、半導体基板１０の第１面１０Ａ上に設けられたＳＡＷ素子５０と、半導体基板１０の第２面１０Ｂ上に設けられた集積回路とが貫通電極１２を介して電気的に接続されている。また、貫通電極１２と半導体基板１０との間には絶縁膜１３が設けられており、貫通電極１２と半導体基板１０とは電気的に絶縁されている。

また、ＳＡＷパッケージ１は、第１面１０Ａ上との間でＳＡＷ素子５０を封止する封止部材４０を備えている。封止部材４０はガラス基板によって形成されている。なお、封止部材４０はシリコン基板であってもよい。封止部材４０のうち半導体基板１０の第１面１０Ａと対向する第３面４０Ａは、第１面１０Ａとは離れた位置に設けられている。半導体基板１０の第１面１０Ａの周縁部と封止部材４０の第３面４０Ａの周縁部とは、接着剤層３０により接着されている。接着剤層３０は、例えばポリイミド樹脂等の合成樹脂で形成されている。そして、半導体基板１０の第１面１０Ａと、封止部材４０の第３面４０Ａと、接着剤層３０とで囲まれた内部空間６０は略密閉（気密封止）されており、その内部空間６０にＳＡＷ素子５０が配置された構成となっている。

半導体基板１０の第２面１０Ｂ上には下地層１１が設けられている。下地層１１は例えば酸化珪素（ＳｉＯ２）等の絶縁性材料によって形成されている。また、下地層１１上の複数の所定領域のそれぞれには電極１５が設けられ、その電極１５が設けられた領域以外の領域には第１絶縁層１４が設けられている。また、第１絶縁層１４上には複数の第１配線１６が設けられており、複数の第１配線１６のうち特定の第１配線１６は、複数の電極１５のうちの一部の電極１５と電気的に接続されている。また、複数の電極１５のうち特定の電極１５は貫通電極１２の他端部と電気的に接続されている。また、第１絶縁層１４上には、貫通電極１２や第１配線１６の一部を覆うように第２絶縁層１８が設けられている。また、その第２絶縁層１８の一部からは第１配線１６の一部が露出してランド部１７を形成している。ランド部１７上には第２配線１９が設けられており、そのランド部１７（第１配線１６）と第２配線１９とは電気的に接続されている。そして、第２配線１９上には、外部機器との接続端子であるバンプ２０が設けられている。バンプ２０は半導体基板１０の第２面１０Ｂ上に設けられ、ＳＡＷパッケージ１は、バンプ２０を介して、外部機器であるプリント配線板Ｐに電気的に接続する。

＜弾性表面波装置の製造方法＞
次に、図２〜図１２を参照しながらＳＡＷパッケージの製造方法について説明する。ここで、本実施形態においては、ＳＡＷパッケージ１は同一のシリコン基板１００上に複数（図１２参照）同時に一括して形成されるが、簡単のため図２〜図１１においては１つのＳＡＷパッケージ１を形成する場合が示されている。

まず、図２に示すように、半導体基板１０の第２面１０Ｂ上に下地層１１が形成され、その下地層１１上に電極１５が形成される。ここで、半導体基板１０の第２面１０Ｂ上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路（不図示）が形成されている。下地層１１は絶縁層であって、シリコン（Ｓｉ）の酸化膜（ＳｉＯ２）によって形成されている。電極１５は、前記集積回路と電気的に接続されており、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等によって形成されている。そして、下地層１１及び電極１５を覆うように、第１絶縁層１４が設けられる。
第１絶縁層１４は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）等で形成することができる。あるいは、第１絶縁層１４は、酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮ）等、絶縁性があれば他のもので形成されてもよい。

次に、スピンコート法等によりフォトレジスト（不図示）が第１絶縁層１４上の全面に塗布される。そして、所定のパターンが形成されたマスクを用いて露光処理が行われた後、現像処理が行われる。これにより、フォトレジストは所定形状にパターニングされる。
そして、エッチング処理が行われ、図中、右側の電極１５を覆う第１絶縁層１４の一部が除去されて開口部が形成される。次に、前記開口部を形成した第１絶縁層１４上のフォトレジストをマスクとして、ドライエッチングにより、複数の電極１５のうち、図中、右側の電極１５の一部が開口される。更に、その開口に対応する下地層１１、及び半導体基板１０を一部がエッチングにより除去される。これにより、図３に示すように、半導体基板１０の第２面１０Ｂ側の一部に孔部１２Ｈが形成される。

次に、第１絶縁層１４上及び孔部１２Ｈの内壁及び底面に絶縁膜１３が形成される。絶縁膜１３は、電流リークの発生、酸素及び水分等による半導体基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、すなわちＯ３−ＴＥＯＳ、又はＣＶＤを用いて形成した酸化珪素（ＳｉＯ２）を用いることができる。なお、絶縁膜１３は、絶縁性があれば、他の物でも良く、樹脂でもよい。なお、簡単のため、第１絶縁層１４上に設けられた絶縁膜１３はその図示が省略されている。そして、電極１５上に設けられた絶縁膜１３及び第１絶縁層１４ををエッチングにより除去することで、図４に示すような形態となる。

次に、電気化学プレーティング（ＥＣＰ）法を用いて、孔部１２Ｈの内側及び電極１５上にめっき処理が施され、その孔部１２Ｈの内側に貫通電極１２を形成するための導電性材料が配置される。貫通電極１２を形成するための導電性材料としては、例えば銅（Ｃｕ）を用いることができ、孔部１２Ｈには銅（Ｃｕ）が埋め込まれる。これにより、電極１５上に突出した形状の貫通電極１２が形成され、図５に示すような形態となる。本実施形態における貫通電極１２を形成する工程には、ＴｉＮ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれる。なお、ＴｉＷ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。なお、貫通電極１２の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。

次に、図６に示すように、第１絶縁層１４上に複数の第１配線１６が形成される。複数の第１配線１６のうち、一部の第１配線１６は、図中、左側の電極１５に電気的に接続されるように形成される。第１配線１６は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、Ｐｂ（鉛）のうち少なくとも１つを含む材料で形成される。また、これらの材料のうち少なくとも２つの材料を積層することで第１配線を形成してもよい。本実施形態における第１配線１６を形成する工程には、ＴｉＷ、Ｃｕ、ＴｉＷの順にスパッタ法により形成する工程が含まれる。なお、ＴｉＷ、Ｃｕの順にスパッタ法により形成する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。

次に、図７に示すように、貫通電極１２、第１配線１６、及び第１絶縁層１４を覆うように、第２絶縁層１８が設けられる。第２絶縁層１８は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）等で形成することができる。あるいは、第２絶縁層１８は、酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮ）等で形成されてもよい。なお、第２絶縁層１８は、絶縁性があれば他の物でもよい。

次に、第２絶縁層１８のうち、ランド部１７に対応する領域が除去され、第１配線１６の一部が露出されてランド部１７が形成される。なお、第２絶縁層１８のうちランド部１７に対応する領域を除去するときには、露光処理及び現像処理を含むフォトリソグラフィ法を用いることができる。そして、ランド部１７に接続するように、第２絶縁層１８上に第２配線１９が形成され、図８に示すような形態が得られる。

次いで、紫外光（ＵＶ光）の照射により剥離可能な接着剤で、半導体基板１０の第２面１０Ｂ側に不図示のガラス板が貼り付けられる。このガラス板はＷＳＳ（Wafer SupportSystem）と呼ばれるものの一部であって、半導体基板１０はガラス板に支持される。そして、このガラス板を貼り付けた状態で、半導体基板１０の第１面１０Ａに対して研磨処理、ドライエッチング処理、あるいはウエットエッチング処理等の所定の処理が施される。
これにより、図９に示すように、半導体基板１０が薄くされるとともに、貫通電極１２の一端部が、第１面１０Ａより露出する。

次に、図１０に示すように、半導体基板１０の第１面１０Ａ側にＳＡＷ素子５０が形成される。ＳＡＷ素子５０を形成する工程には、圧電薄膜を形成する工程と、圧電薄膜に接するように櫛歯電極を形成する工程と、保護膜を形成する工程とが含まれる。更には、ＳＡＷ素子５０を形成する工程には、プラズマ等をＳＡＷ素子５０に照射して周波数調整を行う工程が含まれる。圧電薄膜の形成材料としては、は酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）等が挙げられる。櫛歯電極の形成材料としては、アルミニウムを含む金属が挙げられる。保護膜の形成材料としては、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）、窒化チタン（ＴｉＮ）等が挙げられる。そして、形成されるＳＡＷ素子５０は、第１面１０Ａ側に露出した貫通電極１２の一端部と電気的に接続される。

次に、半導体基板１０の第１面１０Ａ及び封止部材４０の第３面４０Ａのうち少なくとも一方に、接着剤層３０を形成するための接着剤が設けられる。接着剤層３０としては、例えば感光性のポリイミド接着剤等を使用することができる。そして、その接着剤層３０を介して、半導体基板１０の第１面１０Ａと封止部材４０の第３面４０Ａとが対向するように、それら半導体基板１０と封止部材４０とが接合される。これにより、図１１に示すような形態が得られる。ここで、封止は、内部空間６０を真空にする真空封止、内部空間６０をＮ２、Ａｒ、Ｈｅ等の所定ガスで置換するガス置換封止等してもよい。なお、半導体基板１０と封止部材４０とを接合するとき、半導体基板１０の第１面１０Ａの周縁部に沿って金属突起を設け、封止部材４０の第３面４０Ａに、前記金属突起と接着するための金属層を設け、それら金属突起及び金属層を介して半導体基板１０と封止部材４０とを接合するようにしてもよい。封止部材４０にガラスを用いた場合には、封止後に、レーザー等によりＳＡＷの周波数調整が可能となる。そして、上記ＷＳＳを構成するガラス板を半導体基板１０より剥離した後、半導体基板１０の第２面１０Ｂ側に設けられた第２配線１９上に、例えば鉛フリーはんだからなるバンプ２０が搭載される。なお、バンプ２０を設ける際には、はんだボールを第２配線１９上に搭載する形態でもよいし、はんだペーストを第２配線１９上に印刷する形態でもよい。

ところで、上述したように、図２〜図１１を参照して説明した工程は、同一のシリコン基板１００上にＳＡＷ素子５０やそれに対応する電極１５、及び封止部材４０等を複数略同時に設けた構成であって、１つのシリコン基板１００上に複数のＳＡＷパッケージ１を複数形成した構成である。そこで、図１１に示す工程の後、図１２に示すように、シリコン基板１００が、ダイシング装置１１０によって、ＳＡＷ素子５０毎（ＳＡＷパッケージ１毎）にダイシング（切断）される。これにより、ＳＡＷパッケージ１を低コストで製造できる。製造されたＳＡＷパッケージ１は、バンプ２０を介してプリント配線板Ｐ等に搭載される。なお本実施形態においては、最終工程でダイシングしているが、適切な工程（途中工程）で個片にしてもよい。

以上説明したように、半導体基板１０の第１面１０Ａ側にＳＡＷ素子５０を設け、そのＳＡＷ素子５０を、第１面１０Ａと第２面１０Ｂとを貫通する貫通電極１２に接続したので、半導体基板１０の第２面１０Ｂ上にＳＡＷ素子５０を駆動制御する集積回路を設けておくことで、貫通電極１２を介してＳＡＷ素子５０と集積回路とを電気的に接続することができる。したがって、ＳＡＷパッケージ１全体の小型化・薄型化を実現しつつ、ＳＡＷ素子５０を良好に駆動することができる。そして、ＳＡＷ素子５０は封止部材４０によって第１面１０Ａとの間で封止されるので、小型化・薄型化を実現しつつ、ＳＡＷ素子５０を良好に封止することができ、ＳＡＷ素子５０を良好に駆動することができる。

＜弾性表面波装置（第２の実施形態）＞
ＳＡＷパッケージ１の第２の実施形態について図１３を参照しながら説明する。ここで、以下の説明において、上述した実施形態と同一又は同等の構成部分については同一の符号を付し、その説明を簡略もしくは省略する。

本実施形態の特徴的な部分は、ＳＡＷ素子５０は、半導体基板１０の第１面１０Ａ上に形成されておらず、その第１面１０Ａと対向する封止部材４０の第３面４０Ａ上に、第１面１０Ａとは離れて設けられている点にある。本実施形態においては、半導体基板１０とは別の部材にＳＡＷ素子５０を設けることにより、半導体基板１０に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。この場合、封止部材４０は、シリコン基板、水晶基板、シリコン及びダイヤを含む基板によって構成されている。そして、封止部材４０の第３面４０Ａ上に予めＳＡＷ素子５０を形成しておき、その後、半導体基板１０の第１面１０Ａより突出するようにして設けられた貫通電極１２の一端部と、封止部材４０の第３面４０Ａ上に形成されたＳＡＷ素子５０の端子５１とが電気的に接続されるように、半導体基板１０と封止部材４０とが接着剤層３０を介して接合される。
貫通電極１２の一端部及び端子５１は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。あるいは、貫通電極１２の一端部と端子５１とは、接着剤層３０の収縮による圧接でもよい。なお、封止部材４０上にＳＡＷ素子５０を形成する場合には、封止部材４０を形成するための大きなシリコン基板上にＳＡＷ素子５０を予め複数設けた後、形成されたＳＡＷ素子５０毎に切断（ダイシング）する構成を採用可能である。また本実施形態においても、最終工程でダイシングする形態の他に、適切な工程（途中工程）で個片化するようにしてもよい。

なお、封止部材４０をガラス基板によって構成した場合、そのガラス基板からなる封止部材４０をダイシング（切断）する際には、図１２を参照して説明したダイシング装置１１０によってダイシングすることもできるし、レーザを照射することによってダイシングすることもできるし、ドライエッチング又はウエットエッチングの手法を用いてダイシングすることもできる。

＜弾性表面波装置（第３の実施形態）＞
図１４はＳＡＷパッケージ１の第３の実施形態を示す図である。本実施形態における特徴的な部分は、半導体基板１０の第１面１０Ａと封止部材４０との間に設けられた第２基板８０に、ＳＡＷ素子５０を設けた点にある。本実施形態においても、半導体基板１０とは別の部材にＳＡＷ素子５０を設けることにより、半導体基板１０に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。ＳＡＷ素子５０は、第２基板８０のうち、半導体基板１０の第１面１０Ａに対向する面８０Ａに設けられる。第２基板８０は、シリコン基板、水晶基板、及びシリコンとダイヤとを含む基板によって構成されている。第２基板８０上にＳＡＷ素子５０を形成する場合には、第２基板８０を形成するための大きなシリコン基板上にＳＡＷ素子５０を予め複数設けた後、形成されたＳＡＷ素子５０毎に切断（ダイシング）する構成を採用可能である。また本実施形態においても、最終工程でダイシングする形態の他に、適切な工程（途中工程）で個片化するようにしてもよい。そして、半導体基板１０の第１面１０Ａより突出するようにして設けられた貫通電極１２の一端部と、第２基板８０の面８０Ａ上に形成されたＳＡＷ素子５０の端子５１とが電気的に接続される。本実施形態においても、貫通電極１２の一端部及び端子５１は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。あるいは、貫通電極１２の一端部と端子５１とは、接着剤層３０の収縮による圧接でもよい。その後、半導体基板１０と封止部材４０とが接着剤層３０を介して接合され、半導体基板１０と封止部材４０と接着剤層３０とで囲まれた内部空間６０に、ＳＡＷ素子５０を有する第２基板８０が配置される。

なお、上述した第１〜第３の実施形態においては、電子素子として、弾性表面波素子に適用した場合を例にして説明したが、電子素子としては、弾性表面波素子に限らず、封止を必要とする素子、例えば、水晶振動子、圧電振動子、圧電音叉等であってもよい。

＜電気機器＞
図１５は、上述したＳＡＷパッケージ１を搭載した電子機器の一例を示す図であって、携帯電話３００を示す図である。小型化・薄型化が実現された本発明のＳＡＷパッケージ１を搭載したので、小型化を実現された携帯電話３００が実現される。

１…弾性表面波装置（電子部品、ＳＡＷパッケージ）、１０…半導体基板、１０Ａ…第１面、１０Ｂ…第２面、１２…貫通電極、２０…バンプ（接続端子）、４０…封止部材（第２部材）、４０Ａ…第３面、５０…弾性表面波素子（電子素子、ＳＡＷ素子）、８０…第２基板（第２部材）、８０Ａ…面（第３面）、３００…携帯電話（電子機器）、Ｐ…プリント配線板（回路基板）

Claims (6)

1. 第１面と前記第１面とは反対側の第２面とを有する半導体基板と、
   前記第１面に設けられた電子素子と、
   前記第２面に設けられた集積回路と、
   前記第１面と前記第２面とを貫通する貫通電極と、
   前記集積回路に電気的に接続され、前記第２面に設けられた電極と、
   少なくとも前記集積回路を覆うように設けられた絶縁層と、
   前記絶縁層に設けられた外部電極と、を備え、
   前記貫通電極の前記第１面側の端部が、前記電子素子と電気的に接続され、
   前記貫通電極の前記第２面側の端部が、前記電極に積層して電気的に接続され、
   前記貫通電極が、前記半導体基板の面方向から見て、前記外部電極の中心及び前記集積回路より前記半導体基板の外周に近い側に設けられていることを特徴とする電子部品。
2. 第１面と及び前記第１面とは反対側の第２面とを有する半導体基板と、
   前記第２面に設けられた集積回路と、
   前記第１面と離れて対向する第３面を有する封止部材と、
   前記第１面から前記第２面までを貫通する貫通電極と、
   前記集積回路に電気的に接続され、前記第２面に設けられた電極と、
   少なくとも前記集積回路を覆うように設けられた絶縁層と、
   前記絶縁層に設けられた外部電極と、
   前記第３面に設けられ、前記第１面と前記第３面との間に封止された電子素子と、を備え、
   前記第１面より突出した前記貫通電極の前記第１面側の端部が、前記電子素子と電気的に接続され、
   前記貫通電極の前記第２面側の端部が、前記電極に積層して電気的に接続され、
   前記貫通電極が、前記半導体基板の面方向から見て、前記外部電極の中心及び前記集積回路よりも前記半導体基板の外周に近い側に設けられていることを特徴とする電子部品。
3. 絶縁膜は、貫通孔の内壁に設けられ、
   前記貫通電極は、前記絶縁膜により囲まれた内部に充填された導電材料を有することを特徴とする請求項１又は２に記載の電子部品。
4. 前記絶縁膜は、樹脂膜であることを特徴とする請求項３記載の電子部品。
5. 請求項１〜４のいずれか一項に記載の電子部品が実装された回路基板。
6. 請求項１〜４のいずれか一項に記載の電子部品を有する電子機器。

Images