JP5165346B2 - 超音波振動子の共振周波数追従装置 - Google Patents

Description

本発明は、超音波振動子の印加電圧が共振周波数から外れないように、印加電圧の周波数を共振周波数に追従させる共振周波数追従装置に関し、特に、装置のデジタル化を図るものである。

従来から、ランジュバン型に代表される超音波振動子は、超音波洗浄機、超音波カッター、超音波溶着機、超音波研磨機など、各種分野で広く利用されている。ランジュバン型超音波振動子は、図１６に示すように、環状の圧電体８１、８２と、これをボルト締めする金属ブロック８３、８４とを有しており、圧電体８１、８２の間、及び、圧電体８１、８２と金属ブロック８３、８４との間に電極（不図示）が配置され、この電極間に交流電圧が印加され、圧電体８１、８２に縦振動が励振される。この超音波振動子は、印加する交流電圧の周波数を超音波振動子の共振周波数に設定すると、共振現象により、強力な超音波が発生する。
超音波振動子の共振周波数は、金属ブロック８４の先端と物体との接触状態が変化（振動子の境界条件の変化）した場合に変わり、また、印加電圧、使用温度、経年変化等によっても変わる。そのため、超音波振動子に印加する電圧の周波数を共振周波数の変化に追従させる共振周波数追従装置が必要になる。
従来の共振周波数追従装置は、下記特許文献１に示すように、チョークコイル等を備えるアナログ回路で構成され、そのインダクタンス等を調整して共振周波数への追従を図っている。
特開平７−２６５７９４号公報

しかし、アナログ回路で構成された従来の超音波振動子の共振周波数追従装置は、構成が複雑で、小型化が困難であり、また、デジタル制御機器との連携にコストが掛かり、超音波振動子を含むシステムのインテリジェント化の妨げになっている。

本発明は、こうした事情を考慮して創案したものであり、デジタル化を可能にした超音波振動子の共振周波数追従装置を提供することを目的としている。

本発明は、駆動時の超音波振動子に印加される電圧と前記超音波振動子に流れる電流とを検出し、検出電圧と検出電流との位相差を算出してダイレクトデジタルシンセサイザ（ＤＤＳ）に逐次入力する位相増加分を決定し、前記ＤＤＳの出力波形に基づいて前記超音波振動子に共振周波数の電圧を印加する共振周波数追従装置であって、前記検出電圧及び検出電流を矩形波に変換する波形整形手段と、前記検出電圧の矩形波と前記検出電流の矩形波との位相差を表す基準クロック数Δφを算出する位相差算出手段と、前記基準クロック数Δφを基に前記位相増加分を生成する入力値算出手段と、前記位相増加分が逐次入力する前記ＤＤＳで生成された波形の信号を増幅して前記超音波振動子の印加電圧を生成する増幅手段と、を備え、前記位相差算出手段、入力値算出手段及びＤＤＳがデジタル回路で構成され、前記入力値算出手段が、前記基準クロック数Δφに比例ゲインＫを乗算したＫ・Δφを前記位相増加分として生成し、前記位相増加分が逐次入力する前記ＤＤＳが、出力信号の周波数ｆを、
ｆ _n+1 ＝ｆ _n −Ｋ・Δφ
により更新することを特徴としている。
この共振周波数追従装置の位相差算出手段は、超音波振動子の印加電圧と超音波振動子に流れる電流との位相差を基準クロック数で表す。印加電圧の周波数が共振周波数に一致しているときは、この基準クロック数は０になる。入力値算出手段は、位相差を表す基準クロック数に基づいてＤＤＳの位相増加分を算出する。ＤＤＳは、加算器とラッチと、サイン波形等の波形データを記憶する波形メモリとを有しており、位相増加分が入力するごとに、増加した位相位置の波形データが波形メモリから順次出力され、共振周波数に追随する波形の信号が再現される。この信号が増幅されて超音波振動子に印加される。

また、本発明の共振周波数追従装置では、前記位相差算出手段が、前記検出電圧の矩形波の立ち上がり時点から次の前記検出電流の矩形波の立ち下がり時点までの前記基準クロック数φ１と、前記検出電圧の矩形波の立ち上がり時点から次の前記検出電圧の矩形波の立ち上がり時点までの前記基準クロック数φ２とをカウントし、
Δφ ＝ φ１−（１／２）φ２
により、前記位相差を表す基準クロック数Δφを算出することを特徴とする。
この位相差算出手段は、２進数で表した基準クロック数φ２を１ビットだけ右側にシフトして（１／２）φ２を求め、φ１から（１／２）φ２を減算器で減算する。

また、本発明の共振周波数追従装置では、前記位相差算出手段が、前記基準クロック数Δφとして、前記検出電圧及び検出電流の複数個の矩形波における平均の位相差を算出するようにしても良い。
このように、位相差の平均を取ることにより、位相差の算出精度が向上する。

また、本発明の共振周波数追従装置では、前記入力値算出手段が、例えば、前記基準クロック数Δφに（１／２）ⁿから成る比例ゲインＫ_pを乗算して前記位相増加分を生成する。
基準クロック数Δφに対する比例定数Ｋ_pの乗算は、２進数で表した基準クロック数Δφをｎビットだけ右側にシフトする処理になる。比例ゲインＫ_pを小さく設定した場合、ＤＤＳの出力周波数は、共振周波数に向けて安定的に収斂するが、共振周波数に移行するまでの時間が長い。一方、比例ゲインＫ_pを大きく設定した場合、ＤＤＳの出力周波数は、短い時間で共振周波数に移行するが、移行後も共振周波数に安定的に収斂するまでに時間が掛かる。

また、本発明の共振周波数追従装置では、前記入力値算出手段が、前記基準クロック数Δφに（１／２）ⁿから成る比例ゲインＫ_pを乗算した値と、前記基準クロック数Δφの時間差分に（１／２）^mから成る比例ゲインＫ_qを乗算した値とを加算して前記位相増加分を生成することも可能である。
ここでは、電圧・電流間の位相差と、その位相差の微分値とを加算して、ＤＤＳの位相増加分を更新する。この微分値の加算により、位相差が小さい場合でも、ＤＤＳの出力周波数が共振周波数に収斂するまでの時間を短縮することが可能になる。

また、本発明の共振周波数追従装置では、前記比例ゲインの乗算のために、シフト演算を使用することができる。
このように、シフト演算によって乗算を行うことにより、回路が簡素化され、また、演算速度の高速化が可能になる。
また、本発明の共振周波数追従装置では、前記位相差算出手段、入力値算出手段及びＤＤＳを１チップに実装することができる。
そのため、装置の小型化が可能になる。

また、本発明の共振周波数追従装置では、前記位相差算出手段及び入力値算出手段をマイクロコンピュータに搭載し、前記入力値算出手段により算出された前記位相増加分が有線または無線通信回線を通じて前記ＤＤＳに逐次送信されるようにしても良い。
そのため、超音波振動子を含むシステムのインテリジェント化が可能になる。

本発明の超音波振動子の共振周波数追従装置は、主要部分をデジタル化することが可能である。そのため、装置を小型化することができ、また、超音波振動子を含むシステムのインテリジェント化を図ることができる。

本発明の超音波振動子の共振周波数追従装置における実施形態について、図面を用いて説明する。
（第１の実施形態）
図１は、この共振周波数追従装置の全体構成を示すブロック図、図２は、図１の位相差算出手段、入力値算出手段及びＤＤＳの構成を示す図、図３は、図２のカウンタの論理回路を示す図、図４は、図２の入力値算出手段の構成示す図、図５は、図４のＰコントローラの論理回路を示す図、また、図６は、図２のＤＤＳの論理回路を示す図である。
まず、超音波振動子の共振特性について説明する。
図１４は、物体との接触が無い状態のランジュバン型超音波振動子に１０Ｖ、２０Ｖ及び４０Ｖの電圧を印加して測定したランジュバン型超音波振動子の周波数特性を示している。図１４の上半分は、振動振幅の周波数による変化を示し、図１４の下半分は、超音波振動子に流れる電流の周波数による位相変化を示している。ここで、振動振幅が極大となる周波数が共振周波数である。

また、図１５は、印加電圧を一定に設定したランジュバン型超音波振動子の先端に物体を接触させて、その接触圧を２Ｎ、４Ｎ及び６Ｎに変化させたときの超音波振動子の周波数特性を示している。図１５の上半分は、振動振幅の周波数による変化を示し、図１５の下半分は、超音波振動子に流れる電流の周波数による位相変化を示している。
図１４及び図１５から明らかなように、ランジュバン型超音波振動子に流れる電流の位相は、共振周波数において略ゼロであり、共振周波数より低い周波数では位相が進み、逆に、共振周波数より高い周波数では位相が遅れる。

そのため、ランジュバン型超音波振動子の印加電圧の位相と振動子に流れる電流の位相とを比較し、電流の位相が印加電圧の位相より進んでいれば、印加電圧の周波数は共振周波数より低く、電流の位相と印加電圧の位相とが一致していれば、印加電圧の周波数は共振周波数であり、また、電流の位相が印加電圧の位相より遅れていれば、印加電圧の周波数は共振周波数より高いと識別できる。
この共振周波数追従装置は、この印加電圧と電流との位相差Δφに基づいて超音波振動子の共振周波数を推定し、共振周波数への追従を行う。
いま、印加電圧の波形を発生する発振器の発振周波数をｆとすると、印加電圧と電流との位相差Δφを繰り返し計測して、その度に逐次式（数１）を用いて発振周波数ｆを更新することにより、発振周波数ｆを共振周波数に追従させることができる。
ｆ_n+1 ＝ ｆ_n−Ｋ_p・Δφ （数１）
ここで、Ｋ_pは、応答の速さを決定する比例ゲインである。

この共振周波数追従装置では、後述するように、発振器としてＤＤＳを用いている。
図１に示すように、この共振周波数追従装置は、超音波振動子１の電圧及び電流を検出する検出手段１０と、検出された電圧及び電流を矩形波に変換する波形整形手段２０と、電流と電圧との位相差を求める位相差算出手段３０と、その位相差からＤＤＳ５０の入力値を生成する入力値算出手段４０と、逐次入力される入力値に基づいてサイン波形の信号を出力するＤＤＳ５０と、その信号を増幅して超音波振動子１への印加電圧を生成する増幅手段６０とを備えている。ここでは、検出手段１０の電流検出装置としてホール素子１１を例示している。
波形整形手段２０は、印加電圧を基準値と比較してＨまたはＬの２値で出力するコンパレータ２１と、コンパレータ２１の出力を反転するインバータ回路２２と、電流検出手段のホール素子１１の出力電圧を基準値と比較してＨまたはＬの２値で出力するコンパレータ２３と、コンパレータ２３の出力を反転するインバータ回路２４とを備えている。
この波形整形手段２０は、検出された印加電圧を図７のＰ_Eに示すデューティー比５０％の矩形波に変換して出力し、また、検出された電流を図７のＰ_Iに示すデューティー比５０％の矩形波に変換して出力する。

図２に示すように、位相差算出手段３０、入力値算出手段４０及びＤＤＳ５０は、デジタル回路で構成され、２進数での演算により必要な処理を実行する。
位相差算出手段３０は、基準クロックφの数をカウントするカウンタ３１、３２と、電流パルスＰ_Iを反転するインバータ回路３６と、カウンタ３１、３２のカウント値を所定のタイミングで出力するラッチ３３、３５と、２進数で表されたラッチ３３の出力値をシフトするシフタ３４と、ラッチ３５の出力値からシフタ３４の出力値を減算する減算器３７とを備えている。
カウンタ３１、３２は、図３に示すように、加算器３１１とラッチ３１２とを備えている。ラッチ３１２は、基準クロックφが入力するごとに、その基準クロックφの立上り時点における加算器３１１の出力値を保持し、次の基準クロックφが入力するまで、保持した値を出力し続ける。ラッチ３１２の出力は、カウンタ出力Ｉとして出力されるとともに、加算器３１１に入力する。加算器３１１は、ラッチ３１２から入力した値に１を加算して出力する。そのため、加算器３１１の出力及びカウンタ出力Ｉは、基準クロックφに同期して１ずつ増加する。ラッチ３１２で保持された値は、電圧パルスＰ_Eの立上り時点でクリアされる。

従って、カウンタ３１及び３２は、共に、図７の電圧パルスＰ_Eの立上りから次の電圧パルスの立上りまでの期間（Ｔ_c）内の基準クロックφの数を繰り返しカウントする。
ラッチ３３は、電圧パルスＰ_Eが入力するごとに、電圧パルスＰ_Eの立上り時点におけるカウンタ３１のカウンタ出力φ２をシフタ３４に出力し、シフタ３４は、２進数で表されたカウンタ出力φ２を１ビットだけ右側にシフトして（１／２）φ２の値を生成する。

一方、ラッチ３５は、インバータ回路３６で反転された電流パルスＰ_Iが入力すると、電流パルスの立下げ時点におけるカウンタ３２のカウンタ出力φ１を出力する。従って、ラッチ３５からは、図７に示す期間Ｔ_I内の基準クロックφ１の数が出力される。
減算器３７は、次式（数２）に示すように、ラッチ３５の出力φ１からシフタ３４の出力（１／２）φ２を減算し、電流と印加電圧との位相差を表す基準クロック数Δφを出力する。
Δφ ＝ φ１−（１／２）φ２ （数２）
なお、基準クロックφの周波数Ｆｃは、超音波振動子１に対する印加電圧の周波数の３６０倍以上であることが好ましい。

入力値算出手段４０は、図４に示すように、位相差算出手段３０の出力値（入力Ｕ）に比例ゲインを乗算するＰコントローラ４１１を備えており、Ｐコントローラ４１１は、電圧パルスＰ_E（サンプリングＴ）に同期して乗算を行い、乗算結果である出力Ｈを位相増加分としてＤＤＳ５０に出力する。
Ｐコントローラ４１１は、図５に示すように、ラッチ４１２とシフタ４１３とで構成され、ラッチ４１２は、電圧パルスＰ_E（サンプリングＳ）が入力するごとに、電圧パルスＰ_Eの立上り時点における位相差算出手段３０の出力値（入力Ｖ）をシフタ４１３に出力し、シフタ４１３は、ラッチ４１２の出力値をｎビットだけ右側にシフトして、（１／２）ⁿΔφに相当するＰコントローラ４１１の出力ＰＷを生成する。
このＰコントローラ４１１の出力（１／２）ⁿΔφ（＝Ｘ）は、位相増加分としてＤＤＳ５０に供給される。この位相増加分Ｘの更新は、電圧パルスＰ_Eの立上りにのみ同期して行われる。

ＤＤＳ５０は、図６に示すように、加算器５０１と、ラッチ５０２と、サイン波形等の波形データを記憶する波形メモリ５０３と、デジタルデータをアナログ信号に変換するＤＡＣ５０４と、高周波ノイズを除去するＬＰＦ５０５とを備えている。
波形メモリ５０３には、１周期のサイン波形の振幅情報が、Ｎビットの２進数で表した２^N個のアドレスに対応付けて記憶されており、ラッチ５０２から基準クロックφごとにデータが出力されると、そのデータの上位Ｎビットをアドレスとして、アドレスに対応する振幅情報が読み出され、ＤＡＣ５０４に出力される。
また、ラッチ５０２の出力は、加算器５０１にも入力し、加算器５０１は、入力値算出手段４０から入力した位相増加分Ｘと、ラッチ５０２から入力した前回の加算器５０１の出力とを加算する。ラッチ５０２は、基準クロックφが入力するごとに、加算器５０１の加算値を波形メモリ５０３と加算器５０１とに出力する。
そのため、波形メモリ５０３からは、基準クロックφごとに、Ｘ個置きのアドレスに対応する振幅情報が読み出される。

この波形メモリ５３から出力されるサイン波形信号の周波数ｆは、
ｆ ＝ （Ｘ／２^N）Ｆｃ （数３）
で表される。Ｆｃは基準クロックφの周波数である。
また、印加電圧と電流との位相差Δφは、前記（数２）で表される。
そうすると、（数１）における周波数ｆは、（数３）から、Ｘにより決定されるため、（数１）の逐次式は、次の逐次式（数４）に置き換えることができる。
Ｘ_n+1 ＝ Ｘ_n＋Ｋ_p｛φ１−（１／２）φ２｝
＝ Ｘ_n＋Ｋ_p・Δφ （数４）
ここで、Ｋ_pは、追従の速さを決定する比例ゲインであり、ここでは（１／２）ⁿに設定する。
この（数４）は、この装置のＤＤＳ５０で行われている処理であり、ＤＤＳ５０のデジタル処理を通じて共振周波数への追従が可能であることを示している。

図８は、増幅手段６０の構成の一例を示している。この増幅手段６０は、ＤＤＳ５０から出力された信号を増幅する増幅器６１と、増幅器６１の交流出力に直流を付加するオフセットユニット６２と、オフセットユニット６２の出力を増幅して、超音波振動子１に供給する増幅器６３とを備えている。
このオフセットユニット６２の出力端子Ｗからは、各入力端子Ｘ１、Ｘ２、Ｙ１、Ｙ２、及びＺに入力する電圧が次式（数５）のように混合されて出力される。
Ｗ＝{（Ｘ１−Ｘ２）／１０}・（Ｙ１−Ｙ２）＋Ｚ （数５）
そのため、入力端子Ｙ１、Ｚに増幅器６１の出力を入力し、入力端子Ｙ２をアースに接続し、入力端子Ｘ１、Ｘ２のそれぞれに印加する直流電圧ＶＲ１、ＶＲ２を調整することにより、超音波振動子１に供給する印加電圧の振幅やオフセットレベルを適宜設定することができる。

図９は、この共振周波数追従装置の追従性能を測定した結果について示している。ここでは、Ｋ_pを１／２、１／４、１／８及び１／１６に設定したときの追従性能を測定している。
Ｋ_pの値が大きいと、応答は速いもののオーバーシュートが大きく、収斂するまでに時間が掛かる。一方、Ｋ_pの値が小さいと、応答は遅いがオーバーシュートは小さい。何れにしろ、この装置では、１００ｍｓ以内で共振周波数に追従することが可能である。

このように、この共振周波数追従装置は、位相差算出手段３０、入力値算出手段４０及びＤＤＳ５０がデジタル回路で構成されている。そのため、この位相差算出手段３０、入力値算出手段４０及びＤＤＳ５０を１チップに実装して、装置の小型化を図ることができる。
また、位相差算出手段３０及び入力値算出手段４０をマイクロコンピュータに搭載し、入力値算出手段４０が算出したＤＤＳ５０への位相増加分Ｘを、有線または無線通信回線を通じて逐次ＤＤＳ５０に送信するように構成することも可能である。

（第２の実施形態）
本発明の第２の実施形態に係る共振周波数追従装置は、電圧パルス及び電流パルスの複数個を用いて位相差Δφを算出し、また、位相差Δφとその微分値とを用いて共振周波数への追従を行っている。
位相差Δφの検出精度は、位相差算出の基礎となる電圧パルス及び電流パルスの個数を増やすことで向上する。
また、前記（数４）の逐次式により共振周波数への追従を行うときは、位相差Δφが小さい場合に、追従に長い時間を要するが、逐次式に位相差Δφの微分値を加え、Ｘ_nからＸ_n+1への変化量を大きくすることで、この点が改善できる。
この逐次式は、次式（数６）で表すことができる。
Ｘ_n+1 ＝ Ｘ_n＋Ｋ_p・Δφ＋Ｋ_q・（dΔφ/dt） （数６）
ここで、（dΔφ/dt）は、位相差Δφの微分を表している。また、比例ゲインＫ_pは（１／２）ⁿに、比例ゲインＫ_qは（１／２）^mに設定する。

図１０は、この装置の位相差算出手段１３０及び入力値算出手段１４０を示し、図１１は、位相差算出手段１３０の論理回路を示し、また、図１２は、入力値算出手段１４０の論理回路を示している。なお、この装置のその他の構成は、第１の実施形態と変わりがない。
位相差算出手段１３０は、図２に示す位相差算出手段３０の減算器３７の後に続き、８周期分の電圧及び電流パルスから位相差Δφを算出する。
この位相差算出手段１３０は、図１１に示すように、加算器１３１と、この加算器１３１の出力を加算器１３１に戻すラッチ１３２と、電圧パルスの８周期分の周期を生成する１／８分周器１３４と、８周期分の位相差Δφをラッチ１３２から取り出すラッチ１３３とを有している。

加算器１３１は、減算器３７から出力された位相差Δφ（数２）を入力Ｑとして、このＱとラッチ１３２から戻される加算器１３１の前回の出力とを加算する。
ラッチ１３２は、電圧パルスがサンプリングＳとして入力する毎に、そのパルスの立上り時点における加算器１３１の出力値を保持し、次のサンプリングＳが入力するまで、その値をラッチ１３３及び加算器１３１に出力し続ける。また、１／８分周器１３４からサンプリングＳの８周期分に相当する周期の信号が入力すると、その信号の立上り時点で保持しているデータがクリアされる。
ラッチ１３３は、１／８分周器１３４からサンプリングＳの８周期分に相当する周期の信号が入力すると、その信号の立上り時点におけるラッチ１３２の出力値を保持し、１／８分周器１３４から次の信号が入力するまで、周期積算８Ｒとして出力し続ける。また、１／８分周器１３４が生成したサンプリングＳの８周期分に相当する周期の信号は、サンプリングＳ’として出力される。
そのため、この位相差算出手段１３０からは、８個の電圧パルスの位相差Δφを合計した位相差と、電圧パルスの１／８の周波数を持つタイミング信号（サンプリングＳ’）とが出力される。

入力値算出手段１４０を構成するＰＤコントローラは、図１２に示すように、サンプリングＳの立上り時点における入力Ｖを出力するラッチ１４１と、ラッチ１４１の出力をｎビットだけ右側にシフトするシフタ１４２と、サンプリングＳの立上り時点におけるラッチ１４１の出力値を出力するラッチ１４３と、ラッチ１４１の出力からラッチ１４３の出力を減算する減算器１４４と、減算器１４４の出力をｍビットだけ右側にシフトするシフタ１４５と、シフタ１４２の出力とシフタ１４５の出力とを加算する加算器１４６とを備えている。
ここで、入力Ｖとして位相差Δφが入力し、サンプリングＳとして電圧パルスが入力するものとすると、ラッチ１４１は、電圧パルスが入力する度に、電圧パルスの立上り時点における位相差Δφを保持し、次の電圧パルスが入力するまで、その位相差Δφを出力し続ける。シフタ１４２は、このΔφをｎビットだけ右側にシフトして（１／２）ⁿΔφを生成する。
また、ラッチ１４３は、次の電圧パルスが入力すると、電圧パルスの立上り時点におけるラッチ１４１の出力値Δφを出力する。そのため、減算器１４４からは、ラッチ１４３が出力したΔφと、ラッチ１４３がその前に出力したΔφとの差分、即ち、Δφの微分値が出力される。シフタ１４５は、このΔφの微分値をｍビットだけ右側にシフトして（１／２）^m（dΔφ/dt）を生成する。
加算器１４６は、シフタ１４２から出力された（１／２）ⁿΔφと、シフタ１４５から出力された（１／２）^m（dΔφ/dt）とを加算する。
そのため、加算器１４６の出力ＰＤＷは、（数６）の｛Ｋ_p・Δφ−Ｋ_q・（dΔφ/dt）｝となる。
従って、この入力値算出手段１４０を備える共振周波数追従装置は、（数６）の逐次式に基づいて共振周波数への追従を行うことができる。

図１３は、図１０の構成を有する共振周波数追従装置の追従性能を測定した結果について示している。ここでは、図１７に示す構造を有し、図１８に示す周波数特性を示すランジュバン型超音波振動子を対象としている。このランジュバン型超音波振動子の共振に伴う振動振幅及び電流位相の変化は、極めて狭い周波数範囲でのみ生じている。しかし、この共振周波数追従装置を用いることにより、２０ｍｓ以内で共振周波数に追従することが可能である。
この共振周波数追従装置の位相差算出手段１３０及び入力値算出手段１４０は、デジタル回路で構成されているため、これらをＤＤＳ５０と共に１チップに実装することが可能である。
また、第１の実施形態と同様に、位相差算出手段１３０及び入力値算出手段１４０をマイクロコンピュータに搭載し、入力値算出手段１４０が算出したＤＤＳ５０への位相増加分を、有線または無線通信回線を通じて逐次ＤＤＳ５０に送信するようにしても良い。
なお、ここでは、位相差算出手段１３０と入力値算出手段１４０とを組み合わせているが、位相差算出手段１３０を第１の実施形態の入力値算出手段４０（Ｐコントローラ４１１）と組み合わせることも可能である。
また、ここで示した入力値算出手段、位相差算出手段及びＤＤＳの論理回路は、一例であって、本発明は、それに限る訳ではない。

本発明の超音波振動子の共振周波数追従装置は、超音波洗浄機、超音波カッター、超音波溶着機、超音波研磨機など、各種分野で使用されている超音波振動子への適用が可能であり、共振周波数追従装置の小型化を図り、超音波振動子を含むシステムのインテリジェント化を図ることができる。

本発明の第１の実施形態に係る共振周波数追従装置の構成を示すブロック図 図１の位相差算出手段と入力値算出手段とＤＤＳとを示す図 図２のカウンタの論理回路 図２の入力値算出手段を示す図 図４の入力値算出手段の論理回路 図２のＤＤＳの論理回路 図２の位相差算出手段が算出する電圧と電流との位相差を示す図 図１の増幅手段のブロック図 図２の装置の追従性能を示す図 本発明の第２の実施形態に係る共振周波数追従装置の位相差算出手段と入力値算出手段とを示す図 図１０の位相差算出手段の論理回路 図１０の入力値算出手段の論理回路 図１０の装置の追従性能を示す図 超音波振動子の周波数特性を示す図（接触物無し） 超音波振動子の周波数特性を示す図（接触物有り） ランジュバン型超音波振動子の構造を示す図 ランジュバン型超音波振動子の他の構造を示す図 図１７の超音波振動子の周波数特性を示す図

符号の説明

１ 超音波振動子
１０ 電圧電流検出手段
１１ ホール素子
２０ 波形整形手段
２１ コンパレータ
２２ インバータ回路
２３ コンパレータ
２４ インバータ回路
３０ 位相差算出手段
３１ カウンタ
３２ カウンタ
３３ ラッチ
３４ シフタ
３５ ラッチ
３６ インバータ回路
３７ 減算器
４０ 入力値算出手段
５０ ＤＤＳ
６０ 増幅手段
８１ 圧電体
８２ 圧電体
８３ 金属ブロック
８４ 金属ブロック
１３０ 位相差算出手段
１３１ 加算器
１３２ ラッチ
１３３ ラッチ
１３４ １／８分周器
１４０ ＰＤコントローラ
１４１ ラッチ
１４２ シフタ
１４３ ラッチ
１４４ 減算器
１４５ シフタ
１４６ 加算器
３１１ 加算器
３１２ ラッチ
４１１ Ｐコントローラ
４１２ ラッチ４
４１３ シフタ
５０１ 加算器
５０２ ラッチ
５０３ 波形メモリ
５０４ ＤＡＣ
５０５ ＬＰＦ

Claims (8)

1. 駆動時の超音波振動子に印加される電圧と前記超音波振動子に流れる電流とを検出し、検出電圧と検出電流との位相差を算出してダイレクトデジタルシンセサイザ（ＤＤＳ）に逐次入力する位相増加分を決定し、前記ＤＤＳの出力波形に基づいて前記超音波振動子に共振周波数の電圧を印加する共振周波数追従装置であって、
   前記検出電圧及び検出電流を矩形波に変換する波形整形手段と、
   前記検出電圧の矩形波と前記検出電流の矩形波との位相差を表す基準クロック数Δφを算出する位相差算出手段と、
   前記基準クロック数Δφを基に前記位相増加分を生成する入力値算出手段と、
   前記位相増加分が逐次入力する前記ＤＤＳで生成された波形の信号を増幅して前記超音波振動子の印加電圧を生成する増幅手段と、
   を備え、前記位相差算出手段、入力値算出手段及びＤＤＳがデジタル回路で構成され、
   前記入力値算出手段が、前記基準クロック数Δφに比例ゲインＫを乗算したＫ・Δφを前記位相増加分として生成し、
   前記位相増加分が逐次入力する前記ＤＤＳが、出力信号の周波数ｆを、
   ｆ _n+1 ＝ｆ _n −Ｋ・Δφ
   により更新することを特徴とする超音波振動子の共振周波数追従装置。
2. 請求項1に記載の共振周波数追従装置であって、前記位相差算出手段が、前記検出電圧の矩形波の立ち上がり時点から次の前記検出電流の矩形波の立ち下がり時点までの基準クロック数φ１と、前記検出電圧の矩形波の立ち上がり時点から次の前記検出電圧の矩形波の立ち上がり時点までの基準クロック数φ２とをカウントし、
   Δφ ＝ φ１−（１／２）φ２
   により、前記位相差を表す基準クロック数Δφを算出することを特徴とする超音波振動子の共振周波数追従装置。
3. 請求項２に記載の共振周波数追従装置であって、前記位相差算出手段が、前記基準クロック数Δφとして、前記検出電圧及び検出電流の複数個の矩形波における平均の位相差を算出することを特徴とする超音波振動子の共振周波数追従装置。
4. 請求項1に記載の共振周波数追従装置であって、前記入力値算出手段が、前記基準クロック数Δφに（１／２）ⁿから成る比例ゲインＫ_pを乗算して前記位相増加分を生成することを特徴とする超音波振動子の共振周波数追従装置。
5. 請求項1に記載の共振周波数追従装置であって、前記入力値算出手段が、前記基準クロック数Δφに（１／２）ⁿから成る比例ゲインＫ_pを乗算した値と、前記基準クロック数Δφの時間差分に（１／２）^mから成る比例ゲインＫ_qを乗算した値とを加算して前記位相増加分を生成することを特徴とする超音波振動子の共振周波数追従装置。
6. 請求項４または５に記載の共振周波数追従装置であって、前記比例ゲインの乗算のために、シフト演算を使用することを特徴とする超音波振動子の共振周波数追従装置。
7. 請求項1から６に記載の共振周波数追従装置であって、前記位相差算出手段、入力値算出手段及びＤＤＳが１チップに実装されていることを特徴とする超音波振動子の共振周波数追従装置。
8. 請求項1から６に記載の共振周波数追従装置であって、前記位相差算出手段及び入力値算出手段がマイクロコンピュータに搭載され、前記入力値算出手段により算出された前記位相増加分が有線または無線通信回線を通じて前記ＤＤＳに逐次送信されることを特徴とする超音波振動子の共振周波数追従装置。