Nothing Special   »   [go: up one dir, main page]

JP5000105B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5000105B2
JP5000105B2 JP2005188806A JP2005188806A JP5000105B2 JP 5000105 B2 JP5000105 B2 JP 5000105B2 JP 2005188806 A JP2005188806 A JP 2005188806A JP 2005188806 A JP2005188806 A JP 2005188806A JP 5000105 B2 JP5000105 B2 JP 5000105B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating substrate
layer
semiconductor chip
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005188806A
Other languages
English (en)
Other versions
JP2007012714A (ja
Inventor
泰正 糟谷
洋一 木村
嘉聴 稲見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005188806A priority Critical patent/JP5000105B2/ja
Publication of JP2007012714A publication Critical patent/JP2007012714A/ja
Application granted granted Critical
Publication of JP5000105B2 publication Critical patent/JP5000105B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32057Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

この発明は、半導体装置に関する。
近年、プリント配線板等に半導体装置を実装する技術として、プリント配線板等に半導体装置を直接半田付けする表面実装技術が広く用いられていて、半導体装置やプリント配線板等の小型化、実装密度の向上等が図られている。表面実装技術に用いられる半導体装置としては、QFP(Quad Flat Package)、BGA(Ball Grid array)、LGA(Land grid array)等の半導体装置が採用されているが、なかでも、BGA型半導体装置やLGA型半導体装置によれば、半導体装置の表面に多数の外部端子(ランドや半田バンプ等)を配置することができるため、半導体装置やプリント配線板等のさらなる小型化、実装密度の向上等が可能になる。
従来のBGA型半導体装置について図7を用いて説明する。
図7は、従来の半導体装置の一例を模式的に示す断面図である。
半導体装置80が備える絶縁性基板91の両面には、所定のパターンを有する導体層93が形成されていて、絶縁性基板91の両面に形成された導体層93の一部が、絶縁性基板91に形成されたビアホール96によって接続されている。絶縁性基板91の表面(上面)には、導体層93の一部を露出させて残りの導体層93及び絶縁性基板91を覆うように、ソルダーレジスト層95が形成されていて、その露出した導体層93の表面には、複数のワイヤボンディングパッド94が形成されている。
また、絶縁性基板91の裏面(下面)には、導体層93の一部を露出させて残りの導体層93及び絶縁性基板91を覆うように、ソルダーレジスト層99が形成されていて、その露出した導体層93の表面には、複数のランド97が形成されている。各ランド97上には、半田バンプ98が形成されている。半導体チップ81は、接着材層88を介して、ソルダーレジスト層95の中央部分にダイボンディングされている。半導体チップ81の上面に設けられた電極86と、ワイヤボンディングパッド94とがワイヤ87によって電気的に接続されている。さらに、半導体装置80には、絶縁性基板91の表面(上面)全体を覆うように半導体チップ81を封止する樹脂パッケージ部89が形成されている。
このような半導体装置80において、絶縁性基板91、ソルダーレジスト層95、99及び接着材層88は、一般的に、有機系物質を含んでいて吸湿する性質を有するため、半導体装置80をプリント配線板に実装するために加熱すると、吸湿された水分が加熱膨張する。その結果、接着材層88とソルダーレジスト層95との界面、ソルダーレジスト層95と絶縁性基板91との界面、絶縁性基板91とソルダーレジスト層99との界面等に、剥離が生じたり、膨れが生じたりする場合がある。このような現象は、一般的に、ポップコーン現象と呼ばれている。ポップコーン現象が生じると、半導体チップ81に位置ズレや傾きが生じてワイヤ87が断線したり、隣り合う半田バンプ98が接触して電気的に短絡が発生したりするおそれがある。
従来の半導体装置としては、例えば、絶縁性基板における半導体チップの直下にビアホールが形成された半導体装置が存在する(例えば、特許文献1〜3参照)。
このような半導体装置について、図8を用いて説明する。なお、図8では、図7に示した構成要素と対応する構成要素には同一の符号を付している。
図8に示す半導体装置80では、半導体チップ81の中央部分の下方に、絶縁性基板91とソルダーレジスト層95、99とを連通するビアホール92が形成されている。このビアホール92は、貫通孔の内部に樹脂充填材が充填されているものである。図8に示した半導体装置80によれば、ビアホール92の側壁に沿って内部の水分を外部へ放出することが可能になる。
特開平10−4151号公報 特開平11−260954号公報 特開2000−216281号公報
しかしながら、特許文献1〜3に記載の半導体装置によれば、図8に示したように、半導体チップ81の中央部分の下方に、ビアホール92が形成されているため、半導体チップ81の中央部分の直下に溜まった水分をビアホール92から放出することができるものの、半導体チップ81の外周部分の下方に溜まった水分を放出することが困難であり、半導体チップ81の外周部分の下方には局所的に膨れが生じてしまうおそれがあった。
半導体チップ81の外周部分の下方に膨れが生じた場合、半導体チップ81の中央部分の下方に膨れが生じた場合と比較すると、ソルダーレジスト層95と接着材層88との界面に剥離が生じ易く、また半導体チップ81に傾きや位置ズレが生じ易いという問題がある。また、特許文献1〜3に記載の半導体装置によれば、図8に示したように、ビアホール92は、樹脂充填材等が充填されているため、ビアホール92から水分を効率よく放出することができないという問題があった。
本発明は、上述した課題に鑑みてなされたものであり、その目的は、絶縁性基板が吸湿した水分等の加熱膨張によって膨れや剥離が生じることを防止し得る半導体装置を提供することにある。
上述した課題を解決するために、本発明は、以下のようなものを提供する
求項記載の発明は、
半導体チップと、
記半導体チップの真下に位置するダイボンディング領域を有し、当該ダイボンディング領域に接着材を介して前記半導体チップがダイボンディングされた絶縁性基板と
を備えた半導体装置であって、
前記絶縁性基板は、少なくとも前記ダイボンディング領域の隅に形成された中空の貫通孔と、前記ダイボンディング領域以外の領域にのみ形成された導体層とを有し、
前記貫通孔は、前記接着材を外部に露出させ、前記半導体チップ側の径が小さいテーパ形状を有することを特徴とする半導体装置である
請求項の発明によれば、絶縁性基板が、少なくともダイボンディング領域の隅に形成された中空の貫通孔を有し、上記貫通孔が、外部に露出しているため、ダイボンディング領域の隅の近傍に溜まった水分を、上記貫通孔から効率良く放出することができる。従って、絶縁性基板が吸湿した水分等の加熱膨張によって膨れや剥離が生じることを防止することができる。
さらに、請求項の発明によれば、貫通孔が、半導体チップ側の径が小さいテーパ形状を有していて、半導体チップ側の貫通孔の径が小さくなっている。
従って、例えば、絶縁性基板の表面に接着材によって半導体チップがダイボンディングされる場合、貫通孔に接着材が入り込むことを防止することができ、接着材層の上面に凹凸が生じて該接着材層と半導体チップとの接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができる。
また、例えば、絶縁性基板の表面にソルダーレジスト層が形成される場合、未硬化のソルダーレジスト組成物が貫通孔に入り込むことを防止することができ、ソルダーレジスト層の上面に凹凸が生じてソルダーレジスト層と半導体チップとの接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができる。
請求項記載の発明は、前記貫通孔は、前記ダイボンディング領域の全域に、均等に形成されている請求項に記載の半導体装置である。
請求項の発明によれば、貫通孔が、ダイボンディング領域の全域に均等に形成されているため、ダイボンディング領域の全域から効率良く水分を放出することが可能であり、局所的に水分が溜まることを防止することができる。従って、絶縁性基板が吸湿した水分等の加熱膨張によって膨れや剥離が生じることをより確実に防止することができる。
請求項記載の発明は、前記絶縁性基板と前記半導体チップとの間には、フィルム状の前記接着材が設けられている請求項1または2に記載の半導体装置である。
請求項の発明によれば、半導体チップが絶縁性基板にダイボンディングされるときに形成される接着材層が、フィルム状の樹脂組成物によって形成されているため、貫通孔への樹脂組成物の入り込みが生じることがない。
従って、絶縁性基板の表面にフィルム状の接着材によって半導体チップがダイボンディングされる場合、接着材が貫通孔に入り込まないので、接着材層の上面に凹凸が生じて該接着材層と半導体チップとの接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができる。
請求項記載の発明は、前記絶縁性基板は、ガラス繊維を含浸したエポキシ樹脂からなる、請求項1〜のいずれか一項に記載の半導体装置である。
請求項記載の発明は、前記絶縁性基板は、ビスマレイミド−トリアジン樹脂(BT樹脂)、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、もしくはフェノール樹脂、またはこれらの樹脂にガラス繊維等の補強材を含浸したものからなる、請求項1〜のいずれか一項に記載の半導体装置である。
請求項記載の発明は、前記導体層が、前記絶縁性基板の前記半導体チップ側の表面の外周部分と、前記絶縁性基板の前記半導体チップと反対側の裏面の外周部分とに所定のパターンを有ており、前記絶縁性基板の表面の外周部分に形成された導体層と、前記絶縁性基板の裏面の外周部分に形成された導体層とが、ビアホールによって接続されている、請求項1〜のいずれか一項に記載の半導体装置である。
請求項記載の発明は、前記ビアホールは、前記絶縁性基板に穿設された貫通孔の壁面に金属薄膜が形成され、さらに該貫通孔に充填材が充填されたものである、請求項に記載の半導体装置である。
請求項記載の発明は、前記絶縁性基板の表面には、前記絶縁性基板の外周部分に形成された導体層の一部を露出させて、残りの導体層及び前記絶縁性基板を覆う第1のソルダーレジスト層が形成されており、前記第1のソルダーレジスト層から露出した導体層の表面に、Ni層またはAu層からなる複数のワイヤボンディングパッドが形成されており、前記半導体チップの表面に複数の電極が設けられており、各電極と前記ワイヤボンディングパッドとがワイヤによって電気的に接続されている、請求項またはに記載の半導体装置である。
請求項記載の発明は、前記第1のソルダーレジスト層は、フィルム状のソルダーレジスト組成物によって形成されている、請求項に記載の半導体装置である。
請求項10記載の発明は、前記半導体チップの下方における前記絶縁性基板及び前記第1のソルダーレジスト層に、前記絶縁性基板及び前記第1のソルダーレジスト層を連通する前記貫通孔が形成されている、請求項またはに記載の半導体装置である。
請求項11記載の発明は、前記第1のソルダーレジスト層には、前記接着材の層を介して前記半導体チップがダイボンディングされている、請求項10のいずれか一項に記載の半導体装置である。
請求項12記載の発明は、前記絶縁性基板の裏面には、前記導体層の一部を露出させて残りの導体層及び前記絶縁性基板を覆う第2のソルダーレジスト層が形成されている、請求項11のいずれか一項に記載の半導体装置である。
請求項13記載の発明は、前記第2のソルダーレジスト層は、フィルム状のソルダーレジスト組成物によって形成されている、請求項12に記載の半導体装置である。
請求項14記載の発明は、前記半導体チップの下方における前記絶縁性基板及び前記第2のソルダーレジスト層に、前記絶縁性基板及び前記第2のソルダーレジスト層を連通する前記貫通孔が形成されている、請求項12または13に記載の半導体装置である。
請求項15記載の発明は、前記第2のソルダーレジスト層から露出した導体層の表面に、Ni層またはAu層からなる複数のランドが形成されている、請求項1214のいずれか一項に記載の半導体装置である。
請求項16記載の発明は、前記ランド上には、半田バンプが形成されている、請求項15に記載の半導体装置である。
請求項17記載の発明は、前記接着材は、エポキシ樹脂等の樹脂組成物によって形成されている、請求項1〜16のいずれか一項に記載の半導体装置である。
請求項18記載の発明は、前記絶縁性基板の前記半導体チップ側の表面全体を覆うように前記半導体チップを封止する樹脂パッケージ部が形成されている、請求項1〜17のいずれか一項に記載の半導体装置である。
請求項19記載の発明は、前記樹脂パッケージ部は、エポキシ樹脂等を含有する樹脂組成物からなる、請求項18に記載の半導体装置である。
請求項20記載の発明は、前記貫通孔の前記半導体チップ側の径は、150μm以下である、請求項1〜19のいずれか一項に記載の半導体装置である。
請求項21記載の発明は、前記ダイボンディング領域の隅は、前記ダイボンディング領域をマトリックス状に等分区画して得られる複数の領域のうち、当該ダイボンディング領域の隅に位置する4つの領域である、請求項1〜20のいずれか一項に記載の半導体装置である。
請求項22記載の発明は、複数の前記貫通孔がマトリックス状に配置されている、請求項1〜21のいずれか一項に記載の半導体装置である。
請求項23記載の発明は、径の異なる複数の前記貫通孔が配置されている、請求項1〜22のいずれか一項に記載の半導体装置である。
請求項24記載の発明は、前記貫通孔の平面視形状が円形である、請求項1〜23のいずれか一項に記載の半導体装置である。
請求項25記載の発明は、前記絶縁性基板は、複数の板状体が積層されたものである、請求項1〜24のいずれか一項に記載の半導体装置である。
請求項26記載の発明は、パッケージ方式がBGA(Ball Grid array)またはLGA(Land grid array)である、請求項1〜25のいずれか一項に記載の半導体装置である。
本発明の半導体装置によれば、絶縁性基板が吸湿した水分等の加熱膨張によって膨れや剥離が生じることを防止することができる。
1は、参考例に係る半導体装置の一例を模式的に示す断面図である。
半導体装置10が備える絶縁性基板21は、ガラス繊維を含浸したエポキシ樹脂からなるものである。なお、本発明において、絶縁性基板としては、絶縁性を有するものであれば、特に限定されるものではなく、ビスマレイミド−トリアジン樹脂(BT樹脂)、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、フェノール樹脂、これらの樹脂にガラス繊維等の補強材を含浸したもの等からなる基板を挙げることができる。
絶縁性基板21の両面には、所定のパターンを有する導体層(例えばCu層)23が形成されている。具体的に、導体層23は、絶縁性基板21の表面(上面)の外周部分と、絶縁性基板21の裏面(下面)の外周部分とに形成されている。
絶縁性基板21の表面の外周部分に形成された導体層23と、絶縁性基板21の裏面の外周部分に形成された導体層23とは、ビアホール26によって接続されている。ビアホール26は、絶縁性基板21に穿設された貫通孔の壁面に無電解メッキや電解メッキ等によって金属薄膜が形成され、さらに該貫通孔に充填材が充填されたものである。上記充填材としては、特に限定されるものではなく、例えば、樹脂充填材等の絶縁性充填材であってもよく、金属充填材等の導電性充填材であってもよい。
絶縁性基板21の表面には、絶縁性基板21の外周部分に形成された導体層23の一部を露出させて、残りの導体層23及び絶縁性基板21を覆うように、ソルダーレジスト層25が形成されていて、その露出した導体層23の表面には、Ni層やAu層からなる複数のワイヤボンディングパッド24が形成されている。
また、絶縁性基板21の裏面には、導体層23の一部を露出させて残りの導体層23及び絶縁性基板21を覆うように、ソルダーレジスト層29が形成されていて、その露出した導体層23の表面には、Ni層やAu層からなる複数のランド27が形成されている。
各ランド27上には、半田バンプ28が形成されている。本実施形態では、予めランド27上に半田バンプ28が形成されている場合について説明するが、本発明はこの例に限定されず、例えば、実装時に半田ボールや半田ペースト等を用いて直接、プリント基板に実装することとしてもよい。
絶縁性基板21の上面に設けられたソルダーレジスト層25には、接着材層18を介して半導体チップ11がダイボンディングされている。半導体チップ11としては、種々のものを用いることが可能であり、その具体的な機能や内部の回路構成は、特に限定されるものではない。接着材層18は、エポキシ樹脂等の樹脂組成物によって形成されたものである。半導体チップ11の上面には、複数の電極16が設けられていて、各電極16とボンディングパッド24とがワイヤ17によって電気的に接続されている。
半導体装置10には、絶縁性基板21の表面(上面)全体を覆うように半導体チップ11を封止する樹脂パッケージ部19が形成されている。樹脂パッケージ部19は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである。
半導体チップ11の下方における絶縁性基板21及びソルダーレジスト層25、29には、絶縁性基板21及びソルダーレジスト層25、29を連通する貫通孔22が形成されている。貫通孔22は、中空であり、下側が外部に露出している。貫通孔22の径としては、特に限定されるものではないが、150μm以下であることが望ましい。150μm以上であると、貫通孔22の径が大き過ぎて、接着材層18を形成するとき、未硬化の接着材が貫通孔22に入り込んで接着材層18の上面に凹凸が生じるおそれがあるからである。
次に、絶縁性基板21における貫通孔22の配置について、図2を用いて説明することにする。
図2は、図1に示した半導体装置10が備える絶縁性基板21の平面図である。図2は、絶縁性基板21に形成された貫通孔22の配置について説明するための図であるから、他の構成(導体層23、ワイヤボンディングパッド24、ソルダーレジスト層25、29、ビアホール26、ランド27及び半田バンプ28)については記載を省略している。また、21aは、ダイボンディング領域を示している。
絶縁性基板21のダイボンディング領域21aの全域には、9個の貫通孔22(22a〜22i)が均等に形成されている。具体的に、貫通孔22は、ダイボンディング領域21を縦3つ×横3つで9等分割した各領域に、1つずつ形成されている。
9個の貫通孔22a〜22iのうち、4つの貫通孔22a、22c、22g、22iが、ダイボンディング領域21aの隅に形成された貫通孔である。
半導体装置10によれば、絶縁性基板21が、少なくともダイボンディング領域21aの隅に形成された中空の貫通孔22を有し、貫通孔21が、外部に露出しているため、ダイボンディング領域21aの隅の近傍に溜まった水分を、貫通孔22から効率良く放出することができる。従って、絶縁性基板22が吸湿した水分等の加熱膨張によって膨れや剥離が生じることを防止することができる。
本発明において「ダイボンディング領域」とは、絶縁性基板の表面のうち、平面視において半導体チップの真下に位置する領域をいい、このダイボンディング領域に半導体チップがダイボンディングされる。また、「ダイボンディング領域の隅」とは、ダイボンディング領域をマトリックス状に等分区画して得られる複数の領域のうち、ダイボンディング領域の隅に位置する4つの領域をいう。ここで、ダイボンディング領域の区画数としては、縦3つ×横3つの計9つ(図2参照)以上であれば、特に限定されるものではない。
本発明においては、半導体装置10のように、貫通孔22が、ダイボンディング領域21aの全域に、均等に形成されていることが望ましい。
ダイボンディング領域21aの全域から効率良く水分を放出することが可能であり、局所的に水分が溜まることを防止することができ、絶縁性基板21が吸湿した水分等の加熱膨張によって膨れや剥離が生じることをより確実に防止することができるからである。
本発明において「貫通孔がダイボンディング領域の全域に均等に形成される」とは、ダイボンディング領域をマトリックス状に等分区画して得られる複数の領域の全てに、貫通孔が形成されることをいう。ここで、ダイボンディング領域の区画数としては、縦3つ×横3つの計9つ(図2参照)以上であれば、特に限定されるものではなく、例えば、縦4つ×横4つの計16個、縦6つ×横6つの計36個、縦8つ×横8つの計64個、縦10個×横10個の計100個を挙げることができる。また、このようにダイボンディング領域を区画した場合において、各領域に形成される貫通孔の数は、必ずしも1個である必要はなく、複数であってもよい。
本発明においては、半導体装置10のように、貫通孔22がマトリックス状に配置されていることが望ましい(図2参照)。ダイボンディング領域21aの全域から効率良く均一に水分を放出することができるため、局所的に水分が溜まることをより確実に防止することができるからである。
なお、絶縁性基板のダイボンディング領域に導体層が形成されている場合、貫通孔は、導体層と近接しない位置に形成されていることが望ましい。貫通孔内の水分によって該貫通孔と近接する導体層が腐食されることを防止することができるからである。また、本発明において、貫通孔の径は、必ずしも、全て同一である必要はなく、絶縁性基板に形成された導体層の位置等に応じて、各貫通孔の径を適宜設定することとしてもよい。また、貫通孔の平面視形状としては、特に限定されるものではないが、円形であることが望ましい。貫通孔の壁面近傍に応力が集中して絶縁性基板にクラックが生じることを防止することができるからである。
図3は、本発明に係る半導体装置の一例を模式的に示す断面図である。
半導体装置30が備える絶縁性基板41の両面には、所定のパターンを有する導体層43が形成されていて、夫々の導体層43は、ビアホール46によって接続されている。
絶縁性基板41の表面には、絶縁性基板41の外周部分に形成された導体層43の一部を露出させて、残りの導体層43及び絶縁性基板41を覆うように、ソルダーレジスト層45が形成されていて、その露出した導体層43の表面には、複数のワイヤボンディングパッド44が形成されている。また、絶縁性基板41の裏面には、導体層43の一部を露出させて残りの導体層43及び絶縁性基板41を覆うように、ソルダーレジスト層49が形成されていて、その露出した導体層43の表面には、複数のランド47が形成されている。各ランド47上には、半田バンプ48が形成されている。
絶縁性基板41の上面に設けられたソルダーレジスト層45には、フィルム状に成形されたエポキシ樹脂等の樹脂組成物からなる接着材によって形成された接着材層38を介して、半導体チップ31がダイボンディングされている。
半導体チップ31の上面には、複数の電極36が設けられていて、各電極36とボンディングパッド44とがワイヤ37によって電気的に接続されている。
半導体装置30には、絶縁性基板41の表面(上面)全体を覆うように半導体チップ31を封止する樹脂パッケージ部39が形成されている。
半導体チップ31の下方における絶縁性基板41及びソルダーレジスト層45、49には、絶縁性基板41及びソルダーレジスト層45、49を連通する貫通孔42が形成されている。貫通孔42は、中空であり、下側が外部に露出している。また、貫通孔42は、半導体チップ31側の径が小さいテーパ形状を有している。
本発明においては、半導体装置30のように、貫通孔42は、半導体チップ31側の径が小さいテーパ形状を有していることが望ましい。
半導体チップ31側の貫通孔42の径が小さいため、接着材層38を形成する未硬化の接着材が貫通孔42に入り込むことを防止することができ、接着材層38の上面に凹凸が生じて接着材層38と半導体チップ31との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができるからである。
また、本発明においては、半導体装置30のように、接着材層38は、フィルム状に成形された接着材によって形成されていることが望ましい。
フィルム状に成形された接着材を用いて接着材層38を形成することによって、未硬化の接着材が貫通孔42に入り込むことを防止することができ、接着材層38の上面に凹凸が生じて接着材層38と半導体チップ31との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができるからである。
図4は、参考例に係る半導体装置の他の一例を模式的に示す断面図である。
半導体装置50が備える絶縁性基板61の両面には、所定のパターンを有する導体層63が形成されていて、夫々の導体層63は、ビアホール66によって接続されている。
絶縁性基板61の表面には、絶縁性基板61の外周部分に形成された導体層63の一部を露出させて、残りの導体層63及び絶縁性基板61を覆うように、ソルダーレジスト層65が形成されていて、その露出した導体層63の表面には、複数のワイヤボンディングパッド64が形成されている。また、絶縁性基板61の裏面には、導体層63の一部を露出させて残りの導体層63及び絶縁性基板61を覆うように、ソルダーレジスト層69が形成されていて、その露出した導体層63の表面には、複数のランド67が形成されている。各ランド67上には、半田バンプ68が形成されている。
絶縁性基板61の上面に設けられたソルダーレジスト層65には、エポキシ樹脂等の樹脂組成物からなる接着材によって形成された接着剤層58を介して、半導体チップ51がダイボンディングされている。
半導体チップ51の上面には、複数の電極56が設けられていて、各電極56とボンディングパッド64とがワイヤ57によって電気的に接続されている。
半導体装置50には、絶縁性基板61の表面(上面)全体を覆うように半導体チップ51を封止する樹脂パッケージ部59が形成されている。
半導体チップ51の下方における絶縁性基板61及びソルダーレジスト層69には、絶縁性基板61及びソルダーレジスト層69を連通する貫通孔62が形成されている。貫通孔62は、絶縁性基板61の上面に形成されたソルダーレジスト層65には形成されていない。貫通孔62は、中空であり、下側が外部に露出している。
導体装置60によれば、絶縁性基板61とソルダーレジスト層65との間の水分や、絶縁性基板61とソルダーレジスト層69との間の水分を、貫通孔62から外部に放出することができる。
図4に示した半導体装置60のように、絶縁性基板61の表面(上面)にソルダーレジスト層65が設けられる場合、ソルダーレジスト層65は、フィルム状のソルダーレジスト組成物によって形成されていることが望ましい。
フィルム状に成形されたソルダーレジスト組成物を用いてソルダーレジスト層65を形成することによって、ソルダーレジスト組成物が貫通孔62に入り込むことを防止することができ、ソルダーレジスト層65の上面に凹凸が生じてソルダーレジスト層65と半導体チップ61との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができるからである。
次に、本発明の半導体装置の製造方法について説明する。
ここでは、図1及び図2に示した半導体装置の製造方法について説明することとする。また、先ず半導体装置の製造に用いられる基板(以下、半導体装置製造用基板という)の製造方法について説明し、その後、半導体装置製造用基板を用いた半導体装置の製造方法について説明することとする。
図5(a)〜(e)、及び、図6(a)〜(c)は、本発明の半導体装置の製造方法を模式的に示す断面図である。
(A)絶縁性基板21を出発材料とし、まず、絶縁性基板21の両面に、導体層23を形成する。導体層23は、絶縁性基板21の両面に無電解メッキを施し、さらに電解メッキを施してベタの金属層を形成した後、エッチング処理を施すことにより形成することができる。また、銅張基板にエッチング処理を施すことにより形成してもよい。
(B)次に、絶縁性基板21に、ドリルやレーザ等により貫通孔を穿設する。続いて、無電解メッキを施し、さらに電解メッキを施すことにより、上記貫通孔の壁面に金属薄膜を形成し、該貫通孔に充填材を充填することにより、ビアホール26を形成する。上記充填材としては、例えば、樹脂充填材や金属充填材等を挙げることができる。また、ビアホール26には、蓋メッキを施してもよい。
(C)次に、絶縁性基板21の表面に、未硬化のソルダーレジスト組成物をロールコータやカーテンコータ等により塗布したり、フィルム状に成形したソルダーレジスト組成物を圧着したりした後、硬化処理を施すことにより、ソルダーレジスト層25を形成する。絶縁性基板21の裏面にも、同様にしてソルダーレジスト層29を形成する。
続いて、ソルダーレジスト層25の所定箇所にレーザ処理や露光現像処理により開口を形成し、露出した箇所にNiメッキやAuメッキを行うことにより、ボンディングパッド24を形成する。また、ソルダーレジスト層29に対しても同様の処理を行い、ランド27を形成する。
(D)次に、ドリルやレーザ等により、絶縁性基板21のダイボンディング領域21a(図2参照)に、絶縁性基板21及びダイボンディング領域25、29を連通する貫通孔22を形成する。
上記(A)〜(D)の工程を経ることにより、半導体装置製造用基板20を製造することができる(図5(a)参照)。
なお、図3に示した半導体装置30を製造する場合には、上記(D)の工程において、ドリルの先端形状を変更したり、レーザの強度を調整したりすることにより、テーパ形状を有する貫通孔42を形成することができる。
また、図4に示した半導体装置50を製造する場合には、上記(C)の工程において、絶縁性基板61の裏面に、ソルダーレジスト層69を形成し、さらにランド67を形成した後に、上記(D)の工程において、貫通孔62を形成する。その後、絶縁性基板61の表面に、ソルダーレジスト層65を形成し、さらにワイヤボンディングパッド64を形成する。ソルダーレジスト層65を形成するときには、フィルム状に成形されたソルダーレジスト組成物を用いることが望ましい。ソルダーレジスト組成物が貫通孔62に入り込むことを防止することができ、ソルダーレジスト層65の上面に凹凸が生じてソルダーレジスト層65と半導体チップ61との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができるからである。
(E)次に、半導体装置製造用基板20のソルダーレジスト層25の中央部分(絶縁性基板21のダイボンディング領域21a(図2参照)に対応する部分)に、エポキシ樹脂等からなる接着材を塗布し、未硬化の接着材層18′を形成する(図5(b)参照)。
このとき、フィルム状に成形された接着材を用いて、未硬化の接着材層18′を形成することが望ましい。フィルム状に成形された接着材を用いることによって、接着材が貫通孔22に入り込むことを防止することができ、接着材層18の上面に凹凸が生じて接着材層18と半導体チップ11との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができる。次に、半導体チップ11を、未硬化の接着材層18′に載置する。続いて、露光処理等を行い、接着材層18を形成する(図5(c)参照)。
(F)続いて、半導体チップ11の上面に設けられた電極16と、ボンディングパッド24とをワイヤ17を用いてワイヤボンディングする(図5(d)参照)。次に、絶縁性基板21の上面全体を覆うように、エポキシ樹脂等を含有する樹脂組成物で樹脂パッケージ部19を形成する(図5(e)参照)。次に、ランド27上に半田ボールを載置し、上記半田ボールをリフローすることにより、ランド27上に半田バンプ28を形成する(図6(a)参照)。続いて、樹脂パッケージ部19に粘着テープ9を貼着し(図6(b)参照)、その状態で、ダイシングを行うことにより、半導体装置10を製造することができる(図6(c)参照)。
以上、本発明の実施形態に係る半導体装置について説明したが、本発明は、この例に限定されるものではない。本実施形態においては、絶縁性基板が1層からなるものである場合について説明したが、本発明において、上記絶縁性基板は、複数の板状体が積層されたものであってもよい。また、本実施形態では、半導体装置のパッケージ方式がBGAである場合について説明したが、本発明はこの例に限定されず、例えば、LGAであってもよい。
参考例係る半導体装置の一例を模式的に示す断面図である。 図1に示した半導体装置が備える絶縁性基板の平面図である。 本発明に係る半導体装置の一例を模式的に示す断面図である。 参考例に係る半導体装置の他の一例を模式的に示す断面図である。 (a)〜(e)は、本発明の半導体装置の製造方法を模式的に示す断面図である。 (a)〜(c)は、本発明の半導体装置の製造方法を模式的に示す断面図である。 従来の半導体装置の一例を模式的に示す断面図である。 従来の半導体装置の他の一例を模式的に示す断面図である。
符号の説明
10、30、50 半導体装置
11、31、51 半導体チップ
16、36、56 電極
17、37、57 ワイヤ
18、38、58 接着材層
19、39、59 樹脂パッケージ部
20 半導体装置製造用基板
21、41、61 絶縁性基板
21a ワイヤボンディング領域
22(22a〜22i)、42、62 貫通孔
23、43、63 導体層
24、44、64 ワイヤボンディングパッド
25、29、45、49、65、69 ソルダーレジスト層
26、46、66 ビアホール
27、47、67 ランド
28、48、68 半田バンプ

Claims (26)

  1. 半導体チップと、
    記半導体チップの真下に位置するダイボンディング領域を有し、当該ダイボンディング領域に接着材を介して前記半導体チップがダイボンディングされた絶縁性基板と
    を備えた半導体装置であって、
    前記絶縁性基板は、少なくとも前記ダイボンディング領域の隅に形成された中空の貫通孔と、前記ダイボンディング領域以外の領域にのみ形成された導体層とを有し、
    前記貫通孔は、前記接着材を外部に露出させ、前記半導体チップ側の径が小さいテーパ形状を有することを特徴とする半導体装置。
  2. 前記貫通孔は、前記ダイボンディング領域の全域に、均等に形成されている請求項に記載の半導体装置。
  3. 前記絶縁性基板と前記半導体チップとの間には、フィルム状の前記接着材が設けられている請求項1または2に記載の半導体装置。
  4. 前記絶縁性基板は、ガラス繊維を含浸したエポキシ樹脂からなる、請求項1〜のいずれか一項に記載の半導体装置。
  5. 前記絶縁性基板は、ビスマレイミド−トリアジン樹脂(BT樹脂)、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、もしくはフェノール樹脂、またはこれらの樹脂にガラス繊維等の補強材を含浸したものからなる、請求項1〜のいずれか一項に記載の半導体装置。
  6. 前記導体層が、前記絶縁性基板の前記半導体チップ側の表面の外周部分と、前記絶縁性基板の前記半導体チップと反対側の裏面の外周部分とに所定のパターンを有ており、前記絶縁性基板の表面の外周部分に形成された導体層と、前記絶縁性基板の裏面の外周部分に形成された導体層とが、ビアホールによって接続されている、請求項1〜のいずれか一項に記載の半導体装置。
  7. 前記ビアホールは、前記絶縁性基板に穿設された貫通孔の壁面に金属薄膜が形成され、さらに該貫通孔に充填材が充填されたものである、請求項に記載の半導体装置。
  8. 前記絶縁性基板の表面には、前記絶縁性基板の外周部分に形成された導体層の一部を露出させて、残りの導体層及び前記絶縁性基板を覆う第1のソルダーレジスト層が形成されており、前記第1のソルダーレジスト層から露出した導体層の表面に、Ni層またはAu層からなる複数のワイヤボンディングパッドが形成されており、
    前記半導体チップの表面に複数の電極が設けられており、各電極と前記ワイヤボンディングパッドとがワイヤによって電気的に接続されている、請求項またはに記載の半導体装置。
  9. 前記第1のソルダーレジスト層は、フィルム状のソルダーレジスト組成物によって形成されている、請求項に記載の半導体装置。
  10. 前記半導体チップの下方における前記絶縁性基板及び前記第1のソルダーレジスト層に、前記絶縁性基板及び前記第1のソルダーレジスト層を連通する前記貫通孔が形成されている、請求項またはに記載の半導体装置。
  11. 前記第1のソルダーレジスト層には、前記接着材の層を介して前記半導体チップがダイボンディングされている、請求項10のいずれか一項に記載の半導体装置。
  12. 前記絶縁性基板の裏面には、前記導体層の一部を露出させて残りの導体層及び前記絶縁性基板を覆う第2のソルダーレジスト層が形成されている、請求項11のいずれか一項に記載の半導体装置。
  13. 前記第2のソルダーレジスト層は、フィルム状のソルダーレジスト組成物によって形成されている、請求項12に記載の半導体装置。
  14. 前記半導体チップの下方における前記絶縁性基板及び前記第2のソルダーレジスト層に、前記絶縁性基板及び前記第2のソルダーレジスト層を連通する前記貫通孔が形成されている、請求項12または13に記載の半導体装置。
  15. 前記第2のソルダーレジスト層から露出した導体層の表面に、Ni層またはAu層からなる複数のランドが形成されている、請求項1214のいずれか一項に記載の半導体装置。
  16. 前記ランド上には、半田バンプが形成されている、請求項15に記載の半導体装置。
  17. 前記接着材は、エポキシ樹脂等の樹脂組成物によって形成されている、請求項1〜16のいずれか一項に記載の半導体装置。
  18. 前記絶縁性基板の前記半導体チップ側の表面全体を覆うように前記半導体チップを封止する樹脂パッケージ部が形成されている、請求項1〜17のいずれか一項に記載の半導体装置。
  19. 前記樹脂パッケージ部は、エポキシ樹脂等を含有する樹脂組成物からなる、請求項18に記載の半導体装置。
  20. 前記貫通孔の前記半導体チップ側の径は、150μm以下である、請求項1〜19のいずれか一項に記載の半導体装置。
  21. 前記ダイボンディング領域の隅は、前記ダイボンディング領域をマトリックス状に等分区画して得られる複数の領域のうち、当該ダイボンディング領域の隅に位置する4つの領域である、請求項1〜20のいずれか一項に記載の半導体装置。
  22. 複数の前記貫通孔がマトリックス状に配置されている、請求項1〜21のいずれか一項に記載の半導体装置。
  23. 径の異なる複数の前記貫通孔が配置されている、請求項1〜22のいずれか一項に記載の半導体装置。
  24. 前記貫通孔の平面視形状が円形である、請求項1〜23のいずれか一項に記載の半導体装置。
  25. 前記絶縁性基板は、複数の板状体が積層されたものである、請求項1〜24のいずれか一項に記載の半導体装置。
  26. パッケージ方式がBGA(Ball Grid array)またはLGA(Land grid array)である、請求項1〜25のいずれか一項に記載の半導体装置。
JP2005188806A 2005-06-28 2005-06-28 半導体装置 Expired - Fee Related JP5000105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005188806A JP5000105B2 (ja) 2005-06-28 2005-06-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005188806A JP5000105B2 (ja) 2005-06-28 2005-06-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2007012714A JP2007012714A (ja) 2007-01-18
JP5000105B2 true JP5000105B2 (ja) 2012-08-15

Family

ID=37750860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005188806A Expired - Fee Related JP5000105B2 (ja) 2005-06-28 2005-06-28 半導体装置

Country Status (1)

Country Link
JP (1) JP5000105B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5117270B2 (ja) * 2008-04-25 2013-01-16 シャープ株式会社 配線基板、半導体装置、ならびに半導体装置の製造方法
JP5590814B2 (ja) * 2009-03-30 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5549678B2 (ja) * 2009-11-27 2014-07-16 トヨタ自動車株式会社 半導体装置およびその製造方法
KR101663640B1 (ko) * 2015-08-28 2016-10-07 국방과학연구소 다이본딩용 기판 및 이를 사용한 반도체 칩의 다이본딩 방법
JP2022047632A (ja) * 2020-09-14 2022-03-25 力成科技股▲分▼有限公司 配線基板、半導体装置及びその製造方法半導体装置及びその製造方法半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3494593B2 (ja) * 1999-06-29 2004-02-09 シャープ株式会社 半導体装置及び半導体装置用基板

Also Published As

Publication number Publication date
JP2007012714A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
US9627309B2 (en) Wiring substrate
US8797757B2 (en) Wiring substrate and manufacturing method thereof
US8618669B2 (en) Combination substrate
US9627308B2 (en) Wiring substrate
US8994168B2 (en) Semiconductor package including radiation plate
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
WO2006132151A1 (ja) インタポーザおよび半導体装置
JP2006128455A (ja) 半導体装置およびその製造方法
US11488911B2 (en) Flip-chip package substrate
JP2016063130A (ja) プリント配線板および半導体パッケージ
JPH1167968A (ja) ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法
US10896882B2 (en) Electronic package having heat dissipating element and method for fabricating the same
JP2020004926A (ja) 配線基板及び配線基板の製造方法
US10134665B2 (en) Semiconductor device
KR100723497B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP5000105B2 (ja) 半導体装置
JP2007059767A (ja) アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JP2011146490A (ja) 回路基板及びその製造方法、半導体装置、並びに電子回路装置
KR100237330B1 (ko) 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지
JP4856410B2 (ja) 半導体装置
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
KR20070019629A (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP2001168226A (ja) 半導体パッケージ及び半導体装置
JP2013254984A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110816

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110922

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120516

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5000105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees