JP5000105B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5000105B2 JP5000105B2 JP2005188806A JP2005188806A JP5000105B2 JP 5000105 B2 JP5000105 B2 JP 5000105B2 JP 2005188806 A JP2005188806 A JP 2005188806A JP 2005188806 A JP2005188806 A JP 2005188806A JP 5000105 B2 JP5000105 B2 JP 5000105B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating substrate
- layer
- semiconductor chip
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Description
図7は、従来の半導体装置の一例を模式的に示す断面図である。
半導体装置80が備える絶縁性基板91の両面には、所定のパターンを有する導体層93が形成されていて、絶縁性基板91の両面に形成された導体層93の一部が、絶縁性基板91に形成されたビアホール96によって接続されている。絶縁性基板91の表面(上面)には、導体層93の一部を露出させて残りの導体層93及び絶縁性基板91を覆うように、ソルダーレジスト層95が形成されていて、その露出した導体層93の表面には、複数のワイヤボンディングパッド94が形成されている。
このような半導体装置について、図8を用いて説明する。なお、図8では、図7に示した構成要素と対応する構成要素には同一の符号を付している。
図8に示す半導体装置80では、半導体チップ81の中央部分の下方に、絶縁性基板91とソルダーレジスト層95、99とを連通するビアホール92が形成されている。このビアホール92は、貫通孔の内部に樹脂充填材が充填されているものである。図8に示した半導体装置80によれば、ビアホール92の側壁に沿って内部の水分を外部へ放出することが可能になる。
半導体チップ81の外周部分の下方に膨れが生じた場合、半導体チップ81の中央部分の下方に膨れが生じた場合と比較すると、ソルダーレジスト層95と接着材層88との界面に剥離が生じ易く、また半導体チップ81に傾きや位置ズレが生じ易いという問題がある。また、特許文献1〜3に記載の半導体装置によれば、図8に示したように、ビアホール92は、樹脂充填材等が充填されているため、ビアホール92から水分を効率よく放出することができないという問題があった。
請求項1記載の発明は、
半導体チップと、
前記半導体チップの真下に位置するダイボンディング領域を有し、当該ダイボンディング領域に接着材を介して前記半導体チップがダイボンディングされた絶縁性基板と
を備えた半導体装置であって、
前記絶縁性基板は、少なくとも前記ダイボンディング領域の隅に形成された中空の貫通孔と、前記ダイボンディング領域以外の領域にのみ形成された導体層とを有し、
前記貫通孔は、前記接着材を外部に露出させ、前記半導体チップ側の径が小さいテーパ形状を有することを特徴とする半導体装置である。
さらに、請求項1の発明によれば、貫通孔が、半導体チップ側の径が小さいテーパ形状を有していて、半導体チップ側の貫通孔の径が小さくなっている。
従って、例えば、絶縁性基板の表面に接着材によって半導体チップがダイボンディングされる場合、貫通孔に接着材が入り込むことを防止することができ、接着材層の上面に凹凸が生じて該接着材層と半導体チップとの接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができる。
また、例えば、絶縁性基板の表面にソルダーレジスト層が形成される場合、未硬化のソルダーレジスト組成物が貫通孔に入り込むことを防止することができ、ソルダーレジスト層の上面に凹凸が生じてソルダーレジスト層と半導体チップとの接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができる。
従って、絶縁性基板の表面にフィルム状の接着材によって半導体チップがダイボンディングされる場合、接着材が貫通孔に入り込まないので、接着材層の上面に凹凸が生じて該接着材層と半導体チップとの接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができる。
請求項4記載の発明は、前記絶縁性基板は、ガラス繊維を含浸したエポキシ樹脂からなる、請求項1〜3のいずれか一項に記載の半導体装置である。
請求項5記載の発明は、前記絶縁性基板は、ビスマレイミド−トリアジン樹脂(BT樹脂)、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、もしくはフェノール樹脂、またはこれらの樹脂にガラス繊維等の補強材を含浸したものからなる、請求項1〜4のいずれか一項に記載の半導体装置である。
請求項6記載の発明は、前記導体層が、前記絶縁性基板の前記半導体チップ側の表面の外周部分と、前記絶縁性基板の前記半導体チップと反対側の裏面の外周部分とに所定のパターンを有しており、前記絶縁性基板の表面の外周部分に形成された導体層と、前記絶縁性基板の裏面の外周部分に形成された導体層とが、ビアホールによって接続されている、請求項1〜5のいずれか一項に記載の半導体装置である。
請求項7記載の発明は、前記ビアホールは、前記絶縁性基板に穿設された貫通孔の壁面に金属薄膜が形成され、さらに該貫通孔に充填材が充填されたものである、請求項6に記載の半導体装置である。
請求項8記載の発明は、前記絶縁性基板の表面には、前記絶縁性基板の外周部分に形成された導体層の一部を露出させて、残りの導体層及び前記絶縁性基板を覆う第1のソルダーレジスト層が形成されており、前記第1のソルダーレジスト層から露出した導体層の表面に、Ni層またはAu層からなる複数のワイヤボンディングパッドが形成されており、前記半導体チップの表面に複数の電極が設けられており、各電極と前記ワイヤボンディングパッドとがワイヤによって電気的に接続されている、請求項6または7に記載の半導体装置である。
請求項9記載の発明は、前記第1のソルダーレジスト層は、フィルム状のソルダーレジスト組成物によって形成されている、請求項8に記載の半導体装置である。
請求項10記載の発明は、前記半導体チップの下方における前記絶縁性基板及び前記第1のソルダーレジスト層に、前記絶縁性基板及び前記第1のソルダーレジスト層を連通する前記貫通孔が形成されている、請求項8または9に記載の半導体装置である。
請求項11記載の発明は、前記第1のソルダーレジスト層には、前記接着材の層を介して前記半導体チップがダイボンディングされている、請求項8〜10のいずれか一項に記載の半導体装置である。
請求項12記載の発明は、前記絶縁性基板の裏面には、前記導体層の一部を露出させて残りの導体層及び前記絶縁性基板を覆う第2のソルダーレジスト層が形成されている、請求項6〜11のいずれか一項に記載の半導体装置である。
請求項13記載の発明は、前記第2のソルダーレジスト層は、フィルム状のソルダーレジスト組成物によって形成されている、請求項12に記載の半導体装置である。
請求項14記載の発明は、前記半導体チップの下方における前記絶縁性基板及び前記第2のソルダーレジスト層に、前記絶縁性基板及び前記第2のソルダーレジスト層を連通する前記貫通孔が形成されている、請求項12または13に記載の半導体装置である。
請求項15記載の発明は、前記第2のソルダーレジスト層から露出した導体層の表面に、Ni層またはAu層からなる複数のランドが形成されている、請求項12〜14のいずれか一項に記載の半導体装置である。
請求項16記載の発明は、前記ランド上には、半田バンプが形成されている、請求項15に記載の半導体装置である。
請求項17記載の発明は、前記接着材は、エポキシ樹脂等の樹脂組成物によって形成されている、請求項1〜16のいずれか一項に記載の半導体装置である。
請求項18記載の発明は、前記絶縁性基板の前記半導体チップ側の表面全体を覆うように前記半導体チップを封止する樹脂パッケージ部が形成されている、請求項1〜17のいずれか一項に記載の半導体装置である。
請求項19記載の発明は、前記樹脂パッケージ部は、エポキシ樹脂等を含有する樹脂組成物からなる、請求項18に記載の半導体装置である。
請求項20記載の発明は、前記貫通孔の前記半導体チップ側の径は、150μm以下である、請求項1〜19のいずれか一項に記載の半導体装置である。
請求項21記載の発明は、前記ダイボンディング領域の隅は、前記ダイボンディング領域をマトリックス状に等分区画して得られる複数の領域のうち、当該ダイボンディング領域の隅に位置する4つの領域である、請求項1〜20のいずれか一項に記載の半導体装置である。
請求項22記載の発明は、複数の前記貫通孔がマトリックス状に配置されている、請求項1〜21のいずれか一項に記載の半導体装置である。
請求項23記載の発明は、径の異なる複数の前記貫通孔が配置されている、請求項1〜22のいずれか一項に記載の半導体装置である。
請求項24記載の発明は、前記貫通孔の平面視形状が円形である、請求項1〜23のいずれか一項に記載の半導体装置である。
請求項25記載の発明は、前記絶縁性基板は、複数の板状体が積層されたものである、請求項1〜24のいずれか一項に記載の半導体装置である。
請求項26記載の発明は、パッケージ方式がBGA(Ball Grid array)またはLGA(Land grid array)である、請求項1〜25のいずれか一項に記載の半導体装置である。
絶縁性基板21の表面の外周部分に形成された導体層23と、絶縁性基板21の裏面の外周部分に形成された導体層23とは、ビアホール26によって接続されている。ビアホール26は、絶縁性基板21に穿設された貫通孔の壁面に無電解メッキや電解メッキ等によって金属薄膜が形成され、さらに該貫通孔に充填材が充填されたものである。上記充填材としては、特に限定されるものではなく、例えば、樹脂充填材等の絶縁性充填材であってもよく、金属充填材等の導電性充填材であってもよい。
また、絶縁性基板21の裏面には、導体層23の一部を露出させて残りの導体層23及び絶縁性基板21を覆うように、ソルダーレジスト層29が形成されていて、その露出した導体層23の表面には、Ni層やAu層からなる複数のランド27が形成されている。
各ランド27上には、半田バンプ28が形成されている。本実施形態では、予めランド27上に半田バンプ28が形成されている場合について説明するが、本発明はこの例に限定されず、例えば、実装時に半田ボールや半田ペースト等を用いて直接、プリント基板に実装することとしてもよい。
半導体装置10には、絶縁性基板21の表面(上面)全体を覆うように半導体チップ11を封止する樹脂パッケージ部19が形成されている。樹脂パッケージ部19は、例えば、エポキシ樹脂等を含有する樹脂組成物からなるものである。
図2は、図1に示した半導体装置10が備える絶縁性基板21の平面図である。図2は、絶縁性基板21に形成された貫通孔22の配置について説明するための図であるから、他の構成(導体層23、ワイヤボンディングパッド24、ソルダーレジスト層25、29、ビアホール26、ランド27及び半田バンプ28)については記載を省略している。また、21aは、ダイボンディング領域を示している。
9個の貫通孔22a〜22iのうち、4つの貫通孔22a、22c、22g、22iが、ダイボンディング領域21aの隅に形成された貫通孔である。
ダイボンディング領域21aの全域から効率良く水分を放出することが可能であり、局所的に水分が溜まることを防止することができ、絶縁性基板21が吸湿した水分等の加熱膨張によって膨れや剥離が生じることをより確実に防止することができるからである。
半導体装置30が備える絶縁性基板41の両面には、所定のパターンを有する導体層43が形成されていて、夫々の導体層43は、ビアホール46によって接続されている。
絶縁性基板41の表面には、絶縁性基板41の外周部分に形成された導体層43の一部を露出させて、残りの導体層43及び絶縁性基板41を覆うように、ソルダーレジスト層45が形成されていて、その露出した導体層43の表面には、複数のワイヤボンディングパッド44が形成されている。また、絶縁性基板41の裏面には、導体層43の一部を露出させて残りの導体層43及び絶縁性基板41を覆うように、ソルダーレジスト層49が形成されていて、その露出した導体層43の表面には、複数のランド47が形成されている。各ランド47上には、半田バンプ48が形成されている。
半導体チップ31の上面には、複数の電極36が設けられていて、各電極36とボンディングパッド44とがワイヤ37によって電気的に接続されている。
半導体装置30には、絶縁性基板41の表面(上面)全体を覆うように半導体チップ31を封止する樹脂パッケージ部39が形成されている。
半導体チップ31側の貫通孔42の径が小さいため、接着材層38を形成する未硬化の接着材が貫通孔42に入り込むことを防止することができ、接着材層38の上面に凹凸が生じて接着材層38と半導体チップ31との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができるからである。
フィルム状に成形された接着材を用いて接着材層38を形成することによって、未硬化の接着材が貫通孔42に入り込むことを防止することができ、接着材層38の上面に凹凸が生じて接着材層38と半導体チップ31との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができるからである。
半導体装置50が備える絶縁性基板61の両面には、所定のパターンを有する導体層63が形成されていて、夫々の導体層63は、ビアホール66によって接続されている。
絶縁性基板61の表面には、絶縁性基板61の外周部分に形成された導体層63の一部を露出させて、残りの導体層63及び絶縁性基板61を覆うように、ソルダーレジスト層65が形成されていて、その露出した導体層63の表面には、複数のワイヤボンディングパッド64が形成されている。また、絶縁性基板61の裏面には、導体層63の一部を露出させて残りの導体層63及び絶縁性基板61を覆うように、ソルダーレジスト層69が形成されていて、その露出した導体層63の表面には、複数のランド67が形成されている。各ランド67上には、半田バンプ68が形成されている。
半導体チップ51の上面には、複数の電極56が設けられていて、各電極56とボンディングパッド64とがワイヤ57によって電気的に接続されている。
半導体装置50には、絶縁性基板61の表面(上面)全体を覆うように半導体チップ51を封止する樹脂パッケージ部59が形成されている。
フィルム状に成形されたソルダーレジスト組成物を用いてソルダーレジスト層65を形成することによって、ソルダーレジスト組成物が貫通孔62に入り込むことを防止することができ、ソルダーレジスト層65の上面に凹凸が生じてソルダーレジスト層65と半導体チップ61との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができるからである。
ここでは、図1及び図2に示した半導体装置の製造方法について説明することとする。また、先ず半導体装置の製造に用いられる基板(以下、半導体装置製造用基板という)の製造方法について説明し、その後、半導体装置製造用基板を用いた半導体装置の製造方法について説明することとする。
図5(a)〜(e)、及び、図6(a)〜(c)は、本発明の半導体装置の製造方法を模式的に示す断面図である。
続いて、ソルダーレジスト層25の所定箇所にレーザ処理や露光現像処理により開口を形成し、露出した箇所にNiメッキやAuメッキを行うことにより、ボンディングパッド24を形成する。また、ソルダーレジスト層29に対しても同様の処理を行い、ランド27を形成する。
上記(A)〜(D)の工程を経ることにより、半導体装置製造用基板20を製造することができる(図5(a)参照)。
このとき、フィルム状に成形された接着材を用いて、未硬化の接着材層18′を形成することが望ましい。フィルム状に成形された接着材を用いることによって、接着材が貫通孔22に入り込むことを防止することができ、接着材層18の上面に凹凸が生じて接着材層18と半導体チップ11との接着強度が低下したり、両者の間に剥離が生じたりすることを防止することができる。次に、半導体チップ11を、未硬化の接着材層18′に載置する。続いて、露光処理等を行い、接着材層18を形成する(図5(c)参照)。
11、31、51 半導体チップ
16、36、56 電極
17、37、57 ワイヤ
18、38、58 接着材層
19、39、59 樹脂パッケージ部
20 半導体装置製造用基板
21、41、61 絶縁性基板
21a ワイヤボンディング領域
22(22a〜22i)、42、62 貫通孔
23、43、63 導体層
24、44、64 ワイヤボンディングパッド
25、29、45、49、65、69 ソルダーレジスト層
26、46、66 ビアホール
27、47、67 ランド
28、48、68 半田バンプ
Claims (26)
- 半導体チップと、
前記半導体チップの真下に位置するダイボンディング領域を有し、当該ダイボンディング領域に接着材を介して前記半導体チップがダイボンディングされた絶縁性基板と
を備えた半導体装置であって、
前記絶縁性基板は、少なくとも前記ダイボンディング領域の隅に形成された中空の貫通孔と、前記ダイボンディング領域以外の領域にのみ形成された導体層とを有し、
前記貫通孔は、前記接着材を外部に露出させ、前記半導体チップ側の径が小さいテーパ形状を有することを特徴とする半導体装置。 - 前記貫通孔は、前記ダイボンディング領域の全域に、均等に形成されている請求項1に記載の半導体装置。
- 前記絶縁性基板と前記半導体チップとの間には、フィルム状の前記接着材が設けられている請求項1または2に記載の半導体装置。
- 前記絶縁性基板は、ガラス繊維を含浸したエポキシ樹脂からなる、請求項1〜3のいずれか一項に記載の半導体装置。
- 前記絶縁性基板は、ビスマレイミド−トリアジン樹脂(BT樹脂)、エポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、もしくはフェノール樹脂、またはこれらの樹脂にガラス繊維等の補強材を含浸したものからなる、請求項1〜4のいずれか一項に記載の半導体装置。
- 前記導体層が、前記絶縁性基板の前記半導体チップ側の表面の外周部分と、前記絶縁性基板の前記半導体チップと反対側の裏面の外周部分とに所定のパターンを有しており、前記絶縁性基板の表面の外周部分に形成された導体層と、前記絶縁性基板の裏面の外周部分に形成された導体層とが、ビアホールによって接続されている、請求項1〜5のいずれか一項に記載の半導体装置。
- 前記ビアホールは、前記絶縁性基板に穿設された貫通孔の壁面に金属薄膜が形成され、さらに該貫通孔に充填材が充填されたものである、請求項6に記載の半導体装置。
- 前記絶縁性基板の表面には、前記絶縁性基板の外周部分に形成された導体層の一部を露出させて、残りの導体層及び前記絶縁性基板を覆う第1のソルダーレジスト層が形成されており、前記第1のソルダーレジスト層から露出した導体層の表面に、Ni層またはAu層からなる複数のワイヤボンディングパッドが形成されており、
前記半導体チップの表面に複数の電極が設けられており、各電極と前記ワイヤボンディングパッドとがワイヤによって電気的に接続されている、請求項6または7に記載の半導体装置。 - 前記第1のソルダーレジスト層は、フィルム状のソルダーレジスト組成物によって形成されている、請求項8に記載の半導体装置。
- 前記半導体チップの下方における前記絶縁性基板及び前記第1のソルダーレジスト層に、前記絶縁性基板及び前記第1のソルダーレジスト層を連通する前記貫通孔が形成されている、請求項8または9に記載の半導体装置。
- 前記第1のソルダーレジスト層には、前記接着材の層を介して前記半導体チップがダイボンディングされている、請求項8〜10のいずれか一項に記載の半導体装置。
- 前記絶縁性基板の裏面には、前記導体層の一部を露出させて残りの導体層及び前記絶縁性基板を覆う第2のソルダーレジスト層が形成されている、請求項6〜11のいずれか一項に記載の半導体装置。
- 前記第2のソルダーレジスト層は、フィルム状のソルダーレジスト組成物によって形成されている、請求項12に記載の半導体装置。
- 前記半導体チップの下方における前記絶縁性基板及び前記第2のソルダーレジスト層に、前記絶縁性基板及び前記第2のソルダーレジスト層を連通する前記貫通孔が形成されている、請求項12または13に記載の半導体装置。
- 前記第2のソルダーレジスト層から露出した導体層の表面に、Ni層またはAu層からなる複数のランドが形成されている、請求項12〜14のいずれか一項に記載の半導体装置。
- 前記ランド上には、半田バンプが形成されている、請求項15に記載の半導体装置。
- 前記接着材は、エポキシ樹脂等の樹脂組成物によって形成されている、請求項1〜16のいずれか一項に記載の半導体装置。
- 前記絶縁性基板の前記半導体チップ側の表面全体を覆うように前記半導体チップを封止する樹脂パッケージ部が形成されている、請求項1〜17のいずれか一項に記載の半導体装置。
- 前記樹脂パッケージ部は、エポキシ樹脂等を含有する樹脂組成物からなる、請求項18に記載の半導体装置。
- 前記貫通孔の前記半導体チップ側の径は、150μm以下である、請求項1〜19のいずれか一項に記載の半導体装置。
- 前記ダイボンディング領域の隅は、前記ダイボンディング領域をマトリックス状に等分区画して得られる複数の領域のうち、当該ダイボンディング領域の隅に位置する4つの領域である、請求項1〜20のいずれか一項に記載の半導体装置。
- 複数の前記貫通孔がマトリックス状に配置されている、請求項1〜21のいずれか一項に記載の半導体装置。
- 径の異なる複数の前記貫通孔が配置されている、請求項1〜22のいずれか一項に記載の半導体装置。
- 前記貫通孔の平面視形状が円形である、請求項1〜23のいずれか一項に記載の半導体装置。
- 前記絶縁性基板は、複数の板状体が積層されたものである、請求項1〜24のいずれか一項に記載の半導体装置。
- パッケージ方式がBGA(Ball Grid array)またはLGA(Land grid array)である、請求項1〜25のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005188806A JP5000105B2 (ja) | 2005-06-28 | 2005-06-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005188806A JP5000105B2 (ja) | 2005-06-28 | 2005-06-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007012714A JP2007012714A (ja) | 2007-01-18 |
JP5000105B2 true JP5000105B2 (ja) | 2012-08-15 |
Family
ID=37750860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005188806A Expired - Fee Related JP5000105B2 (ja) | 2005-06-28 | 2005-06-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5000105B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5117270B2 (ja) * | 2008-04-25 | 2013-01-16 | シャープ株式会社 | 配線基板、半導体装置、ならびに半導体装置の製造方法 |
JP5590814B2 (ja) * | 2009-03-30 | 2014-09-17 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
JP5549678B2 (ja) * | 2009-11-27 | 2014-07-16 | トヨタ自動車株式会社 | 半導体装置およびその製造方法 |
KR101663640B1 (ko) * | 2015-08-28 | 2016-10-07 | 국방과학연구소 | 다이본딩용 기판 및 이를 사용한 반도체 칩의 다이본딩 방법 |
JP2022047632A (ja) * | 2020-09-14 | 2022-03-25 | 力成科技股▲分▼有限公司 | 配線基板、半導体装置及びその製造方法半導体装置及びその製造方法半導体装置及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3494593B2 (ja) * | 1999-06-29 | 2004-02-09 | シャープ株式会社 | 半導体装置及び半導体装置用基板 |
-
2005
- 2005-06-28 JP JP2005188806A patent/JP5000105B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007012714A (ja) | 2007-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9627309B2 (en) | Wiring substrate | |
US8797757B2 (en) | Wiring substrate and manufacturing method thereof | |
US8618669B2 (en) | Combination substrate | |
US9627308B2 (en) | Wiring substrate | |
US8994168B2 (en) | Semiconductor package including radiation plate | |
JP3277997B2 (ja) | ボールグリッドアレイパッケージとその製造方法 | |
WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
JP2006128455A (ja) | 半導体装置およびその製造方法 | |
US11488911B2 (en) | Flip-chip package substrate | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JPH1167968A (ja) | ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法 | |
US10896882B2 (en) | Electronic package having heat dissipating element and method for fabricating the same | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
US10134665B2 (en) | Semiconductor device | |
KR100723497B1 (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 | |
JP5000105B2 (ja) | 半導体装置 | |
JP2007059767A (ja) | アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法 | |
JP5285204B2 (ja) | 半導体装置及び半導体装置製造用基板 | |
JP2011146490A (ja) | 回路基板及びその製造方法、半導体装置、並びに電子回路装置 | |
KR100237330B1 (ko) | 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지 | |
JP4856410B2 (ja) | 半導体装置 | |
JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20070019629A (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 | |
JP2001168226A (ja) | 半導体パッケージ及び半導体装置 | |
JP2013254984A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071004 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071004 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110809 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110816 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120516 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5000105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |