JP5091469B2 - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP5091469B2 JP5091469B2 JP2006328180A JP2006328180A JP5091469B2 JP 5091469 B2 JP5091469 B2 JP 5091469B2 JP 2006328180 A JP2006328180 A JP 2006328180A JP 2006328180 A JP2006328180 A JP 2006328180A JP 5091469 B2 JP5091469 B2 JP 5091469B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resist layer
- electronic component
- layer
- conductive protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
このような半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法がある。フリップチップ接続とは、配線基板上に設けた電子部品接続用の配線導体の一部を電子部品の電極端子の配置に対応した並びに露出させ、この電子部品接続用の配線導体の露出部と前記電子部品の電極端子とを対向させ、これらを半田や金等からなる導電バンプを介して電気的に接続する方法である。
また、近時はこのようなフリップチップ接続により第一電子部品を配線基板上に搭載し、さらにその上に別の第二電子部品を半田ボール接続またはワイヤボンド接続により搭載して、配線基板への電子部品の搭載密度を高めることが行われている。
この配線導体105のうち、配線基板110の上面側における最外層の絶縁層104上に被着された一部は、第一電子部品としての半導体集積回路素子E1の電極端子に導電バンプB1を介してフリップチップ接続により電気的に接続される第一接続部105aを有する第一配線パターン部105Aであり、この第一配線パターン部105Aは複数並んで帯状に形成されている。さらに、配線導体105のうち、配線基板110の上面側における最外層の絶縁層104上に被着された他の一部は、第二電子部品としての半導体素子搭載基板E2の電極端子に半田ボールB2を介して半田ボール接続により電気的に接続される第二接続部105bを有する第二配線パターン部105Bであり、この第二配線パターン部105Bは複数並んで形成されている。そして、これら第一配線パターン部105Aおよび第二配線パターン部105Bのうち、第一接続部105aおよび第二接続部105bがソルダーレジスト層106から露出しており、第一接続部105aに半導体集積回路素子E1の電極端子が半田や金等から成る導電バンプB1を介して電気的に接続され、第二接続部105bに半導体素子搭載基板E2の電極端子が半田ボールB2を介して電気的に接続される。
さらに、配線基板110の下面側における最外層の絶縁層104上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される外部接続用の第三接続部105cを有する第三配線パターン部105Cであり、この第三配線パターン部105Cは複数並んで形成されている。この第三配線パターン部105Cのうち、第三接続部105cがソルダーレジスト層106から露出しており、第三接続部105cに、外部電気回路基板の配線導体が半田ボールB3を介して電気的に接続される。
なお、図12に示すように、上面側のソルダーレジスト層106は、第一接続部105aを露出させるスリット状の開口および第二接続部105bを露出させる円形状の開口を有している。
なお、ソルダーレジスト層106から露出した第一接続部105a上に上述の導電突起を形成する場合、先ず上面側における最外層の絶縁層104の表面に、配線導体105(第一接続部105aを有する複数並んだ帯状の第一配線パターン部105Aを含む)を形成した後、その上に、第一配線パターン部105Aの各パターンの幅よりも若干狭い幅の第一の開口を前記第一接続部105aに対応する位置に有する第一のレジスト層を形成する。次に、前記第一の開口内に露出する第一接続部105a上および第一のレジスト層の表面に電解めっき用の下地金属層を無電解めっきにより形成する。次に、前記下地金属層上に前記第一の開口に対応する第二の開口を有する第二のレジスト層を形成した後、この第二の開口内に露出する下地金属層上に電解めっきにより前記導電突起を形成する。そして、次に、前記第二のレジスト層と、第一のレジスト層上の下地金属層と、第一のレジスト層とを除去した後、最外層の絶縁層104上および配線導体105上に前記導電突起の上面を露出させるようにしてソルダーレジスト層106を形成する方法が採用されている(特許文献1参照)。
(1)絶縁層と配線導体とが交互に積層され、最外層の絶縁層上の一部に電子部品接続用の配線導体が形成されており、該電子部品接続用の配線導体には、第一電子部品がフリップチップ接続される第一接続部を有する第一配線パターン部が帯状に複数並んで設けられているとともに、第二電子部品が半田ボール接続またはワイヤボンド接続される第二接続部を有する第二配線パターン部が複数並んで設けられ、かつ、前記第一接続部上には導電突起が第一接続部の幅と一致する幅で形成されており、さらに、前記電子部品接続用の配線導体上および該電子部品接続用の配線導体が形成された部分以外の最外層の絶縁層上には前記導電突起の上面および前記第二接続部の上面を露出させるとともに前記導電突起の側面を埋設させるソルダーレジスト層が前記導電突起と実質的同じ高さで被着されていることを特徴とする配線基板。
(2)前記導電突起の上面と前記ソルダーレジスト層の上面との高低差が10μm以下であるとともに、前記導電突起の上面と前記ソルダーレジスト層の上面との段差が傾斜面となっている、前記(1)記載の配線基板。
(3)前記導電突起の長さが該導電突起の幅よりも長い、前記(1)または(2)に記載の配線基板。
(4)絶縁層と配線導体とを交互に積層し、最外層の絶縁層上の一部には電子部品接続用の配線導体を形成し、該電子部品接続用の配線導体の形成に際しては、第一電子部品がフリップチップ接続される第一接続部を有する第一配線パターン部を帯状に複数並んで設けるとともに、第二電子部品が半田ボール接続またはワイヤボンド接続される第二接続部を有する第二配線パターン部を複数並んで設けるようにし、かつ、前記第一接続部上に導電突起を第一接続部の幅と一致する幅で形成し、さらに、前記電子部品接続用の配線導体上および該電子部品接続用の配線導体が形成された部分以外の最外層の絶縁層上に前記導電突起の上面および前記第二接続部の上面を露出させるソルダーレジスト層を被着する配線基板の製造方法であって、前記最外層の絶縁層上に、該絶縁層上の全面を覆う電解めっき用の下地金属層を形成する工程と、次に前記下地金属層上に前記電子部品接続用の配線導体に対応する形状の第一開口を有する第一レジスト層を形成する工程と、次に前記第一開口内の前記下地金属層上に電解めっきにより前記電子部品接続用の配線導体を形成する工程と、次に前記第一レジスト層および前記電子部品接続用の配線導体の上に、前記第一接続部に対応する位置で前記第一配線パターン部を横切る第二開口を有する第二レジスト層を形成する工程と、次に前記第一開口および第二開口で囲まれた前記第一配線パターン部上に電解めっきにより前記導電突起を前記第一開口で画定される幅および第二開口で画定される長さで形成する工程と、次に前記第一レジスト層および第二レジスト層を除去する工程と、次に前記電子部品接続用の配線導体が形成された部分以外の前記下地金属層を除去する工程と、次に前記電子部品接続用の配線導体上および該電子部品接続用の配線導体が形成された部分以外の最外層の絶縁層上に、前記導電突起の上面および前記第二接続部の上面を露出させるソルダーレジスト層を被着する工程とを含むことを特徴とする配線基板の製造方法。
(5)前記導電突起の上面と前記ソルダーレジスト層の上面とを実質的に同じ高さに形成する、前記(4)記載の配線基板の製造方法。
(6)前記導電突起の上面と前記ソルダーレジスト層の上面とを高低差が10μm以下となるように形成するとともに、前記導電突起の上面と前記ソルダーレジスト層の上面との段差を傾斜面に形成する、前記(4)記載の配線基板の製造方法。
(7)前記導電突起の前記長さを該導電突起の幅よりも長く形成する、前記(4)〜(6)のいずれかに記載の配線基板の製造方法。
(8)前記ソルダーレジスト層を被着する工程は、ソルダーレジスト層用の感光性樹脂で前記導電突起を含む前記電子部品接続用の配線導体および該配線導体が形成された部分以外の最外層の絶縁層の全面を被覆する工程と、被覆した前記感光性樹脂を露光および現像処理して前記ソルダーレジスト層用の樹脂層に前記第二接続部の上面を露出させる第三開口を形成する工程と、前記ソルダーレジスト層用の樹脂を前記導電突起の上面が露出するまで研磨する工程とを含んでいる、前記(4)〜(7)のいずれかに記載の配線基板の製造方法。
(9)前記ソルダーレジスト層用の樹脂層を前記導電突起の上面が露出するまで研磨する工程は、前記ソルダーレジスト層用の樹脂層の前記導電突起に対応する部位のみを選択的に研磨する工程を含む、前記(8)の配線基板の製造方法。
(10)前記ソルダーレジスト層用の樹脂層の前記導電突起に対応する部位のみを選択的に研磨する工程は、前記ソルダーレジスト層用の樹脂層上に前記導電突起に対応する部位のみを露出させる第四開口を有するマスクを配置するとともに、該第四開口を介して前記ソルダーレジスト層用の樹脂層に砥粒を吹き付けることにより行われる、前記(9)記載の配線基板の製造方法。
また、本発明の配線基板の製造方法によれば、所定のレジスト層を用いて最外層の絶縁層の表面に第一電子部品がフリップチップ接続される第一接続部を有する電子部品接続用の配線導体を形成し、さらに、この配線導体の前記第一接続部の表面に導電突起を形成し、次いで、前記レジスト層を除去した後に前記絶縁層および配線導体の表面にソルダーレジスト層を被着することにより、前記導電突起を第一接続部の表面に所定の幅および形状で確実に形成することができ、その結果、隣接する第一接続部間の電気的絶縁信頼性に優れるとともに、導電突起と第一接続部上の導電突起に接続される導電バンプとの接続信頼性にも優れた配線基板を得ることができる。また、この配線基板は、導電突起とソルダーレジスト層との高低差が小さいので、充填樹脂の充填性に優れ、かつボイドの発生が抑制され、電極端子が狭ピッチな第一電子部品を微小な導電バンプを介してフリップチップ搭載することができる。そして、さらにその上に、第二電子部品を通常の半田ボール接続またはワイヤボンド接続により搭載して、高密度実装することができる。
図1は、第一電子部品としてペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載し、さらにその上に第二電子部品としての半導体素子搭載基板を半田ボール接続により搭載した本発明にかかる配線基板の一例を示す概略断面図であり、図2は、図1の配線基板を示す平面図である。
第一配線パターン部5Aは、半導体集積回路素子E1の外周部に対応する位置に、半導体集積回路素子E1の外周辺に対して直角な方向に延びるようにして所定のピッチで帯状に複数並んで設けられている。そして、第一配線パターン部5Aの半導体集積回路素子E1の電極端子に対応する位置には、第一接続部5aが設けられており、該第一接続部5aの上には導電バンプB1と接続される導電突起12が第一接続部5aの幅と一致する幅で形成されている。このように、導電突起12は、第一接続部5aの幅と一致する幅で形成されているので、第一接続部5aからはみ出ることがないとともに、導電バンプB1と接続するための十分な幅を確保することができる。したがって、本発明の配線基板10は、隣接する第一接続部5a間の電気的絶縁信頼性に優れるとともに、導電突起12と導電バンプB1との接続信頼性に優れる。
なお、導電突起12は、その長さが該導電突起12の幅よりも長く(例えば50μm以上長く)形成されている。このように、導電突起12の長さがその幅よりも長く形成されることにより、例えば、導電突起12の形成位置が第一配線パターン部5Aの長さ方向に多少ずれた場合であっても、半導体集積回路素子E1の電極端子と導電突起12との位置がずれることなく、両者を導電バンプB1を介して正確に接続することができる。
また、第二配線パターン部5Bは、半導体集積回路素子E1を取り囲むようにして一部が前記第一配線パターンに接続された状態で複数並んで設けられている。そして、第二配線パターン部5Bの半導体素子搭載基板E2の電極端子に対応する位置には、円形状の第二接続部5bが設けられている。
そして、本発明の配線基板10においては、導電突起12の上面がソルダーレジスト層6の上面と実質的に同じ高さか、それよりも若干低い高さとなっている。このように、導電突起12の上面がソルダーレジスト層6の上面と実質的に同じ高さか、それよりも若干低い高さとなっていることにより、導電突起12の上に導電バンプB1を介して半導体集積回路素子E1の電極端子を接続する際に、ソルダーレジスト層6と半導体集積回路素子E1との間に導電バンプB1の高さに相当する隙間が確保され、その隙間に充填樹脂U1を充填性良く、かつボイドを発生させることなく充填することができる。
なお、導電突起12の上面がソルダーレジスト層6の上面よりも若干低い高さである場合、その高低差は10μm以下であることが好ましく、さらには、図3に要部拡大断面図で示すように、導電突起12の上面とソルダーレジスト層6の上面との間の段差が緩やかな傾斜面となっていることが好ましい。このように、導電突起12の上面とソルダーレジスト層6の上面との間の段差が高低差10μm以下の緩やかな傾斜面となっていることによって、導電突起12の上面がソルダーレジスト層6の上面よりも若干低い場合であっても、充填樹脂U1がこの緩やかな傾斜面を伝って半導体集積回路素子E1と配線基板10との間の隙間に良好に流れ込み、充填樹脂U1を充填性良く、かつボイドを発生させることなく充填することができる。
また、第二接続部5bの上面は、ソルダーレジスト層6に設けた開口内に露出しており、この開口とで形成される凹部の底面を形成している。これにより、半導体素子搭載基板E2を配線基板10上に実装する際に、半導体素子搭載基板E2の電極端子と第二接続部5bとを接続する半田ボールB2が第二接続部5b上に良好に位置決めされ、半導体素子搭載基板E2を配線基板10上に良好に搭載することが可能になる。
なお、ソルダーレジスト層6から露出する導電突起12の上面および第二接続部5bの上面には、導電突起12および第二接続部5bが酸化腐食するのを防止するとともに、導電バンプB1や半田ボールB2との接続を良好とするために、ニッケルめっきおよび金めっきを無電解めっき法や電解めっき法により順次被着させておくか、あるいは半田層を被着させておいてもよい。
図4は、本発明にかかる配線基板の製造方法を示す概略説明図であり、図5〜図8は、各工程を説明する概略断面図である。これらのうち、図5および図6は、半導体素子接続用の帯状の配線導体およびその上の導電突起の形成工程を示す概略断面図であり、図7は、ソルダーレジスト層の被着工程を示す概略断面図であり、図8は、ソルダーレジスト層の研磨工程を示す概略断面図である。
次いで、図4(c)および図5(c)に示すように、下地金属層51の表面に、第一レジスト層R1を形成する。このとき、第一レジスト層R1は、第一配線パターン部5Aおよび第二配線パターン部5Bに対応する形状の第一開口A1を有するように形成する。具体的には、光感光性アルカリ現像型ドライフィルムレジストを下地金属層51上に貼着し、それにフォトリソグラフィ技術を用いて露光および現像を行なうことにより、第一開口A1を有するパターンに形成される。また、第一レジスト層R1の厚みは、後に形成する第一接続部5aおよびその上に形成する導電突起12の合計厚みよりも若干厚い厚みであるのがよい。
なお、第二開口A2の幅を、第一開口A1の幅よりも広い幅で(例えば50μm以上広い幅で)形成しておくと、その分、導電突起12の長さが長く形成されることになるので、第二レジスト層R2を形成する際の位置合わせの誤差に起因して第二開口A2の位置が第一配線パターン部5Aの長さ方向に多少ずれたとしても(例えば25μm程度ずれたとしても)、導電突起12上に半導体集積回路素子E1の電極端子と正確に対向する領域を確保することができ、その結果、半導体集積回路素子E1の電極端子と導電突起12とを導電バンプB1を介して正確に接続することができる。したがって、第二開口A2の幅は、第一開口A1の幅よりも例えば50μm以上広くしておくことが好ましい。
また、第二開口A2は、第一開口A1を横切るように形成されているので、第二レジスト層R2を形成する際の位置合わせの誤差に起因して第二開口A2の位置が第一配線パターン部5Aの幅方向にずれたとしても、第一接続部5aの露出幅が変わることはなく、したがって形成される導電突起12の幅に影響を与えることはない。
次に、図4(h)および図6(h)に示すように、第一配線パターン部5Aおよび第二配線パターン部5Bが形成された部分以外の下地金属層51を除去する。これにより、隣接する第一接続部5a間および第二接続部5b間が電気的に独立することになる。このとき、第一接続部5aの上に形成された導電突起12は、その幅が第一接続部5aと一致する幅で形成されており、第一接続部5aからはみ出すことはないので、隣接する第一接続部5a間の電気的な絶縁が良好に保たれる。なお、第一配線パターン部5Aおよび第二配線パターン部5Bが形成された部分以外の下地金属層51を除去するには、前記第一レジスト層R1および第二レジスト層R2を除去した後に露出する下地金属層51を、例えば、塩化第二銅を含有するエッチング液によりエッチング除去する方法を採用すればよい。
導電突起12に対応する部位のみを選択的に研磨する場合には、図8(a)に示すように、第二接続部5bを除いて、第一配線パターン部5A(導電突起12)、第二配線パターン部5Bおよびこれら配線導体5が形成された部分以外の最外層の絶縁層4をソルダーレジスト層用の樹脂6aで被覆した後、図8(b)に示すように、樹脂6aの上の導電突起12に対応する位置に、導電突起12よりも若干大きな開口A4を有するマスクMを配設する。次いで、図8(c)に示すように、マスクMから露出したソルダーレジスト用の樹脂6aをウェットブラスト法により研磨し、最後に、図8(d)に示すように、マスクMを除去する方法が好適である。このとき、開口A4内の開口壁近傍領域では、砥粒の当たりが開口壁により阻害されて弱まるので、開口壁に近づくにしたがって研磨の程度が小さくなり、その結果、導電突起12とソルダーレジスト層6との段差がなだらかな傾斜面となる。このように導電突起12とソルダーレジスト層6との段差がなだらかな傾斜面である場合、導電突起12の上面がソルダーレジスト層6の上面よりも若干低い場合であっても、充填樹脂U1がこの緩やかな傾斜面を伝って半導体集積回路素子E1と配線基板10との間の隙間に良好に流れ込み、充填樹脂U1を充填性良く、かつボイドを発生させることなく充填することができる。なお、ソルダーレジスト層6の厚みは、ソルダーレジスト層6の上面と導電突起12の上面との高低差が10μm以下となる厚みにすることが好ましい。
3 絶縁基板
4 絶縁層
5 配線導体
5A 第一配線パターン部
5a 第一接続部
5B 第二配線パターン部
5b 第二接続部
6 ソルダーレジスト層
6a ソルダーレジスト層用の樹脂
7 スルーホール
8 埋め込み樹脂
9 ビアホール
10 配線基板
12 導電突起
51 下地金属層
E1 第一電子部品
E2 第二電子部品
B1 導電バンプ
B2 半田ボール
B4 ボンディングワイヤ
U1 充填樹脂
A1 第一開口
A2 第二開口
A3 第三開口
R1 第一レジスト層
R2 第二レジスト層
Claims (10)
- 絶縁層と配線導体とが交互に積層され、最外層の絶縁層上の一部に電子部品接続用の配線導体が形成されており、該電子部品接続用の配線導体には、第一電子部品がフリップチップ接続される第一接続部を有する第一配線パターン部が帯状に複数並んで設けられているとともに、第二電子部品が半田ボール接続またはワイヤボンド接続される第二接続部を有する第二配線パターン部が複数並んで設けられ、かつ、前記第一接続部上には導電突起が第一接続部の幅と一致する幅で形成されており、さらに、前記電子部品接続用の配線導体上および該電子部品接続用の配線導体が形成された部分以外の最外層の絶縁層上には前記導電突起の上面および前記第二接続部の上面を露出させるとともに前記導電突起の側面を埋設させるソルダーレジスト層が前記導電突起と実質的同じ高さで被着されていることを特徴とする配線基板。
- 前記導電突起の上面と前記ソルダーレジスト層の上面との高低差が10μm以下であるとともに、前記導電突起の上面と前記ソルダーレジスト層の上面との段差が傾斜面となっている、請求項1記載の配線基板。
- 前記導電突起の長さが該導電突起の幅よりも長い、請求項1または2に記載の配線基板。
- 絶縁層と配線導体とを交互に積層し、最外層の絶縁層上の一部には電子部品接続用の配線導体を形成し、該電子部品接続用の配線導体の形成に際しては、第一電子部品がフリップチップ接続される第一接続部を有する第一配線パターン部を帯状に複数並んで設けるとともに、第二電子部品が半田ボール接続またはワイヤボンド接続される第二接続部を有する第二配線パターン部を複数並んで設けるようにし、かつ、前記第一接続部上に導電突起を第一接続部の幅と一致する幅で形成し、さらに、前記電子部品接続用の配線導体上および該電子部品接続用の配線導体が形成された部分以外の最外層の絶縁層上に前記導電突起の上面および前記第二接続部の上面を露出させるソルダーレジスト層を被着する配線基板の製造方法であって、
前記最外層の絶縁層上に、該絶縁層上の全面を覆う電解めっき用の下地金属層を形成する工程と、
次に前記下地金属層上に前記電子部品接続用の配線導体に対応する形状の第一開口を有する第一レジスト層を形成する工程と、
次に前記第一開口内の前記下地金属層上に電解めっきにより前記電子部品接続用の配線導体を形成する工程と、
次に前記第一レジスト層および前記電子部品接続用の配線導体の上に、前記第一接続部に対応する位置で前記第一配線パターン部を横切る第二開口を有する第二レジスト層を形成する工程と、
次に前記第一開口および第二開口で囲まれた前記第一配線パターン部上に電解めっきにより前記導電突起を前記第一開口で画定される幅および第二開口で画定される長さで形成する工程と、
次に前記第一レジスト層および第二レジスト層を除去する工程と、
次に前記電子部品接続用の配線導体が形成された部分以外の前記下地金属層を除去する工程と、
次に前記電子部品接続用の配線導体上および該電子部品接続用の配線導体が形成された部分以外の最外層の絶縁層上に、前記導電突起の上面および前記第二接続部の上面を露出させるソルダーレジスト層を被着する工程とを含むことを特徴とする配線基板の製造方法。 - 前記導電突起の上面と前記ソルダーレジスト層の上面とを実質的に同じ高さに形成する、請求項4記載の配線基板の製造方法。
- 前記導電突起の上面と前記ソルダーレジスト層の上面とを高低差が10μm以下となるように形成するとともに、前記導電突起の上面と前記ソルダーレジスト層の上面との段差を傾斜面に形成する、請求項4記載の配線基板の製造方法。
- 前記導電突起の前記長さを該導電突起の幅よりも長く形成する、請求項4〜6のいずれかに記載の配線基板の製造方法。
- 前記ソルダーレジスト層を被着する工程は、ソルダーレジスト層用の感光性樹脂で前記導電突起を含む前記電子部品接続用の配線導体および該配線導体が形成された部分以外の最外層の絶縁層の全面を被覆する工程と、被覆した前記感光性樹脂を露光および現像処理して前記ソルダーレジスト層用の樹脂層に前記第二接続部の上面を露出させる第三開口を形成する工程と、前記ソルダーレジスト層用の樹脂を前記導電突起の上面が露出するまで研磨する工程とを含んでいる、請求項4〜7のいずれかに記載の配線基板の製造方法。
- 前記ソルダーレジスト層用の樹脂層を前記導電突起の上面が露出するまで研磨する工程は、前記ソルダーレジスト層用の樹脂層の前記導電突起に対応する部位のみを選択的に研磨する工程を含む、請求項8記載の配線基板の製造方法。
- 前記ソルダーレジスト層用の樹脂層の前記導電突起に対応する部位のみを選択的に研磨する工程は、前記ソルダーレジスト層用の樹脂層上に前記導電突起に対応する部位のみを露出させる第四開口を有するマスクを配置するとともに、該第四開口を介して前記ソルダーレジスト層用の樹脂層に砥粒を吹き付けることにより行われる、請求項9記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006328180A JP5091469B2 (ja) | 2006-12-05 | 2006-12-05 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006328180A JP5091469B2 (ja) | 2006-12-05 | 2006-12-05 | 配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008141109A JP2008141109A (ja) | 2008-06-19 |
JP5091469B2 true JP5091469B2 (ja) | 2012-12-05 |
Family
ID=39602241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006328180A Expired - Fee Related JP5091469B2 (ja) | 2006-12-05 | 2006-12-05 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5091469B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010073872A (ja) * | 2008-09-18 | 2010-04-02 | Sumitomo Bakelite Co Ltd | 半田の接続方法および電子機器 |
JP2010074032A (ja) * | 2008-09-22 | 2010-04-02 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
KR101627574B1 (ko) | 2008-09-22 | 2016-06-21 | 쿄세라 코포레이션 | 배선 기판 및 그 제조 방법 |
JP2010135347A (ja) * | 2008-10-28 | 2010-06-17 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP5185885B2 (ja) * | 2009-05-21 | 2013-04-17 | 新光電気工業株式会社 | 配線基板および半導体装置 |
JP5231340B2 (ja) * | 2009-06-11 | 2013-07-10 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP2011091091A (ja) * | 2009-10-20 | 2011-05-06 | Japan Radio Co Ltd | 電子部品の実装構造及び実装方法 |
JP2012009586A (ja) | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
JP2012164934A (ja) * | 2011-02-09 | 2012-08-30 | Mitsubishi Electric Corp | 回路モジュール、電子部品実装基板および回路モジュールの製造方法 |
JP2013110188A (ja) * | 2011-11-18 | 2013-06-06 | Semiconductor Components Industries Llc | 半導体装置及びその製造方法 |
JP5873152B1 (ja) * | 2014-09-29 | 2016-03-01 | 日本特殊陶業株式会社 | 配線基板 |
JP6454384B2 (ja) * | 2017-08-01 | 2019-01-16 | 新光電気工業株式会社 | 電子部品内蔵基板及びその製造方法 |
KR102449619B1 (ko) * | 2017-12-14 | 2022-09-30 | 삼성전자주식회사 | 반도체 패키지 및 이를 포함하는 반도체 모듈 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10135267A (ja) * | 1996-10-30 | 1998-05-22 | Oki Electric Ind Co Ltd | 実装基板の構造及びその製造方法 |
JP3390664B2 (ja) * | 1997-10-16 | 2003-03-24 | 新光電気工業株式会社 | フリップチップ実装用基板及びフリップチップ実装構造 |
JPH11288976A (ja) * | 1998-04-03 | 1999-10-19 | Toshiba Corp | 実装回路装置および半導体素子の実装方法 |
JP2001144210A (ja) * | 1999-11-15 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 実装基板 |
JP3692978B2 (ja) * | 2001-07-24 | 2005-09-07 | 日立電線株式会社 | 配線基板の製造方法 |
JP2003100809A (ja) * | 2001-09-27 | 2003-04-04 | Harima Chem Inc | フリップチップ実装方法 |
JP2004095923A (ja) * | 2002-09-02 | 2004-03-25 | Murata Mfg Co Ltd | 実装基板およびこの実装基板を用いた電子デバイス |
JP2004207381A (ja) * | 2002-12-24 | 2004-07-22 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法並びに半導体装置 |
JP2005109187A (ja) * | 2003-09-30 | 2005-04-21 | Tdk Corp | フリップチップ実装回路基板およびその製造方法ならびに集積回路装置 |
-
2006
- 2006-12-05 JP JP2006328180A patent/JP5091469B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008141109A (ja) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5091469B2 (ja) | 配線基板およびその製造方法 | |
JP5138277B2 (ja) | 配線基板およびその製造方法 | |
TWI470758B (zh) | Wiring board and manufacturing method thereof | |
JP5259095B2 (ja) | 半導体装置 | |
JP4769022B2 (ja) | 配線基板およびその製造方法 | |
JP5221887B2 (ja) | 配線基盤の製造方法 | |
JP5576546B2 (ja) | 配線基板の製造方法 | |
JP2010129998A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP2009231657A (ja) | 半導体装置およびその製造方法 | |
JP5069449B2 (ja) | 配線基板及びその製造方法 | |
JP2010040936A (ja) | 配線基板およびその製造方法 | |
JP4802155B2 (ja) | 配線基板 | |
JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
JP2010135347A (ja) | 配線基板およびその製造方法 | |
JP5432800B2 (ja) | 配線基板の製造方法 | |
JP5058929B2 (ja) | 配線基板およびその製造方法 | |
JP2009289868A (ja) | 配線基板およびその製造方法 | |
JP2004200412A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP5106351B2 (ja) | 配線基板およびその製造方法 | |
KR20080073648A (ko) | 다층 배선 기판 및 그 제조 방법 | |
JP5565951B2 (ja) | 配線基板およびその製造方法 | |
JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
JP4751121B2 (ja) | 配線基板 | |
JP2010010494A (ja) | 配線基板およびその製造方法 | |
JP6259045B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5091469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |