JP5074993B2

JP5074993B2 - 直流電圧昇降圧回路

Info

Publication number: JP5074993B2
Application number: JP2008108180A
Authority: JP
Inventors: 進一茂木
Original assignee: Yanmar Co Ltd
Current assignee: Yanmar Co Ltd
Priority date: 2008-04-17
Filing date: 2008-04-17
Publication date: 2012-11-14
Anticipated expiration: 2028-04-17
Also published as: JP2009261160A

Description

本発明は、入力電圧を昇降圧して所定の出力電圧を得るための直流電圧昇降圧回路に関する。

変動する直流入力電圧（例えば、エンジン等の動力源と発電機と整流器とを組み合わせた直流電源を入力とした場合）から所定の直流出力電圧を得るための直流電圧昇降圧回路として、例えば、下記特許文献１に記載のものがある。図９は、特許文献１に記載の直流電圧昇降圧回路の概略構成を示す図である。

特許文献１に記載の直流電圧昇降圧回路の構成は、図９に示すように、入力電圧Ｖｉｎを降圧する時は第１スイッチＳ１を所定のデューティ比でスイッチング（オン／オフ）して第２スイッチＳ２はオフに固定する一方、入力電圧Ｖｉｎを昇圧する時は第１スイッチＳ１をオンに固定して第２スイッチＳ２は所定のデューティ比でスイッチング（オン／オフ）する構成である。そして、入力電圧Ｖｉｎを降圧するか又は昇圧するかの昇降圧の動作区分は、比較器ＣＰによって入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの対比で決定されるようになっている。

詳しくは、入力電圧Ｖｉｎ＞出力電圧Ｖｏｕｔでは、比較器ＣＰはオフ信号（Ｌｏｗレベル）を出力すると共に比較制御器ＣＣＰはデューティ比に基づいて決定されるスイッチング（オン／オフ）信号を出力し、これらの出力信号をスイッチＳ１と接続するＯＲゲートＧ１及びスイッチＳ２と接続するＡＮＤゲートＧ２に入力する。これにより、スイッチＳ１は比較制御器ＣＣＰのデューティ比に基づいてスイッチング制御される一方、スイッチＳ２はオフ状態となる（降圧動作）。

また、入力電圧Ｖｉｎ＜出力電圧Ｖｏｕｔでは、比較器ＣＰはオン信号（Ｈｉｇｈレベル）を出力すると共に比較制御器ＣＣＰはデューティ比に基づいて決定されるスイッチング（オン／オフ）信号を出力し、これらの出力信号をスイッチＳ１と接続するＯＲゲートＧ１及びスイッチＳ２と接続するＡＮＤゲートＧ２に入力する。これにより、スイッチＳ２は比較制御器ＣＣＰのデューティ比に基づいてスイッチング制御される一方、スイッチＳ１はオン状態となる（昇圧動作）。

ここで、比較制御器ＣＣＰのデューティ比は、目標出力電圧Ｖｒと出力電圧（以下、実出力電圧という）Ｖｏｕｔとの対比で定まる値である。
特開昭５６−１０１２２２号公報

しかしながら、図９に示す従来の直流電圧昇降圧回路の構成では、入力電圧Ｖｉｎが昇降圧の動作区分の信号としてしか使用されておらず、デューティ比が目標出力電圧Ｖｒと実出力電圧Ｖｏｕｔとの対比のみで定まるため、入力電圧Ｖｉｎの変動に対する応答性が悪い。すなわち、入力電圧Ｖｉｎが実出力電圧Ｖｏｕｔより小さくなると入力電圧Ｖｉｎの昇圧動作（以下、単に昇圧動作という）を行う一方、入力電圧Ｖｉｎが実出力電圧Ｖｏｕｔより大きくなると入力電圧Ｖｉｎの降圧動作（以下、単に降圧動作という）を行うことになるが、入力電圧Ｖｉｎを昇圧するか又は降圧するかは、入力電圧Ｖｉｎが実出力電圧Ｖｏｕｔに対して小さいか又は大きいかによって決定され、比較制御器ＣＣＰのデューティ比を得るための信号としては反映されていない。つまり、入力電圧Ｖｉｎが変動した段階で比較制御器ＣＣＰのデューティ比を得るための信号を決定するではなく、入力電圧Ｖｉｎが変動したことによって実出力電圧Ｖｏｕｔが変動することで、比較制御器ＣＣＰのデューティ比を得るための信号を決定するので、それだけ、入力電圧Ｖｉｎの変動に対する応答性が悪い。

また、昇圧動作と降圧動作とで第１スイッチＳ１と第２スイッチＳ２とのスイッチング対象が切り替わるのであるが、入力電圧Ｖｉｎが実出力電圧Ｖｏｕｔの近傍にある場合（Ｖｉｎ≒Ｖｏｕｔ）での降圧時の第１スイッチＳ１に対するデューティ比は１近くであるのに対して、入力電圧Ｖｉｎが実出力電圧Ｖｏｕｔの近傍にある場合（Ｖｉｎ≒Ｖｏｕｔ）での昇圧時の第２スイッチＳ２に対するデューティ比は０近くであり、昇降圧の切り替わりでデューティ比が不連続に変化する。すなわち、第１スイッチＳ１及び第２スイッチＳ２の昇圧時及び降圧時のデューティ比の演算は、いずれも比較制御器ＣＣＰの内部で行われるため、昇降圧の切り替わりの際には、比較制御器ＣＣＰが第１スイッチＳ１へのデューティ比を１近くで決定する動作と、第２スイッチＳ２へのデューティ比を０近くで決定する動作とが行われることになる。そうすると、比較制御器ＣＣＰが急激なデューティ比の変化に対応できず、第１スイッチＳ１に対してデューティ比が１近くの値となるべきところ０近くの値になったり、或いは第２スイッチＳ２に対してデューティ比が０近くの値となるべきところ１近くの値になったりというように、昇降圧の切り替わりの際に、正しいデューティ比で安定的にスイッチング制御することができず、従って、安定した出力電圧を得ることができないといった不都合を招く。

この点に関し、特許文献１に記載の直流電圧昇降圧回路では、入力電圧Ｖｉｎが実出力電圧Ｖｏｕｔの近傍にあるときには同時にオンとなる期間を設けて第１及び第２スイッチＳ１，Ｓ２をオン／オフ制御している。ところが、このような構成では、回路構成が複雑化する。

そこで、本発明は、回路構成を複雑化することなく、デューティ比の決定に入力電圧の変動を直接的に反映させることができ、これにより入力電圧の変動に対する応答性を向上させることが可能であると共に、昇降圧の切り替わりの際にデューティ比を連続的に変化させることができ、これにより、正しいデューティ比で安定的にスイッチング制御でき、従って、安定した出力電圧を得ることが可能な直流電圧昇降圧回路を提供することを目的とする。

本発明は、前記課題を解決するために、次の第１及び第２態様の直流電圧昇降圧回路を提供する。

（１）第１態様の直流電圧昇降圧回路
入力側から出力側へ第１スイッチ及びインダクタをこの順で直列接続し、前記第１スイッチと前記インダクタとの間においてこれらの接続ラインへ向かう方向を導通方向として第１ダイオードを入出力の両端子に対して並列接続すると共に、出力側へ向かう方向を導通方向として第２ダイオードを前記インダクタの出力側に対して直列接続し、前記インダクタと前記第２ダイオードとの間において第２スイッチを入出力の両端子に対して並列接続するように構成した直流電圧昇降圧回路において、入力電圧と、実出力電圧の目標となる目標出力電圧とに基づき一義的で連続的に定まるデューティ比を演算するデューティ比演算手段を設け、前記デューティ比を前記第２スイッチの指令信号とし、前記デューティ比を少なくとも前記入力電圧と前記目標出力電圧とが等しいときの前記入力電圧の昇降圧制御用デューティ比分だけ加算したシフトデューティ比を前記第１スイッチの指令信号とし、前記デューティ比が零以下（降圧時）では前記第２スイッチをオフに固定する一方、前記シフトデューティ比が零以下では前記第１スイッチをオフに固定し、前記シフトデューティ比が１以上（昇圧時）では前記第１スイッチをオンに固定することを特徴とする直流電圧昇降圧回路。

（２）第２態様の直流電圧昇降圧回路
入力側から出力側へ第１スイッチ及びインダクタをこの順で直列接続し、前記第１スイッチと前記インダクタとの間においてこれらの接続ラインへ向かう方向を導通方向として第１ダイオードを入出力の両端子に対して並列接続すると共に、出力側へ向かう方向を導通方向として第２ダイオードを前記インダクタの出力側に対して直列接続し、前記インダクタと前記第２ダイオードとの間において第２スイッチを入出力の両端子に対して並列接続するように構成した直流電圧昇降圧回路において、入力電圧と、実出力電圧の目標となる目標出力電圧とに基づき一義的で連続的に定まるデューティ比を演算するデューティ比演算手段を設け、前記デューティ比を前記第１スイッチの指令信号とし、前記デューティ比を少なくとも前記入力電圧と前記目標出力電圧とが等しいときの前記入力電圧の昇降圧制御用デューティ比分だけ減算したシフトデューティ比を前記第２スイッチの指令信号とし、前記シフトデューティ比が零以下（降圧時）では前記第２スイッチをオフに固定する一方、前記デューティ比が零以下では前記第１スイッチをオフに固定し、前記デューティ比が１以上（昇圧時）では前記第１スイッチをオンに固定することを特徴とする直流電圧昇降圧回路。

本発明に係る第１及び第２態様の直流電圧昇降圧回路では、前記デューティ比演算手段にて前記入力電圧と前記目標出力電圧とに基づき前記デューティ比を演算する。すなわち、前記入力電圧を使用して前記デューティ比を演算するので、その入力電圧の変動を直接的に前記デューティ比に反映させることができる。これにより、前記入力電圧の変動に対する応答性を向上させることができる。

さらに、本発明に係る第１態様の直流電圧昇降圧回路では、一義的で連続的に定まる前記デューティ比を前記第２スイッチの指令信号とし、前記シフトデューティ比を前記第１スイッチの指令信号とするので、前記第２スイッチへの指令信号を前記デューティ比演算手段の内部で演算した前記デューティ比として昇圧時の指令信号とする一方で、前記第１スイッチへの指令信号を前記デューティ比演算手段の外部で演算した前記シフトデューティ比として降圧時の指令信号とすることができ、従って、前記デューティ比演算手段が従来の如くデューティ比演算の急激な変化を強いられることがないので、昇降圧の切り替わりの際にデューティ比を連続的に（穏やかに）変化させることができ、これにより、正しいデューティ比で安定的にスイッチング制御することができる。

また、本発明に係る第２態様の直流電圧昇降圧回路では、一義的で連続的に定まる前記デューティ比を前記第１スイッチの指令信号とし、前記シフトデューティ比を前記第２スイッチの指令信号とするので、前記第１スイッチへの指令信号を前記デューティ比演算手段の内部で演算した前記デューティ比として降圧時の指令信号とする一方で、前記第２スイッチへの指令信号を前記デューティ比演算手段の外部で演算した前記シフトデューティ比として昇圧時の指令信号とすることができ、従って、前記デューティ比演算手段が従来の如くデューティ比演算の急激な変化を強いられることがないので、昇降圧の切り替わりの際にデューティ比を連続的に（穏やかに）変化させることができ、これにより、正しいデューティ比で安定的にスイッチング制御することができる。

しかも、本発明に係る第１及び第２態様の直流電圧昇降圧回路では、前記第１及び第２スイッチへのデューティ比を工夫した制御構成としているので、回路構成を複雑化することなく安定した出力電圧を得ることができる。

本発明に係る第１及び第２態様の直流電圧昇降圧回路において、前記デューティ比演算手段を前記入力電圧と前記目標出力電圧との目標電圧比率を変数として前記デューティ比を演算する構成とし、前記入力電圧と前記実出力電圧とから演算した実電圧比率と前記目標電圧比率との差をＰＩ演算して得られたＰＩ演算値により前記目標電圧比率を補正する構成としてもよい。ここで、ＰＩ演算値とは、前記実出力電圧を前記目標出力電圧に収束させる比例動作に残留誤差を積分する積分動作を加えたＰＩ（Proportinal Integral：比例積分）制御のための演算値である。

この特定事項により、前記実出力電圧に基づいて前記デューティ比を補正することができ、従って、前記実出力電圧の応答遅れや回路を構成する各素子の損失による前記実出力電圧の誤差分を補正できるため、前記実出力電圧を前記目標出力電圧に精度よく収束させることができ、これにより、前記実出力電圧の前記目標出力電圧への収束精度を向上させることができる。

かかる構成の具体的な態様としては、前記目標電圧比率と前記実電圧比率との偏差に対してＰＩ演算を施し、得られたＰＩ演算値を前記目標電圧比率に加算し、その加算値を変数として前記デューティ比演算手段にて前記デューティ比を演算するものを例示できる。

本発明に係る第１及び第２態様の直流電圧昇降圧回路において、前記シフト量を前記昇降圧制御用デューティ比分よりさらに所定量だけ大きい値又は所定量だけ小さい値としてもよい。

この特定事項により、本発明に係る第１態様の直流電圧昇降圧回路では、前記デューティ比に対して加算する前記シフト量を前記昇降圧制御用デューティ比分よりさらに所定量だけ大きい値又は所定量だけ小さい値とするので、前記第１スイッチを前記目標電圧比率の前記昇降圧制御用デューティ比と前記所定量に対応するシフト位置との間の第１範囲でオン状態のまま停止することができる。このように前記第１スイッチを前記第１範囲でオン状態のまま停止できるため、それだけ前記第１スイッチのスイッチング損失を低減させることができる。また、本発明に係る第２態様の直流電圧昇降圧回路では、前記デューティ比に対して減算する前記シフト量を前記昇降圧制御用デューティ比分よりさらに所定量だけ大きい値又は所定量だけ小さい値とするので、前記第２スイッチを前記目標電圧比率の前記昇降圧制御用デューティ比と前記所定量に対応するシフト位置との間の第２範囲でオフ状態のまま停止することができる。このように前記第２スイッチを前記第２範囲でオフ状態のまま停止できるため、それだけ前記第２スイッチのスイッチング損失を低減させることができる。なお、この場合、前記目標出力電圧に対して最終的に得られる前記実出力電圧が実質的に前記所定量に対応する分だけシフトすることになるが、前記実出力電圧を高い精度で前記目標出力電圧に一致させる必要がない場合などには前記第１スイッチおよび前記第２スイッチのスイッチング損失を低減できる点で有用である。

一方、前記シフト量を前記昇降圧制御用デューティ比分よりさらに所定量だけ小さい値とした場合は、スイッチ素子などの応答遅れなどにより短時間のオン期間やオフ期間が消失する問題点を回避することができる。

前記デューティ比演算手段にて前記入力電圧と前記目標出力電圧との目標電圧比率を変数として前記デューティ比を演算する構成とし、前記入力電圧と前記実出力電圧とから演算した実電圧比率と前記目標電圧比率との差をＰＩ演算して得られたＰＩ演算値により前記目標電圧比率を補正する構成とする場合において、前記シフト量を前記昇降圧制御用デューティ比分よりさらに所定量だけ大きい値としてもよい。この場合、本発明に係る第１態様の直流電圧昇降圧回路では、前記第２スイッチがオフ状態のまま停止している降圧時で、前記目標電圧比率が１から前記所定量をシフトした分だけ降圧側の第１範囲にあるときには前記第１スイッチをオン状態のまま停止している。このため、前記第１範囲においては、前記ＰＩ演算を行わなくてもよい。また、本発明に係る第２態様の直流電圧昇降圧回路では、前記第１スイッチがオン状態のまま停止している昇圧時で、前記目標電圧比率が１から前記所定量をシフトした分だけ昇圧側の第２範囲にあるときには前記第２スイッチをオフ状態のまま停止している。このため、前記第２範囲においては、前記ＰＩ演算を行わなくてもよい。

従って、前記デューティ比演算手段にて前記入力電圧と前記目標出力電圧との目標電圧比率を変数として前記デューティ比を演算する構成とし、前記入力電圧と前記実出力電圧とから演算した実電圧比率と前記目標電圧比率との差をＰＩ演算して得られたＰＩ演算値により前記目標電圧比率を補正する構成とする場合において、前記シフト量を前記昇降圧制御用デューティ比分よりさらに所定量だけ大きい値とする場合、前記目標電圧比率が１近傍の所定の近似範囲にあるときに前記実電圧比率のＰＩ演算を停止することが好ましい。

この場合、前記ＰＩ演算を停止する前記近似範囲の停止境界値と前記ＰＩ演算を再開する再開境界値との間に幅をもたせてもよい。

この特定事項により、前記近似範囲の前記停止境界値と前記再開境界値との間で幅をもたせることで、前記目標電圧比率が前記近似範囲の前記停止境界値に到来して前記ＰＩ演算を停止し、再び前記目標電圧比率が前記停止境界値を超えて再開側へ移動しても、しばらくは前記ＰＩ演算が再開することがなく、前記停止境界値から幅をもった前記再開境界値で前記ＰＩ演算を再開させる（ヒステリスとする）ことができ、これにより、前記ＰＩ制御の安定性を向上させることができる。

本発明に係る第１及び第２態様の直流電圧昇降圧回路において、前記実出力電圧が所定値以上（過電圧）となったときは、前記第１スイッチをオフに固定し且つ前記第２スイッチをオンに固定することが好ましい。

この特定事項により、前記実出力電圧が所定値以上（過電圧）となった場合に、前記第１スイッチをオフに固定することで電圧入力を停止すると共に、前記第２スイッチをオンに固定することで当該直流電圧昇降圧回路内の余剰電流を回路内の環流で消費することができる。これにより、当該直流電圧昇降圧回路に起因する前記実出力電圧の上昇を抑制することができる。

本発明に係る第１及び第２態様の直流電圧昇降圧回路において、前記入力電圧を発電機から供給する構成とし、前記発電機の回転数又は前記発電機を駆動する駆動源の回転数と、出力側需要負荷とに基づき前記入力電圧を推定する構成としてもよい。

この特定事項により、前記入力電圧を測定するために入力側に設けるべき電圧測定手段（例えば、電圧センサ）を省略することができる。

以上説明したように、本発明に係る直流電圧昇降圧回路によると、回路構成を複雑化することなく、デューティ比の決定に入力電圧の変動を直接的に反映させることができ、これにより入力電圧の変動に対する応答性を向上させることができると共に、昇降圧の切り替わりの際にデューティ比を連続的に変化させることができ、これにより、正しいデューティ比で安定的にスイッチング制御でき、従って、安定した出力電圧を得ることができる。

以下、本発明の実施形態について添付図面を参照しつつ説明する。なお、以下の実施の形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。

図１は、本発明に係る第１実施形態の直流電圧昇降圧回路１ａの概略構成を示す図である。また、図２は、本発明に係る第２実施形態の直流電圧昇降圧回路１ｂの概略構成を示す図である。なお、図１及び図２において、実質的に同じ構成作用を有する部材には同一符号を付している。後述する図５及び図６も同様である。

［第１及び第２実施形態の共通要素について］
図１及び図２に示す直流電圧昇降圧回路１ａ，１ｂは、第１スイッチＳ１、第２スイッチＳ２、第１ダイオードＤ１、第２ダイオードＤ２、インダクタＬ及びキャパシタＣを備えており、入力側には直流電源（例えば、エンジン）Ｅと発電機Ｇｅと整流器Ｄとを組み合わせた直流電源）ＰＳ、出力側には負荷（例えば、ヒートポンプ型空調装置における電装機器）Ｐｅが接続されている。

第１スイッチＳ１及びインダクタＬは、入力側から出力側へこの順で直列接続されている。第１ダイオードＤ１は、直列接続された第１スイッチＳ１とインダクタＬとの間においてこれらの接続ラインへ向かう方向を導通方向として入出力の両端子に対して並列接続されている。第２ダイオードＤ２は、出力側へ向かう方向を導通方向としてインダクタＬの出力側に対して直列接続されている。第２スイッチＳ２は、インダクタＬと第２ダイオードＤ２との間において入出力の両端子に対して並列接続されている。また、キャパシタＣは、第２ダイオードＤ２の出力側において入出力の両端子に対して並列接続されている。

そして、直流電圧昇降圧回路１ａ，１ｂは、第１スイッチＳ１と第２スイッチＳ２とのスイッチング（オン／オフ）制御を行う制御部１０ａ，１０ｂを備えている。

制御部１０ａ，１０ｂは、デューティ比演算手段（例えばデューティ比演算器、以下、デューティ比演算器という）１１ａ，１１ｂと、第１スイッチング制御手段（例えば第１比較器、以下、第１比較器という）１３と、第２スイッチング制御手段（例えば第２比較器、以下、第２比較器という）１４とを備えている。

デューティ比演算器１１ａ，１１ｂは、入力電圧Ｖｓと、実出力電圧Ｖｏの目標となる目標出力電圧Ｖｏ^*とに基づき得られた値λ^*を変数λとして、一義的且つ連続的に定まるデューティ比Ｄｙ１，Ｄｙ２を演算するものである。ここで、一義的且つ連続的に定まるデューティ比Ｄｙ１，Ｄｙ２とは、後述する昇圧時と降圧時との切り替わりの前後で穏やかに変化するデューティ比をいう。なお、入力電圧Ｖｓは、例えば、直流電圧昇降圧回路１ａ，１ｂの入力側に設けられた図示しない電圧測定手段（例えば、電圧センサ）で測定することができる。

［第１実施形態について］
図１に示す直流電圧昇降圧回路１ａの制御部１０ａは、加算手段（例えば加算器、以下、加算器という）１２ａをさらに備えている。

図１に示すように、デューティ比演算器１１ａは、出力側が第２比較器１４の入力側の一端子に接続されていると共に加算器１２ａの入力側の一端子にも接続されている。これにより、デューティ比演算器１１ａは、デューティ比Ｄｙ１を第２比較器１４及び加算器１２ａの双方に送信できるようになっている。

加算器１２ａは、デューティ比演算器１１ａで演算したデューティ比Ｄｙ１に対して入力側の他端子から入力電圧Ｖｓの昇降圧制御用デューティ比（後述する図３のδ１参照）分だけ加算（プラス側にオフセット）するようになっており、出力側が第１比較器１３の入力側の一端子に接続されている。なお、昇降圧制御用デューティ比δ１は、それには限定されないが、ここでは、入力電圧Ｖｓと目標出力電圧Ｖｏ^*とが等しいときの値（すなわち１）である。

第１比較器１３は、加算器１２ａからのシフトデューティ比Ｄｓ１に基づき第１スイッチＳ１の第１指令信号Ｐ１を生成するようになっており、出力側が第１スイッチＳ１に接続されている。

第２比較器１４は、デューティ比演算器１１ａからのデューティ比Ｄｙ１に基づき第２スイッチＳ２の第２指令信号Ｐ２を生成するようになっており、出力側が第２スイッチＳ２に接続されている。

そして、第１及び第２比較器１３，１４は、デューティ比Ｄｙ１が零以下では第２スイッチＳ２をオフに固定する一方、シフトデューティ比Ｄｓ１が零以下では第１スイッチＳ１をオフに固定し、シフトデューティ比Ｄｓ１が１以上では第１スイッチＳ１をオンに固定するように構成されている。

本実施の形態では、直流電圧昇降圧回路１ａは、第１演算手段（例えば第１演算器、以下、第１演算器という）１５をさらに備えている。この第１演算器１５は、それには限定されないが、ここでは、入力電圧Ｖｓに対する目標出力電圧Ｖｏ^*の目標電圧比率λ^*を演算するようになっており、出力側がデューティ比演算器１１ａの入力側に接続されている。これにより、第１演算器１５は、目標電圧比率λ^*をデューティ比演算器１１ａに送信できるようになっている。

そして、デューティ比演算器１１ａは、目標電圧比率λ^*を変数λとしてデューティ比Ｄｙ１を演算する構成とされている。

詳しくは、デューティ比演算器１１ａは、それには限定されないが、次の式（１）及び式（２）の関係が成り立つように、デューティ比Ｄｙ１を演算するようになっている。

そうすると、シフトデューティ比Ｄｓ１は、次の式（３）及び式（４）の関係が成り立つように加算器１２ａから出力できる。

図３は、式（１）〜式（４）の関係をグラフに示した図である。なお、図３において、式（１）と式（３）の一部と式（４）とは破線で示している。

本実施の形態では、第１及び第２比較器１３，１４は、それぞれ、入力側の他端子から第１及び第２スイッチＳ１，Ｓ２のスイッチング制御用の所定信号Ｓｐが供給されるようになっている。所定信号Ｓｐは、０及び１とをピークとする比較信号であり、例えば、ノコギリ波信号や三角波信号等のパルス信号（図示例では三角波信号）を挙げることができる。

これにより、第２スイッチＳ２のためのデューティ比Ｄｙ１が零より大きいときには該デューティ比Ｄｙ１（式（２））を第２スイッチＳ２のスイッチング対象として比較信号Ｓｐにより該第２スイッチＳ２の第２指令信号Ｐ２を生成し、第２スイッチＳ２のためのデューティ比Ｄｙ１が零以下では、式（１）の破線の位置（比較信号Ｓｐを基準にしてオフ側の位置）にあるので、第２スイッチＳ２をオフに固定することができる。一方、第１スイッチＳ１のためのシフトデューティ比Ｄｓ１が０より大きい且つ１より小さいときには該シフトデューティ比Ｄｓ１（式（３）の実線部分）を第１スイッチＳ１のスイッチング対象として比較信号Ｓｐにより該第１スイッチＳ１の第１指令信号Ｐ１を生成し、第１スイッチＳ１のためのシフトデューティ比Ｄｓ１が零以下のときには、式（３）の破線の位置（比較信号Ｓｐを基準にしてオフ側の位置）にあるので、第１スイッチＳ１をオフに固定すると共に、シフトデューティ比Ｄｓ１が１以上のときには、式（４）の破線の位置（比較信号Ｓｐを基準にしてオン側の位置）にあるので、第１スイッチＳ１をオンに固定することができる。

かかる構成を備えた直流電圧昇降圧回路１ａでは、図３に示すように、降圧時（図中α参照）には、第２スイッチＳ２をオフに固定した状態で（式（１）の破線参照）、式（３）の実線部分のシフトデューティ比Ｄｓ１に基づき第１スイッチＳ１のスイッチング制御を行い、昇圧時（図中β参照）には、第１スイッチＳ１をオンに固定した状態で（式（４）の破線参照）、式（２）のデューティ比Ｄｙ１に基づき第２スイッチＳ２のスイッチング制御を行う。

［第２実施形態について］
図２に示す直流電圧昇降圧回路１ｂの制御部１０ｂは、減算手段（例えば減算器、以下、減算器という）１２ｂをさらに備えている。

図２に示すように、デューティ比演算器１１ｂは、出力側が第１比較器１３の入力側の一端子に接続されていると共に減算器１２ｂの入力側の一端子にも接続されている。

減算器１２ｂは、デューティ比演算器１１ｂで演算したデューティ比Ｄｙ２に対して入力側の他端子から入力電圧Ｖｓの昇降圧制御用デューティ比（後述する図４のδ２参照）分だけ減算（マイナス側にオフセット）するようになっており、出力側が第２比較器１４の入力側の一端子に接続されている。なお、昇降圧制御用デューティ比δ２は、それには限定されないが、ここでは、入力電圧Ｖｓと目標出力電圧Ｖｏ^*とが等しいときの値（すなわち１）である。

第１比較器１３は、デューティ比演算器１１ｂからのデューティ比Ｄｙ２に基づき第１スイッチＳ１の第１指令信号Ｐ１を生成するようになっており、出力側が第１スイッチＳ１に接続されている。

第２比較器１４は、減算器１２ｂからのシフトデューティ比Ｄｓ２に基づき第２スイッチＳ２の第２指令信号Ｐ２を生成するようになっており、出力側が第２スイッチＳ２に接続されている。

そして、第１及び第２比較器１３，１４は、シフトデューティ比Ｄｓ２が零以下では第２スイッチＳ２をオフに固定する一方、デューティ比Ｄｙ２が零以下では第１スイッチＳ１をオフに固定し、デューティ比Ｄｙ２が１以上では第１スイッチＳ１をオンに固定するように構成されている。

本実施の形態では、直流電圧昇降圧回路１ｂは、第１演算手段（例えば第１演算器、以下、第１演算器という）１５をさらに備えている。この第１演算器１５は、それには限定されないが、ここでは、入力電圧Ｖｓに対する目標出力電圧Ｖｏ^*の目標電圧比率λ^*を演算するようになっており、出力側がデューティ比演算器１１ｂの入力側に接続されている。これにより、第１演算器１５は、目標電圧比率λ^*をデューティ比演算器１１ｂに送信できるようになっている。

そして、デューティ比演算器１１ｂは、目標電圧比率λ^*を変数λとしてデューティ比Ｄｙ２を演算する構成とされている。

詳しくは、デューティ比演算器１１ｂは、それには限定されないが、次の式（５）及び式（６）の関係が成り立つように、デューティ比Ｄｙ２を演算するようになっている。

そうすると、シフトデューティ比Ｄｓ２は、次の式（７）及び式（８）の関係が成り立つように減算器１２ｂから出力できる。

図４は、式（５）〜式（８）の関係をグラフに示した図である。なお、図４において、式（５）の一部と式（６）と式（７）とは破線で示している。

これにより、第２スイッチＳ２のためのシフトデューティ比Ｄｓ２が零より大きいときには該シフトデューティ比Ｄｓ２（式（８））を第２スイッチＳ２のスイッチング対象として比較信号Ｓｐにより該第２スイッチＳ２の第２指令信号Ｐ２を生成し、第２スイッチＳ２のためのシフトデューティ比Ｄｓ２が零以下では、式（７）の破線の位置（比較信号Ｓｐを基準にしてオフ側の位置）にあるので、第２スイッチＳ２をオフに固定することができる。一方、第１スイッチＳ１のためのデューティ比Ｄｙ２が０より大きい且つ１より小さいときには該デューティ比Ｄｙ２（式（５）の実線部分）を第１スイッチＳ１のスイッチング対象として比較信号Ｓｐにより該第１スイッチＳ１の第１指令信号Ｐ１を生成し、第１スイッチＳ１のためのデューティ比Ｄｙ２が零以下のときには、式（５）の破線の位置（比較信号Ｓｐを基準にしてオフ側の位置）にあるので、第１スイッチＳ１をオフに固定すると共に、デューティ比Ｄｙ２が１以上のときには、式（６）の破線の位置（比較信号Ｓｐを基準にしてオン側の位置）にあるので、第１スイッチＳ１をオンに固定することができる。

かかる構成を備えた直流電圧昇降圧回路１ｂでは、図４に示すように、降圧時（図中α参照）には、第２スイッチＳ２をオフに固定した状態で（式（７）の破線参照）、式（５）の実線部分のデューティ比Ｄｙ２に基づき第１スイッチＳ１のスイッチング制御を行い、昇圧時（図中β参照）には、第１スイッチＳ１をオンに固定した状態で（式（６）の破線参照）、式（８）のシフトデューティ比Ｄｓ２に基づき第２スイッチＳ２のスイッチング制御を行う。

以上説明した第１及び第２実施形態の直流電圧昇降圧回路１ａ，１ｂによれば、デューティ比Ｄｙ１，Ｄｙ２演算に入力電圧Ｖｓ含むパラメータから求めた変数λを使用するため、その入力電圧Ｖｓの変動を直接的に第１及び第２スイッチＳ１，Ｓ２への指令値に反映させることができる。これにより、入力電圧Ｖｓの変動に対する応答性を向上させることができる。

さらに、第１実施形態の直流電圧昇降圧回路１ａでは、一義的且つ連続的に定まるデューティ比Ｄｙ１を第２スイッチＳ２の指令信号Ｐ２とし、シフトデューティ比Ｄｓ１を第１スイッチＳ１の指令信号Ｐ１とするので、第２スイッチＳ２への指令信号Ｐ２をデューティ比演算器１１ａの内部で演算したデューティ比Ｄｙ１として昇圧時βの指令信号とする一方で、第１スイッチＳ１への指令信号Ｐ１をデューティ比演算器１１ａの外部で演算したシフトデューティ比Ｄｓ１として降圧時αの指令信号とすることができ、従って、デューティ比演算器１１ａが従来の如くデューティ比演算の急激な変化を強いられることがないので、昇降圧の切り替わりの際にデューティ比Ｄｙ１を連続的に（緩やかに）変化させることができ、これにより、正しいデューティ比Ｄｙ１，Ｄｓ１で安定的にスイッチング（オン／オフ）することができる。

また、第２実施形態の直流電圧昇降圧回路１ｂでは、一義的且つ連続的に定まる前記デューティ比Ｄｙ２を第１スイッチＳ１の指令信号Ｐ１とし、シフトデューティ比Ｄｓ２を第２スイッチＳ２の指令信号Ｐ２とするので、第１スイッチＳ１への指令信号Ｐ１をデューティ比演算器１１ｂの内部で演算したデューティ比Ｄｙ２として降圧時αの指令信号とする一方で、第２スイッチＳ２への指令信号Ｐ２をデューティ比演算器１１ｂの外部で演算したシフトデューティ比Ｄｓ２として昇圧時βの指令信号とすることができ、従って、デューティ比演算器１１ｂが従来の如くデューティ比演算の急激な変化を強いられることがないので、昇降圧の切り替わりの際にデューティ比Ｄｙ２を連続的に（緩やかに）変化させることができ、これにより、正しいデューティ比Ｄｙ２，Ｄｓ２で安定的にスイッチング（オン／オフ）することができる。

しかも、第１及び第２実施形態の直流電圧昇降圧回路１ａ，１ｂでは、第１及び第２スイッチＳ１，Ｓ２へのデューティ比Ｄｙ２，Ｄｙ１を工夫した制御構成としているので、回路構成を複雑化することなく安定した出力電圧を得ることができる。

［変形例１］
図１及び図２に示す第１及び第２実施形態の直流電圧昇降圧回路１ａ，１ｂにおいて、入力電圧Ｖｓに対する実出力電圧Ｖｏの実電圧比率λｎと目標電圧比率λ^*との差λｄをＰＩ演算して得られたＰＩ演算値λｐにより目標電圧比率λ^*を補正する構成としてもよい。

図５は、図１に示す第１実施形態の直流電圧昇降圧回路１ａにおいて、ＰＩ演算値λｐにより目標電圧比率λ^*を補正する構成とした一例を示す図である。また、図６は、図２に示す第２実施形態の直流電圧昇降圧回路１ｂにおいて、ＰＩ演算値λｐにより目標電圧比率λ^*を補正する構成とした一例を示す図である。

図５及び図６に示す第３及び第４実施形態の直流電圧昇降圧回路１ａ’，１ｂ’における制御部１０ａ’，１０ｂ’は、図１及び図２に示す制御部１０ａ，１０ｂの構成に加えて、第２演算手段（例えば第２演算器、以下、第２演算器という）１６と、偏差演算手段（例えば偏差演算器、以下、偏差演算器という）１７と、ＰＩ演算手段（例えばＰＩ演算器、以下、ＰＩ演算器という）１８と、補正値加算手段（例えば補正値加算器、以下、補正値加算器という）１９とを備えている。

第１演算器１５は、出力側が偏差演算器１７の入力側の一端子に接続されていると共に補正値加算器１９の入力側の一端子に接続されている。

第２演算器１６は、ここでは、入力電圧Ｖｓに対する実出力電圧Ｖｏの実電圧比率λｎを演算するようになっており、偏差演算器１７の入力側の他端子に接続されている。なお、実出力電圧Ｖｏは、例えば、直流電圧昇降圧回路１ａ’，１ｂ’の出力側に設けられた図示しない電圧測定手段（例えば、電圧センサ）で測定することができる。

偏差演算器１７は、第１演算器１５からの目標電圧比率λ^*と第２演算器１６からの実電圧比率λｎとの偏差λｄを演算するようになっており、出力側がＰＩ演算器１８の入力側に接続されている。

ＰＩ演算器１８は、偏差演算器１７からの偏差λｄからＰＩ演算値λｐを算出するようになっており、出力側が補正値加算器１９の入力側の他端子に接続されている。

補正値加算器１９は、第１演算器１５からの目標電圧比率λ^*とＰＩ演算器１８からのＰＩ演算値λｐとを加算した加算値λａを演算するようになっており、デューティ比演算器１１ａ，１１ｂの入力側に接続されている。

かかる構成によれば、実出力電圧Ｖｏに基づいてディーティ比Ｄｙ１，Ｄｙ２を補正できるため、目標出力電圧Ｖｏ^*への収束精度を向上させることができる。

［変形例２］
図１及び図２並びに図５及び図６に示す第１から第４実施形態の直流電圧昇降圧回路１ａ，１ｂ，１ａ’，１ｂ’において、シフト量（オフセット量）を、昇降圧制御用デューティ比δ１，δ２分よりさらに所定量だけ大きい値としてもよいし、昇降圧制御用デューティ比δ１，δ２分より所定量だけ小さい値としてもよい。図３及び図４の例では、シフト量を昇降圧制御用デューティ比δ１，δ２分（ここでは１）よりさらに所定量（図３中δ１’及び図４中δ２’参照）だけ大きい値としている（図３及び図４中１点鎖線参照）。

第１及び第３実施形態の直流電圧昇降圧回路１ａ，１ａ’では、図３の１点鎖線で示すように、デューティ比Ｄｙ１に対して加算するシフト量を昇降圧制御用デューティ比δ１（ここでは１）分よりさらに所定量δ１’だけ大きい値とすることで、第２スイッチＳ２をオフに固定している降圧時αにおいて、余計に（すなわち目標電圧比率λ^*が１から所定量δ１’をシフトした分だけ降圧側の第１範囲Ｒ１にあるときにも）第１スイッチＳ１をオンに固定することができる。このように第１スイッチＳを第１範囲Ｒ１でもオンに固定できるため、それだけ第１スイッチＳ１のスイッチング損失を低減させることができる。

また、第２及び第４実施形態の直流電圧昇降圧回路１ｂ，１ｂ’では、図４の１点鎖線で示すように、デューティ比Ｄｙ２に対して減算するシフト量を昇降圧制御用デューティ比δ２（ここでは１）分よりさらに所定量δ２’だけ大きい値とすることで、第１スイッチＳ１をオンに固定している昇圧時βにおいて、余計に（すなわち目標電圧比率λ^*が１から所定量δ２’をシフトした分だけ昇圧側の第２範囲Ｒ２にあるときにも）第２スイッチＳ２をオフに固定することができる。このように第２スイッチＳ２を第２範囲Ｒ２でもオフに固定できるため、それだけ第２スイッチＳ２のスイッチング損失を低減させることができる。

一方、前記シフト量を前記昇降圧制御用デューティ比分よりさらに所定量だけ小さい値とした場合は、スイッチ素子などの応答遅れなどにより短時間のオン期間やオフ期間が消失する問題点を回避することができる。出力電圧を高精度に制御したい場合にはシフト量として１以下の値を選択し、前記出力電圧を高精度に制御する必要が無い場合にはシフト量として１以上の値を選択すると良い。

［変形例３］
第３及び第４実施形態の直流電圧昇降圧回路１ａ’，１ｂ’において、目標電圧比率λ^*が所定の近似範囲（ここでは第１及び第２範囲Ｒ１，Ｒ２）にあるときに実電圧比率λｎのＰＩ演算を停止してもよい。

すなわち、第３実施形態の直流電圧昇降圧回路１ａ’では、第２スイッチＳ２をオフに固定している降圧時αにおいて、目標電圧比率λ^*が近似範囲Ｒ１にあって第１スイッチＳ１をオンに固定しているときには、実電圧比率λｎのＰＩ演算を行っても無駄である。また、第４実施形態の直流電圧昇降圧回路１ｂ’では、第１スイッチＳ１をオンに固定している昇圧時βにおいて、目標電圧比率λ^*が近似範囲Ｒ２にあって第２スイッチＳ２をオフに固定しているときには、実電圧比率λｎのＰＩ演算を行っても無駄である。

従って、第３及び第４実施形態の直流電圧昇降圧回路１ａ’，１ｂ’において、目標電圧比率λ^*が近似範囲Ｒ１，Ｒ２にあるときに実電圧比率λｎのＰＩ演算を停止することで、近似範囲Ｒ１，Ｒ２での無駄な実電圧比率λｎのＰＩ演算を回避することができ、それだけ効率よくＰＩ制御を行うことができる。

［変形例４］
変形例３の直流電圧昇降圧回路１ａ’，１ｂ’において、ＰＩ演算を停止する近似範囲Ｒ１，Ｒ２の停止境界値とＰＩ演算を再開する再開境界値との間に幅をもたせてもよい。

図７は、ＰＩ演算を停止する近似範囲Ｒ１，Ｒ２の停止境界値Ｅ１とＰＩ演算を再開する再開境界値Ｅ２との間に幅γをもたせた構成を説明するための図である。

図７に示すように、目標電圧比率λ^*がＰＩ演算停止側へ移動して近似範囲Ｒ１，Ｒ２の停止境界値Ｅ１に到達するとＰＩ演算の停止を開始する。その後、目標電圧比率λ^*がＰＩ演算再開側へ移動して近似範囲Ｒ１，Ｒ２の停止境界値Ｅ１を超えてもＰＩ演算の停止を維持し（図中γ参照）、目標電圧比率λ^*がさらにＰＩ演算再開側へ移動して再開境界値Ｅ２に到達したらＰＩ演算の停止を終了してＰＩ演算を再開する。

かかる構成によれば、近似範囲Ｒ１，Ｒ２の停止境界値Ｅ１と再開境界値Ｅ２との間で幅γをもたせることで、目標電圧比率λ^*が近似範囲Ｒ１，Ｒ２の停止境界値Ｅ１に到来してＰＩ演算を停止し、再び目標電圧比率λ^*が停止境界値Ｅ１を超えて再開側へ移動しても、しばらくはＰＩ演算を再開することがなく、停止境界値Ｅ１から幅γをもった再開境界値Ｅ２で再開する（ヒステリスとする）ことができ、これにより、ＰＩ制御の安定性を向上させることができる。

［変形例５］
図１及び図２並びに図５及び図６に示す第１から第４実施形態の直流電圧昇降圧回路１ａ，１ｂ，１ａ’，１ｂ’において、実出力電圧Ｖｏが所定値以上（過電圧）となったときは、第１スイッチＳ１をオフに固定し且つ第２スイッチＳ２をオンに固定してもよい。

かかる構成によれば、実出力電圧Ｖｏが所定値以上（過電圧）となった場合に、第１スイッチＳ１をオフに固定することで電圧入力を停止すると共に、第２スイッチＳ２をオンに固定することで当該直流電圧昇降圧回路１ａ，１ｂ，１ａ’，１ｂ’内の余剰電流を回路内の環流で消費することができる。これにより、当該直流電圧昇降圧回路，１ａ’，１ｂ’に起因する実出力電圧Ｖｏの上昇を抑制することができる。

［変形例６］
ところで、入力電圧Ｖｓを発電機Ｇｅから供給する構成とした場合、出力側需要負荷Ｐｅは、発電機Ｇｅの回転数Ｎ又は発電機Ｇｅを駆動する駆動源（例えばエンジン）Ｅの回転数Ｎと入力電圧Ｖｓとの関係において、回転数Ｎに対する入力電圧Ｖｓの傾きに対応している。例えば、発電機Ｇｅ又は駆動源Ｅの単位回転数当たりの入力電圧Ｖｓの変化量（傾き）は、出力側需要負荷Ｐｅが小さくなるに従い大きくなり、出力側需要負荷Ｐｅが大きくなるに従い小さくなる傾向にある。

かかる観点から、発電機Ｇｅ又は駆動源Ｅの回転数Ｎと、出力側需要負荷Ｐｅとに基づき入力電圧Ｖｓを推定する構成としてもよい。

図８は、発電機Ｇｅ又は駆動源Ｅの単位回転数当たりの入力電圧Ｖｓの変化量（傾き）が出力側需要負荷Ｐｅの大きさに対応して変化する特性を示すグラフである。

例えば、図８に示すように、発電機Ｇｅ又は駆動源Ｅの回転数Ｎと入力電圧Ｖｓとの関係において、回転数Ｎに対する入力電圧Ｖｓの傾きが出力側需要負荷Ｐｅの大きさに対応して変化する特性に対応する換算テーブルや演算式を不揮発性メモリ等の記憶部に予め記憶しておくことができる。こうすることで、出力側需要負荷Ｐｅの大きさをパラメータとすることで、回転数Ｎに対する入力電圧Ｖｓの傾きを求めることができる。そして、この傾きに対して回転数Ｎをパラメータとすることで、入力電圧Ｖｓを求めることができる。すなわち、出力側需要負荷Ｐｅの大きさと回転数Ｎとが決定されることで、入力電圧Ｖｓを推定することが可能となる。

かかる構成によれば、入力電圧Ｖｓを測定するために入力側に設けるべき電圧測定手段（例えば、電圧センサ）を省略することができ、それだけコストを低く抑えることができる。

なお、以上の説明ではアナログベースとした各種演算器や比較器などを用いて説明したが、ＤＳＰやＣＰＵなどによるディジタルベースの構成としても良い。

本発明に係る第１実施形態の直流電圧昇降圧回路の概略構成を示す図である。本発明に係る第２実施形態の直流電圧昇降圧回路の概略構成を示す図である。式（１）〜式（４）の関係をグラフに示した図である。式（５）〜式（８）の関係をグラフに示した図である。図１に示す第１実施形態の直流電圧昇降圧回路において、ＰＩ演算値により目標電圧比率を補正する構成とした一例を示す図である。図２に示す第２実施形態の直流電圧昇降圧回路において、ＰＩ演算値により目標電圧比率を補正する構成とした一例を示す図である。ＰＩ演算を停止する近似範囲の停止境界値とＰＩ演算を再開する再開境界値との間に幅をもたせた構成を説明するための図である。発電機又は駆動源の単位回転数当たりの入力電圧の変化量（傾き）が出力側需要負荷の大きさに対応して変化する特性を示すグラフである。特許文献１に記載の直流電圧昇降圧回路の概略構成を示す図である。

符号の説明

１ａ，１ａ’ 直流電圧昇降圧回路
１ｂ，１ｂ’ 直流電圧昇降圧回路
１１ａ，１１ｂデューティ比演算器（デューティ比演算手段の一例）
Ｄ１第１ダイオード
Ｄ２第２ダイオード
Ｄｓ１，Ｄｓ２シフトデューティ比
Ｄｙ１，Ｄｙ２デューティ比
Ｅ駆動源
Ｅ１停止境界値
Ｅ２再開境界値
Ｇｅ発電機
Ｌインダクタ
Ｎ回転数
Ｐｅ出力側需要負荷
Ｒ１，Ｒ２近似範囲
Ｓ１第１スイッチ
Ｓ２第２スイッチ
Ｖｏ実出力電圧
Ｖｏ^* 目標出力電圧
Ｖｓ入力電圧
γ 停止境界値と再開境界値との間の幅
δ１，δ２シフト量
δ１’，δ２’ 所定量
λ 変数
λ^* 目標電圧比率
λｎ実電圧比率
λｐＰＩ演算値

Claims

入力側から出力側へ第１スイッチ及びインダクタをこの順で直列接続し、前記第１スイッチと前記インダクタとの間においてこれらの接続ラインへ向かう方向を導通方向として第１ダイオードを入出力の両端子に対して並列接続すると共に、出力側へ向かう方向を導通方向として第２ダイオードを前記インダクタの出力側に対して直列接続し、前記インダクタと前記第２ダイオードとの間において第２スイッチを入出力の両端子に対して並列接続するように構成した直流電圧昇降圧回路において、
入力電圧と、実出力電圧の目標となる目標出力電圧とに基づき一義的で連続的に定まるデューティ比を演算するデューティ比演算手段を設け、
前記デューティ比を前記第２スイッチの指令信号とし、
前記デューティ比を少なくとも前記入力電圧と前記目標出力電圧とが等しいときの前記入力電圧の昇降圧制御用デューティ比分だけ加算したシフトデューティ比を前記第１スイッチの指令信号とし、
前記デューティ比が零以下では前記第２スイッチをオフに固定する一方、前記シフトデューティ比が零以下では前記第１スイッチをオフに固定し、前記シフトデューティ比が１以上では前記第１スイッチをオンに固定することを特徴とする直流電圧昇降圧回路。
入力側から出力側へ第１スイッチ及びインダクタをこの順で直列接続し、前記第１スイッチと前記インダクタとの間においてこれらの接続ラインへ向かう方向を導通方向として第１ダイオードを入出力の両端子に対して並列接続すると共に、出力側へ向かう方向を導通方向として第２ダイオードを前記インダクタの出力側に対して直列接続し、前記インダクタと前記第２ダイオードとの間において第２スイッチを入出力の両端子に対して並列接続するように構成した直流電圧昇降圧回路において、
入力電圧と、実出力電圧の目標となる目標出力電圧とに基づき一義的で連続的に定まるデューティ比を演算するデューティ比演算手段を設け、
前記デューティ比を前記第１スイッチの指令信号とし、
前記デューティ比を少なくとも前記入力電圧と前記目標出力電圧とが等しいときの前記入力電圧の昇降圧制御用デューティ比分だけ減算したシフトデューティ比を前記第２スイッチの指令信号とし、
前記シフトデューティ比が零以下では前記第２スイッチをオフに固定する一方、前記デューティ比が零以下では前記第１スイッチをオフに固定し、前記デューティ比が１以上では前記第１スイッチをオンに固定することを特徴とする直流電圧昇降圧回路。
請求項１又は２に記載の直流電圧昇降圧回路において、
前記デューティ比演算手段を前記入力電圧と前記目標出力電圧との目標電圧比率を変数として前記デューティ比を演算する構成とし、
前記入力電圧と前記実出力電圧とから演算した実電圧比率と前記目標電圧比率との差をＰＩ演算して得られたＰＩ演算値により前記目標電圧比率を補正する構成としたことを特徴とする直流電圧昇降圧回路。
請求項１又は２に記載の直流電圧昇降圧回路において、
前記シフト量を前記昇降圧制御用デューティ比分よりさらに所定量だけ大きい値としたことを特徴とする直流電圧昇降圧回路。
請求項１又は２に記載の直流電圧昇降圧回路において、
前記シフト量を前記昇降圧制御用デューティ比分より所定量だけ小さい値としたことを特徴とする直流電圧昇降圧回路。
請求項３に記載の直流電圧昇降圧回路において、
前記シフト量を前記昇降圧制御用デューティ比分よりさらに所定量だけ大きい値とし、
前記目標電圧比率が１近傍の所定の近似範囲にあるときに前記実電圧比率のＰＩ演算を停止することを特徴とする直流電圧昇降圧回路。
請求項６に記載の直流電圧昇降圧回路において、
前記ＰＩ演算を停止する前記近似範囲の停止境界値と前記ＰＩ演算を再開する再開境界値との間に幅をもたせたことを特徴とする直流電圧昇降圧回路。
請求項１から７のいずれかに記載の直流電圧昇降圧回路において、
前記実出力電圧が所定値以上となったときは、前記第１スイッチをオフに固定し且つ前記第２スイッチをオンに固定することを特徴とする直流電圧昇降圧回路。
請求項１から８のいずれかに記載の直流電圧昇降圧回路において、
前記入力電圧を発電機から供給する構成とし、
前記発電機の回転数又は前記発電機を駆動する駆動源の回転数と、出力側需要負荷とに基づき前記入力電圧を推定する構成としたことを特徴とする直流電圧昇降圧回路。