JP5066866B2 - 並列処理方法 - Google Patents
並列処理方法 Download PDFInfo
- Publication number
- JP5066866B2 JP5066866B2 JP2006222642A JP2006222642A JP5066866B2 JP 5066866 B2 JP5066866 B2 JP 5066866B2 JP 2006222642 A JP2006222642 A JP 2006222642A JP 2006222642 A JP2006222642 A JP 2006222642A JP 5066866 B2 JP5066866 B2 JP 5066866B2
- Authority
- JP
- Japan
- Prior art keywords
- data area
- divided data
- specific gravity
- divided
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electron Beam Exposure (AREA)
Description
近年、半導体装置(LSI)は大規模化・高集積化が進められている。そのため、論理回路データに基づいて作成されたレイアウトデータを、半導体装置の製造に必要なマスク等を描画するための描画データに変換するための処理時間が長くなる傾向にあり、該処理時間を短くすることが望まれている。
請求項3に記載の発明は、請求項1に記載の並列処理方法において、前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを要旨とする。
同構成によれば、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することで、当該算出処理を追加しても、全体としての処理時間の増加を抑制することができる。
請求項5に記載の発明は、半導体装置のレイアウトデータに基づくデータエリアを、格子状に複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階と、前記所定の判定閾値よりも大きい計算量の比重を
有する分割データ領域が前記データエリアの中心から所定の半径以内に収まっている場合に、前記データエリアの中心から一側回転方向に渦巻き状に並ぶ前記分割データ領域の順番で、前記複数の中央処理装置に割り振る処理順位決定段階とを備えたことを要旨とする。
以下、本発明を具体化した第1の実施形態について図面に従って説明する。
図1は、本実施形態に係る並列処理方法を概略的に示す説明図である。同図に示すように、この並列処理に係るシステムは、複数(例えば4つ)の中央処理装置としてのプロセッサ1〜4と、これらプロセッサ1〜4を統括制御する並列処理計算機11とを備えて構成される。なお、このシステムは、1台の計算機にこれらプロセッサ1〜4及び並列処理計算機11を搭載した、いわゆるマルチCPUマシンであってもよいし、例えばLAN環境下の複数台(4台)の計算機からなるマシンであってもよい。なお、図1では図示しないが、いずれの構成であっても、これらプロセッサ1〜4及び並列処理計算機11の処理に係るプログラムを格納するための記憶領域(ROM領域)及び処理結果を一時的に格納するためのワーキングエリア(メモリ)等が存在する。
そして、並列処理計算機11は、各縦ストライプL1〜L8の計算量の比重と所定の判定閾値とを大小比較する(比較段階)。そして、並列処理計算機11は、上記所定の判定閾値よりも大きい計算量の比重を有する縦ストライプL1〜L8のみを該計算量の比重の大きい縦ストライプL1〜L8の順番で、前記複数のプロセッサ1〜4に割り振る(処理順位決定段階)。つまり、並列処理計算機11は、各縦ストライプL1〜L8単位での優先順位を決定しており、プロセッサ1〜4は、各縦ストライプL1〜L8を1処理単位とする。
続いて、このシステムは、各プロセッサ1〜4により個別に図形処理された分割データ領域を統合する登録処理を実行し(ステップ16)、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする(ステップ17)。
図3は、複数のプロセッサとしての2つのCPU1、CPU2により、複数の縦ストライプとしての3つの分割データ領域「1」〜「3」を並列処理する態様を説明する説明図である。なお、同図において、横軸は各プロセッサの処理時間である。また、分割データ領域「1」は、計算量の比重がやや重いデータ領域となっており、分割データ領域「2」は、計算量の比重が軽いデータ領域となっている。また、分割データ領域「3」は、計算量の比重が重いデータ領域となっている。
(1)本実施形態では、複数のプロセッサ1〜4による並列処理に際し、各プロセッサ1〜4には、計算量の比重の大きい縦ストライプ(分割データ領域)の順番で割り振られ、図形処理される。つまり、各縦ストライプは、予めその計算量の比重の大きさで順番付けされており、各プロセッサ1〜4は、計算量の比重の大きい縦ストライプから先行して図形処理することで、該処理の最終段階に計算量の比重の小さい縦ストライプを集中して図形処理することができる。そして、各プロセッサ1〜4が最終段階で処理する縦ストライプの計算量の比重が小さくなることで、一のプロセッサ1〜4の図形処理中に他のプロセッサ1〜4の図形処理が完了し新たに割り振られる縦ストライプがなかったとしても、該他のプロセッサ1〜4に発生する待ち時間は低減され、これらプロセッサ1〜4の図形処理を概ね同時に完了することができる。従って、前記分割された複数の縦ストライプを、複数のプロセッサ1〜4による並列処理にて効率的に図形処理して描画データに変換することができる。
(第2の実施形態)
以下、本発明を具体化した第2の実施形態について図面に従って説明する。なお、第2の実施形態は、各プロセッサ1〜4による並列処理と並行して、並列処理計算機11による図形検査を行うように変更した構成であるため、第1の実施形態と同様の部分についてはその詳細な説明は省略する。
(1)本実施形態では、各プロセッサ1〜4による各領域13の一方向からの図形処理に並行して、他方向から該各領域13に含まれる図形情報を抽出して、該各領域13の計算量の比重を算出することで、当該算出処理を追加しても、全体としての処理時間の増加を抑制することができる。特に、図形情報の抽出段階で作成される各種データが処理順位決定のみでしか活用できない場合に有効である。
(第3の実施形態)
以下、本発明を具体化した第3の実施形態について図面に従って説明する。なお、第3の実施形態は、計算量の比重が大きい領域13がデータエリア12の中心部に集中する度合いを判断して、各プロセッサ1〜4に割り振る領域13の順番を決定するように変更した構成であるため、第1及び第2の実施形態と同様の部分についてはその詳細な説明は省略する。
以上により、全ての領域13の図形処理が完了すると、並列処理計算機11は、各プロセッサ1〜4により個別に図形処理された領域13を統合して、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする。
続いて、このシステムは、各プロセッサ1〜4により個別に図形処理された分割データ領域を統合する登録処理を実行し(ステップ27)、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする(ステップ28)。
(1)本実施形態では、前記所定の判定閾値よりも大きい計算量の比重を有する領域13がデータエリア12の中心から半径60%の面積以内に収まっている場合、即ち演算処理機能ブロックがデータエリア12の中心部に配置されたレイアウトであると判断された場合に、各プロセッサ1〜4には、データエリア12の中心から一側回転方向に渦巻き状に並ぶ領域13の順番で割り振られる。これにより、各プロセッサ1〜4には、概ね計算量の比重の大きい領域13の順番で割り振られ、図形処理される。従って、各プロセッサ1〜4が最終段階で処理する領域13は、その計算量の比重が小さくなることで、一のプロセッサ1〜4の図形処理中に他のプロセッサ1〜4の図形処理が完了し新たに割り振られる領域13がなかったとしても、該他のプロセッサ1〜4に発生する待ち時間は低減され、これらプロセッサ1〜4の図形処理を概ね同時に完了することができる。従って、前記分割された複数の領域13を、複数のプロセッサ1〜4による並列処理にて効率的に図形処理して描画データに変換することができる。
・前記第1の実施形態において、各プロセッサ1〜4への割り振り単位(処理単位)である分割データ領域は、領域13であってもよい。この場合、並列処理計算機11は、各領域13の図形情報に基づいて、該各領域13の計算量の比重を算出する。そして、並列処理計算機11は、計算量の比重の大きい領域13の順番で、前記複数のプロセッサ1〜4に割り振る。なお、領域13の図形情報の抽出段階で作成される各種データをメモリに蓄え、その後の図形処理で活用させるようにすれば、該図形情報の抽出処理を追加しても、これに伴う全体としての演算負荷の増加、即ち全体としての処理時間の増加が抑制される。
・前記第3の実施形態において、設計レイアウト段階において何らかの手段により事前にCPU部がチップの60%に収まっている情報を入手できる場合には、計算能力の比重判断を行うことなく、該データエリア12の中心から一側回転方向に渦巻き状に並ぶ領域13の順番で並列による図形処理を開始してもよい。
次に、上記実施形態及び別例から把握できる技術的思想について以下に追記する。
(付記1)
半導体装置のレイアウトデータに基づくデータエリアを、複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、
前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
前記算出された各分割データ領域の計算量の比重に基づいて、前記複数の中央処理装置に割り振る処理順位決定段階とを備えたことを特徴とする並列処理方法。
(付記2)
付記1に記載の並列処理方法において、
前記図形情報は、線分数及びパターン密度の少なくとも一つであることを特徴とする並列処理方法。
(付記3)
付記1又は2に記載の並列処理方法において、
前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階を備え、
前記処理順位決定段階は、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域のみを、該計算量の比重の大きい順番で、前記複数の中央処理装置に割り振ることを特徴とする並列処理方法。
(付記4)
付記1〜3のいずれか一項に記載の並列処理方法において、
前記複数の分割データ領域は、前記データエリアを複数分割してなる縦ストライプであることを特徴とする並列処理方法。
(付記5)
付記1〜3のいずれか一項に記載の並列処理方法において、
前記複数の分割データ領域は、前記データエリアを複数分割してなる縦ストライプを等間隔で横に区切ったデータ領域であることを特徴とする並列処理方法。
(付記6)
付記1〜3のいずれか一項に記載の並列処理方法において、
前記抽出された各分割データ領域に含まれる図形情報を、該分割データ領域の割り振られた各中央処理装置の図形処理で活用することを特徴とする並列処理方法。
(付記7)
付記1〜3のいずれか一項に記載の並列処理方法において、
前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを特徴とする並列処理方法。
(付記8)
半導体装置のレイアウトデータに基づくデータエリアを、格子状に複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、
前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階と、
前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域が前記データエリアの中心から所定の半径以内に収まっている場合に、前記データエリアの中心から一側回転方向に渦巻き状に並ぶ前記分割データ領域の順番で、前記複数の中央処理装置に割り振る処理順位決定段階とを備えたことを特徴とする並列処理方法。
11 並列処理計算機
12 データエリア
13…領域
L1〜L8 縦ストライプ
Claims (5)
- 半導体装置のレイアウトデータに基づくデータエリアを、複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、
前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
前記算出された各分割データ領域の計算量の比重に基づいて、前記複数の中央処理装置に割り振る処理順位決定段階と、
前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階とを備え、
前記処理順位決定段階は、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域のみを、該計算量の比重の大きい順番で、前記複数の中央処理装置に割り振ることを特徴とする並列処理方法。 - 半導体装置のレイアウトデータに基づくデータエリアを、複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、
前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
前記算出された各分割データ領域の計算量の比重に基づいて、前記複数の中央処理装置に割り振る処理順位決定段階とを備え、
前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを特徴とする並列処理方法。 - 請求項1に記載の並列処理方法において、
前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを特徴とする並列処理方法。 - 請求項1〜請求項3のいずれか一項に記載の並列処理方法において、
前記図形情報は、線分密度及びパターン密度の少なくとも一つであることを特徴とする並列処理方法。 - 半導体装置のレイアウトデータに基づくデータエリアを、格子状に複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、
前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階と、
前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域が前記データエリアの中心から所定の半径以内に収まっている場合に、前記データエリアの中心から一側回転方向に渦巻き状に並ぶ前記分割データ領域の順番で、前記複数の中央処理装置に割り振る処理順位決定段階とを備えたことを特徴とする並列処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006222642A JP5066866B2 (ja) | 2006-08-17 | 2006-08-17 | 並列処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006222642A JP5066866B2 (ja) | 2006-08-17 | 2006-08-17 | 並列処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008047738A JP2008047738A (ja) | 2008-02-28 |
JP5066866B2 true JP5066866B2 (ja) | 2012-11-07 |
Family
ID=39181168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006222642A Expired - Fee Related JP5066866B2 (ja) | 2006-08-17 | 2006-08-17 | 並列処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5066866B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5148233B2 (ja) * | 2007-09-27 | 2013-02-20 | 株式会社ニューフレアテクノロジー | 描画装置及び描画方法 |
JP5302606B2 (ja) * | 2008-09-18 | 2013-10-02 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置および荷電粒子ビーム描画方法 |
JP5395551B2 (ja) * | 2009-07-22 | 2014-01-22 | 日立ビアメカニクス株式会社 | 描画装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3121627B2 (ja) * | 1991-03-29 | 2001-01-09 | 株式会社日立製作所 | 電子線描画方法及び半導体装置の製造方法 |
JPH0574693A (ja) * | 1991-09-18 | 1993-03-26 | Toshiba Corp | 荷電ビーム描画方法 |
JPH11260691A (ja) * | 1998-03-12 | 1999-09-24 | Jeol Ltd | 電子ビーム描画装置 |
-
2006
- 2006-08-17 JP JP2006222642A patent/JP5066866B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008047738A (ja) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chen et al. | NTUplace3: An analytical placer for large-scale mixed-size designs with preplaced blocks and density constraints | |
US8601409B1 (en) | Compression method and system for use with multi-patterning | |
US8072460B2 (en) | System, method, and computer program product for generating a ray tracing data structure utilizing a parallel processor architecture | |
US9262577B2 (en) | Layout method and system for multi-patterning integrated circuits | |
US9740812B2 (en) | Virtual cell model geometry compression | |
JP5066866B2 (ja) | 並列処理方法 | |
CN115546386B (zh) | 图形处理系统及制造方法、渲染方法、介质和制造系统 | |
JP4761859B2 (ja) | 半導体集積回路のレイアウト設計方法 | |
CN104111967A (zh) | 用于微处理器系统中的多维索引的方法和设备 | |
CN113656188A (zh) | 用于使用虚拟分区分配存储单元的部分的方法和分配器 | |
Vorwerk et al. | An improved multi-level framework for force-directed placement | |
KR100491773B1 (ko) | 그래픽처리시스템 | |
Daoud et al. | High performance bitwise or based submesh allocation for 2d mesh-connected cmps | |
JP6638362B2 (ja) | 演算処理装置、演算処理システムおよび演算処理方法 | |
JP3212633B2 (ja) | 荷電ビーム描画用データの作成方法 | |
JPH1185826A (ja) | 描画データ処理システムおよび描画データの処理方法 | |
JP4856512B2 (ja) | 半導体集積回路の製造方法及び製造プログラム | |
JP2019113984A (ja) | 計算制御プログラム、計算制御方法及び画像形成装置 | |
JP5571928B2 (ja) | 集積回路設計方法及びプログラム | |
JP7493687B2 (ja) | 生産計画装置、生産計画方法、及び生産計画プログラム | |
CN112883681B (zh) | 一种电子设计自动化eda仿真方法及装置 | |
Sinharay et al. | Computing fréchet distance metric based L-shape tile decomposition for e-beam lithography | |
JPH10283390A (ja) | データ圧縮方法 | |
Kothari | Parallelization of Pattern Routing Algorithms in Chip Design | |
JP5199786B2 (ja) | 描画データの分割領域データ量の取得方法及び描画データの分割領域データ量の取得装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |