Nothing Special   »   [go: up one dir, main page]

JP5066866B2 - 並列処理方法 - Google Patents

並列処理方法 Download PDF

Info

Publication number
JP5066866B2
JP5066866B2 JP2006222642A JP2006222642A JP5066866B2 JP 5066866 B2 JP5066866 B2 JP 5066866B2 JP 2006222642 A JP2006222642 A JP 2006222642A JP 2006222642 A JP2006222642 A JP 2006222642A JP 5066866 B2 JP5066866 B2 JP 5066866B2
Authority
JP
Japan
Prior art keywords
data area
divided data
specific gravity
divided
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006222642A
Other languages
English (en)
Other versions
JP2008047738A (ja
Inventor
洋司 柴田
徹 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006222642A priority Critical patent/JP5066866B2/ja
Publication of JP2008047738A publication Critical patent/JP2008047738A/ja
Application granted granted Critical
Publication of JP5066866B2 publication Critical patent/JP5066866B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electron Beam Exposure (AREA)

Description

本発明は、複数の中央処理装置を用いた並列処理方法に関するものである。
近年、半導体装置(LSI)は大規模化・高集積化が進められている。そのため、論理回路データに基づいて作成されたレイアウトデータを、半導体装置の製造に必要なマスク等を描画するための描画データに変換するための処理時間が長くなる傾向にあり、該処理時間を短くすることが望まれている。
一般に、半導体装置(LSI)は、使用される用途に応じて仕様、すなわち搭載機能や動作速度が決定され、その仕様に基づいてCAD(Computer Aided Design )装置等を用いて論理設計、回路設計が行われる。そして、回路設計された論理回路データに基づいて素子を配置等した半導体装置の図形データであるレイアウトデータが作成される。このレイアウトデータは、データ変換に係る計算機において、実際にマスク、レチクル、ウエハに描画する描画装置(例えばEB描画露光装置:Electron Beam Exposure System )に入力可能な描画データに変換される。この描画データが描画装置に入力されることでマスク等が描画され、半導体装置の製造に供される。
ところで、レイアウトデータから描画データへ変換するための処理時間は、半導体装置の大規模化・高集積化に伴い長くなる傾向にあり、複数の中央処理装置(CPU)を用いた並列処理によって該処理時間を短縮することも提案されている。
図7は、このような計算機によるデータ変換態様を示すフローチャートである。同図に示すように、この計算機は、レイアウトデータとしてGDSIIフォーマットファイルを入力して(ステップ91)、該ファイルを内部フォーマットに変換するとともに、該変換に合わせて処理対象となるデータエリアを複数の分割データ領域に分割し、更に該分割データ領域(JOB)をその出現順に各中央処理装置に割り振る(ステップ92)。具体的には、例えば変換後の出力がMEBESフォーマットの場合、データエリアを複数分割してなる縦ストライプを、該データエリアの正面から見て左面上側から順次、等間隔で横に区切って、複数の分割データ領域に分割する。同図では、このような分割のイメージ例として、3つの分割データ領域「1」〜「3」への分割例を図示している。
そして、当該計算機は、各中央処理装置による並列処理にて、分割された分割データ領域の図形処理、例えば論理積処理、論理和処理、リサイズ処理、矩形分割処理等の図形演算を実行する(ステップ93)。
続いて、計算機は、各中央処理装置により個別に図形処理された分割データ領域を統合する登録処理を実行し(ステップ94)、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする(ステップ95)。
ところで、この計算機は、図形処理に際し、分割された分割データ領域をその出現順に各中央処理装置に割り振って、これら中央処理装置による並列処理を行っている。一方、各分割データ領域は、それに包含される線分密度やパターン密度等に応じて、計算量の比重が異なるデータ領域、即ち計算量の異なるデータ領域を形成する。従って、並列処理の終盤(例えば右面下側)に出現する分割データ領域に、計算量の比重が重くなるデータ領域が存在していた場合、特に重いデータ領域を割り振られた一の中央処理装置の処理時間が長くなり、他の全ての中央処理装置が図形処理を完了していたとしても、計算機としては、前記一の中央処理装置の完了待ち状態が発生する。これは、複数の中央処理装置による並列処理としては、非効率な状態である。
図8は、複数の中央処理装置による非効率な並列処理として、2つの中央処理装置による3つの分割データ領域「1」〜「3」の並列処理態様を説明する説明図である。なお、同図において、横軸は各中央処理装置の処理時間である。また、最初に現れる分割データ領域「1」は、計算量の比重が軽いデータ領域となっており、次に現れる分割データ領域「2」は、計算量の比重がやや重いデータ領域となっている。また、分割データ領域「3」は、計算量の比重が重いデータ領域となっている。
ここで、2つの中央処理装置による処理が開始されると、一の中央処理装置(以下、「CPU1」という)に分割データ領域「1」が割り振られるとともに、他の中央処理装置(以下、「CPU2」という)に分割データ領域「2」が割り振られる。そして、時刻t11において分割データ領域「1」の図形処理を完了したCPU1には、最後の分割データ領域「3」が割り振られる。従って、CPU2は、時刻t12において分割データ領域「2」の図形処理を完了するものの、計算量の比重が重いデータ領域の分割データ領域「3」を割り振られたCPU1は、時刻t13においてその図形処理を完了する。これにより、CPU2に時刻t12〜t13の時間T11の待ち時間が発生することになり、並列処理が非効率な状態であることが確認される。
例えば、並行処理全体の処理時間が2〜3時間クラスのレイアウトデータの場合、CPU間の動作完了時刻に最大で20〜30分の時間差が発生するものがある。従って、このような時間差を埋めることができれば、1つのレイアウトデータあたり5〜15%の処理時間の短縮が期待される。
本発明の目的は、半導体装置のレイアウトデータに基づくデータエリアが複数分割されてなる分割データ領域を、複数の中央処理装置による並列処理にて効率的に図形処理して描画データに変換することができる並列処理方法を提供することにある。
上記問題点を解決するために、請求項1及び請求項2に記載の発明は、半導体装置のレイアウトデータに基づくデータエリアを、複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、前記算出された各分割データ領域の計算量の比重に基づいて、前記複数の中央処理装置に割り振る処理順位決定段階とを備え
記各構成によれば、前記複数の中央処理装置による並列処理に際し、各中央処理装置には、分割データ領域がその計算量の比重に基づいて割り振られ、図形処理される。従って、各中央処理装置が最終段階で処理する分割データ領域は、その計算量の比重が小さくなることで、一の中央処理装置の図形処理中に他の中央処理装置の図形処理が完了し新たに割り振られる分割データ領域がなかったとしても、該他の中央処理装置に発生する待ち時間は低減される。従って、前記分割された複数の分割データ領域を、複数の中央処理装置による並列処理にて効率的に図形処理して描画データに変換することができる。
特に、請求項1に記載の発明は、前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階を備え、前記処理順位決定段階は、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域のみを、該計算量の比重の大きい順番で、前記複数の中央処理装置に割り振ることを要旨とする。
同構成によれば、前記複数の中央処理装置による並列処理に際し、各中央処理装置には、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域のみ、計算量の比重の大きい順番で割り振られる。従って、前記所定の判定閾値よりも小さい計算量の比重を有する分割データ領域、即ち他の中央処理装置に発生する待ち時間への影響が小さい分割データ領域については、計算量の比重の大きい順番での各中央処理装置への割り振りが割愛される。このため、各中央処理装置に割り振るために、例えば全ての分割データ領域を計算量の比重の大きい順番に並び替える必要はなく、演算負荷の徒な増加を回避することができる。
特に、請求項2に記載の発明は、前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを要旨とする。
同構成によれば、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することで、当該算出処理を追加しても、全体としての処理時間の増加を抑制することができる。
請求項3に記載の発明は、請求項1に記載の並列処理方法において、前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを要旨とする。
同構成によれば、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することで、当該算出処理を追加しても、全体としての処理時間の増加を抑制することができる。
請求項4に記載の発明は、請求項1〜請求項3のいずれか一項に記載の並列処理方法において、前記図形情報は、線分密度及びパターン密度の少なくとも一つであることを要旨とする。
請求項5に記載の発明は、半導体装置のレイアウトデータに基づくデータエリアを、格子状に複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階と、前記所定の判定閾値よりも大きい計算量の比重を
有する分割データ領域が前記データエリアの中心から所定の半径以内に収まっている場合に、前記データエリアの中心から一側回転方向に渦巻き状に並ぶ前記分割データ領域の順番で、前記複数の中央処理装置に割り振る処理順位決定段階とを備えたことを要旨とする。
同構成によれば、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域が前記データエリアの中心から所定の半径以内に収まっている場合に、各中央処理装置には、前記データエリアの中心から一側回転方向に渦巻き状に並ぶ前記分割データ領域の順番で割り振られ、図形処理される。一般に、演算処理機能ブロックを備える半導体装置の場合、該演算処理機能ブロックはレイアウト規模及びパターン密度が高く、一方、外部入出力機能ブロックはレイアウト規模及びパターン密度が低くなることが実績として得られている。従って、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域が前記データエリアの中心から所定の半径以内に収まっている場合に、該データエリアの中心部に前記演算処理機能ブロックが配置されたレイアウトであることが推定される。このとき、各中央処理装置には、前記データエリアの中心から一側回転方向に渦巻き状に並ぶ前記分割データ領域の順番で割り振られることで、概ね計算量の比重の大きい前記分割データ領域の順番で割り振られ、図形処理される。従って、各中央処理装置が最終段階で処理する分割データ領域は、その計算量の比重が小さくなることで、一の中央処理装置の図形処理中に他の中央処理装置の図形処理が完了し新たに割り振られる分割データ領域がなかったとしても、該他の中央処理装置に発生する待ち時間は低減される。従って、前記分割された複数の分割データ領域を、複数の中央処理装置による並列処理にて効率的に図形処理して描画データに変換することができる。
本発明では、半導体装置のレイアウトデータに基づくデータエリアが複数分割されてなる分割データ領域を、複数の中央処理装置による並列処理にて効率的に図形処理して描画データに変換することができる並列処理方法を提供することができる。
(第1の実施形態)
以下、本発明を具体化した第1の実施形態について図面に従って説明する。
図1は、本実施形態に係る並列処理方法を概略的に示す説明図である。同図に示すように、この並列処理に係るシステムは、複数(例えば4つ)の中央処理装置としてのプロセッサ1〜4と、これらプロセッサ1〜4を統括制御する並列処理計算機11とを備えて構成される。なお、このシステムは、1台の計算機にこれらプロセッサ1〜4及び並列処理計算機11を搭載した、いわゆるマルチCPUマシンであってもよいし、例えばLAN環境下の複数台(4台)の計算機からなるマシンであってもよい。なお、図1では図示しないが、いずれの構成であっても、これらプロセッサ1〜4及び並列処理計算機11の処理に係るプログラムを格納するための記憶領域(ROM領域)及び処理結果を一時的に格納するためのワーキングエリア(メモリ)等が存在する。
そして、並列処理計算機11は、レイアウトデータとしてのGDSIIフォーマットファイルを入力して、該ファイルを内部フォーマットに変換するとともに、該変換に合わせて処理対象となるデータエリア12を複数の分割データ領域に分割する。ここでは、これら複数の分割データ領域は、データエリア12を複数分割してなる縦ストライプL1〜L8となっている。これら縦ストライプL1〜L8は、その符号の昇順に図1の左から右に順番に配置されている。
次に、並列処理計算機11は、各縦ストライプL1〜L8ごとにその図形情報を抽出するための図形検査を行う。具体的には、並列処理計算機11は、情報抽出の負担が極力少なくなるよう、各縦ストライプL1〜L8の図形処理の中間データ(スリット法やラスタスキャン法により得られた線分情報)を、当該縦ストライプL1〜L8の図形情報として抽出する。
続いて、並列処理計算機11は、各縦ストライプL1〜L8の図形情報に基づいて、該各縦ストライプL1〜L8の計算量の比重を算出する(算出段階)。
そして、並列処理計算機11は、各縦ストライプL1〜L8の計算量の比重と所定の判定閾値とを大小比較する(比較段階)。そして、並列処理計算機11は、上記所定の判定閾値よりも大きい計算量の比重を有する縦ストライプL1〜L8のみを該計算量の比重の大きい縦ストライプL1〜L8の順番で、前記複数のプロセッサ1〜4に割り振る(処理順位決定段階)。つまり、並列処理計算機11は、各縦ストライプL1〜L8単位での優先順位を決定しており、プロセッサ1〜4は、各縦ストライプL1〜L8を1処理単位とする。
図1では、前記所定の判定閾値よりも大きい計算量の比重を有する2つの縦ストライプL4,L7について、該計算量の比重の大きい縦ストライプL7,L4からL1、L2の順番(丸付き数字の昇順)で、プロセッサ1〜4に割り振られる例を示している。なお、前記所定の判定閾値よりも小さい計算量の比重を有する残りの4つの縦ストライプL3、L5,L6,L8については、該計算量の比重の大きい順番での並び替えが行われることはなく、例えばその符号の昇順でプロセッサ1〜4にそのまま割り振られる。これは、例えば全ての縦ストライプL1〜L8を計算量の比重の大きい順番に並び替えることによる、演算負荷の徒な増加を回避するためである。
そして、上述の態様で縦ストライプL1〜L8の割り振られた各プロセッサ1〜4は、互いに並行して該当の縦ストライプL1〜L8を図形処理、例えば論理積処理、論理和処理、リサイズ処理、矩形分割処理等の図形演算を実行する。
以上により、全ての縦ストライプL1〜L8の図形処理が完了すると、並列処理計算機11は、各プロセッサ1〜4により個別に図形処理された縦ストライプL1〜L8を統合して、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする。
図2は、このような並列処理方法を総括して示すフローチャートである。同図に示すように、このシステムは、レイアウトデータとしてGDSIIフォーマットファイルを入力して(ステップ11)、該ファイルを内部フォーマットに変換するとともに、該変換に合わせて処理対象となるデータエリア12を複数の縦ストライプL1〜L8に分割する(ステップ12)。
続いて、このシステムは、縦ストライプL1〜L8ごとにその図形情報を抽出するための図形検査を行い(ステップ13)、各縦ストライプL1〜L8の図形情報に基づいて、該各縦ストライプL1〜L8の計算量の比重を算出し、更に計算量の比重の大きい縦ストライプL1〜L8の順番で、前記複数のプロセッサ1〜4に割り振る(ステップ14)。このとき、必要に応じステップ12とステップ13のフロー順が入れ替わって処理が行われてもよい。
そして、このシステムは、各プロセッサ1〜4による並列処理にて、縦ストライプL1〜L8の図形処理を実行する(ステップ15)。
続いて、このシステムは、各プロセッサ1〜4により個別に図形処理された分割データ領域を統合する登録処理を実行し(ステップ16)、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする(ステップ17)。
次に、本実施形態の動作について、便宜的に構成を一部簡略化して説明する。
図3は、複数のプロセッサとしての2つのCPU1、CPU2により、複数の縦ストライプとしての3つの分割データ領域「1」〜「3」を並列処理する態様を説明する説明図である。なお、同図において、横軸は各プロセッサの処理時間である。また、分割データ領域「1」は、計算量の比重がやや重いデータ領域となっており、分割データ領域「2」は、計算量の比重が軽いデータ領域となっている。また、分割データ領域「3」は、計算量の比重が重いデータ領域となっている。
ここで、このシステムによる処理が開始されると、CPU1に計算量の比重が重い(一番重い)分割データ領域「3」が割り振られるとともに、CPU2に計算量の比重がやや重い(次に重い)分割データ領域「1」が割り振られる。そして、時刻t1において分割データ領域「1」の図形処理を完了したCPU2には、計算量の比重が軽い(一番軽い)分割データ領域「3」が割り振られる。そして、CPU1、CPU2は、概ね同時刻にそれぞれの図形処理を完了する。これにより、CPU1、CPU2それぞれに発生する待ち時間が抑制される。
以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
(1)本実施形態では、複数のプロセッサ1〜4による並列処理に際し、各プロセッサ1〜4には、計算量の比重の大きい縦ストライプ(分割データ領域)の順番で割り振られ、図形処理される。つまり、各縦ストライプは、予めその計算量の比重の大きさで順番付けされており、各プロセッサ1〜4は、計算量の比重の大きい縦ストライプから先行して図形処理することで、該処理の最終段階に計算量の比重の小さい縦ストライプを集中して図形処理することができる。そして、各プロセッサ1〜4が最終段階で処理する縦ストライプの計算量の比重が小さくなることで、一のプロセッサ1〜4の図形処理中に他のプロセッサ1〜4の図形処理が完了し新たに割り振られる縦ストライプがなかったとしても、該他のプロセッサ1〜4に発生する待ち時間は低減され、これらプロセッサ1〜4の図形処理を概ね同時に完了することができる。従って、前記分割された複数の縦ストライプを、複数のプロセッサ1〜4による並列処理にて効率的に図形処理して描画データに変換することができる。
(2)また、レイアウトデータを描画データに変換するための処理時間を短縮できることで、例えばファンドリービジネス(COTビジネス)で必須となってきている描画前データのユーザ検図など、対象となる海外ユーザに対し処理時間短縮によるタイムリーな供給を実現することができる。さらに、処理時間短縮とスピーディな検図結果の確認をもって、レクチル製作の納期短縮にも貢献することができる。
(3)本実施形態では、複数のプロセッサ1〜4による並列処理に際し、各プロセッサ1〜4には、所定の判定閾値よりも大きい計算量の比重を有する縦ストライプのみ、計算量の比重の大きい順番で割り振られる。従って、前記所定の判定閾値よりも小さい計算量の比重を有する縦ストライプ、即ち他のプロセッサ1〜4に発生する待ち時間への影響が小さい縦ストライプについては、計算量の比重の大きい順番での各プロセッサ1〜4への割り振りが割愛される。このため、各プロセッサ1〜4に割り振るために、例えば全ての縦ストライプを計算量の比重の大きい順番に並び替える必要はなく、演算負荷の徒な増加を回避することができる。
(4)本実施形態では、各プロセッサ1〜4への割り振り単位(処理単位)である分割データ領域を、極めて簡易な形状である縦ストライプにすることができる。
(第2の実施形態)
以下、本発明を具体化した第2の実施形態について図面に従って説明する。なお、第2の実施形態は、各プロセッサ1〜4による並列処理と並行して、並列処理計算機11による図形検査を行うように変更した構成であるため、第1の実施形態と同様の部分についてはその詳細な説明は省略する。
図4は、本実施形態に係る並列処理方法を概略的に示す説明図である。同図に示すように、並列処理計算機11は、レイアウトデータとしてのGDSIIフォーマットファイルを入力して、該ファイルを内部フォーマットに変換するとともに、該変換に合わせて処理対象となるデータエリア12を複数の分割データ領域に分割する。ここでは、これら複数の分割データ領域は、データエリア12を複数分割してなる縦ストライプL1〜L8を順次、等間隔で横に区切って分割してなる格子状の領域13となっている。
次に、並列処理計算機11は、図4の左上の領域13−1から下側に向かう順番でプロセッサ1〜4にそのまま割り振るとともに、図4の右下の領域13―2から上側に向かう順番で該領域13ごとにその図形情報を抽出するための図形検査を行う。具体的には、並列処理計算機11は、情報抽出の精度が高くなるよう、各領域13の図形処理の中間データ(スリット法やラスタスキャン法により得られた線分密度(線分数等)情報やその領域におけるパターン密度(パターン数、パターン占有率))を、当該領域13の図形情報として抽出する。そして、並列処理計算機11は、各領域13の図形情報に基づいて、該各領域13の計算量の比重を算出する(算出段階)。そして、並列処理計算機11は、計算量の比重の大きい領域13の順番で、前記複数のプロセッサ1〜4に割り振る(処理順位決定段階)。このとき、各領域13の情報抽出の精度が高いことで、より細かな処理順位の調整が可能である。
一方、上述の態様で領域13の割り振られた各プロセッサ1〜4は、互いに並行して該当の領域13を図形処理する。つまり、並列処理計算機11は、各プロセッサ1〜4による並列処理と並行して、図形検査及び処理順位決定等を行う。なお、図4では、処理の最初の段階で各プロセッサ1〜4にそのまま割り振られ、該各プロセッサ1〜4による処理が完了した領域13に網目状のパターンを付して明示している。これら領域13の処理時間を利用して、前記並列処理計算機11による図形検査及び処理順位決定等が行われる。
なお、各プロセッサ1〜4には、当初、データエリア12の配置順にそのまま領域13が割り振られるため、各プロセッサ1〜4に対する計算量の比重の大きい順番での領域13の割り振りは、該各プロセッサ1〜4が一方向から処理する領域13に、前記並列処理計算機11が逆方向から処理する領域13が追いついた時点で開始してもよいし、該並列処理計算機11が逆方向から処理する領域13が一定数に達した時点で開始してもよい。
図4では、各プロセッサ1〜4の処理の中盤で、計算量の比重の大きい領域13a,13b,13c,13dがその順番(丸付き数字の昇順)で、プロセッサ1〜4に割り振られる例を示している。
以上により、全ての領域13の図形処理が完了すると、並列処理計算機11は、各プロセッサ1〜4により個別に図形処理された領域13を統合して、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする。
以上詳述したように、本実施形態によれば、前記第1の実施形態における(1)(2)の効果に加えて以下に示す効果が得られるようになる。
(1)本実施形態では、各プロセッサ1〜4による各領域13の一方向からの図形処理に並行して、他方向から該各領域13に含まれる図形情報を抽出して、該各領域13の計算量の比重を算出することで、当該算出処理を追加しても、全体としての処理時間の増加を抑制することができる。特に、図形情報の抽出段階で作成される各種データが処理順位決定のみでしか活用できない場合に有効である。
(2)本実施形態では、各プロセッサ1〜4への割り振り単位(処理単位)である分割データ領域を、極めて簡易な形状である格子状の領域13にすることができる。
(第3の実施形態)
以下、本発明を具体化した第3の実施形態について図面に従って説明する。なお、第3の実施形態は、計算量の比重が大きい領域13がデータエリア12の中心部に集中する度合いを判断して、各プロセッサ1〜4に割り振る領域13の順番を決定するように変更した構成であるため、第1及び第2の実施形態と同様の部分についてはその詳細な説明は省略する。
図5は、本実施形態に係る並列処理方法を概略的に示す説明図である。同図に示すように、並列処理計算機11は、レイアウトデータとしてのGDSIIフォーマットファイルを入力して、該ファイルを内部フォーマットに変換するとともに、該変換に合わせて処理対象となるデータエリア12を複数の分割データ領域に分割する。ここでは、これら複数の分割データ領域は、データエリア12を複数分割してなる縦ストライプL1〜L8を順次、等間隔で横に区切って分割してなる格子状の領域13となっている。
次に、並列処理計算機11は、領域13ごとにその図形情報を抽出するための図形検査を行う。なお、この図形情報の抽出段階で作成される各種データは、メモリに蓄えられ、その後の図形処理で活用可能であることで、該図形情報の抽出処理を追加しても、これに伴う全体としての演算負荷の増加、即ち全体としての処理時間の増加が抑制される。
続いて、並列処理計算機11は、各領域13の図形情報に基づいて、該各領域13の計算量の比重を算出する(算出段階)。そして、並列処理計算機11は、各領域13の計算量の比重と所定の判定閾値とを大小比較し(比較段階)、該所定の判定閾値よりも大きい計算量の比重を有する領域13を抽出する。
次に、並列処理計算機11は、前記抽出された計算量の比重の大きい領域13が、前記データエリア12の中心から、例えば半径60%の面積以内に収まっているかを判断する。そして、並列処理計算機11は、抽出された計算量の比重の大きい領域13が、データエリア12の中心から半径60%の面積以内に収まっている場合に、該データエリア12の中心から一側回転方向(図5において破線で示した反時計回転方向)に渦巻き状に並ぶ領域13の順番(丸付き数字の昇順)で、前記複数のプロセッサ1〜4に割り振る(処理順位決定段階)。これは、システムLSIの場合、その演算処理機能ブロック(CPU部)はレイアウト規模及びパターン密度が高く、一方、外部入出力機能ブロック(I/O部)はレイアウト規模及びパターン密度が低くなることが実績として得られていることによる。つまり、計算量の比重の大きい領域13が、データエリア12の中心から半径60%の面積以内に収まっている場合には、並列処理計算機11は、演算処理機能ブロックがデータエリア12の中心部に配置されたレイアウトであると判断して、前記データエリア12の中心を基準に上述の態様で各領域13の優先順位を決定している。
そして、上述の態様で領域13の割り振られた各プロセッサ1〜4は、互いに並行して該当の領域13を図形処理する。
以上により、全ての領域13の図形処理が完了すると、並列処理計算機11は、各プロセッサ1〜4により個別に図形処理された領域13を統合して、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする。
図6は、このような並列処理方法を総括して示すフローチャートである。同図に示すように、このシステムは、レイアウトデータとしてGDSIIフォーマットファイルを入力して(ステップ21)、該ファイルを内部フォーマットに変換するとともに、該変換に合わせて処理対象となるデータエリア12を複数の領域13に分割する(ステップ22)。
続いて、このシステムは、領域13ごとにその図形情報を抽出するための図形検査を行い(ステップ23)、各領域13の図形情報に基づいて、該各領域13の計算量の比重を算出し、更に計算量の比重の大きい領域13が、前記データエリア12の中心から、例えば半径60%の面積以内に収まっているかを判断する(ステップ24)。
そして、このシステムは、計算量の比重の大きい領域13が、前記データエリア12の中心から半径60%の面積以内に収まっていると判断されると、該データエリア12の中心から一側回転方向に渦巻き状に並ぶ領域13の順番で、各プロセッサ1〜4に割り振り(ステップ25)、一方、前記データエリア12の中心から半径60%の面積以内に収まっていないと判断されると、予め設定されているデータエリア12の配置順、例えば図4の左上の領域13−1から下側に向かう順番のまま、各プロセッサ1〜4に割り振る。
そして、このシステムは、各プロセッサ1〜4による並列処理にて、領域13の図形処理を実行する(ステップ26)。
続いて、このシステムは、各プロセッサ1〜4により個別に図形処理された分割データ領域を統合する登録処理を実行し(ステップ27)、所要の描画データ(例えばMEBESフォーマットファイル)へとフォーマッティングする(ステップ28)。
以上詳述したように、本実施形態によれば、前記第1の実施形態における(2)の効果に加えて以下に示す効果が得られるようになる。
(1)本実施形態では、前記所定の判定閾値よりも大きい計算量の比重を有する領域13がデータエリア12の中心から半径60%の面積以内に収まっている場合、即ち演算処理機能ブロックがデータエリア12の中心部に配置されたレイアウトであると判断された場合に、各プロセッサ1〜4には、データエリア12の中心から一側回転方向に渦巻き状に並ぶ領域13の順番で割り振られる。これにより、各プロセッサ1〜4には、概ね計算量の比重の大きい領域13の順番で割り振られ、図形処理される。従って、各プロセッサ1〜4が最終段階で処理する領域13は、その計算量の比重が小さくなることで、一のプロセッサ1〜4の図形処理中に他のプロセッサ1〜4の図形処理が完了し新たに割り振られる領域13がなかったとしても、該他のプロセッサ1〜4に発生する待ち時間は低減され、これらプロセッサ1〜4の図形処理を概ね同時に完了することができる。従って、前記分割された複数の領域13を、複数のプロセッサ1〜4による並列処理にて効率的に図形処理して描画データに変換することができる。
(2)本実施形態では、各領域13の計算量の比重の大きさに基づいて厳密に該各領域13を並べ替えることなく、各プロセッサ1〜4に概ね計算量の比重の大きい順番で割り振ることができる。このため、並べ替えのための演算負荷を軽減することができる。
なお、上記実施形態は以下のように変更してもよい。
・前記第1の実施形態において、各プロセッサ1〜4への割り振り単位(処理単位)である分割データ領域は、領域13であってもよい。この場合、並列処理計算機11は、各領域13の図形情報に基づいて、該各領域13の計算量の比重を算出する。そして、並列処理計算機11は、計算量の比重の大きい領域13の順番で、前記複数のプロセッサ1〜4に割り振る。なお、領域13の図形情報の抽出段階で作成される各種データをメモリに蓄え、その後の図形処理で活用させるようにすれば、該図形情報の抽出処理を追加しても、これに伴う全体としての演算負荷の増加、即ち全体としての処理時間の増加が抑制される。
・前記第2の実施形態において、領域13の図形情報の抽出段階で作成される各種データをメモリに蓄え、その後の図形処理で活用させるようにすれば、該図形情報の抽出処理を追加しても、これに伴う全体としての演算負荷の増加、即ち全体としての処理時間の増加が抑制される。
・前記第2の実施形態において、各領域13の計算量の比重と所定の判定閾値とを大小比較し、該所定の判定閾値よりも大きい計算量の比重を有する領域13のみを、該計算量の比重の大きい順番で、複数のプロセッサ1〜4に割り振るようにしてもよい。
・前記第3の実施形態において、抽出された計算量の比重の大きい領域13が、データエリア12の中心から半径60%の面積以内に収まっている場合に、該データエリア12の中心から他側回転方向(図5において時計回転方向)に渦巻き状に並ぶ領域13の順番で、前記複数のプロセッサ1〜4に割り振ってもよい。
・前記第3の実施形態において、計算量の比重が大きい領域13がデータエリア12の中心部に集中する度合いの判断に係る半径は、60%に限定されるものではない。
・前記第3の実施形態において、設計レイアウト段階において何らかの手段により事前にCPU部がチップの60%に収まっている情報を入手できる場合には、計算能力の比重判断を行うことなく、該データエリア12の中心から一側回転方向に渦巻き状に並ぶ領域13の順番で並列による図形処理を開始してもよい。
・前記各実施形態において、各分割データ領域の計算量の比重の算出に際し、図形情報として特徴的なパラメータを抽出してもよい。具体的には、同一図形の繰り返し配置数、補正禁止枠の占有率、プログラム固有に所有する最適化された配置情報などである。
・前記各実施形態において、並列処理に係るプロセッサは、2〜3つであってもよいし、5つ以上であってもよい。
次に、上記実施形態及び別例から把握できる技術的思想について以下に追記する。
(付記1)
半導体装置のレイアウトデータに基づくデータエリアを、複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、
前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
前記算出された各分割データ領域の計算量の比重に基づいて、前記複数の中央処理装置に割り振る処理順位決定段階とを備えたことを特徴とする並列処理方法。
(付記2)
付記1に記載の並列処理方法において、
前記図形情報は、線分数及びパターン密度の少なくとも一つであることを特徴とする並列処理方法。
(付記3)
付記1又は2に記載の並列処理方法において、
前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階を備え、
前記処理順位決定段階は、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域のみを、該計算量の比重の大きい順番で、前記複数の中央処理装置に割り振ることを特徴とする並列処理方法。
(付記4)
付記1〜3のいずれか一項に記載の並列処理方法において、
前記複数の分割データ領域は、前記データエリアを複数分割してなる縦ストライプであることを特徴とする並列処理方法。
(付記5)
付記1〜3のいずれか一項に記載の並列処理方法において、
前記複数の分割データ領域は、前記データエリアを複数分割してなる縦ストライプを等間隔で横に区切ったデータ領域であることを特徴とする並列処理方法。
(付記6)
付記1〜3のいずれか一項に記載の並列処理方法において、
前記抽出された各分割データ領域に含まれる図形情報を、該分割データ領域の割り振られた各中央処理装置の図形処理で活用することを特徴とする並列処理方法。
(付記7)
付記1〜3のいずれか一項に記載の並列処理方法において、
前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを特徴とする並列処理方法。
(付記8)
半導体装置のレイアウトデータに基づくデータエリアを、格子状に複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、
前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階と、
前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域が前記データエリアの中心から所定の半径以内に収まっている場合に、前記データエリアの中心から一側回転方向に渦巻き状に並ぶ前記分割データ領域の順番で、前記複数の中央処理装置に割り振る処理順位決定段階とを備えたことを特徴とする並列処理方法。
本発明に係る第1の実施形態を示す説明図。 第1の実施形態の処理態様を示すフローチャート。 第1の実施形態の動作を示す説明図。 本発明に係る第2の実施形態を示す説明図。 本発明に係る第3の実施形態を示す説明図。 第3の実施形態の処理態様を示すフローチャート。 従来形態の処理態様を示すフローチャート。 従来形態の動作を示す説明図。
符号の説明
1〜4…プロセッサ
11 並列処理計算機
12 データエリア
13…領域
L1〜L8 縦ストライプ

Claims (5)

  1. 半導体装置のレイアウトデータに基づくデータエリアを、複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、
    前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
    前記算出された各分割データ領域の計算量の比重に基づいて、前記複数の中央処理装置に割り振る処理順位決定段階と
    前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階とを備え、
    前記処理順位決定段階は、前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域のみを、該計算量の比重の大きい順番で、前記複数の中央処理装置に割り振ることを特徴とする並列処理方法。
  2. 半導体装置のレイアウトデータに基づくデータエリアを、複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、
    前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
    前記算出された各分割データ領域の計算量の比重に基づいて、前記複数の中央処理装置に割り振る処理順位決定段階とを備え、
    前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを特徴とする並列処理方法。
  3. 請求項1に記載の並列処理方法において、
    前記算出段階は、前記各中央処理装置による前記各分割データ領域の一方向からの図形処理に並行して、他方向から前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出することを特徴とする並列処理方法。
  4. 請求項1〜請求項3のいずれか一項に記載の並列処理方法において、
    前記図形情報は、線分密度及びパターン密度の少なくとも一つであることを特徴とする並列処理方法。
  5. 半導体装置のレイアウトデータに基づくデータエリアを、格子状に複数の分割データ領域に分割し、複数の中央処理装置による並列処理にて前記分割された複数の分割データ領域を図形処理して、描画データに変換する並列処理方法において、
    前記各分割データ領域に含まれる図形情報を抽出して、該各分割データ領域の計算量の比重を算出する算出段階と、
    前記算出された各分割データ領域の計算量の比重と所定の判定閾値とを大小比較する比較段階と、
    前記所定の判定閾値よりも大きい計算量の比重を有する分割データ領域が前記データエリアの中心から所定の半径以内に収まっている場合に、前記データエリアの中心から一側回転方向に渦巻き状に並ぶ前記分割データ領域の順番で、前記複数の中央処理装置に割り振る処理順位決定段階とを備えたことを特徴とする並列処理方法。
JP2006222642A 2006-08-17 2006-08-17 並列処理方法 Expired - Fee Related JP5066866B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006222642A JP5066866B2 (ja) 2006-08-17 2006-08-17 並列処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006222642A JP5066866B2 (ja) 2006-08-17 2006-08-17 並列処理方法

Publications (2)

Publication Number Publication Date
JP2008047738A JP2008047738A (ja) 2008-02-28
JP5066866B2 true JP5066866B2 (ja) 2012-11-07

Family

ID=39181168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006222642A Expired - Fee Related JP5066866B2 (ja) 2006-08-17 2006-08-17 並列処理方法

Country Status (1)

Country Link
JP (1) JP5066866B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5148233B2 (ja) * 2007-09-27 2013-02-20 株式会社ニューフレアテクノロジー 描画装置及び描画方法
JP5302606B2 (ja) * 2008-09-18 2013-10-02 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置および荷電粒子ビーム描画方法
JP5395551B2 (ja) * 2009-07-22 2014-01-22 日立ビアメカニクス株式会社 描画装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3121627B2 (ja) * 1991-03-29 2001-01-09 株式会社日立製作所 電子線描画方法及び半導体装置の製造方法
JPH0574693A (ja) * 1991-09-18 1993-03-26 Toshiba Corp 荷電ビーム描画方法
JPH11260691A (ja) * 1998-03-12 1999-09-24 Jeol Ltd 電子ビーム描画装置

Also Published As

Publication number Publication date
JP2008047738A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
Chen et al. NTUplace3: An analytical placer for large-scale mixed-size designs with preplaced blocks and density constraints
US8601409B1 (en) Compression method and system for use with multi-patterning
US8072460B2 (en) System, method, and computer program product for generating a ray tracing data structure utilizing a parallel processor architecture
US9262577B2 (en) Layout method and system for multi-patterning integrated circuits
US9740812B2 (en) Virtual cell model geometry compression
JP5066866B2 (ja) 並列処理方法
CN115546386B (zh) 图形处理系统及制造方法、渲染方法、介质和制造系统
JP4761859B2 (ja) 半導体集積回路のレイアウト設計方法
CN104111967A (zh) 用于微处理器系统中的多维索引的方法和设备
CN113656188A (zh) 用于使用虚拟分区分配存储单元的部分的方法和分配器
Vorwerk et al. An improved multi-level framework for force-directed placement
KR100491773B1 (ko) 그래픽처리시스템
Daoud et al. High performance bitwise or based submesh allocation for 2d mesh-connected cmps
JP6638362B2 (ja) 演算処理装置、演算処理システムおよび演算処理方法
JP3212633B2 (ja) 荷電ビーム描画用データの作成方法
JPH1185826A (ja) 描画データ処理システムおよび描画データの処理方法
JP4856512B2 (ja) 半導体集積回路の製造方法及び製造プログラム
JP2019113984A (ja) 計算制御プログラム、計算制御方法及び画像形成装置
JP5571928B2 (ja) 集積回路設計方法及びプログラム
JP7493687B2 (ja) 生産計画装置、生産計画方法、及び生産計画プログラム
CN112883681B (zh) 一种电子设计自动化eda仿真方法及装置
Sinharay et al. Computing fréchet distance metric based L-shape tile decomposition for e-beam lithography
JPH10283390A (ja) データ圧縮方法
Kothari Parallelization of Pattern Routing Algorithms in Chip Design
JP5199786B2 (ja) 描画データの分割領域データ量の取得方法及び描画データの分割領域データ量の取得装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees