Nothing Special   »   [go: up one dir, main page]

JP4917979B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4917979B2
JP4917979B2 JP2007179562A JP2007179562A JP4917979B2 JP 4917979 B2 JP4917979 B2 JP 4917979B2 JP 2007179562 A JP2007179562 A JP 2007179562A JP 2007179562 A JP2007179562 A JP 2007179562A JP 4917979 B2 JP4917979 B2 JP 4917979B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor chip
wiring board
external terminal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007179562A
Other languages
English (en)
Other versions
JP2009016726A (ja
Inventor
光久 渡部
一郎 安生
Original Assignee
半導体特許株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導体特許株式会社 filed Critical 半導体特許株式会社
Priority to JP2007179562A priority Critical patent/JP4917979B2/ja
Priority to US12/169,072 priority patent/US7812439B2/en
Publication of JP2009016726A publication Critical patent/JP2009016726A/ja
Application granted granted Critical
Publication of JP4917979B2 publication Critical patent/JP4917979B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体チップと配線基板とを電気的に接続してなる半導体装置及びその製造方法に関する。
特許文献１にて提案されている半導体装置は、半導体チップと、その半導体チップ主面上にエラストマを介して配置されたフレキシブル配線基板とを具備する。フレキシブル配線基板には開口部が形成され、開口部内に配線のリード部が配置されている。該リード部には、表面が下向きにされた半導体チップの電極パッドが電気的に接続されている。フレキシブル配線基板の、半導体チップ搭載側の面とは反対側の面（以下、外部端子搭載面と言う。）に外部端子を有する。配線基板の開口部内に配置された半導体チップの電極パッドとリード部は、絶縁性樹脂からなる封止体で覆われている。
このような半導体装置においては、半導体チップの電極パッドと配線基板のリード部とを、配線基板に設けられた開口部にて接続している。その結果、半導体チップの電極パッドの直下近傍、例えば０．７５ｍｍ近傍には、外部端子を配置できない。年々、半導体装置の動作速度は高速化されているため、半導体チップの電極パッドからの距離、例えば配線の引き回し距離が長くなると、動作速度の遅延を生じる虞がある。よって、良好な電気特性を得るために、半導体装置の配線引き回し距離の大幅な短縮が求められている。
また半導体チップの電極パッドの直下近傍に外部端子を配置できない為、配線基板の、半導体チップが搭載されるエリア内に配置される外部端子が少なくなる虞もあった。半導体装置の外部端子数が増えてきて、上記のエリア外に外部端子を配置する必要が生じる結果、配線基板の面積が大きくなる虞がある。配線基板の面積が大きくなることは、半導体装置のパッケージサイズの大型化に繋がる。さらに、配線基板の面積が大きくなることによって、配線基板の製造における１ショットあたりの取り数が減少し、配線基板のコストアップにも繋がる。
また特許文献１に記載の半導体装置では、マザーボード等への半導体装置の２次実装での信頼性を向上するため、半導体チップをエラストマ（弾性部材）を介して配線基板に搭載している。このように、エラストマを介して半導体チップを配線基板に搭載することにより、熱膨張係数の差による応力を緩和し、半導体装置を２次実装するときの信頼性を向上できる。しかし、エラストマは高価な材料であるため、半導体装置の製造コストが高くなる。
特開平９−２６０５３６号公報
そこで、本発明の目的は、特許文献１に記載の半導体装置が有する上記の問題点の少なくとも一つを解決することにある。すなわち、本発明の目的の一つは、良好な電気特性を得ると共に、外部電極を多ピン配置することができる半導体装置を提供することである。また、本発明の他の目的は、良好な電気特性を得ると共に、応力緩和できる信頼性の高い半導体装置を提供することである。
本発明の第一の態様による半導体装置は、一面の中央領域に配置された複数の電極パッドを有する半導体チップと、半導体チップの一面に対向配置され、配線を有する配線基板と、半導体チップと配線基板との対向面間に設けられ、電極パッドと配線とを電気的に接続する複数のバンプ電極と、複数のバンプ電極に対応し、配線基板上に搭載された複数の外部端子と、半導体チップと配線基板との間に設けられ、少なくともバンプ電極と配線との接続部を覆う絶縁部材とを有する。そして、上記の配線基板の配線は、配線基板の半導体チップ搭載面における前記バンプ電極の搭載部位から、配線基板の外部端子搭載面までをまっすぐに配線すると共に、バンプ電極と対応する前記外部端子とを電気的に接続するように構成されている。その上、前記配線は、前記バンプ電極の搭載部位から前記配線基板の外部端子搭載面までをまっすぐに配線する部分として、当該バンプ電極の搭載部位に設けられた接続パッドと、該接続パッドから前記外部端子搭載面へと設けられた貫通配線とを含む。
また本発明の第二の態様による半導体装置は、一面の中央領域に配置された複数の電極パッドを有する半導体チップと、半導体チップの一面に対向配置され、配線と複数のランド部とを有する配線基板と、半導体チップと配線基板との対向面間に設けられ、電極パッドと配線とを電気的に接続する複数のバンプ電極と、複数のバンプ電極に対応し、配線基板のランド部上に搭載された複数の外部端子と、半導体チップと配線基板との間に設けられ、少なくともバンプ電極と配線との接続部を覆う絶縁部材とを有する。そして、配線基板の配線は、配線基板の半導体チップ搭載面におけるバンプ電極の搭載部位から、配線基板の外部端子搭載面までをまっすぐに配線すると共に、バンプ電極と対応する外部端子とを電気的に接続するように構成されている。その上、配線基板のバンプ電極の搭載部位に孔部が形成され、該孔部を介してパンプ電極が外部端子搭載面側にある配線部分に直線的かつ電気的に接続される。孔部は、該孔部内の側面に、配線基板の外部端子搭載面から半導体チップ搭載面側に向かうにつれて孔径が広くなる傾斜部を有する。
また本発明の第三の態様による半導体装置の製法は、複数の電極パッドを有し、前記電極パッド上に複数のバンプ電極が形成された半導体チップを準備する工程と、
基材と、複数のバンプ電極に対応するランド部であって基材上に設けられ、複数の外部端子を搭載するランド部と、基材の半導体チップ搭載面におけるバンプ電極の搭載部位に設けられた複数の接続パッドと、複数の接続パッドから、基材の外部端子搭載面までをまっすぐに接続するように構成された複数の貫通配線と、複数の貫通配線と対応するランド部とを電気的に接続する配線と、を有する配線基板を準備する工程と、
バンプ電極の搭載部位から配線基板の外部端子搭載面までをまっすぐに配線するように、フリップチップボンディングによりバンプ電極と複数の接続パッドとを電気的に接続することで、配線基板に半導体チップを搭載する工程と、
配線基板のランド部に外部端子を形成する工程と、
を有する。
本発明によれば、半導体装置のパッケージサイズを大きくすることなく外部電極数を増加でき、かつ、良好な電気特性を持つ半導体装置を提供できる。また本発明は、半導体装置を２次実装するときの内部応力を緩和でき、かつ、良好な電気特性を持つ半導体装置も提供できる。
次に、本発明の実施例について図面を参照して詳細に説明する。
（実施例１）
図１は、本発明の実施例１に係る半導体装置のパッケージ構造を示す断面図、図２は、本発明の実施例１の半導体装置に用いる配線基板のランド部の配置を模式的に示す平面図である。図３及び図４は、本実施例におけるランド部の配置位置を説明するための図で、図３は要部平面図、図４は要部断面図である。
図１から図４を参照すると、本実施例の半導体装置１は、略四角形の板状で、一面に所定の回路が形成された半導体チップ２を有している。半導体チップ２の一面側の略中央領域に、例えば中央領域に一列で配置された複数の電極パッド３を有している。また電極パッド３を除く、半導体チップ２の一面上には絶縁性の保護膜であるパッシベーション膜４が形成され、半導体チップ２の回路形成面を保護している。半導体チップ２は例えばマイクロプロセッサ等のような論理回路またはＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）等のような記憶回路等の回路が形成されている。
また、半導体チップ２上に形成された複数の電極パッド３上には、後述する配線基板に接続する為のバンプ電極５がそれぞれ形成されている。バンプ電極５は、例えば電極パッド３上に、溶融され先端にボールが形成されたワイヤを超音波熱圧着し、該ワイヤを引きちぎることにより形成される。
半導体チップ２の一面との対向箇所には、所定の配線が形成された配線基板６が配置されている。配線基板６は、例えばテープ状の配線基板であり、ポリイミド樹脂等からなるテープ基材７に、後述する外部端子を接続する為の複数のランド部８と、ランド部８と半導体チップ２の電極パッド３上に形成されたバンプ電極５とを接続する為の接続配線（接続パッド１２、貫通配線１３、配線９が含まれる。）が形成されている。
配線９は配線基板６の外部端子搭載面の側に形成され、これとは反対面側にバンプ電極５の搭載部位（接続パッド１２）が形成されている。そして、ランド部８及び接続パッド１２を除く、テープ基材７の表面上には、絶縁性の保護膜、例えばソルダーレジスト１０が設けられている。
配線基板６に半導体チップ２が搭載され、バンプ電極５と接続パッド１２とが、導電材料１１（例えば半田）を介して電気的に接続されている。
配線基板６には、接続パッド１２に接続された貫通配線１３が形成されている。貫通配線１３は、接続パッド１２から、配線基板６の外部端子搭載面側までをまっすぐ（一直線状）に貫通するよう形成され、接続パッド１２に接続されたバンプ電極５とこれに対応する外部端子１４とを電気的に接続している。これにより、半導体チップ２上のバンプ電極５から、当該バンプ電極に対応する外部端子１４までの配線が最短距離となり、半導体装置の動作速度を高速化できる。
また貫通配線１３は、配線基板６の外部端子搭載面側から半導体チップ搭載面側に向かうにつれて配線幅が広くなった形状、例えばクサビ状に形成されている。これにより、半導体チップ２を貫通配線１３直上の接続パッド１２にフリップチップボンディングする際の接続が良好になる。
また配線基板６のランド部８は、例えば半導体チップ２の中央領域に直線的に配列された複数の電極パッド３に対応して配置される。本実施例では、外部端子搭載面において複数のランド部８が格子状に配置されるよう、電極パッド３と接続される接続パッド１２の列を挟んで両側にそれぞれ、３列のランド部８が接続パッド１２の列と略平行に配置されている。勿論、本発明においてはランド部８の列は３列に限られない。また本実施例では、図３に示すように、例えば配線基板６の、接続パッド１２の列に最も近い列のランド部８の位置については、任意の接続パッド１２の中心位置から、当該接続パッド１２に繋がるランド部８の中心位置までの水平方向距離が０．７５ｍｍ以下に設定されている。これにより、特許文献１に記載の半導体装置のような開口部が設けられた領域に、外部端子１４を設けることができ、外部端子搭載面における外部端子１４の高密度配置が可能となる。これにより半導体装置の多ピン化を図ることができる。さらに、接続パッド１２の列から、これに最も近いランド部８の列までの水平方向の中心間距離を上記のように０．７５ｍｍ以下にしたことで、図３に示すように、接続パッド１２の列から見て３列目のランド部８についても、接続パッド１２の列から１．７ｍｍ程度の位置に配置することができる。
上記のように、接続パッド１２の列から見て１列目のランド部８の位置を接続パッド１２の列から０．７５ｍｍ以下に設定することに加えて、配線基板６の貫通配線１３を、バンプ電極５が接続される接続パッド１２から、配線基板６の外部端子搭載面までをほぼ一直線に配線することにより、半導体チップ２の電極パッド３から外部端子１４までの配線距離を短くすることができる（図４）。このように半導体装置の平面方向と高さ方向で、半導体チップ２の中央領域に配列する電極パッド３から配線基板６上のランド部８までの配線距離が最短になるように配線したことにより、ノイズを低減することができる。さらに、接続パッド１２から、これに最も近い列のランド部８までの距離を短くすることで、接続パッド１２の列から見て２列目、３列目のランド部８への配線距離も短くすることができ、半導体装置の動作速度の向上を図ることができる。さらに、外部端子１４の高密度化も可能である。
また、図１及び図２から分かるように、ランド部８を、半導体装置を２次実装した際に応力の集中する配線基板の周囲、例えば半導体チップの端部近傍位置に配置しないように構成している。その結果、半導体装置の２次実装での信頼性を向上することができる。
配線基板６に設けられたランド部８上には、マザーボード等へ実装するための複数の外部端子１４が配置されている。外部端子１４は、例えば半田等からなるボールを、フラックス等を介してランド部８上に搭載し、リフローすることで形成される。外部端子１４は、例えば０．３５ｍｍ径で、配線基板６上に０．５ｍｍピッチで格子状に配置しており、外部端子も小形化されている。
また、半導体チップ２と配線基板６との間には、絶縁部材であるアンダーフィル材１５が設けられている。該アンダーフィル材は、半導体チップ２と配線基板６との隙間に満たされ、半導体チップ２の回路形成面及び、該半導体チップ２の電極パッド３と配線基板６との接続部位を保護するように形成されている。このように、半導体チップ２と配線基板６との隙間を満たすように絶縁部材１５を設けることで、半導体チップ２上を保護すると共に半導体装置の実装性が向上できる。尚、本実施例では、絶縁部材１５は、半導体チップ２と配線基板６との隙間を満たすように設けたが、少なくとも半導体チップ２の電極パッド３と配線基板６との接続部のみを覆うように構成しても良い。この形態は、半導体チップと配線基板との接着面積が少なくなる為、マザーボード等への半導体装置の実装時に半導体装置にかかる応力を緩和できる効果がある。
「実施例１の製法」
次に、図５及び図６を参照して、本発明の実施例１の半導体装置の製造方法について説明する。
まず、半導体装置の製造に用いられる半導体ウェハとして、例えば単結晶引き上げ方等により形成されたシリコンのインゴットをスライスして得られる円盤状の基板の一面に拡散等の工程を通じて、所望の回路及び電極パッドを形成したものが準備される。
図５（ａ）に示すように、半導体ウェハ１６は、粘着性を有するＵＶテープ（ダイシングテープ）１７等の支持部材に貼着固定された状態で、それぞれの電極パッド３上にバンプ電極５が形成される。バンプ電極５は、例えば電極パッド３上に、溶融され先端にボールが形成されたワイヤを超音波熱圧着し、該ワイヤを引きちぎることで形成される。
その後、図５（ｂ）に示すように、半導体ウェハ１６はＵＶテープ１７に固定された状態でダイシング工程に移行される。そして、高速回転のダイシングブレード１８により半導体チップ２間のダイシングライン１９が回転研削され、半導体ウェハ１６が複数の半導体チップ２に切断分離される。ダイシングは例えばフルカット切断により行われる。切断後、ＵＶテープ１７にＵＶ照射し、接着力が弱まった状態で下方から図示しない突き上げ手段により突き上げ、ＵＶテープ１７から剥離させ、半導体チップ２をピックアップする。これにより、各々の電極パッド３上にバンプ電極５が形成された半導体チップ２が得られる。ピックアップされた半導体チップ２は、吸着コレット２０等の搬送手段により、図５（ｃ）に示すようにキャリア治具２１の製品収容部に収納される。
キャリア治具２１に収納された半導体チップ２においては図５（ｄ）に示すように、ポッティング装置２２により電極パッド３上にアンダーフィル材１５が選択的に塗布される。尚、アンダーフィル材１５は、ダイシング前の半導体ウェハの状態で塗布されてもよい。或いは、分離された半導体チップ２上に配線基板６を搭載した後において配線基板６と半導体チップ２の隙間から、アンダーフィル材１５を流し込むことで、電極パッド３上にアンダーフィル材１５を塗布してもよい。
また、本実施例に用いられる配線基板６は、TAB（Tape Automated Bonding）方式で処理されるものであり、配線基板６を構成する単位フレーム構造は以下の通り構成される。
その単位フレーム構造は、図６（ａ）に示すように、ポリイミド樹脂等からなるテープ基材７に、後述する外部端子を接続する為に格子状に配置された複数のランド部８と、該ランド部８と半導体チップ２の電極パッド３上に形成されたバンプ電極５とを接続する為の配線９が形成されている。配線基板６には貫通配線１３が形成され、かつ、バンプ電極５の搭載部位（接続パッド１２）に接続されている。貫通配線１３は、接続パッド１２から、配線基板６の外部端子搭載面側までをまっすぐに貫通するよう形成され、接続パッド１２に接続されたバンプ電極５とこれに対応する外部端子１４とを電気的に接続している。このような単位フレーム構造が複数個、連続して形成されている配線基板６が準備される。
ダイボンディング工程では、例えばリールｔｏリールでセットされた配線基板６に半導体チップ２が搭載される。具体的には、図６（ｂ）に示すように、半導体チップ２がフリップチップボンディングにより配線基板６に搭載される。フリップチップボンディングでは、半導体チップ２が位置決めステージ２３に保持された状態で、配線基板６の接続パッド１２とバンプ電極５とを位置合せし、接続パッド１２とバンプ電極５とを、導電性の接着材１１を介して電気的に接続することで、配線基板６上に搭載される。この半導体チップ２の搭載によりアンダーフィル材１５は広がり、半導体チップ２と配線基板６の略全面を保持固定する。これにより、バンプ電極５と配線基板６との接合部、及び半導体チップ２と配線基板６との隙間をアンダーフィル材１５で覆うことで、接合部の保護し、配線基板６が撓むことなくマザーボード等へ実装することができる。尚、半導体チップ２は、位置決めステージ２３ではなく吸着コレット等により吸着保持された状態で、配線基板６にフリップチップボンディングするように構成しても良い。
また、配線基板６には貫通配線１３が、バンプ電極５の搭載部位（接続パッド１２）から、配線基板６の外部端子搭載面側までをまっすぐに貫通するよう形成されているため、バンプ電極５から外部端子１４までを最短の配線で接続できる。
配線基板６に搭載された半導体チップ２は、ボールマウント工程に移行される。具体的には、図６（ｃ）に示すように、配線基板６上のランド部８に導電性のボール２４が搭載され、複数の外部端子１４が形成される。このボールマウント工程では、配線基板６上のランド部８の配置に合わせて複数の吸着孔が形成された吸着機構２５を用いて、例えば半田等からなるボール２４をその吸着孔に保持する。そして、保持されたボール２４にフラックスを転写形成し、配線基板６上のランド部８に一括搭載する。ボール搭載後、リフローすることで外部端子１４がランド部８に固定される。
外部端子１４が形成された配線基板６は、切断工程、マーキング工程等を経て、図６（ｄ）に示すような半導体装置１が得られる。これにより、平面方向と高さ方向で配線距離を最短にするように配線された半導体装置を効率よく製造することができる。
次に、本発明の実施例１の半導体装置の変形例を説明する。図７は、本実施例の変形例であり、半導体チップ２のバンプ電極５と配線基板６との接続構造を示す断面図である。
この変形例の半導体装置の特徴としては、配線基板６の、バンプ電極５に対応した位置にそれぞれ孔部２６が設けられている。孔部２６はバンプ電極５が配置される程度、例えば５０μｍ程度の大きさで形成される。孔部２６は、配線基板６の外部端子搭載面側に形成された配線９を露出するように形成されている。そして、バンプ電極５は導電性の接着部材１１、例えば半田等を介して、孔部２６から配線基板６の外部端子搭載面側の配線９に接続される。このように、配線基板６のバンプ電極５の搭載部位に孔部２６を設け、孔部２６を介して外部端子搭載面側の配線９にバンプ電極５を電気的に接続することにより、バンプ電極５から配線基板６の外部端子搭載面までを直線的、かつ電気的に接続した。それにより、電極パッド３から外部端子１４までの高さ方向の配線距離をさらに短くすることができる。さらに本実施例においては、孔部２６を通じて配線９とバンプ電極５を接続することで、半導体装置の外形を薄型化できる。また、このように電極パッド３から外部端子１４までの配線が短くできたことで、半導体装置の処理をより高速化できる。
さらに、孔部２６内の配線９には、Cu/Ni/Au等のメッキ２７が設けられており、半導体チップ２と配線基板６との電気的接続を良好にできる。また、半導体チップ２と配線基板６との電気的接続部に孔部２６を設けたことにより、半導体チップ２と配線基板６との接着面積を大きくすることができる。また、配線基板６の孔部２６は、孔部２６内の側面に、外部端子搭載面から半導体チップ搭載面側に向かうにつれて孔径が広くなる傾斜部を形成している。これにより、バンプ電極５と配線基板６の配線９との接着性を向上できる。
（実施例２）
図８は、本発明の実施例２に係る半導体装置のパッケージ構造を示す断面図、図９は、本発明の実施例２の半導体装置に用いる配線基板のランド部の配置を模式的に示す平面図である。
図８及び図９を参照すると、本実施例の半導体装置１は、略四角形の板状で、一面に所定の回路が形成された半導体チップ２を有している。半導体チップ２の一面側の略中央領域に、例えば中央領域に一列で配置された複数の電極パッド３を有している。また電極パッド３を除く、半導体チップ２の一面上には絶縁性の保護膜であるパッシベーション膜４が形成され、半導体チップ２の回路形成面を保護している。
また、半導体チップ２上に形成された複数の電極パッド３上には、後述する配線基板に接続する為のバンプ電極５がそれぞれ形成されている。バンプ電極５は、例えば電極パッド３上に、溶融され先端にボールが形成されたワイヤを超音波熱圧着し、該ワイヤを引きちぎることにより形成される。
半導体チップ２の一面との対向箇所には、所定の配線が形成された配線基板６が配置されている。配線基板６は、例えばテープ状の配線基板であり、ポリイミド樹脂等からなるテープ基材７に、後述する外部端子を接続する為の複数のランド部８と、ランド部８と半導体チップ２の電極パッド３上に形成されたバンプ電極５とを接続する為の接続配線（接続パッド１２、貫通配線１３、配線９が含まれる。）が形成されている。
配線９は配線基板６の外部端子搭載面の側に形成され、これとは反対面側にバンプ電極５の搭載部位（接続パッド１２）が形成されている。そして、ランド部８及び接続パッド１２を除く、テープ基材７の表面上には、絶縁性の保護膜、例えばソルダーレジスト１０が設けられている。
配線基板６に半導体チップ２が搭載され、バンプ電極５と接続パッド１２とが、導電材料１１（例えば半田）を介して電気的に接続されている。
配線基板６には、接続パッド１２に接続された貫通配線１３が形成されている。貫通配線１３は、接続パッド１２から、配線基板６の外部端子搭載面側までをまっすぐに（一直線に）貫通するよう形成され、接続パッド１２に接続されたバンプ電極５とこれに対応する外部端子１４とを電気的に接続している。これにより、半導体チップ２上のバンプ電極５から、当該バンプ電極に対応する外部端子１４までの配線が最短距離となり、半導体装置の動作速度を高速化できる。
また配線基板６のランド部８は、例えば半導体チップ２の中央領域に直線的に配列された複数の電極パッド３に対応して配置される。本実施例では、外部端子搭載面において複数のランド部８が格子状に配置されるよう、電極パッド３と接続される接続パッド１２の列を挟んで両側にそれぞれ、２列のランド部８が接続パッド１２の列と略平行に配置されている。勿論、本発明においてはランド部８の列は２列に限られない。
配線基板６に設けられたランド部８上には、マザーボード等へ実装するための複数の外部端子１４が配置されている。外部端子１４は、例えば半田等からなるボールを、フラックス等を介してランド部８上に搭載し、リフローすることで形成される。
また、半導体チップ２と配線基板６との間には、絶縁性の封止材としてのアンダーフィル材１５が設けられている。該アンダーフィル材は、少なくともバンプ電極５と接続パッド１２との接続部を覆うように配されていれば良い。本実施例では半導体チップ２の電極パッド３と配線基板６との接合部とその近傍部位のみが、アンダーフィル材１５によって覆われている。このように半導体チップ２と配線基板６との接続部を覆う絶縁部材を極力小さく構成したことにより、半導体装置のマザーボード等への２次実装時に熱膨張係数差により半導体チップにかかる応力を緩和することができる。これにより、半導体装置の信頼性を向上することができる。尚、半導体チップ２の一面を保護する為に、半導体チップ２と配線基板６との隙間を全て満たすように絶縁性の封止材を設けても良い。半導体チップ２と配線基板６との隙間を全て満たすように上記封止材を設けることで、半導体装置の２次実装の際にテープ状の配線基板６が撓むことなく実装できる。
「実施例２の製法」
次に図１０を参照して、本発明の実施例２である半導体装置の製造方法について説明する。
まず、実施例１と同様に、夫々の電極パッド３上にバンプ電極５が形成された半導体チップ２が準備される（図５（ａ）（ｂ））。
また、本実施例に用いられる配線基板６は、TAB（Tape Automated Bonding）方式で処理されるものであり、配線基板６を構成する単位フレーム構造は以下の通り構成される。
その単位フレーム構造は、図１０（ａ）に示すように、ポリイミド樹脂等からなるテープ基材７に、後述する外部端子を接続する為に格子状に配置された複数のランド部８と、該ランド部８と半導体チップ２の電極パッド３上に形成されたバンプ電極５とを接続する為の配線９が形成されている。配線基板６には貫通配線１３が形成され、かつ、バンプ電極５の搭載部位（接続パッド１２）に接続されている。貫通配線１３は、接続パッド１２から、配線基板６の外部端子搭載面側までをまっすぐ（一直線）に貫通するよう形成され、接続パッド１２に接続されたバンプ電極５とこれに対応する外部端子１４とを電気的に接続している。このような単位フレーム構造が複数個、連続して形成されている配線基板６が準備される。
配線基板６は例えばリールｔｏリールでセットされ、図１０（ｂ）に示すように、半導体チップ２の電極パッド搭載部位（接続パッド１２）に絶縁性の封止材、例えばアンダーフィル材１５がポッティング手段２２により選択的に塗布される。尚、アンダーフィル材の塗布は、配線基板６ではなく、半導体チップ２の側に塗布しても良い。あるいは、半導体チップ２を配線基板６上に搭載した後、配線基板６と半導体チップ２の隙間からアンダーフィル材１５を流し込むことで、バンプ電極５と接続パッド１２との接続部を覆ってもよい。
アンダーフィル材１５の塗布された配線基板６は、ダイボンディング工程に移行される。ダイボンディング工程では、図１０（ｃ）に示すように、半導体チップ２がフリップチップボンディングにより配線基板６に搭載される。フリップチップボンディングでは、半導体チップ２は吸着コレット２０等で真空吸着された状態で、配線基板６の接続パッド１２とバンプ電極５とを位置合せし、接続パッド１２とバンプ電極５とを、導電性の接着材１１を介して電気的に接続することで、配線基板６上に搭載される。この半導体チップ２の搭載によりアンダーフィル材１５は、半導体装置２と配線基板６の接合部とその近傍位置を保持固定する。これにより、半導体チップ２と配線基板６との接続部の面積が小さくなり、半導体装置のマザーボード等への２次実装の際に半導体装置にかかる応力を緩和できる。
また、配線基板６には貫通配線１３が、バンプ電極５の搭載部位（接続パッド１２）から、配線基板６の外部端子搭載面側までをまっすぐに貫通するよう形成されているため、バンプ電極５から外部端子１４までを最短の配線で接続できる。
配線基板６に搭載された半導体チップ２は、ボールマウント工程に移行される。具体的には、図１０（ｄ）に示すように、配線基板６上のランド部８に導電性のボール２４が搭載され、複数の外部端子１４が形成される。このボールマウント工程では、配線基板６上のランド部８の配置に合わせて複数の吸着孔が形成された吸着機構２５を用いて、例えば半田等からなるボール２４をその吸着孔に保持する。そして、保持されたボール２４にフラックスを転写形成し、配線基板６上のランド部８に一括搭載する。ボール搭載後、リフローすることで外部端子１４がランド部８に固定される。
外部端子１４が形成された配線基板６は、切断工程、マーキング工程等を経て、図１０（ｅ）に示すような半導体装置１が得られる。これにより、電極パッド３から外部端子１４までの配線距離を最短にするように配線された半導体装置を効率よく製造することができる。また、半導体チップ２と配線基板６の接合部とその近傍位置のみを封止材１５で保持固定したことにより、半導体装置の２次実装の際に当該半導体装置にかかる応力を緩和できる。また、特許文献１に記載の半導体装置に使用されているようなエラストマを本発明の半導体装置は使わないで応力緩和しているので、半導体装置の製造コストを低減できる。
次に、本発明の実施例２の半導体装置の変形例を説明する。図１１は、本実施例２の変形例であり、半導体チップ２のバンプ電極５と配線基板６との接続構造を示す断面図である。図１２は、図１１の要部拡大図である。
図１１に示されるような半導体装置１は、半導体チップ２のバンプ電極５と配線電極６との接続構造を除いては、上記の実施例２の構成と同じである。図１１及び図１２を参照すると、配線基板６の、バンプ電極５に対応した位置にそれぞれ孔部２６が設けられている。孔部２６はバンプ電極５が配置される程度の大きさであれば良い。孔部２６は、配線基板６の外部端子搭載面側に形成された配線９を露出するように形成されている。そして、バンプ電極５は導電性の接着部材１１を介して、孔部２６から配線基板６の外部端子搭載面側の配線９に接続される。このように、配線基板６のバンプ電極５の搭載部位に孔部２６を設け、孔部２６を介して外部端子搭載面側の配線９にバンプ電極５を電気的に接続することにより、バンプ電極５から配線基板６の外部端子搭載面までを直線的、かつ電気的に接続した。それにより、電極パッド３から外部端子１４までの高さ方向の配線距離をさらに短くすることができる。さらに本実施例においては、孔部２６を通じて配線９とバンプ電極５を接続することで、半導体装置の外形を薄型化できる。また、電極パッド３から外部端子１４までの配線を短くできることで、半導体装置の処理が高速化できる。
さらに、孔部２６内の配線９には、Cu/Ni/Au等のメッキ２７が設けられており、半導体チップ２と配線基板６との電気的接続を良好にできる。また、半導体チップ２と配線基板６との電気的接続部に孔部２６を設けたことにより、半導体チップ２と配線基板６との接着面積を大きくすることができる。
また図１３は、本実施例２の半導体装置において多層配線構造の配線基板６を適用した例を示している。この図のように配線基板６に多層配線基板を用いることで、さらに高密度な配線が可能となる。この態様は実施例１にも適用できる。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、本実施例では半導体チップ２の中央領域に、複数の電極パッド３が設けられた場合について説明したが、本発明の技術は、チップ周辺領域に電極パッド３が設けられた半導体チップに適用することも可能である。
また本実施例ではテープ状の配線基板６を用いた場合について説明したが、ガラスエポキシ基板等のリジット基板を用いても良い。
尚、本明細書において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
本発明では、一面の中央領域に配置された複数の電極パッドを有する半導体チップが配線基板に、該電極パッド上にバンプ電極を設けて搭載される。この配線基板の配線は、配線基板の半導体チップ搭載面におけるバンプ電極の搭載部位から、配線基板の外部端子搭載面までをまっすぐに配線すると共に、バンプ電極と対応する外部端子とを電気的に接続するように構成されている。その上、配線基板のバンプ電極の搭載部位から、複数のランド部のうち当該バンプ電極の搭載部位に最も近いランド部の中心位置までの水平方向距離が０．７５ｍｍ以下に設定されている。このように半導体装置を構成したことにより、平面方向と高さ方向で配線距離が最短になるよう配線することが可能となり、ノイズを低減できる。さらに、外部端子までを最短の配線で接続することができ、半導体装置の処理が高速化できる。また、バンプ電極の搭載部から、これに最も近い列のランド部までの距離を可能な限り短くすることで、バンプ電極の搭載部から見て２列目、３列目のランド部までの配線距離も短くすることができ、外部端子の高密度化ができる。
また、ランド部を、２次実装した際に応力の集中する配線基板の周囲、例えば半導体チップの端部近傍位置に配置しないように構成できるので、半導体装置を２次実装するときの信頼性を向上することができる。
また、エラストマを使わず、半導体チップと配線基板の接合部とその近傍位置のみを絶縁部材により覆って半導体チップと配線基板を保持固定することで、半導体装置の２次実装時にかかる応力を緩和できるとともに、半導体装置のコスト低減もできる。
また、配線基板のバンプ電極の搭載部位に孔部を形成し、該孔部を介してパンプ電極を外部端子搭載面側にある配線部分に電気的に接続することにより、孔部内にバンプ電極が挿入されるので、半導体装置の外形を薄型化できる。これにより、電極パッドから外部端子までの配線がさらに短くでき、半導体装置の処理が高速化できる。また、半導体チップと配線基板との接着面積も大きくなり、接続の信頼性も向上することができる。
さらに、上記の配線基板をフレキシブル配線基板とすることにより、半導体装置を薄型化できる。
本発明の実施例１に係る半導体装置のパッケージ構造を示す断面図である。 本発明の実施例１の半導体装置に用いる配線基板のランド部の配置を模式的に示す平面図である。 実施例１におけるランド部の配置位置を説明するための図で、要部平面図である。 実施例１におけるランド部の配置位置を説明するための図で、要部断面図である。 本発明の実施例１の半導体装置の製造方法について説明するための工程図である。 本発明の実施例１の半導体装置の製造方法について説明するための工程図である。 実施例１の変形例であり、半導体チップのバンプ電極と配線基板との接続構造を示す断面図である。 本発明の実施例２に係る半導体装置のパッケージ構造を示す断面図である。 本発明の実施例２の半導体装置に用いる配線基板のランド部の配置を模式的に示す平面図である。 本発明の実施例２の半導体装置の製造方法について説明するための工程図である。 実施例２の変形例であり、半導体チップのバンプ電極と配線基板との接続構造を示す断面図である。 図１１の要部拡大図である。 本発明に適用可能な多層配線構造の配線基板を示す断面図である。
符号の説明
１ 半導体装置
２ 半導体チップ
３ 電極パッド
４ パッシベーション膜
５ バンプ電極
６ 配線基板
７ テープ基材
８ ランド部
９ 配線
１０ ソルダーレジスト
１１ 導電材料
１２ 接続パッド
１３ 貫通配線
１４ 外部端子
１５ アンダーフィル材
１６ 半導体ウェハ
１７ ＵＶテープ
１８ ダイシングブレード
１９ ダイシングライン
２０ 吸着コレット
２１ キャリア治具
２２ ポッティング装置
２３ 位置決めステージ
２４ ボール
２５ 吸着機構
２６ 孔部
２７ メッキ

Claims (8)

  1. 一面の中央領域に配置された複数の電極パッドを有する半導体チップと、
    前記半導体チップの一面に対向配置され、配線を有する配線基板と、
    前記半導体チップと前記配線基板との対向面間に設けられ、前記電極パッドと前記配線とを電気的に接続する複数のバンプ電極と、
    前記複数のバンプ電極に対応し、前記配線基板上に搭載された複数の外部端子と、
    前記半導体チップと前記配線基板との間に設けられ、少なくとも前記バンプ電極と前記配線との接続部を覆う絶縁部材とを有し、
    前記配線基板の配線は、前記配線基板の半導体チップ搭載面における前記バンプ電極の搭載部位から、前記配線基板の外部端子搭載面までをまっすぐに配線すると共に、前記バンプ電極と対応する前記外部端子とを電気的に接続するように構成され、前記配線は、前記バンプ電極の搭載部位から前記配線基板の外部端子搭載面までをまっすぐに配線する部分として、当該バンプ電極の搭載部位に設けられた接続パッドと、該接続パッドから前記外部端子搭載面へと設けられた貫通配線とを含むことを特徴とする半導体装置。
  2. 前記絶縁部材は、前記バンプ電極と前記配線との接続部とその近傍のみを覆うように設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記絶縁部材は、前記半導体チップと前記配線基板との隙間を満たすように設けられていることを特徴とする請求項１に記載の半導体装置。
  4. 前記貫通配線は、前記配線基板の外部端子搭載面側から半導体チップ搭載面側に向かうにつれて配線幅が広くなるよう形成されていることを特徴とする請求項１に記載の半導体装置。
  5. 一面の中央領域に配置された複数の電極パッドを有する半導体チップと、
    前記半導体チップの一面に対向配置され、配線と複数のランド部とを有する配線基板と、
    前記半導体チップと前記配線基板との対向面間に設けられ、前記電極パッドと前記配線とを電気的に接続する複数のバンプ電極と、
    前記複数のバンプ電極に対応し、前記配線基板の前記ランド部上に搭載された複数の外部端子と、
    前記半導体チップと前記配線基板との間に設けられ、少なくとも前記バンプ電極と前記配線との接続部を覆う絶縁部材とを有し、
    前記配線基板の配線は、前記配線基板の半導体チップ搭載面における前記バンプ電極の搭載部位から、前記配線基板の外部端子搭載面までをまっすぐに配線すると共に、前記バンプ電極と対応する前記外部端子とを電気的に接続するように構成され、
    前記配線基板の前記バンプ電極の搭載部位に孔部が形成され、該孔部を介して前記パンプ電極が前記外部端子搭載面側にある配線部分に直線的かつ電気的に接続されると共に、
    前記孔部は、該孔部内の側面に、前記配線基板の外部端子搭載面から半導体チップ搭載面側に向かうにつれて孔径が広くなる傾斜部を有することを特徴とする半導体装置。
  6. 前記外部端子が、約０．３５ｍｍ径で、約０．５ｍｍピッチで格子状に配置されていることを特徴とする請求項１又は５に記載の半導体装置。
  7. 前記配線基板は、フレキシブル配線基板であることを特徴とする請求項１又は５に記載の半導体装置。
  8. 複数の電極パッドを有し、前記電極パッド上に複数のバンプ電極が形成された半導体チップを準備する工程と、
    基材と、前記複数のバンプ電極に対応するランド部であって前記基材上に設けられ、複数の外部端子を搭載するランド部と、前記基材の半導体チップ搭載面における前記バンプ電極の搭載部位に設けられた複数の接続パッドと、前記複数の接続パッドから、前記基材の外部端子搭載面までをまっすぐに接続するように構成された複数の貫通配線と、前記複数の貫通配線と対応する前記ランド部とを電気的に接続する配線と、を有する配線基板を準備する工程と、
    前記バンプ電極の搭載部位から前記配線基板の外部端子搭載面までをまっすぐに配線するように、フリップチップボンディングにより前記バンプ電極と前記複数の接続パッドとを電気的に接続することで、前記配線基板に前記半導体チップを搭載する工程と、
    前記配線基板の前記ランド部に前記外部端子を形成する工程と、
    を有する半導体装置の製造方法。
JP2007179562A 2007-07-09 2007-07-09 半導体装置及びその製造方法 Expired - Fee Related JP4917979B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007179562A JP4917979B2 (ja) 2007-07-09 2007-07-09 半導体装置及びその製造方法
US12/169,072 US7812439B2 (en) 2007-07-09 2008-07-08 Semiconductor package with reduced length interconnect and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007179562A JP4917979B2 (ja) 2007-07-09 2007-07-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009016726A JP2009016726A (ja) 2009-01-22
JP4917979B2 true JP4917979B2 (ja) 2012-04-18

Family

ID=40252403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007179562A Expired - Fee Related JP4917979B2 (ja) 2007-07-09 2007-07-09 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7812439B2 (ja)
JP (1) JP4917979B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5214554B2 (ja) * 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
JP2021145041A (ja) * 2020-03-12 2021-09-24 日本電気株式会社 実装構造および電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2675003B2 (ja) * 1987-06-19 1997-11-12 株式会社日立製作所 Ｌｓｉ実装構造体
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP4094074B2 (ja) * 1996-03-22 2008-06-04 株式会社ルネサステクノロジ 半導体集積回路装置
JP2000323640A (ja) * 1999-05-14 2000-11-24 Hitachi Ltd 半導体装置
WO2001026147A1 (fr) * 1999-10-04 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
JP2004128155A (ja) * 2002-10-01 2004-04-22 Renesas Technology Corp 半導体パッケージ
US7728439B2 (en) * 2002-11-21 2010-06-01 Nec Corporation Semiconductor device, wiring substrate, and method for manufacturing wiring substrate
JP2005228916A (ja) * 2004-02-13 2005-08-25 Nippon Circuit Kogyo Kk 中心位置を偏らせたスルーホールを有する半導体搭載用プリント配線板
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造

Also Published As

Publication number Publication date
US20090014874A1 (en) 2009-01-15
US7812439B2 (en) 2010-10-12
JP2009016726A (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US7928551B2 (en) Semiconductor device and method of manufacturing the same
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
JP2009212315A (ja) 半導体装置及びその製造方法
JP2010147070A (ja) 半導体装置
JP2011155203A (ja) 半導体装置
KR20150060758A (ko) 반도체 장치 및 그 제조방법
JP5372346B2 (ja) 半導体装置及びその製造方法
JP5557439B2 (ja) 半導体装置及びその製造方法
JP5543063B2 (ja) 半導体装置の製造方法
JP5501562B2 (ja) 半導体装置
US7786564B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2010263108A (ja) 半導体装置及びその製造方法
JP4917979B2 (ja) 半導体装置及びその製造方法
JP2009182004A (ja) 半導体装置
KR101345035B1 (ko) 반도체 패키지 및 그 제조 방법
JP2009283835A (ja) 半導体装置及びその製造方法
JP4737995B2 (ja) 半導体装置
JP2007059493A (ja) 半導体装置およびその製造方法
JP2013157433A (ja) 半導体装置
JP4552777B2 (ja) 半導体装置の製造方法
KR100753795B1 (ko) 반도체 패키지 및 그 제조 방법
JP2006186128A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110816

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees