Nothing Special   »   [go: up one dir, main page]

JP4914548B2 - Photoelectric conversion cell, imaging device, imaging method, and driving method of imaging device - Google Patents

Photoelectric conversion cell, imaging device, imaging method, and driving method of imaging device Download PDF

Info

Publication number
JP4914548B2
JP4914548B2 JP2001294654A JP2001294654A JP4914548B2 JP 4914548 B2 JP4914548 B2 JP 4914548B2 JP 2001294654 A JP2001294654 A JP 2001294654A JP 2001294654 A JP2001294654 A JP 2001294654A JP 4914548 B2 JP4914548 B2 JP 4914548B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
processing circuit
horizontal
vertical
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001294654A
Other languages
Japanese (ja)
Other versions
JP2003110939A (en
Inventor
利明 田中
信宏 笛木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2001294654A priority Critical patent/JP4914548B2/en
Publication of JP2003110939A publication Critical patent/JP2003110939A/en
Application granted granted Critical
Publication of JP4914548B2 publication Critical patent/JP4914548B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は光電変換セルアレイを使用した物体撮像装置に関するものであり、特に詳しくは、複雑な構成を使用せずに、被写体、つまり対象物体の移動方向或いは当該対象物体の形状を認識する事が可能な光電変換セルアレイを使用した物体撮像装置に関するものである。
【0002】
【従来の技術】
図11は、従来のMOS型固体撮像装置111の回路プロック図である。また図12は図11に示すMOS型固体撮像装置111の、マトリックス状に配列された光電変換セル131の構成図で、図13は図11のMOS型固体撮像装置111に照射された画像データを読み出すためのMOS型固体撮像装置の駆動信号タイミング図であり、さらに図14は、図11のMOS型固体撮像装置111に照射された画像データを読み出して被写体の移動方向情報を得るためのシステムブロック図である。
【0003】
まず図11を用いて、従来のMOS型固体撮像装置111の構成について説明する。
【0004】
MOS型固体撮像装置111は、マトリックス状に配列された光電変換セルアレイ113と、このマトリックス状に配列された光電変換セルアレイ113の行方向を選択するために光電変換セルアレイ113に接続された垂直選択回路117と、光電変換セルアレイ113からの出力データを選択するために光電変換セルアレイ113に接続された水平選択回路115と、光電変換セルアレイ113からのデータを読み出すために光電変換セルアレイ113に接続された負荷回路セルアレイ119と、さらにこのMOS型固体撮像装置111を制御するためのコントロール回路121と出力アンプ123にて構成され、コントロール回路121は水平選択回路115と垂直選択回路117と光電変換セルアレイ113に接続している。
【0005】
そして水平選択回路115は出力アンプ123に接続し、光電変換セルアレイ113からの出力データは出力端子125より出力される。
【0006】
次に図12を用いてこの光電変換セルアレイ113を構成する光電変換セル131の構成について説明する。
【0007】
即ち、リセット用MOSトランジスタ133のドレイン端子はリセット電圧端子135として全ての光電変換セル131で共通に接続され、リセット用MOSトランジスタ133のゲート端子はリセット信号端子137として全ての光電変換セル131で共通に接続している。
【0008】
そしてリセット用MOSトランジスタ133のソース端子は光電変換であるフォトダイオード139のカソード端子と、及び寄生容量141の一端と、アンプ用MOSトランジスタ143のゲートに接続している。
【0009】
一方、選択用MOSトランジスタ145のゲートは垂直選択端子147としてマトリックス状に配置された光電変換セル131の行ごとに共通に接続されて垂直選択回路117に接続し、選択用MOSトランジスタ145のドレインはデータ出力端子151としてマトリックス状に配置された光電変換セル131の列ごとに共通に接続されて、負荷回路セルアレイ119と水平選択回路115に接続している。また選択用MOSトランジスタ145のソースはアンプ用MOSトランジスタ143のドレインに接続している。
【0010】
又、リセット用MOSトランジスタ133のバルクと、アンプ用MOSトランジスタ143のバルク及びソース、選択用MOSトランジスタ145のバルク、寄生容量141のもう一方の端子及び、フォトダイオード139のアノード端子は、全て共通にグランド電位151に接続している。
【0011】
次に、図11乃至図13を用いてこのMOS型固体撮像装置111に照射された被写体の画像データを読み出す動作について説明する。
【0012】
つまり、図13は、Nフレーム171での画像データを取り込むタイミングである。まず全ての光電変換セル131のリセット信号端子137にリセット時間173のリセット信号161を入力する。
【0013】
この動作により全ての光電変換セル131に配置される寄生容量141はリセット状態となる。そしてリセット時間173が終了してから蓄積時間163の期間にて各光電変換セル131の受光部である各フォトダイオード139に照射された画像データは、その入射光量により寄生容量141に蓄積される。
【0014】
そしてこの寄生容量141に蓄積された画像データは各光電変換セル131に配置されるアンプ用MOSトランジスタ143により増幅され、選択用MOSトランジスタ145をオンすることにより負荷回路セルアレイ119に電圧変換され画像データとして読み出すことができる。
【0015】
つまり全ての光電変換セル131に配置された各々の寄生容量141に蓄積された画像データを読み出すには、蓄積時間163が終了した後、垂直選択回路117からの垂直アドレス信号167が光電変換セルアレイ113のある一行の垂直選択端子147を選択し、これにより選択用MOSトランジスタ145がオンして負荷回路セルアレイ119に電圧変換された画像データがデータ出力端子151より出力信号169として出力される。
【0016】
さらにある一行の垂直選択端子147が垂直アドレス信号167によって選択されている期間に水平選択回路115からの水平アドレス信号165により、この行に接続されている全ての光電変換セル131の画像データが順じ出力回路123に送られ、増幅されて出力端子125より出力される。
【0017】
そして垂直アドレス信号167と水平アドレス信号165を順じ光電変換セルアレイ113に入力することにより、全ての光電変換セル131に配置された各々の寄生容量141に蓄積された画像データを順じデータ出力端子151より出力信号169として得ることができる。
【0018】
上述の駆動方法にて、全ての光電変換セル131に蓄積された画像データは1フレーム期間171にてMOS型固体撮像装置111より出力される。
【0019】
次にこの従来のMOS型固体撮像装置111を用いて被写体の移動方向情報を得る手段について図14を用いて説明する。
【0020】
図14はMOS型固体撮像装置111を用いた画像処理システムの一例であり、MOS型固体撮像装置111の出力端子125をA/D変換回路181に接続し、A/D変換回路181の出力には第一のメモリ回路183の入力と第2のメモリ回路185の入力を接続する。
【0021】
第1のメモリ回路183の出力と第2のメモリ回路185の出力にはデータ比較回路187を接続する。図14には記載していないがこのシステムの制御を行なうためにマイクロコンピュータの様な制御回路も必要となる。
【0022】
次にこの画像処理システムの動作について説明する。
【0023】
まずMOS型固体撮像装置111より得られたNフレームの画像データは、A/D変換回路181によりデジタル化され、第一のメモリ回路183に入力され保管される。そして次にMOS型固体撮像装置111より得られたN+1フレームの画像データはA/D変換回路181によりデジタル化され、第二のメモリ回路185に入力され保管される。そしてデータ比較回路187によりNフレームの画像データとN+1フレームの画像データが比較され、比較データ出力端子189から出力される。この比較データ出力端子189からの出力信号により被写体の移動方向情報を知り得ることができる。
【0024】
【発明が解決しようとする課題】
従来のMOS型固体撮像装置は上述したように構成されて、また上述したように駆動して被写体の画像データを読み出しており、MOS型固体撮像装置から画像データを読み出すためには選択用MOSトランジスタを選択するために垂直選択回路を順じ選択し、その間に水平選択回路を順じ選択して一画素、一画素のデータを順次読み出していた。
【0025】
そして被写体の移動方向情報を得るシステムを構築するためにはMOS型固体撮像装置からの画像データ出力をA/D変換回路によりデジタル変換してフレーム毎に別々のメモリ回路に一時保管していた。そして被写体の移動情報を得るためには、Nフレームの画像データとN+1フレームの画像データをそれぞれ別のメモリ回路に一時保管してからそれぞれのメモリデータの比較を行い、被写体の移動方向情報を得ていた。
【0026】
つまり被写体の移動方向情報を得るには、MOS型固体撮像装置において垂直選択回路と水平選択回路が必要で、光電変換セルにおいては選択用MOSトランジスタが必要であった。
【0027】
そして画像情報を得るには一画素毎に順次画素データを読み出す必要があり、非常に時間がかかった。また垂直選択回路と水平選択回路等の回路によりチップ面積が大きくある問題があった。さらにMOS型固体撮像装置以外にもA/D変換回路や複数のメモリ回路が必要となり各回路の駆動方法が複雑になり、また処理時間もかかるという問題もあった。
【0028】
本発明の目的は、上記した従来技術の欠点を改良し、スキャン処理回路、アナログ/デジタル変換回路、逐次読み出し、書き込み回路等を必要とせず、簡易な構成でありながら、確実に且つ即時に所定の被検出物体の移動方向の判定或いは当該被検出物体の形状を認識できる小型化された光電変換セルアレイを使用した物体撮像装置を提供するものである。
【0029】
つまり、本発明に於いては、従来の様な被写体を正確に高解像度を以て撮像する事は必要がない分野で、対象となる被検査物体の移動方向或いは当該被検査物体の形状がある程度のレベルで認識出来れば良い様な分野で使用する際に有用となるものである。
【0030】
【課題を解決するための手段】
本発明は上記した目的を達成するため、以下に記載されたような技術構成を採用するものである。即ち、本発明に係る第1の態様としては、1つのフォトダイオード、1つのI/V変換用制御手段、2つの互いに独立して当該フォトダイオードに接続されて配置されているアンプ用制御手段とから構成されている光電変換セルアレイ用の光電変換セルであり、又、本発明に於ける第2の態様としては、上記した光電変換セルが複数個マトリックス状に配列された光電変換セルアレイと、当該光電変換セルアレイに接続された垂直負荷回路アレイと、水平負荷回路アレイと、垂直データ処理回路と、水平データ処理回路とが設けられていると同時に、当該垂直データ処理回路と水平データ処理回路とに接続された出力処理回路及び当該光電変換セルアレイと、垂直負荷回路アレイと、水平負荷回路アレイと、垂直データ処理回路と、水平データ処理回路と、出力処理回路とに接続されている制御回路とから構成されている物体撮像装置である。
【0031】
更に、本発明に於ける第3の態様としては、上記した物体撮像装置に於て、当該光電変換セルアレイを構成する光電変換セルに於ける個々の当該I/V変換用制御手段に於ける制御端子に一定の電圧を印加すると共に、当該I/V変換用制御手段に於ける一方の出力端子であるリセット端子にリセット信号を入力し、その後、当該垂直データ処理回路に於ける垂直信号判定処理回路が、個々の垂直信号線に接続されている当該個々の垂直データ処理回路セルから常時出力される電圧値を時系列的に記憶すると共に当該水平データ処理回路に於ける水平信号判定処理回路が、個々の垂直信号線に接続されている当該個々の垂直データ処理回路セルから常時出力される電圧値を時系列的に電圧波形として記憶させ、次いで当該垂直信号判定処理回路及び当該水平信号判定処理回路のそれぞれから得られた、当該垂直信号線及び水平信号線に於ける電圧波形から当該光電変換セルアレイ上を移動した或いは当該光電変換セルアレイ上に存在する被測定物体の移動方向或いは被測定物体の形状を識別する様に構成されている物体撮像装置の駆動方法である。
【0032】
【発明の実施の態様】
本発明に係る光電変換セル、当該光電変換セルアレイを用いた物体撮像装置及び当該物体撮像装置の駆動方法は、上記した様な技術構成を採用しているものであって、基本的には、マトリックス状に配列された光電変換セルの回路構成と読み出し方法の部分に特徴があり、より具体的には、マトリックスアレイ状に配置された各光電変換セルのデータを、全各光電変換セルの垂直方向と水平方向に同時に画像データ処理を行なう機能を備え、特に被写体の移動方向情報を容易に取得するのに適した構成の物体撮像装置である。
【0033】
【実施例】
以下に、本発明に係る光電変換セル及び物体撮像装置の一具体例の構成を図面を参照しながら詳細に説明する。
【0034】
即ち、図1は、本発明にかかる光電変換セルの一具体例の構成を示す回路図であって、図中、1つのフォトダイオード39、1つのI/V変換用制御手段33、2つの互いに独立して当該フォトダイオード39に接続されて配置されているアンプ用制御手段43、45とから構成されている光電変換セルアレイ用の光電変換セル31が示されている。
【0035】
本発明に於ける当該フォトダイオード39は、従来公知のものが使用出来、又本発明に於ける当該アンプ用制御手段43及び45は、特に限定されるものではないが、フォトダイオード39に流れる電流に応答した電流を増幅して、垂直信号線49或いは水平信号線51に出力しえる様な構成を有するものであれば如何なる構成のものでも使用可能である。
同様に、当該I/V変換用制御手段33も特に限定されるものではないが、リセット機能を有し且つ、当該フォトダイオード39を流れる光電流を対数出力特性をもって電圧に変換する機能を有するものであれば、如何なる構成のものでも使用可能である。
【0036】
本発明に於ける上記したアンプ用制御手段43、45及びI/V変換用制御手段33は、トランジスタを使用する事が可能であり、バイポーラ型トランジスタ或いはFET型トランジスタ等を使用する事が出来る。
【0037】
本発明に於て使用される当該光電変換セル31のより詳細な構成を説明するならば、1つのフォトダイオード39、当該フォトダイオード39の第1の端子t1にそれぞれの制御端子S1とS2が接続され、それぞれの第1の出力端子t3及びt4が、当該フォトダイオード39に於ける接地された第2の端子t2と接続され、それぞれの第2の出力端子t5とt6が、光電変換セルアレイ11の垂直信号線49及び水平信号線51の何れか一方で、互いに異なる信号線に個別に接続されている第1と第2のアンプ用制御手段43、45及び当該フォトダイオード39の第1の端子t1に接続されているI/V変換用制御手段33とから構成されているものである。
【0038】
本発明に於いては、当該第1と第2のアンプ用制御手段43と45は、互いに同一のサイズに構成されている事が望ましい。
【0039】
又、本発明に於いては、当該第1のアンプ用制御手段43の第2の出力端子t5は、例えば、当該光電変換セルアレイ11の水平信号線51に接続され、又当該第2のアンプ用制御手段45の第2の出力端子t6は、当該光電変換セルアレイ11の垂直信号線49に接続されているものである。
【0040】
勿論、本発明に於いては、当該接続関係は逆で有っても構わない。
【0041】
更に、本発明に於いては、当該第1と第2のアンプ用制御手段43、45に於ける双方の第2の出力端子t5、t6から、当該フォトダイオード39に照射される光の量に応答して、当該光の量に対応した、互いに同一量の電流が、同時に且つ常時出力される様に構成されている事が必要である。
【0042】
尚、図1中、41は寄生容量である。
【0043】
本発明に於ける当該第1と第2のアンプ用制御手段43、45は、例えば、いずれもMOSトランジスタで構成されている事が望ましい。
【0044】
その場合には、当該第1と第2のMOSトランジスタ43、45は、互いに同一のサイズに形成されている事が好ましい。
【0045】
一方、本発明に於いては、当該I/V変換用制御手段33もMOSトランジスタで構成されている事が好ましい。
【0046】
従って、本発明にかかる光電変換セル31のより好ましい具体例としては、1つのフォトダイオード39、当該フォトダイオード39の第1の端子t1にそれぞれのゲート制御端子S1及びS2が接続され、それぞれの第1の出力端子t3及びt4が、当該フォトダイオード39に於ける接地された第2の端子t2と接続され、それぞれの第2の出力端子t5及びt6が、光電変換セルアレイ11の垂直信号線49及び水平信号線51の何れか一方で、互いに異なる信号線に個別に接続されている第1と第2のアンプ用MOSトランジスタ43、45及び当該フォトダイオード39の第1の端子t1に接続されているI/V変換用MOSトランジスタ33とから構成されている光電変換セル11である。
【0047】
更に、本発明に於ける当該I/V変換用MOSトランジスタ33のソース端子t7にフォトダイオード39の第1の端子t1と当該第1のアンプ用MOSトランジスタ43のゲート端子S1と第2のアンプ用MOSトランジスタ45のゲート端子S2とが接続され、当該I/V変換用MOSトランジスタ33のバルクB1と第1のアンプ用MOSトランジスタ43のソース端子t3およびバルクB2と第2のアンプ用MOSトランジスタ45のソース端子t4およびバルクB3とフォトダイオード39の第2の端子t2とが共通に接続されて接地されている事が好ましい。
【0048】
又、本発明に於ける当該光電変換セル31に於ける当該I/V変換用MOSトランジスタ33の当該ゲート端子S3には、予め定められたレベルの電圧(VM)が入力され、当該トランジスタ33に於けるドレイン端子と称される一方の出力端子(以下リセット端子と言う)t8に、所定のタイミングでリセット信号(VR)が印加される様に構成されている事も望ましい具体例である。
【0049】
本発明に於ける上記した光電変換セル31に於いては、当該フォトダイオード39に照射される光の量に応じて、当該第1と第2のアンプ用制御手段43、45を介して、当該垂直信号線49と当該水平信号線51の双方に、当該フォトダイオード39の受光量に対応した同一の量の電流が、同時に且つ常時出力される事になる。
【0050】
次に、本発明に於ける物体撮像装置の構成に付いて、図2及び図3を参照しながら詳細に説明する。
【0051】
即ち、図2は、本発明にかかる光電変換セルアレイの一具体例の構成の概要を説明するブロックダイアグラムであって、図中、上記した本発明にかかる当該光電変換セル31が複数個マトリックス状に配列された光電変換セルアレイ13と、当該光電変換セルアレイ13に接続された垂直負荷回路アレイ15と、水平負荷回路アレイ17と、垂直データ処理回路19と、水平データ処理回路21とが設けられていると同時に、当該垂直データ処理回路19と水平データ処理回路21とに接続された出力処理回路23及び当該光電変換セルアレイ13と、垂直負荷回路アレイ15と、水平負荷回路アレイ17と、垂直データ処理回路19と、水平データ処理回路21と、出力処理回路23とに接続されている制御回路27とから構成されている物体撮像装置11が示されている。
【0052】
本発明に於ける当該物体撮像装置11に於いては、当該光電変換セルアレイ13は、図1に例示されている様な当該複数の光電変換セル31を垂直方向及び水平方向にそれぞれ任意の数となる様にマトリックス状に配置する事が可能である。
【0053】
つまり、当該光電変換セルアレイ13に於いては、垂直方向に配列される当該複数の光電変換セル31の数と水平方向に配列される当該複数の光電変換セル31の数とは異なる様に構成する事も可能であり、又、好ましくは、垂直方向及び水平方向にそれぞれ配列される複数の光電変換セル31の数が共に同じ数となる様に配列されているものである。
【0054】
図3(A)には、当該光電変換セルアレイ13が、垂直方向に3個の当該光電変換セル31が配置され、水平方向にも3個の当該光電変換セル31が配置され、総計9個の当該光電変換セル31でマトリックスが形成されている例を示している。
【0055】
更に、本発明に於ける当該光電変換セル13において、それぞれの第1のアンプ用制御手段43に於けるそれぞれの第2の端子t5を列毎に水平信号線51に共通に接続し、一方、第2のアンプ用制御手段45に於けるそれぞれの第2の端子t6を行毎に垂直信号線49に共通に接続しており、また、当該I/V変換用制御手段33に於ける制御端子S3と当該リセット端子t8とはそれぞれ全ての光電変換セル31で共通に接続されているものである。
【0056】
又、本発明に於ける当該物体撮像装置11に於いては、当該それぞれの水平信号線51の一方の端部には、I/V変換機能を有する負荷回路セル57が設けられており、且つ当該複数の負荷回路セル57によって、水平負荷回路アレイ17が形成されている。
【0057】
同様に、当該それぞれの垂直信号線49の一方の端部には、I/V変換機能を有する負荷回路セル53が設けられており、当該複数の負荷回路セル53によって、垂直負荷回路アレイ15が形成されている。
【0058】
上記した垂直信号線49及び水平信号線51のそれぞれに設けられた当該負荷回路セル53、57によって、当該垂直信号線49及び水平信号線51のそれぞれに流れる電流が電圧値に変換される事になる。
【0059】
本発明に於ける当該負荷回路セル53、57は、電流を電圧に変換する機能を有しているものであれば、如何なる回路素子でも使用可能であって、例えば、図3(A)に示す様な抵抗で有ってもよく、或いはトランジスタ素子を使用するもので有っても良い。
【0060】
又、本発明に於ける当該それぞれの垂直信号線49の他方の端部には、当該各垂直信号線49に接続されている個々の光電変換セル31が出力する電流量の総和をI/V変換して得られた電圧値を検出する垂直データ処理回路セル62が設けられていると共に当該複数の垂直データ処理回路セル62によって垂直データ処理回路19が形成されており、同様に、当該それぞれの水平信号線51の他方の端部には、上記した様に、当該各水平信号線51に接続されている個々の光電変換セル31が出力する電流量の総和をI/V変換して得られた電圧値を検出する水平データ処理回路セル63が設けられていると共に当該複数の水平データ処理回路セル63によって水平データ処理回路21が形成されている。
【0061】
一方、本発明に於ける当該物体撮像装置11に於いては、当該それぞれの垂直データ処理回路セル62及び当該それぞれの水平データ処理回路セル63には、常時、対応する垂直信号線49若しくは水平信号線51に接続されている複数個の光電変換セル31のそれぞれがその時点で受光した光量の総和に対応する電圧値が入力される様に構成されている。
【0062】
尚、本発明に於ける当該それぞれの垂直データ処理回路セル62及び当該それぞれの水平データ処理回路セル63は、図示の様に比較回路を使用する事も可能であるが、A/D変換回路を使用するもので有っても良い。
【0063】
更に、本発明に於いては、当該垂直データ処理回路19には、当該個々の垂直データ処理回路セル62からの出力を入力して対象物体の移動情報を作成する垂直信号判定処理回路61が設けられており、同様に、当該水平データ処理回路21には、当該個々の水平データ処理回路セル63からの出力を入力して対象物体の移動情報を作成する水平信号判定処理回路67が設けられている事も望ましい構成である。
【0064】
本発明に於ける当該垂直信号判定処理回路61及び水平信号判定処理回路67は、複数の垂直データ処理回路セル62若しくは複数の水平データ処理回路セル63のそれぞれのセルから出力される電圧波形を時系列的に記録する様に構成されている事が望ましい。
【0065】
一方、本発明に於ける当該物体撮像装置11に於いては、当該出力処理回路23は、当該垂直信号判定処理回路61及び水平信号判定処理回路67から出力される時系列的電圧波形情報から対象物体の移動方向或いは対象物体の形状を識別し、且つ当該識別情報を出力端子25から出力する機能を有するもので有って、例えば、当該垂直信号判定処理回路61及び水平信号判定処理回路67から常時出力される電圧波形プロファイルを時系列に記録し、その結果を、予め所定の移動方向或いは所定の形状を記憶させた基準情報と比較判断して、当該対象物体の移動方向或いはその形状を識別する様に構成したもので有っても良い。
【0066】
以下に上記した本発明にかかる光電変換セル31と当該光電変換セルを使用した物体撮像装置11の構成とその駆動方法のより詳細な具体例を説明する。
【0067】
今、本発明に於ける当該光電変換セルアレイ31が図3(A)に示す様に、光電変換セル31を3列、3行のマトリックスに配置し、各光電変換セル31の垂直信号線49は各行毎に共通に接続され、各垂直信号線49a、49b、49cはそれぞれ垂直負荷回路アレイ15と垂直データ処理回路19に接続してあるものとする。
【0068】
又、上記したI/V変換用制御手段及びアンプ用制御手段が何れもMOSトランジスタで構成されているものとする。
【0069】
また各光電変換セル31の水平信号線51は各列毎に共通に接続され、各水平信号線51a、51b、51cはそれぞれ水平負荷回路アレイ17と水平データ処理回路21に接続する。
【0070】
さらに各光電変換セル31のVR端子35は図3(A)では詳細に示されていないが、全光電変換セル31で共通に接続されて制御回路27に接続している。
【0071】
同様に各光電変換セル31のVM端子37は図3(A)では詳細に示されていないが、全光電変換セル31で共通に接続されて制御回路27に接続している。
【0072】
そして垂直負荷回路アレイ15は、光電変換セルアレイ13を構成する光電変換セル31の行方向の数と同数の垂直負荷回路セル53で構成されている。この実施例では垂直負荷回路セル53の一例として抵抗素子で構成しているが、MOSトランジスタなどを利用して垂直負荷回路セル53を構成してもよい。
【0073】
同様に水平負荷回路アレイ17は、光電変換セルアレイ13を構成する光電変換セル31の列方向の数と同数の水平負荷回路セル57で構成されている。この実施例では水平負荷回路セル57の一例として抵抗素子で構成しているが、MOSトランジスタなどを利用して水平負荷回路セル57を構成してもよい。また垂直負荷回路セル53の負荷抵抗値と水平負荷回路セル57の負荷抵抗値は同じ値である。
【0074】
また各垂直負荷回路セル53の一端は光電変換セルアレイ13の各垂直信号線49a、49b、49cにそれぞれ接続し、各水平負荷回路セル57の一端は光電変換セルアレイ13の各水平信号線51a、51b、51cにそれぞれ接続する。
【0075】
そして各垂直負荷回路セル53のもう一方の端子は垂直負荷回路アレイ15の中で共通に接続され負荷基準電圧線55に接続し、各水平負荷回路セル57のもう一方の端子は水平負荷回路アレイ17の中で共通に接続され負荷基準電圧線55に接続する。そしてこの負荷基準電圧線55は制御回路27へ接続している。
【0076】
垂直データ処理回路19は、光電変換セルアレイ13を構成する光電変換セル31の行方向の数と同数の垂直コンパレータ回路セル62と、垂直信号判定処理回路61で構成されている。各垂直コンパレータ回路セル62の一方の入力端子は光電変換セル31の垂直信号線49a、49b、49cにそれぞれ接続し、各垂直コンパレータ回路セル62のもう一方の端子は全ての垂直コンパレータ回路セル62で共通に接続し、コンパレータ基準電圧線73として制御回路27に接続している。
【0077】
そして各垂直コンパレータ回路セル62の各垂直コンパレータ回路セル出力59a、59b、59cはロジック回路で構成された垂直信号判定処理回路61に接続し、さらに垂直信号判定処理回路61の垂直信号判定処理回路出力69は出力処理回路23に接続する。
【0078】
水平データ処理回路21は、光電変換セルアレイ13を構成する光電変換セル31の列方向の数と同数の水平コンパレータ回路セル63と、水平信号判定処理回路67で構成されている。
【0079】
各水平コンパレータ回路セル63の一方の入力端子は光電変換セル31の水平信号線51a、51b、51cにそれぞれ接続し、各水平コンパレータ回路セル63のもう一方の端子は全ての水平コンパレータ回路セル63で共通に接続し、コンパレータ基準電圧線73として制御回路27に接続している。
【0080】
そして各水平コンパレータ回路セル63の各水平コンパレータ回路セル出力65a、65b、65cはロジック回路で構成された水平信号判定処理回路67に接続し、さらに水平信号判定処理回路67の水平信号判定処理回路出力71は出力処理回路23に接続する。
【0081】
又、上記具体的とは異なり、本発明に於て、光電変換セルアレイ13を構成する複数個の光電変換セル31が垂直方向及び水平方向のそれぞれに於ける配列数が互いに異なる場合の構成例を図3(B)に示す。
【0082】
上記具体例では、基本的な構成は、図3(A)に示す構成と実質的に同じであるが、負荷基準電圧線55及びコンパレータ基準電圧線73をそれぞれ別系統として配置する必要があり、従って負荷基準電圧線55−1と負荷基準電圧線55−2並びにコンパレータ基準電圧線73−1とコンパレータ基準電圧線73−2とが個別に設けられる事になる。
【0083】
次に上述した図3に示すMOS型撮像装置11の駆動方法と動作原理について図4及び図5を用いて説明する。
【0084】
即ち、全ての光電変換セル31のVR端子35には、制御回路27より電源電圧と等しいか、もしくは電源電圧以下の定電圧値Vr75が印加され、VM端子37には制御回路27より定電圧値Vm77が印加されている。
【0085】
定電圧値Vm77は、I/V変換用MOSトランジスタ33がフォトダイオード39に流れる電流を弱反転状態で対数出力特性をもって電圧に変換する動作をするような電圧に設定されている。
【0086】
そしてMOS型撮像装置11の電源が投入した時、もしくは撮像を開始する時にリセット時間79の期間だけVR端子35の電圧を定電圧Vr75からグランド電位まで下げるリセット動作を行なう。このリセット動作はMOS型撮像装置11の電源が投入した時に自然とリセット状態となるのであえて行なう必要はないが動作を確実にするために行なうものである。
【0087】
上述のようにVR端子35に定電圧のVr75と、VM端子37に定電圧のVm77を印加することによりI/V変換用MOSトランジスタ33は、フォトダイオード39に流れる電流を対数的な電圧に変換し、この電圧は第1のアンプ用トランジスタ43と第2のアンプ用トランジスタ45のそれぞれのゲートS1、S2に印加され、第1のアンプ用トランジスタ43を流れる電流が水平負荷回路アレイ17によりI/V変換されて光電変換セル31の出力電圧として水平信号線51より水平データ処理回路21へ入力する。
【0088】
同様に第2のアンプ用トランジスタ45を流れる電流が垂直負荷回路アレイ15によりI/V変換されて光電変換セル31の出力電圧として垂直信号線49より垂直データ処理回路19へ入力する。
【0089】
図5は、1つの光電変換セル31のフォトダイオード39の受光面の照度と、垂直負荷回路セル53によりI/V変換されて垂直信号線49に現れる光電変換セル31の出力電圧値と、水平負荷回路セル57によりI/V変換されて水平信号線51に現れる光電変換セル31の出力電圧値の関係ををグラフに示したものである。
【0090】
ここで、第1のアンプ用MOSトランジスタ43と、第2のアンプ用MOSトランジスタ45のトランジスタサイズが同じで、垂直負荷回路セル53の負荷抵抗値と、水平負荷回路セル57の負荷抵抗値が同じで、垂直負荷回路アレイ15と水平負荷回路アレイ17に接続する負荷基準電源が同じなので垂直信号線49と水平信号線51に現れる光電変換セル31の出力電圧は同じ電圧値となる。
【0091】
図5で示されるように、光電変換セル31に光が照射されると、フォトダイオード39に流れる光電流が多くなり、第1のアンプ用MOSトランジスタ43と、第2のアンプ用MOSトランジスタ45のゲート電位が下がり、第1のアンプ用MOSトランジスタ43と、第2のアンプ用MOSトランジスタ45には電流が流れなくなりその結果光電変換セル31の出力電圧は高くなる。
【0092】
また光電変換セル31に光が照射されないと、フォトダイオード39に流れる光電流は少なく、第1のアンプ用MOSトランジスタ43と、第2のアンプ用MOSトランジスタ45のゲート電位が上がり、第1のアンプ用MOSトランジスタ43と、第2のアンプ用MOSトランジスタ45には電流が流れその結果光電変換セル31の出力電圧は高くなる。
【0093】
つまり光が照射さた光電変換セル31では第1のアンプ用MOSトランジスタ43と、第2のアンプ用MOSトランジスタ45を介して光電変換セル31電流が流れず、光が照射されない光電変換セル31では第1のアンプ用MOSトランジスタ43と、第2のアンプ用MOSトランジスタ45を介して光電変換セル31電流が流れる。
【0094】
本発明のMOS型固体撮像装置11は上述のように設定し動作を行なうため、MOS型固体撮像装置11の光電変換セルアレイ13を構成する各光電変換セル31は一度リセット動作を行なった後は対数動作を開始し、その後はリセットを行なう必要がない。そして各光電変換セル31は照度に反応した光電変換セル31電流が流れて垂直信号線49と水平信号線51の出力電圧は変化をし続ける。
【0095】
次に実際に撮像した場合の動作説明を行なう。各光電変換セル31は垂直信号線49と水平信号線51により、行毎、列毎で共通に接続されている。従って各列に接続されている複数の光電変換セル31の第1のアンプMOSトンジスタ43に流れる電流の加算した電流値が水平負荷回路セル57に流れ、I/V変換されて水平信号線上51に電圧値となって現れて水平データ処理回路21へ入力する。
【0096】
同様に各行に接続されている複数の光電変換セル31の第ニのアンプMOSトンジスタ45に流れる電流の加算した電流値が垂直負荷回路セル53に流れ、I/V変換されて垂直信号線49に電圧値となって現れて垂直データ処理回路19に入力する。
【0097】
つまり光電変換セルアレイ13を構成する各光電変換セル31全てに光が照射された場合には、各光電変換セル31では電流が流れず各垂直信号線49、各水平信号線51の電位は負荷基準電圧線55に印加される電圧値に近い電圧が現れる。
【0098】
また光電変換セルアレイ13を構成する一部の光電変換セル31に光が照射された場合には、各列、各行に接続している光電変換セル31で光が照射されない光電変換セル31数の総和した電流が各垂直負荷回路セル53と各水平負荷回路セル57に流れるので、各垂直信号線49、各水平信号線51の電位は負荷基準電圧線55に印加される電圧値より下がった電圧が現れる。
【0099】
上述の動作について具体的な例を図6a、図6bを用いて説明する。図6aは縦方向に長い長方形の物体が、光電変換セルアレイ13上を左から右へ移動した様子を示している。黒い影が光電変換セルアレイ13上の縦方向にでき、この影が左から右へと移動する。
【0100】
そして図6bはこの縦方向に長い長方形の物体が、光電変換セルアレイ13上を左から右へ移動した時の垂直信号線49a、49b、49cの電圧変化と、水平信号線線51a、51b、51cの電圧変化と、垂直データ処理回路19の垂直コンパレータ回路セル出力59a、59b、59cの電圧変化と、水平データ処理回路21の水平コンパレータ回路セル出力65a、65b、65cの電圧変化をしめしたもので、横軸は時間をしめしている。
【0101】
即ち、時刻T1では物体が光電変換セル31(1,1)、(2,1)、(3,1)上にあり、時刻T2では物体が光電変換セル31(1,2)、(2,2)、(3,2)上にあり、時刻T3では物体が光電変換セル31(1,3)、(2,3)、(3,3)上にある。なお時刻T0は物体が光電変換セルアレイ13上にまだ現れていない時刻で、時刻T4は物体が光電変換セルアレイ13上を通り過ぎた時刻である。
【0102】
まず時刻T0では縦方向に長い長方形の物体が光電変換セルアレイ13上にまだ現れておらず、光電変換セルアレイ13の全ての光電変換セル31に光が照射しているので、各水平信号線51a、51b、51cに接続している三つの各光電変換セル31の第1のアンプ用MOSトランジスタ43と、各垂直信号線49a、49b、49cに接続している第2のアンプ用MOSトランジスタ45には電流が流れず、各垂直信号線49a、49b、49cと各水平信号線51a、51b、51cの電位レベルは負荷基準電圧線55に印加される電圧値に近いハイレベルとなる。このため、垂直コンパレータ回路セル出力59a、59b、59cと水平コンパレータ回路セル出力65a、65b、65cはハイレベルとなっている。
【0103】
そして縦方向に長い長方形の物体が光電変換セルアレイ13上に現れて時間とともに左から右へ移動間のすべてにおいて、各垂直信号線49a、49b、49cに接続している二つの光電変換セル31には光が照射され、一つの光電変換セル31には光が照射されないので各垂直負荷回路セル53には、一つの光電変換セル31の第2のアンプ用MOSトランジスタ45に流れる電流値が流れるので、各垂直信号線49a、49b、49cの出力電圧の低下は少しでかつその電圧値は等しく、さらにその電圧値は時間とともに変化しない。従って、垂直データ処理回路19の垂直コンパレータ回路セル出力59a、59b、59cは縦方向に長い長方形の物体が光電変換セルアレイ13上を左から右へ移動間のすべてにおいてハイレベルのまま変化しない。
【0104】
一方、水平信号線63a、63b、63cは縦方向に長い長方形の物体が時間とともに左から右へ移動するので、時刻T1では光電変換セル31(1,1)、(2,1)、(3,1)の三つ全てに影ができ、三つの光電変換セル31の各第1のアンプ用MOSトランジスタ43に流れる総和電流値が、この光電変換セル31(1,1)、(2,1)、(3,1)に接続する水平負荷回路セル57に流れるため、水平信号線線63aの出力電圧は大きく低下する。
【0105】
そして水平データ処理回路21の水平コンパレータ回路セル出力65aはローレベルとなる。しかし光電変換セル31(1,2)、(2,2)、(3,2)と光電変換セル31(1,3)、(2,3)、(3,3)には光が照射され、この光電変換セル31(1,2)、(2,2)、(3,2)と光電変換セル31(1,3)、(2,3)、(3,3)に接続する各水平負荷回路セル57にはほとんど電流が流れないため水平信号線63b、水平信号線63cの電位はほとんど低下せず水平データ処理回路21の水平コンパレータ回路セル出力65b、65cはハイベルとなる。
【0106】
この結果、時刻T2では水平データ処理回路21の水平コンパレータ回路セル出力65bがローレベルとなり水平コンパレータ回路セル出力65a、65cはハイベルとなる。そして時刻T3では水平データ処理回路21の水平コンパレータ回路セル出力65cがローレベルとなり水平コンパレータ回路セル出力65b、65cはハイベルとなる。
【0107】
上述のように縦方向に長い長方形の物体が時間とともに左から右へ移動すると、垂直データ処理回路19の垂直コンパレータ回路セル出力59a、59b、59cはハイレベルのまま変化しないが、水平データ処理回路21の水平コンパレータ回路セル出力65a、65b、65cは65a、65b、65cの順番でハイレベルからローレベルとなりまたハイレベルとなる。
【0108】
また、縦方向に長い長方形の物体が時間とともに上述とは逆に右から左へ移動すると、垂直データ処理回路19の垂直コンパレータ回路セル出力59a、59b、59cはハイレベルのまま変化しないが、水平データ処理回路21の水平コンパレータ回路セル出力65a、65b、65cは65c、65b、65aの順番でハイレベルからローレベルとなりまたハイレベルとなる。
【0109】
この垂直データ処理回路19の垂直コンパレータ回路セル出力59a、59b、59cがハイレベルのまま変化しないことと、水平データ処理回路21の水平コンパレータ回路セル出力65a、65b、65cの電圧が65a、65b、65cの順番でもしくは65c、65b、65aの順番でハイレベルからローレベルとなりまたハイレベルとなるかを垂直信号判定処理回路61と水平信号判定処理回路67と出力処理回路23で判定処理することにより、縦方向に長い長方形の物体が時間とともに左から右へ移動しているのか、右から左へ移動しているのかを判断することが可能となる。
【0110】
次に、図7a、図7bを用いて説明する。図7aは横方向に長い長方形の物体が、光電変換セルアレイ13上を上から下へ移動した様子を示している。黒い影が光電変換セルアレイ13上の横方向にでき、この影が上から下へと移動する。
【0111】
そして図7bはこの横方向に長い長方形の物体が、光電変換セルアレイ13上を上から下へ移動した時の垂直信号線49a、49b、49cの電圧変化と、水平信号線線51a、51b、51cの電圧変化と、垂直データ処理回路19の垂直コンパレータ回路セル出力59a、59b、59cの電圧変化と、水平データ処理回路21の水平コンパレータ回路セル出力65a、65b、65cの電圧変化を示したもので、横軸は時間を示している。
【0112】
時刻T1では物体が光電変換セル31(1,1)、(1,2)、(1,3)上にあり、時刻T2では物体が光電変換セル31(2,1)、(2,2)、(2,3)上にあり、時刻T3では物体が光電変換セル31(3,1)、(3,2)、(3,3)上にある。なお時刻T0は物体が光電変換セルアレイ13上にまだ現れていない時刻で、時刻T4は物体が光電変換セルアレイ13上を通り過ぎた時刻である。
【0113】
まず時刻T0では横方向に長い長方形の物体が光電変換セルアレイ13上にまだ現れておらず、光電変換セルアレイ13の全ての光電変換セル31に光が照射しているので、各水平信号線51a、51b、51cに接続している三つの各光電変換セル31の第1のアンプ用MOSトランジスタ43と、各垂直信号線49a、49b、49cに接続している第2のアンプ用MOSトランジスタ45には電流が流れず、各垂直信号線49a、49b、49cと各水平信号線51a、51b、51cの電位レベルは負荷基準電圧線55に印加される電圧値に近いハイレベルとなる。このため、垂直コンパレータ回路セル出力59a、59b、59cと水平コンパレータ回路セル出力65a、65b、65cはハイレベルとなっている。
【0114】
そして横方向に長い長方形の物体が光電変換セルアレイ13上に現れて時間とともに上から下へ移動間のすべてにおいて、各水平信号線51a、51b、51cに接続している2つの光電変換セル31には光が照射され、一つの光電変換セル31には光が照射されないので各水平負荷回路セル57には、一つの光電変換セル31の第1のアンプ用MOSトラジスタ43に流れる電流値が流れるので、各水平信号線51a、51b、51cの出力電圧の低下は少しで、かつその電圧値は等しく、さらにその電圧値は時間とともに変化しない。従って、水平データ処理回路21の水平コンパレータ回路セル出力65a、65b、65cは横方向に長い長方形の物体が光電変換セルアレイ13上を上から下へ移動間のすべてにおいてハイレベルのまま変化しない。
【0115】
一方、垂直信号線59a、59b、59cは横方向に長い長方形の物体が時間とともに上から下へ移動するので、時刻T1では光電変換セル31(1,1)、(1,2)、(1,3)の三つ全てに影ができ三つの光電変換セル31の各第1のアンプ用MOSトランジスタ43に流れる総和電流値が、この光電変換セル31(1,1)、(1,2)、(1,3)に接続する垂直負荷回路セル53に流れるため、垂直信号線線49aの出力電圧は大きく低下する。
【0116】
そして垂直データ処理回路19の垂直コンパレータ回路出力セル59aはローレベルとなる。しかし光電変換セル31(2,1)、(2,2)、(2,3)と光電変換セル31(3,1)、(3,2)、(3,3)には光が照射され、この光電変換セル31(2,1)、(2,2)、(2,3)と光電変換セル31(3,1)、(3,2)、(3,3)に接続する各垂直負荷回路セル53にはほとんど電流が流れないため垂直信号線49b、垂直信号線49cの電位はほとんど低下せず垂直データ処理回路19の垂直コンパレータ回路セル出力59b、59cはハイベルとなる。
【0117】
この結果、時刻T2では垂直データ処理回路19の垂直コンパレータ回路セル出力59bがローレベルとなり垂直コンパレータ回路セル出力59a、59cはハイベルとなる。そして時刻T3では垂直データ処理回路19の垂直コンパレータ回路セル出力59cがローレベルとなり垂直コンパレータ回路セル出力59b、59cはハイベルとなる。
【0118】
上述のように横方向に長い長方形の物体が時間とともに上から下へ移動すると、水平データ処理回路21の垂直コンパレータ回路セル出力65a、65b、65cはハイレベルのまま変化しないが、垂直データ処理回路19の垂直コンパレータ回路セル出力59a、59b、59cは59a、59b、59cの順番でハイレベルからローレベルとなりまたハイレベルとなる。
【0119】
また、横方向に長い長方形の物体が時間とともに上述とは逆に下から上へ移動すると、水平データ処理回路21の水平コンパレータ回路セル出力線65a、65b、65cはハイレベルのまま変化しないが、垂直データ処理回路19の垂直コンパレータ回路セル出力59a、59b、59cは59c、59b、59aの順番でハイレベルから10レベルとなりまたハイレベルとなる。
【0120】
この水平データ処理回路21の水平コンパレータ回路セル出力65a、65b、65cはハイレベルのまま変化しないことと、垂直データ処理回路19の垂直コンパレータ回路セル出力59a、59b、59cの電圧が59a、59b、59cの順番でもしくは59c、59b、59aの順番でハイレベルからローレベルとなりまたハイレベルとなるかを垂直信号判定処理回路61と水平信号判定処理回路67と出力処理回路23で判定処理することにより、横方向に長い長方形の物体が時間とともに上から下へ移動しているのか、下から上へ移動しているのかを判断することが可能となる。
【0121】
上述の説明は細長い移動する被写体が左右、上下方向の移動について説明したが、細長い移動する被写体が左上から右下へ斜め下方向への移動や、右下から左上へ斜め上方向への移動についても上述と同様な原理で移動方向を検出することが可能である。
【0122】
また上述の説明はでは、動作原理を分り易くするために細長い被写体にて説明したが、被写体の形状については、四角で、丸でも移動方向の検出は可能である。
【0123】
つまり、本発明に於いては、当該垂直信号線49と討議水平信号線51に常時連続的に出力される電圧値を時系列的に記録した電圧波形図を、予め特定の移動パターンを示す電圧波形図の組み合わせた基準パターン情報と比較して、個々の物体の移動方向を識別する様にしたものである。
【0124】
尚、図8乃至図10には、当該物体撮像装置11によって、特定の物体の形状を識別する場合の具体例が示されており、その原理は、前記した原理を実質的に同一である。
【0125】
即ち、図8a乃至図10aに示す様な形状を有する物体が、当該物体撮像装置11の光電変換セルアレイ31に載置されると、物体のある部分の当該光電変換セル31には光が照射されず、物体のない部分に相当する光電変換セル31には光が照射される事になるので、図8b乃至図10bに示す様に、それぞれの光電変換セルから出力される電流値の総和を示す各垂直信号線49と水平信号線51に於ける電圧波形はそれぞれ特有のパターンを示すので、当該パターンを予め記憶した各物体の形状に対応する基準パターンと比較する事によって、当該物体の形状を識別する事が可能となる。
【0126】
従って、本発明の物体撮像装置11に於いては、光電変換素子セルアレイを構成する光電変換セルを一つづづ選択して画像データを取得するのではなく、全光電変換セルのデータを水平方向と垂直方向に同時にかつ一括して読み出することができ、さらに1フレーム毎にリセット、蓄積、読み出しを行なうとこなく、連続して読み出し動作を行なう様に構成されているものであるから、従来のMOS型固体撮像装置に於ける様な水平駆動回路や垂直駆動回路及びアナログ/デジタル変換回路及び関連する記憶回路が不要であり、従って、回路構成を簡素化し且つ縮小化する事が可能であるので、製造コストも大幅に低減させる事が可能である。
【0127】
本発明に於ける当該物体撮像装置11の駆動方法の一例としては、例えば、上記した本発明に於ける物体撮像装置に於て、当該光電変換セルアレイを構成する光電変換セルに於ける個々の当該I/V変換用制御手段に於ける制御端子に一定の電圧を印加すると共に、当該I/V変換用制御手段に於ける一方のリセット端子にリセット信号を入力し、その後、当該垂直データ処理回路に於ける垂直信号判定処理回路が、個々の垂直信号線に接続されている当該個々の垂直データ処理回路セルから常時出力される電圧値を時系列的に記憶すると共に当該水平データ処理回路に於ける水平信号判定処理回路が、個々の垂直信号線に接続されている当該個々の垂直データ処理回路セルから常時出力される電圧値を時系列的に電圧波形として記憶させ、次いで当該垂直信号判定処理回路及び当該水平信号判定処理回路のそれぞれから得られた、当該垂直信号線及び水平信号線に於ける電圧波形から当該光電変換セルアレイ上を移動した或いは当該光電変換セルアレイ上に存在する被測定物体の移動方向或いは被測定物体の形状を識別する様に操作するものである。
【0128】
【発明の効果】
以上説明したように、本発明は上記した様な技術構成を採用していることから、スキャン処理回路、アナログ/デジタル変換回路、逐次読み出し、書き込み回路等を必要とせず、簡易な構成でありながら、確実に且つ即時に所定の被検出物体の移動方向の判定或いは当該被検出物体の形状を認識できる小型化された光電変換セルアレイを使用した物体撮像装置及びかかる物体撮像装置に適した光電変換セルが容易に得られるのである。
【図面の簡単な説明】
【図1】図1は、本発明の光電変換セルの構成の例を示す回路図である。
【図2】図2は、本発明に於ける物体撮像装置の一具体例の構成を示すブロックダイアグラムである。
【図3】図3は、本発明に於ける物体撮像装置の一具体例の詳細な構成を示すブロックダイアグラムである。
【図4】図4は、本発明に於ける物体撮像装置の駆動方法を説明するタイミング図である。
【図5】図5は、本発明に於て使用されるMOS型固体撮像装置の光電変換セル特性説明する図である。
【図6】図6は、本発明の物体撮像装置に於ける物体が左右に移動する場合の検出方法を説明する図である。
【図7】図7は、本発明の物体撮像装置に於ける物体が上下に移動する場合の検出方法を説明する図である。
【図8】図8は、本発明の物体撮像装置に於ける物体の形状がロ字状である場合の検出方法を説明する図である。
【図9】図9は、本発明の物体撮像装置に於ける物体の形状がコ字状である場合の検出方法を説明する図である。
【図10】図10は、本発明の物体撮像装置に於ける物体の形状が逆コ字状である場合の検出方法を説明する図である。
【図11】図11は、従来のMOS型固体撮像装置のブロック回路図である。
【図12】図12は、従来のMOS型固体撮像装置の光電変換セル構成を説明する図である。
【図13】図13は、従来のMOS型固体撮像装置の駆動方法を説明するタイミング図である。
【図14】図14は、従来のMOS型固体撮像装置を使用した画像データの比較を行う装置の一例を示すブロックダイアグラムである。
【符号の説明】
11 物体撮像装置
13 光電変換セルアレイ
15 垂直負荷回路アレイ
17 水平負荷回路アレイ
19 垂直データ処理回路
21.水平データ処理回路
23.出力処理回路
25.出力信号端子
27.制御化回路
31 光電変換セル
33 I/V変換用制御手段
39 フォトダイオード
43 第1のアンプ用制御手段
45 第2のアンプ用制御手段
49 垂直信号線
51 水平信号線
53、57 負荷回路セル
61 垂直信号判定処理回路
62 垂直データ処理回路セル
63 水平データ処理回路セル
67 水平信号判定処理回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an object imaging device using a photoelectric conversion cell array, and in particular, can recognize a subject, that is, a moving direction of a target object or a shape of the target object without using a complicated configuration. The present invention relates to an object imaging apparatus using a photoelectric conversion cell array.
[0002]
[Prior art]
FIG. 11 is a circuit block diagram of a conventional MOS type solid-state imaging device 111. 12 is a configuration diagram of the photoelectric conversion cells 131 arranged in a matrix of the MOS type solid-state imaging device 111 shown in FIG. 11, and FIG. 13 shows image data irradiated to the MOS type solid-state imaging device 111 in FIG. FIG. 14 is a drive signal timing chart of the MOS type solid-state imaging device for reading out, and FIG. 14 is a system block for reading out image data irradiated on the MOS type solid-state imaging device 111 in FIG. FIG.
[0003]
First, the configuration of a conventional MOS solid-state imaging device 111 will be described with reference to FIG.
[0004]
The MOS type solid-state imaging device 111 includes a photoelectric conversion cell array 113 arranged in a matrix and a vertical selection circuit connected to the photoelectric conversion cell array 113 for selecting the row direction of the photoelectric conversion cell array 113 arranged in a matrix. 117, a horizontal selection circuit 115 connected to the photoelectric conversion cell array 113 for selecting output data from the photoelectric conversion cell array 113, and a load connected to the photoelectric conversion cell array 113 for reading data from the photoelectric conversion cell array 113 The circuit array 119 is further configured by a control circuit 121 and an output amplifier 123 for controlling the MOS type solid-state imaging device 111. The control circuit 121 is connected to the horizontal selection circuit 115, the vertical selection circuit 117, and the photoelectric conversion cell array 113. is doing.
[0005]
The horizontal selection circuit 115 is connected to the output amplifier 123, and output data from the photoelectric conversion cell array 113 is output from the output terminal 125.
[0006]
Next, the configuration of the photoelectric conversion cell 131 configuring the photoelectric conversion cell array 113 will be described with reference to FIG.
[0007]
That is, the drain terminal of the reset MOS transistor 133 is commonly connected to all the photoelectric conversion cells 131 as the reset voltage terminal 135, and the gate terminal of the reset MOS transistor 133 is common to all the photoelectric conversion cells 131 as the reset signal terminal 137. Connected to.
[0008]
The source terminal of the reset MOS transistor 133 is connected to the cathode terminal of the photodiode 139 that is photoelectric conversion, one end of the parasitic capacitor 141, and the gate of the amplifier MOS transistor 143.
[0009]
On the other hand, the gate of the selection MOS transistor 145 is commonly connected to each row of the photoelectric conversion cells 131 arranged in a matrix as the vertical selection terminal 147 and connected to the vertical selection circuit 117, and the drain of the selection MOS transistor 145 is The data output terminals 151 are connected in common to the columns of the photoelectric conversion cells 131 arranged in a matrix, and are connected to the load circuit cell array 119 and the horizontal selection circuit 115. The source of the selection MOS transistor 145 is connected to the drain of the amplifier MOS transistor 143.
[0010]
The bulk of the reset MOS transistor 133, the bulk and source of the amplifier MOS transistor 143, the bulk of the selection MOS transistor 145, the other terminal of the parasitic capacitance 141, and the anode terminal of the photodiode 139 are all in common. It is connected to the ground potential 151.
[0011]
Next, an operation of reading image data of a subject irradiated on the MOS type solid-state imaging device 111 will be described with reference to FIGS.
[0012]
That is, FIG. 13 is a timing for capturing image data in the N frame 171. First, the reset signal 161 for the reset time 173 is input to the reset signal terminals 137 of all the photoelectric conversion cells 131.
[0013]
By this operation, the parasitic capacitors 141 arranged in all the photoelectric conversion cells 131 are reset. Then, the image data irradiated to each photodiode 139 which is a light receiving unit of each photoelectric conversion cell 131 in the period of the accumulation time 163 after the reset time 173 ends is accumulated in the parasitic capacitance 141 by the incident light amount.
[0014]
The image data stored in the parasitic capacitor 141 is amplified by the amplifier MOS transistor 143 disposed in each photoelectric conversion cell 131, and the voltage is converted into the load circuit cell array 119 by turning on the selection MOS transistor 145. Can be read out.
[0015]
That is, in order to read out the image data stored in each of the parasitic capacitors 141 arranged in all the photoelectric conversion cells 131, the vertical address signal 167 from the vertical selection circuit 117 is converted into the photoelectric conversion cell array 113 after the storage time 163 ends. A vertical selection terminal 147 in a certain row is selected, whereby the selection MOS transistor 145 is turned on, and the image data voltage-converted to the load circuit cell array 119 is output from the data output terminal 151 as the output signal 169.
[0016]
Further, during the period when the vertical selection terminal 147 of one row is selected by the vertical address signal 167, the image data of all the photoelectric conversion cells 131 connected to this row are sequentially transferred by the horizontal address signal 165 from the horizontal selection circuit 115. The signal is sent to the output circuit 123, amplified, and output from the output terminal 125.
[0017]
Then, the vertical address signal 167 and the horizontal address signal 165 are sequentially input to the photoelectric conversion cell array 113, whereby the image data stored in each parasitic capacitor 141 disposed in all the photoelectric conversion cells 131 is sequentially input to the data output terminal. 151 can be obtained as an output signal 169.
[0018]
Image data stored in all the photoelectric conversion cells 131 by the above driving method is output from the MOS type solid-state imaging device 111 in one frame period 171.
[0019]
Next, means for obtaining the moving direction information of the subject using the conventional MOS type solid-state imaging device 111 will be described with reference to FIG.
[0020]
FIG. 14 shows an example of an image processing system using the MOS type solid-state imaging device 111. The output terminal 125 of the MOS type solid-state imaging device 111 is connected to the A / D conversion circuit 181, and is output to the A / D conversion circuit 181. Connects the input of the first memory circuit 183 and the input of the second memory circuit 185.
[0021]
A data comparison circuit 187 is connected to the output of the first memory circuit 183 and the output of the second memory circuit 185. Although not shown in FIG. 14, a control circuit such as a microcomputer is required to control the system.
[0022]
Next, the operation of this image processing system will be described.
[0023]
First, image data of N frames obtained from the MOS type solid-state imaging device 111 is digitized by the A / D conversion circuit 181, input to the first memory circuit 183 and stored. Next, the N + 1 frame image data obtained from the MOS type solid-state imaging device 111 is digitized by the A / D conversion circuit 181 and input to the second memory circuit 185 for storage. Then, the data comparison circuit 187 compares the N frame image data and the N + 1 frame image data, and outputs them from the comparison data output terminal 189. The moving direction information of the subject can be obtained from the output signal from the comparison data output terminal 189.
[0024]
[Problems to be solved by the invention]
The conventional MOS type solid-state imaging device is configured as described above, and is driven as described above to read out image data of a subject. In order to read out image data from the MOS type solid-state imaging device, a selection MOS transistor In order to select, the vertical selection circuit is selected in order, and the horizontal selection circuit is selected in the meantime to sequentially read out data of one pixel and one pixel.
[0025]
In order to construct a system for obtaining the moving direction information of the subject, the image data output from the MOS type solid-state imaging device is digitally converted by an A / D conversion circuit and temporarily stored in a separate memory circuit for each frame. In order to obtain subject movement information, N frame image data and N + 1 frame image data are temporarily stored in separate memory circuits, and then compared with each other to obtain subject movement direction information. It was.
[0026]
That is, in order to obtain the moving direction information of the subject, a vertical selection circuit and a horizontal selection circuit are required in the MOS type solid-state imaging device, and a selection MOS transistor is required in the photoelectric conversion cell.
[0027]
In order to obtain image information, it is necessary to sequentially read out pixel data for each pixel, which is very time consuming. There is also a problem that the chip area is large due to circuits such as a vertical selection circuit and a horizontal selection circuit. Further, in addition to the MOS type solid-state imaging device, an A / D conversion circuit and a plurality of memory circuits are required, so that the driving method of each circuit is complicated and processing time is also required.
[0028]
The object of the present invention is to improve the above-mentioned drawbacks of the prior art, and does not require a scan processing circuit, an analog / digital conversion circuit, a sequential reading, a writing circuit, etc. It is an object of the present invention to provide an object imaging apparatus using a downsized photoelectric conversion cell array that can determine the moving direction of the detected object or recognize the shape of the detected object.
[0029]
That is, in the present invention, in a field where it is not necessary to accurately image a subject like the conventional one, the moving direction of the object to be inspected or the shape of the object to be inspected is at a certain level. It will be useful when used in fields where it can be recognized by.
[0030]
[Means for Solving the Problems]
In order to achieve the above-described object, the present invention employs a technical configuration as described below. That is, as a first aspect according to the present invention, there is one photodiode, one I / V conversion control means, two amplifier control means arranged independently connected to the photodiode, and A photoelectric conversion cell for a photoelectric conversion cell array comprising: a second embodiment in the present invention, a photoelectric conversion cell array in which a plurality of the photoelectric conversion cells described above are arranged in a matrix, and A vertical load circuit array, a horizontal load circuit array, a vertical data processing circuit, and a horizontal data processing circuit connected to the photoelectric conversion cell array are provided, and at the same time, the vertical data processing circuit and the horizontal data processing circuit The connected output processing circuit, the photoelectric conversion cell array, the vertical load circuit array, the horizontal load circuit array, the vertical data processing circuit, and the horizontal data A processing circuit, is an object imaging device and a control circuit connected to the output processing circuit.
[0031]
Further, according to a third aspect of the present invention, in the object imaging apparatus described above, the control in each of the I / V conversion control means in the photoelectric conversion cell constituting the photoelectric conversion cell array. A constant voltage is applied to the terminal, a reset signal is input to a reset terminal which is one of the output terminals in the I / V conversion control means, and then a vertical signal determination process in the vertical data processing circuit A circuit stores in time series voltage values that are always output from the individual vertical data processing circuit cells connected to the individual vertical signal lines, and a horizontal signal determination processing circuit in the horizontal data processing circuit The voltage value constantly output from each vertical data processing circuit cell connected to each vertical signal line is stored as a voltage waveform in time series, and then the vertical signal determination processing circuit And the movement of the object to be measured moved on the photoelectric conversion cell array from the voltage waveform on the vertical signal line and the horizontal signal line obtained from each of the horizontal signal determination processing circuits or existing on the photoelectric conversion cell array. This is a method for driving an object imaging apparatus configured to identify a direction or a shape of an object to be measured.
[0032]
BEST MODE FOR CARRYING OUT THE INVENTION
The photoelectric conversion cell according to the present invention, the object imaging device using the photoelectric conversion cell array, and the driving method of the object imaging device adopt the technical configuration as described above, and basically, a matrix The circuit configuration and readout method of the photoelectric conversion cells arranged in a matrix are characterized. More specifically, the data of each photoelectric conversion cell arranged in a matrix array is transferred in the vertical direction of all the photoelectric conversion cells. This is an object imaging device having a function of simultaneously processing image data in the horizontal direction, and particularly suitable for easily acquiring information on the moving direction of the subject.
[0033]
【Example】
Hereinafter, the configuration of a specific example of the photoelectric conversion cell and the object imaging device according to the present invention will be described in detail with reference to the drawings.
[0034]
That is, FIG. 1 is a circuit diagram showing a configuration of a specific example of the photoelectric conversion cell according to the present invention. In the figure, one photodiode 39, one I / V conversion control means 33, and two mutual ones are shown. Shown is a photoelectric conversion cell 31 for a photoelectric conversion cell array which is composed of amplifier control means 43 and 45 which are independently connected to the photodiode 39 and arranged.
[0035]
As the photodiode 39 in the present invention, a conventionally known one can be used, and the amplifier control means 43 and 45 in the present invention are not particularly limited, but the current flowing through the photodiode 39 is not limited. Any configuration can be used as long as it has a configuration capable of amplifying the current in response to the signal and outputting it to the vertical signal line 49 or the horizontal signal line 51.
Similarly, the I / V conversion control means 33 is not particularly limited, but has a reset function and a function of converting a photocurrent flowing through the photodiode 39 into a voltage with logarithmic output characteristics. Any configuration can be used.
[0036]
The amplifier control means 43 and 45 and the I / V conversion control means 33 in the present invention can use transistors, and can use bipolar transistors, FET transistors, or the like.
[0037]
If a more detailed configuration of the photoelectric conversion cell 31 used in the present invention is described, one control terminal S1 and S2 are connected to one photodiode 39 and the first terminal t1 of the photodiode 39, respectively. The first output terminals t3 and t4 are connected to the grounded second terminal t2 of the photodiode 39, and the second output terminals t5 and t6 are connected to the photoelectric conversion cell array 11, respectively. One of the vertical signal line 49 and the horizontal signal line 51, the first and second amplifier control means 43 and 45 individually connected to different signal lines, and the first terminal t 1 of the photodiode 39. It is comprised from the control means 33 for I / V conversion connected to.
[0038]
In the present invention, it is desirable that the first and second amplifier control means 43 and 45 have the same size.
[0039]
In the present invention, the second output terminal t5 of the first amplifier control means 43 is connected to, for example, the horizontal signal line 51 of the photoelectric conversion cell array 11, and the second amplifier terminal The second output terminal t6 of the control means 45 is connected to the vertical signal line 49 of the photoelectric conversion cell array 11.
[0040]
Of course, in the present invention, the connection relationship may be reversed.
[0041]
Furthermore, in the present invention, the amount of light radiated to the photodiode 39 from both the second output terminals t5 and t6 in the first and second amplifier control means 43 and 45 is set. In response, the same amount of current corresponding to the amount of light needs to be configured to be output simultaneously and constantly.
[0042]
In FIG. 1, reference numeral 41 denotes a parasitic capacitance.
[0043]
The first and second amplifier control means 43 and 45 in the present invention are preferably composed of, for example, MOS transistors.
[0044]
In that case, the first and second MOS transistors 43 and 45 are preferably formed to have the same size.
[0045]
On the other hand, in the present invention, the I / V conversion control means 33 is also preferably composed of a MOS transistor.
[0046]
Therefore, as a more preferable specific example of the photoelectric conversion cell 31 according to the present invention, each of the gate control terminals S1 and S2 is connected to one photodiode 39 and the first terminal t1 of the photodiode 39, and 1 output terminals t3 and t4 are connected to the grounded second terminal t2 in the photodiode 39, and the second output terminals t5 and t6 are connected to the vertical signal line 49 and the photoelectric conversion cell array 11, respectively. One of the horizontal signal lines 51 is connected to the first and second amplifier MOS transistors 43 and 45 and the first terminal t1 of the photodiode 39 which are individually connected to different signal lines. This is a photoelectric conversion cell 11 composed of an I / V conversion MOS transistor 33.
[0047]
Furthermore, the first terminal t1 of the photodiode 39, the gate terminal S1 of the first amplifier MOS transistor 43, and the second amplifier are connected to the source terminal t7 of the I / V conversion MOS transistor 33 in the present invention. The gate terminal S2 of the MOS transistor 45 is connected, and the bulk B1 of the I / V conversion MOS transistor 33, the source terminal t3 of the first amplifier MOS transistor 43 and the bulk B2, and the second amplifier MOS transistor 45 are connected. The source terminal t4 and the bulk B3 and the second terminal t2 of the photodiode 39 are preferably connected in common and grounded.
[0048]
In addition, a voltage (VM) of a predetermined level is input to the gate terminal S3 of the I / V conversion MOS transistor 33 in the photoelectric conversion cell 31 according to the present invention. It is also a desirable specific example that a reset signal (VR) is applied at a predetermined timing to one output terminal (hereinafter referred to as a reset terminal) t8 called a drain terminal.
[0049]
In the above-described photoelectric conversion cell 31 according to the present invention, the first and second amplifier control means 43 and 45 are used for the light depending on the amount of light applied to the photodiode 39. The same amount of current corresponding to the amount of light received by the photodiode 39 is simultaneously and constantly output to both the vertical signal line 49 and the horizontal signal line 51.
[0050]
Next, the configuration of the object imaging apparatus according to the present invention will be described in detail with reference to FIGS.
[0051]
That is, FIG. 2 is a block diagram for explaining the outline of the configuration of a specific example of the photoelectric conversion cell array according to the present invention. In the figure, a plurality of the photoelectric conversion cells 31 according to the present invention are arranged in a matrix. An arranged photoelectric conversion cell array 13, a vertical load circuit array 15 connected to the photoelectric conversion cell array 13, a horizontal load circuit array 17, a vertical data processing circuit 19, and a horizontal data processing circuit 21 are provided. At the same time, the output processing circuit 23 and the photoelectric conversion cell array 13 connected to the vertical data processing circuit 19 and the horizontal data processing circuit 21, the vertical load circuit array 15, the horizontal load circuit array 17, and the vertical data processing circuit. 19, a horizontal data processing circuit 21, and a control circuit 27 connected to the output processing circuit 23. Body imaging device 11 is shown.
[0052]
In the object imaging apparatus 11 according to the present invention, the photoelectric conversion cell array 13 includes a plurality of photoelectric conversion cells 31 as illustrated in FIG. 1 in an arbitrary number in the vertical direction and the horizontal direction, respectively. It is possible to arrange in a matrix form.
[0053]
That is, the photoelectric conversion cell array 13 is configured such that the number of the plurality of photoelectric conversion cells 31 arranged in the vertical direction is different from the number of the plurality of photoelectric conversion cells 31 arranged in the horizontal direction. In addition, it is preferable that the plurality of photoelectric conversion cells 31 arranged in the vertical direction and the horizontal direction are arranged in the same number.
[0054]
In FIG. 3A, the photoelectric conversion cell array 13 includes three photoelectric conversion cells 31 arranged in the vertical direction, and three photoelectric conversion cells 31 arranged in the horizontal direction. An example in which a matrix is formed by the photoelectric conversion cell 31 is shown.
[0055]
Further, in the photoelectric conversion cell 13 according to the present invention, each second terminal t5 in each first amplifier control means 43 is commonly connected to the horizontal signal line 51 for each column, Each second terminal t6 in the second amplifier control means 45 is commonly connected to the vertical signal line 49 for each row, and the control terminal in the I / V conversion control means 33 is connected. S3 and the reset terminal t8 are respectively connected in common to all the photoelectric conversion cells 31.
[0056]
Further, in the object imaging device 11 according to the present invention, a load circuit cell 57 having an I / V conversion function is provided at one end of each horizontal signal line 51, and A horizontal load circuit array 17 is formed by the plurality of load circuit cells 57.
[0057]
Similarly, a load circuit cell 53 having an I / V conversion function is provided at one end portion of each vertical signal line 49, and the vertical load circuit array 15 is formed by the plurality of load circuit cells 53. Is formed.
[0058]
The load circuit cells 53 and 57 provided in the vertical signal line 49 and the horizontal signal line 51 described above respectively convert the currents flowing in the vertical signal line 49 and the horizontal signal line 51 into voltage values. Become.
[0059]
As the load circuit cells 53 and 57 in the present invention, any circuit element can be used as long as it has a function of converting a current into a voltage. For example, as shown in FIG. Such a resistor may be used, or a transistor element may be used.
[0060]
Further, in the other end portion of each vertical signal line 49 in the present invention, the total amount of current output from each photoelectric conversion cell 31 connected to each vertical signal line 49 is I / V. A vertical data processing circuit cell 62 for detecting the voltage value obtained by the conversion is provided, and the vertical data processing circuit 19 is formed by the plurality of vertical data processing circuit cells 62. Similarly, the respective vertical data processing circuit cells 62 are formed. As described above, the other end of the horizontal signal line 51 is obtained by performing I / V conversion on the total amount of current output from each photoelectric conversion cell 31 connected to each horizontal signal line 51. The horizontal data processing circuit cell 63 for detecting the voltage value is provided, and the horizontal data processing circuit 21 is formed by the plurality of horizontal data processing circuit cells 63.
[0061]
On the other hand, in the object imaging device 11 according to the present invention, the vertical data processing circuit cell 62 and the horizontal data processing circuit cell 63 always have a corresponding vertical signal line 49 or horizontal signal. Each of the plurality of photoelectric conversion cells 31 connected to the line 51 is configured to receive a voltage value corresponding to the total amount of light received at that time.
[0062]
The vertical data processing circuit cell 62 and the horizontal data processing circuit cell 63 in the present invention can use a comparison circuit as shown in the figure, but an A / D conversion circuit is used. It may be used.
[0063]
Further, in the present invention, the vertical data processing circuit 19 is provided with a vertical signal determination processing circuit 61 for inputting the output from the individual vertical data processing circuit cell 62 and creating movement information of the target object. Similarly, the horizontal data processing circuit 21 is provided with a horizontal signal determination processing circuit 67 that inputs the output from the individual horizontal data processing circuit cell 63 and creates movement information of the target object. It is also a desirable configuration.
[0064]
In the present invention, the vertical signal determination processing circuit 61 and the horizontal signal determination processing circuit 67 each output a voltage waveform output from each of the plurality of vertical data processing circuit cells 62 or the plurality of horizontal data processing circuit cells 63. It is desirable to be structured to record in series.
[0065]
On the other hand, in the object imaging apparatus 11 according to the present invention, the output processing circuit 23 performs processing based on time-series voltage waveform information output from the vertical signal determination processing circuit 61 and horizontal signal determination processing circuit 67. It has a function of identifying the moving direction of the object or the shape of the target object and outputting the identification information from the output terminal 25. For example, from the vertical signal determination processing circuit 61 and the horizontal signal determination processing circuit 67, A voltage waveform profile that is always output is recorded in time series, and the result is compared with reference information that stores a predetermined movement direction or a predetermined shape in advance to identify the movement direction or shape of the target object. It may be configured to do so.
[0066]
A more detailed specific example of the configuration of the above-described photoelectric conversion cell 31 according to the present invention and the object imaging device 11 using the photoelectric conversion cell and the driving method thereof will be described below.
[0067]
As shown in FIG. 3A, the photoelectric conversion cell array 31 in the present invention has photoelectric conversion cells 31 arranged in a matrix of three columns and three rows, and the vertical signal line 49 of each photoelectric conversion cell 31 is It is assumed that the vertical signal lines 49a, 49b, and 49c are connected to the vertical load circuit array 15 and the vertical data processing circuit 19, respectively.
[0068]
Further, it is assumed that both the above-described I / V conversion control means and amplifier control means are constituted by MOS transistors.
[0069]
The horizontal signal lines 51 of the photoelectric conversion cells 31 are connected in common to the respective columns, and the horizontal signal lines 51a, 51b, 51c are connected to the horizontal load circuit array 17 and the horizontal data processing circuit 21, respectively.
[0070]
Further, the VR terminal 35 of each photoelectric conversion cell 31 is not shown in detail in FIG. 3A, but is connected in common to all the photoelectric conversion cells 31 and connected to the control circuit 27.
[0071]
Similarly, the VM terminal 37 of each photoelectric conversion cell 31 is not shown in detail in FIG. 3A, but is connected in common to all the photoelectric conversion cells 31 and connected to the control circuit 27.
[0072]
The vertical load circuit array 15 includes the same number of vertical load circuit cells 53 as the number of photoelectric conversion cells 31 constituting the photoelectric conversion cell array 13 in the row direction. In this embodiment, a resistor is used as an example of the vertical load circuit cell 53. However, the vertical load circuit cell 53 may be formed using a MOS transistor or the like.
[0073]
Similarly, the horizontal load circuit array 17 includes the same number of horizontal load circuit cells 57 as the number of photoelectric conversion cells 31 constituting the photoelectric conversion cell array 13 in the column direction. In this embodiment, a resistance element is used as an example of the horizontal load circuit cell 57, but the horizontal load circuit cell 57 may be configured using a MOS transistor or the like. The load resistance value of the vertical load circuit cell 53 and the load resistance value of the horizontal load circuit cell 57 are the same value.
[0074]
One end of each vertical load circuit cell 53 is connected to each vertical signal line 49a, 49b, 49c of the photoelectric conversion cell array 13, and one end of each horizontal load circuit cell 57 is connected to each horizontal signal line 51a, 51b of the photoelectric conversion cell array 13. , 51c.
[0075]
The other terminal of each vertical load circuit cell 53 is commonly connected to the load reference voltage line 55 in the vertical load circuit array 15, and the other terminal of each horizontal load circuit cell 57 is connected to the horizontal load circuit array. 17 is connected in common to the load reference voltage line 55. The load reference voltage line 55 is connected to the control circuit 27.
[0076]
The vertical data processing circuit 19 includes the same number of vertical comparator circuit cells 62 as the number of photoelectric conversion cells 31 constituting the photoelectric conversion cell array 13 in the row direction, and a vertical signal determination processing circuit 61. One input terminal of each vertical comparator circuit cell 62 is connected to the vertical signal lines 49a, 49b, 49c of the photoelectric conversion cell 31, and the other terminal of each vertical comparator circuit cell 62 is connected to all the vertical comparator circuit cells 62. They are connected in common and connected to the control circuit 27 as a comparator reference voltage line 73.
[0077]
Each vertical comparator circuit cell output 59a, 59b, 59c of each vertical comparator circuit cell 62 is connected to a vertical signal determination processing circuit 61 composed of a logic circuit, and further, the vertical signal determination processing circuit 61 outputs the vertical signal determination processing circuit 61. 69 is connected to the output processing circuit 23.
[0078]
The horizontal data processing circuit 21 is composed of the same number of horizontal comparator circuit cells 63 as the number of photoelectric conversion cells 31 constituting the photoelectric conversion cell array 13 in the column direction, and a horizontal signal determination processing circuit 67.
[0079]
One input terminal of each horizontal comparator circuit cell 63 is connected to the horizontal signal lines 51 a, 51 b, 51 c of the photoelectric conversion cell 31, and the other terminal of each horizontal comparator circuit cell 63 is all the horizontal comparator circuit cells 63. They are connected in common and connected to the control circuit 27 as a comparator reference voltage line 73.
[0080]
The horizontal comparator circuit cell outputs 65a, 65b, and 65c of each horizontal comparator circuit cell 63 are connected to a horizontal signal determination processing circuit 67 constituted by a logic circuit, and further, the horizontal signal determination processing circuit 67 outputs the horizontal signal determination processing circuit 67. 71 is connected to the output processing circuit 23.
[0081]
Further, unlike the above specific example, in the present invention, a configuration example in which the plurality of photoelectric conversion cells 31 constituting the photoelectric conversion cell array 13 have different numbers of arrays in the vertical direction and the horizontal direction. As shown in FIG.
[0082]
In the above specific example, the basic configuration is substantially the same as the configuration shown in FIG. 3A, but the load reference voltage line 55 and the comparator reference voltage line 73 must be arranged as separate systems. Accordingly, the load reference voltage line 55-1 and the load reference voltage line 55-2, and the comparator reference voltage line 73-1 and the comparator reference voltage line 73-2 are individually provided.
[0083]
Next, the driving method and operating principle of the MOS type imaging device 11 shown in FIG. 3 will be described with reference to FIGS.
[0084]
That is, a constant voltage value Vr75 equal to or lower than the power supply voltage is applied from the control circuit 27 to the VR terminals 35 of all the photoelectric conversion cells 31, and a constant voltage value is applied to the VM terminal 37 from the control circuit 27. Vm77 is applied.
[0085]
The constant voltage value Vm77 is set to a voltage at which the I / V conversion MOS transistor 33 operates to convert the current flowing through the photodiode 39 into a voltage with a logarithmic output characteristic in a weakly inverted state.
[0086]
Then, when the power of the MOS imaging device 11 is turned on or when imaging is started, a reset operation is performed to lower the voltage at the VR terminal 35 from the constant voltage Vr75 to the ground potential for a reset time 79 period. This reset operation does not have to be performed because it is naturally reset when the power of the MOS type image pickup device 11 is turned on, but is performed to ensure the operation.
[0087]
As described above, by applying the constant voltage Vr75 to the VR terminal 35 and the constant voltage Vm77 to the VM terminal 37, the I / V conversion MOS transistor 33 converts the current flowing through the photodiode 39 into a logarithmic voltage. This voltage is applied to the respective gates S1 and S2 of the first amplifier transistor 43 and the second amplifier transistor 45, and the current flowing through the first amplifier transistor 43 is changed to I / O by the horizontal load circuit array 17. V-converted and input to the horizontal data processing circuit 21 from the horizontal signal line 51 as the output voltage of the photoelectric conversion cell 31.
[0088]
Similarly, the current flowing through the second amplifier transistor 45 is I / V converted by the vertical load circuit array 15 and input to the vertical data processing circuit 19 from the vertical signal line 49 as the output voltage of the photoelectric conversion cell 31.
[0089]
5 shows the illuminance of the light receiving surface of the photodiode 39 of one photoelectric conversion cell 31, the output voltage value of the photoelectric conversion cell 31 that appears on the vertical signal line 49 after being I / V converted by the vertical load circuit cell 53, and the horizontal The relationship of the output voltage value of the photoelectric conversion cell 31 which appears on the horizontal signal line 51 after being I / V converted by the load circuit cell 57 is shown in a graph.
[0090]
Here, the transistor sizes of the first amplifier MOS transistor 43 and the second amplifier MOS transistor 45 are the same, and the load resistance value of the vertical load circuit cell 53 and the load resistance value of the horizontal load circuit cell 57 are the same. Since the load reference power supply connected to the vertical load circuit array 15 and the horizontal load circuit array 17 is the same, the output voltages of the photoelectric conversion cells 31 appearing on the vertical signal line 49 and the horizontal signal line 51 have the same voltage value.
[0091]
As shown in FIG. 5, when the photoelectric conversion cell 31 is irradiated with light, the photocurrent flowing in the photodiode 39 increases, and the first amplifier MOS transistor 43 and the second amplifier MOS transistor 45 The gate potential is lowered, and no current flows through the first amplifier MOS transistor 43 and the second amplifier MOS transistor 45. As a result, the output voltage of the photoelectric conversion cell 31 increases.
[0092]
When the photoelectric conversion cell 31 is not irradiated with light, the photocurrent flowing through the photodiode 39 is small, the gate potentials of the first amplifier MOS transistor 43 and the second amplifier MOS transistor 45 are increased, and the first amplifier A current flows through the MOS transistor 43 and the second amplifier MOS transistor 45, and as a result, the output voltage of the photoelectric conversion cell 31 increases.
[0093]
That is, in the photoelectric conversion cell 31 irradiated with light, the photoelectric conversion cell 31 current does not flow through the first amplifier MOS transistor 43 and the second amplifier MOS transistor 45, and no light is irradiated in the photoelectric conversion cell 31. The photoelectric conversion cell 31 current flows through the first amplifier MOS transistor 43 and the second amplifier MOS transistor 45.
[0094]
Since the MOS type solid-state image pickup device 11 of the present invention is set and operated as described above, each photoelectric conversion cell 31 constituting the photoelectric conversion cell array 13 of the MOS type solid-state image pickup device 11 is logarithmized after the reset operation is performed once. There is no need to reset afterwards. In each photoelectric conversion cell 31, the current of the photoelectric conversion cell 31 that reacts to the illuminance flows, and the output voltages of the vertical signal line 49 and the horizontal signal line 51 continue to change.
[0095]
Next, an explanation will be given of the operation when an image is actually captured. Each photoelectric conversion cell 31 is commonly connected to each row and column by a vertical signal line 49 and a horizontal signal line 51. Therefore, a current value obtained by adding the currents flowing through the first amplifier MOS transistors 43 of the plurality of photoelectric conversion cells 31 connected to each column flows into the horizontal load circuit cell 57 and is I / V converted to be applied to the horizontal signal line 51. A voltage value appears and is input to the horizontal data processing circuit 21.
[0096]
Similarly, a current value obtained by adding the currents flowing through the second amplifier MOS transistors 45 of the plurality of photoelectric conversion cells 31 connected to each row flows into the vertical load circuit cell 53 and is I / V converted to the vertical signal line 49. A voltage value appears and is input to the vertical data processing circuit 19.
[0097]
That is, when all the photoelectric conversion cells 31 constituting the photoelectric conversion cell array 13 are irradiated with light, no current flows in each photoelectric conversion cell 31 and the potentials of the vertical signal lines 49 and the horizontal signal lines 51 are based on the load reference. A voltage close to the voltage value applied to the voltage line 55 appears.
[0098]
Further, when light is irradiated to some of the photoelectric conversion cells 31 constituting the photoelectric conversion cell array 13, the total number of photoelectric conversion cells 31 that are not irradiated with light in the photoelectric conversion cells 31 connected to each column and each row. Current flows through each vertical load circuit cell 53 and each horizontal load circuit cell 57, so that the potential of each vertical signal line 49 and each horizontal signal line 51 is lower than the voltage applied to the load reference voltage line 55. appear.
[0099]
A specific example of the above operation will be described with reference to FIGS. 6a and 6b. FIG. 6 a shows a state in which a vertically long rectangular object moves from left to right on the photoelectric conversion cell array 13. A black shadow is formed in the vertical direction on the photoelectric conversion cell array 13, and this shadow moves from left to right.
[0100]
FIG. 6B shows the voltage change of the vertical signal lines 49a, 49b, and 49c and the horizontal signal line lines 51a, 51b, and 51c when the vertically long rectangular object moves from left to right on the photoelectric conversion cell array 13. , The voltage changes of the vertical comparator circuit cell outputs 59a, 59b, 59c of the vertical data processing circuit 19, and the voltage changes of the horizontal comparator circuit cell outputs 65a, 65b, 65c of the horizontal data processing circuit 21 are shown. The horizontal axis shows time.
[0101]
That is, at time T1, the object is on the photoelectric conversion cells 31 (1,1), (2,1), (3,1), and at time T2, the object is at the photoelectric conversion cells 31 (1,2), (2, 2), (3, 2), and at time T3, the object is on the photoelectric conversion cell 31 (1, 3), (2, 3), (3, 3). Time T0 is a time when an object has not yet appeared on the photoelectric conversion cell array 13, and time T4 is a time when the object passes over the photoelectric conversion cell array 13.
[0102]
First, at time T0, a rectangular object that is long in the vertical direction has not yet appeared on the photoelectric conversion cell array 13, and all the photoelectric conversion cells 31 of the photoelectric conversion cell array 13 are irradiated with light, so that each horizontal signal line 51a, The first amplifier MOS transistor 43 of each of the three photoelectric conversion cells 31 connected to 51b and 51c and the second amplifier MOS transistor 45 connected to each of the vertical signal lines 49a, 49b and 49c include No current flows, and the potential levels of the vertical signal lines 49a, 49b, and 49c and the horizontal signal lines 51a, 51b, and 51c become high levels that are close to the voltage value applied to the load reference voltage line 55. For this reason, the vertical comparator circuit cell outputs 59a, 59b, and 59c and the horizontal comparator circuit cell outputs 65a, 65b, and 65c are at a high level.
[0103]
A rectangular object that is long in the vertical direction appears on the photoelectric conversion cell array 13 and moves to the two photoelectric conversion cells 31 connected to the vertical signal lines 49a, 49b, and 49c in all of the movement from left to right with time. Since one of the photoelectric conversion cells 31 is not irradiated with light, a current value flowing through the second amplifier MOS transistor 45 of one photoelectric conversion cell 31 flows through each vertical load circuit cell 53. The output voltage of each vertical signal line 49a, 49b, 49c decreases little and the voltage value is equal, and the voltage value does not change with time. Therefore, the vertical comparator circuit cell outputs 59a, 59b, 59c of the vertical data processing circuit 19 remain at a high level in all the time when a rectangular object elongated in the vertical direction moves on the photoelectric conversion cell array 13 from left to right.
[0104]
On the other hand, in the horizontal signal lines 63a, 63b, and 63c, since a rectangular object that is long in the vertical direction moves from left to right with time, the photoelectric conversion cells 31 (1,1), (2,1), (3 , 1) are shaded, and the total current value flowing through each first amplifier MOS transistor 43 of the three photoelectric conversion cells 31 is the photoelectric conversion cell 31 (1,1), (2,1). ) And (3, 1), the current flows through the horizontal load circuit cell 57, so that the output voltage of the horizontal signal line 63a is greatly reduced.
[0105]
The horizontal comparator circuit cell output 65a of the horizontal data processing circuit 21 is at a low level. However, the photoelectric conversion cells 31 (1, 2), (2, 2), (3, 2) and the photoelectric conversion cells 31 (1, 3), (2, 3), (3, 3) are irradiated with light. The horizontal lines connected to the photoelectric conversion cells 31 (1, 2), (2, 2), (3, 2) and the photoelectric conversion cells 31 (1, 3), (2, 3), (3, 3) Since almost no current flows through the load circuit cell 57, the potentials of the horizontal signal line 63b and the horizontal signal line 63c hardly decrease, and the horizontal comparator circuit cell outputs 65b and 65c of the horizontal data processing circuit 21 become high bell.
[0106]
As a result, at time T2, the horizontal comparator circuit cell output 65b of the horizontal data processing circuit 21 becomes low level, and the horizontal comparator circuit cell outputs 65a and 65c become high bell. At time T3, the horizontal comparator circuit cell output 65c of the horizontal data processing circuit 21 becomes low level, and the horizontal comparator circuit cell outputs 65b and 65c become high bell.
[0107]
As described above, when a rectangular object that is long in the vertical direction moves from left to right with time, the vertical comparator circuit cell outputs 59a, 59b, and 59c of the vertical data processing circuit 19 remain high, but do not change. The horizontal comparator circuit cell outputs 65a, 65b, 65c of 21 change from the high level to the low level in the order of 65a, 65b, 65c, and also to the high level.
[0108]
When a rectangular object that is long in the vertical direction moves from right to left with time, the vertical comparator circuit cell outputs 59a, 59b, and 59c of the vertical data processing circuit 19 remain at a high level, but do not change. The horizontal comparator circuit cell outputs 65a, 65b, 65c of the data processing circuit 21 are changed from high level to low level and also to high level in the order of 65c, 65b, 65a.
[0109]
The vertical comparator circuit cell outputs 59a, 59b, and 59c of the vertical data processing circuit 19 do not change at a high level, and the voltages of the horizontal comparator circuit cell outputs 65a, 65b, and 65c of the horizontal data processing circuit 21 are 65a, 65b, The vertical signal determination processing circuit 61, the horizontal signal determination processing circuit 67, and the output processing circuit 23 perform determination processing in order of 65c or in the order of 65c, 65b, 65a from high level to low level and high level. It is possible to determine whether a rectangular object that is long in the vertical direction is moving from left to right or from right to left over time.
[0110]
Next, a description will be given with reference to FIGS. 7a and 7b. FIG. 7 a shows a state in which a rectangular object that is long in the horizontal direction has moved from the top to the bottom on the photoelectric conversion cell array 13. A black shadow is formed in the horizontal direction on the photoelectric conversion cell array 13, and this shadow moves from top to bottom.
[0111]
FIG. 7b shows the voltage change of the vertical signal lines 49a, 49b, 49c and the horizontal signal line lines 51a, 51b, 51c when the rectangular object that is long in the horizontal direction moves on the photoelectric conversion cell array 13 from top to bottom. , The voltage changes of the vertical comparator circuit cell outputs 59a, 59b, 59c of the vertical data processing circuit 19, and the voltage changes of the horizontal comparator circuit cell outputs 65a, 65b, 65c of the horizontal data processing circuit 21 are shown. The horizontal axis indicates time.
[0112]
At time T1, the object is on the photoelectric conversion cells 31 (1,1), (1,2), (1,3), and at time T2, the object is on the photoelectric conversion cells 31 (2,1), (2,2). , (2, 3), and at time T3, the object is on the photoelectric conversion cells 31 (3, 1), (3, 2), (3, 3). Time T0 is a time when an object has not yet appeared on the photoelectric conversion cell array 13, and time T4 is a time when the object passes over the photoelectric conversion cell array 13.
[0113]
First, at time T0, a rectangular object that is long in the horizontal direction has not yet appeared on the photoelectric conversion cell array 13, and all the photoelectric conversion cells 31 of the photoelectric conversion cell array 13 are irradiated with light, so that each horizontal signal line 51a, The first amplifier MOS transistor 43 of each of the three photoelectric conversion cells 31 connected to 51b and 51c and the second amplifier MOS transistor 45 connected to each of the vertical signal lines 49a, 49b and 49c include No current flows, and the potential levels of the vertical signal lines 49a, 49b, and 49c and the horizontal signal lines 51a, 51b, and 51c become high levels that are close to the voltage value applied to the load reference voltage line 55. For this reason, the vertical comparator circuit cell outputs 59a, 59b, and 59c and the horizontal comparator circuit cell outputs 65a, 65b, and 65c are at a high level.
[0114]
A rectangular object that is long in the horizontal direction appears on the photoelectric conversion cell array 13 and moves to the two photoelectric conversion cells 31 connected to the horizontal signal lines 51a, 51b, and 51c in all of the movement from top to bottom with time. Is irradiated with light, and no light is irradiated onto one photoelectric conversion cell 31, so that the current value flowing through the first amplifier MOS transistor 43 of one photoelectric conversion cell 31 flows through each horizontal load circuit cell 57. The output voltage of each horizontal signal line 51a, 51b, 51c decreases little, and the voltage value is equal, and the voltage value does not change with time. Accordingly, the horizontal comparator circuit cell outputs 65a, 65b and 65c of the horizontal data processing circuit 21 remain at a high level in all the time when a rectangular object which is long in the horizontal direction moves on the photoelectric conversion cell array 13 from top to bottom.
[0115]
On the other hand, in the vertical signal lines 59a, 59b, 59c, a rectangular object that is long in the horizontal direction moves from top to bottom with time, so that at the time T1, the photoelectric conversion cells 31 (1,1), (1,2), (1 , 3) are shaded, and the total current value flowing through the first amplifier MOS transistors 43 of the three photoelectric conversion cells 31 is the photoelectric conversion cells 31 (1, 1), (1, 2). , (1, 3) flows through the vertical load circuit cell 53, the output voltage of the vertical signal line 49a is greatly reduced.
[0116]
The vertical comparator circuit output cell 59a of the vertical data processing circuit 19 is at a low level. However, the photoelectric conversion cells 31 (2, 1), (2, 2), (2, 3) and the photoelectric conversion cells 31 (3, 1), (3, 2), (3, 3) are irradiated with light. Each vertical connection connected to the photoelectric conversion cell 31 (2, 1), (2, 2), (2, 3) and the photoelectric conversion cell 31 (3, 1), (3, 2), (3, 3) Since almost no current flows through the load circuit cell 53, the potentials of the vertical signal line 49b and the vertical signal line 49c hardly decrease, and the vertical comparator circuit cell outputs 59b and 59c of the vertical data processing circuit 19 become high bell.
[0117]
As a result, at time T2, the vertical comparator circuit cell output 59b of the vertical data processing circuit 19 becomes low level, and the vertical comparator circuit cell outputs 59a and 59c become high bell. At time T3, the vertical comparator circuit cell output 59c of the vertical data processing circuit 19 becomes low level, and the vertical comparator circuit cell outputs 59b and 59c become high bell.
[0118]
As described above, when a rectangular object that is long in the horizontal direction moves from top to bottom with time, the vertical comparator circuit cell outputs 65a, 65b, and 65c of the horizontal data processing circuit 21 remain high, but do not change. The 19 vertical comparator circuit cell outputs 59a, 59b, and 59c change from high level to low level in order of 59a, 59b, and 59c, and also to high level.
[0119]
Further, when a rectangular object that is long in the horizontal direction moves from bottom to top with time, the horizontal comparator circuit cell output lines 65a, 65b, and 65c of the horizontal data processing circuit 21 remain at a high level, but do not change. The vertical comparator circuit cell outputs 59a, 59b, and 59c of the vertical data processing circuit 19 are changed from high level to 10 level in the order of 59c, 59b, and 59a and also to high level.
[0120]
The horizontal comparator circuit cell outputs 65a, 65b, 65c of the horizontal data processing circuit 21 do not change at a high level, and the voltages of the vertical comparator circuit cell outputs 59a, 59b, 59c of the vertical data processing circuit 19 are 59a, 59b, The vertical signal determination processing circuit 61, the horizontal signal determination processing circuit 67, and the output processing circuit 23 perform determination processing in order of 59 c or in the order of 59 c, 59 b, 59 a from high level to low level and high level. It is possible to determine whether a rectangular object that is long in the horizontal direction is moving from top to bottom or from bottom to top with time.
[0121]
In the above description, the elongated moving subject is described as moving in the left and right and up and down directions. However, the elongated moving subject is moved obliquely downward from the upper left to the lower right, and is moved obliquely upward from the lower right to the upper left. It is also possible to detect the moving direction based on the same principle as described above.
[0122]
In the above description, the elongated subject has been described for easy understanding of the operation principle. However, the shape of the subject can be detected by a square or a circle.
[0123]
In other words, in the present invention, a voltage waveform diagram in which voltage values continuously output to the vertical signal line 49 and the discussion horizontal signal line 51 are recorded in time series is converted into a voltage waveform indicating a specific movement pattern in advance. Compared with the reference pattern information combined with the waveform diagram, the moving direction of each object is identified.
[0124]
8 to 10 show specific examples in the case of identifying the shape of a specific object by the object imaging apparatus 11, and the principle is substantially the same as the above-described principle.
[0125]
That is, when an object having a shape as shown in FIGS. 8a to 10a is placed on the photoelectric conversion cell array 31 of the object imaging device 11, the photoelectric conversion cell 31 in a certain part of the object is irradiated with light. First, since the photoelectric conversion cell 31 corresponding to the part without the object is irradiated with light, as shown in FIGS. 8b to 10b, the total sum of the current values output from the respective photoelectric conversion cells is shown. Since the voltage waveforms in the vertical signal lines 49 and the horizontal signal lines 51 each show a unique pattern, the shape of the object can be determined by comparing the pattern with a reference pattern corresponding to the shape of each object stored in advance. It becomes possible to identify.
[0126]
Therefore, in the object imaging device 11 of the present invention, the image data is not acquired by selecting the photoelectric conversion cells constituting the photoelectric conversion element cell array one by one, but the data of all the photoelectric conversion cells are set in the horizontal direction. The conventional MOS can be read simultaneously and collectively in the vertical direction, and can be read continuously without resetting, accumulating and reading every frame. Since a horizontal drive circuit, a vertical drive circuit, an analog / digital conversion circuit, and a related storage circuit as in a solid-state solid-state imaging device are unnecessary, the circuit configuration can be simplified and reduced. Manufacturing costs can be greatly reduced.
[0127]
As an example of the driving method of the object imaging device 11 in the present invention, for example, in the object imaging device in the present invention described above, each of the individual imaging cells in the photoelectric conversion cell constituting the photoelectric conversion cell array. A constant voltage is applied to the control terminal in the I / V conversion control means, a reset signal is input to one reset terminal in the I / V conversion control means, and then the vertical data processing circuit In the horizontal data processing circuit, the vertical signal determination processing circuit in FIG. 1 stores the voltage value constantly output from each vertical data processing circuit cell connected to each vertical signal line in time series. The horizontal signal determination processing circuit stores the voltage value constantly output from the individual vertical data processing circuit cell connected to each vertical signal line as a voltage waveform in time series, The vertical signal line and the horizontal signal line obtained from each of the vertical signal determination processing circuit and the horizontal signal determination processing circuit are moved on the photoelectric conversion cell array from the voltage waveforms on the vertical signal line and the horizontal signal line. The operation is performed to identify the moving direction of the object to be measured or the shape of the object to be measured.
[0128]
【Effect of the invention】
As described above, since the present invention employs the above-described technical configuration, it does not require a scan processing circuit, an analog / digital conversion circuit, a sequential read / write circuit, and the like, and has a simple configuration. An object imaging device using a downsized photoelectric conversion cell array that can reliably and immediately determine the moving direction of a predetermined detected object or recognize the shape of the detected object, and a photoelectric conversion cell suitable for the object imaging device Is easily obtained.
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating an example of a configuration of a photoelectric conversion cell according to the present invention.
FIG. 2 is a block diagram showing the configuration of a specific example of the object imaging apparatus according to the present invention.
FIG. 3 is a block diagram showing a detailed configuration of a specific example of the object imaging apparatus according to the present invention.
FIG. 4 is a timing diagram illustrating a method for driving an object imaging apparatus according to the present invention.
FIG. 5 is a diagram for explaining the photoelectric conversion cell characteristics of the MOS type solid-state imaging device used in the present invention.
FIG. 6 is a diagram for explaining a detection method when an object moves left and right in the object imaging apparatus of the present invention.
FIG. 7 is a diagram for explaining a detection method when an object moves up and down in the object imaging apparatus of the present invention.
FIG. 8 is a diagram illustrating a detection method when the shape of an object in the object imaging apparatus of the present invention is a square shape.
FIG. 9 is a diagram illustrating a detection method when the shape of an object in the object imaging apparatus of the present invention is a U-shape.
FIG. 10 is a diagram for explaining a detection method when the shape of an object in the object imaging apparatus of the present invention is an inverted U-shape.
FIG. 11 is a block circuit diagram of a conventional MOS type solid-state imaging device.
FIG. 12 is a diagram illustrating a photoelectric conversion cell configuration of a conventional MOS solid-state imaging device.
FIG. 13 is a timing diagram illustrating a method for driving a conventional MOS type solid-state imaging device.
FIG. 14 is a block diagram showing an example of an apparatus for comparing image data using a conventional MOS solid-state imaging device.
[Explanation of symbols]
11 Object imaging device
13 Photoelectric conversion cell array
15 Vertical load circuit array
17 Horizontal load circuit array
19 Vertical data processing circuit
21. Horizontal data processing circuit
23. Output processing circuit
25. Output signal terminal
27. Control circuit
31 Photoelectric conversion cell
33 Control means for I / V conversion
39 Photodiode
43 First amplifier control means
45 Second amplifier control means
49 Vertical signal line
51 Horizontal signal line
53, 57 Load circuit cell
61 Vertical signal determination processing circuit
62 Vertical data processing circuit cell
63 Horizontal data processing circuit cell
67 Horizontal signal determination processing circuit

Claims (3)

1つのフォトダイオード、当該フォトダイオードの第1の端子にそれぞれの制御端子が接続され、それぞれの第1の出力端子が、当該フォトダイオードに於ける接地された第2の端子と接続され、それぞれの第2の出力端子が、光電変換セルアレイの垂直信号線及び水平信号線の何れか一方で、互いに異なる信号線に個別に接続されている第1と第2のアンプ用制御手段及び当該フォトダイオードの第1の端子に接続されているI/V変換用制御手段とから構成されている光電変換セルであって、当該I/V変換用制御手段は、当該フォトダイオードを流れる光電流を対数出力特性をもって電圧に変換する機能を有し、当該第1のアンプ用制御手段の第2の出力端子は、当該光電変換セルアレイの垂直信号線又は水平信号線の何れか一方に接続され、当該第2のアンプ用制御手段の第2の出力端子は、当該光電変換セルアレイの水平信号線又は垂直信号線の何れか一方に接続され、当該第1と第2のアンプ用制御手段に於ける双方の第2の出力端子から、当該フォトダイオードに照射される光の量に応答して、当該光の量に対応した、互いに同一量の電流が、同時に且つ常時出力される様に構成されている当該光電変換セルが複数個マトリックス状に配列された光電変換セルアレイと、当該光電変換セルアレイに接続された垂直負荷回路アレイと、水平負荷回路アレイと、垂直データ処理回路と、水平データ処理回路とが設けられていると同時に、当該垂直データ処理回路と水平データ処理回路とに接続された出力処理回路及び当該光電変換セルアレイと、垂直負荷回路アレイと、水平負荷回路アレイと、垂直データ処理回路と、水平データ処理回路と、出力処理回路とに接続されている制御回路とから構成されている物体撮像装置に於て、
当該光電変換セルにおいてそれぞれの第1のアンプ用制御手段に於けるそれぞれの第2の端子を列毎に水平信号線に共通に接続し、第2のアンプ用制御手段に於けるそれぞれの第2の端子を行毎に垂直信号線に共通に接続し、また、当該I/V変換用制御手段に於ける制御端子と一方の出力端子であるリセット端子はそれぞれ全ての光電変換セルで共通に接続され、
当該それぞれの垂直信号線の他方の端部には垂直データ処理回路セルが設けられ、当該それぞれの水平信号線の他方の端部には水平データ処理回路セルが設けられ、当該それぞれの垂直データ処理回路セル及び当該それぞれの水平データ処理回路セルには、常時、対応する垂直信号線若しくは水平信号線に接続されている複数個の光電変換セルのそれぞれがその時点で受光した光量の総和に対応する電圧値が入力される様に構成され、
当該垂直データ処理回路には垂直信号判定処理回路が設けられ、当該水平データ処理回路には水平信号判定処理回路が設けられ、当該垂直信号判定処理回路及び水平信号判定処理回路は、複数の垂直データ処理回路セル若しくは複数の水平データ処理回路セルのそれぞれのセルから出力される電圧波形を時系列的に記録する様に構成され、
当該出力処理回路は、当該垂直信号判定処理回路及び水平信号判定処理回路から常時出力される電圧波形プロファイルを時系列に記録し、その結果を、予め所定の移動方向或いは所定の形状を記憶させた基準情報と比較判断して、当該対象物体の移動方向或いはその形状を認識し、且つ当該識別情報を出力する様に構成される事を特徴とする物体撮像装置。
Each control terminal is connected to one photodiode and a first terminal of the photodiode, and each first output terminal is connected to a grounded second terminal in the photodiode, The second output terminal is connected to one of the vertical signal line and the horizontal signal line of the photoelectric conversion cell array, which are individually connected to different signal lines. A photoelectric conversion cell comprising I / V conversion control means connected to a first terminal, wherein the I / V conversion control means converts a photocurrent flowing through the photodiode into a logarithmic output characteristic. The second output terminal of the first amplifier control means is connected to either the vertical signal line or the horizontal signal line of the photoelectric conversion cell array. The second output terminal of the second amplifier control means is connected to either the horizontal signal line or the vertical signal line of the photoelectric conversion cell array, and is connected to the first and second amplifier control means. The same amount of current corresponding to the amount of light is simultaneously and constantly output from both of the second output terminals in response to the amount of light irradiated to the photodiode. A plurality of photoelectric conversion cells arranged in a matrix, a vertical load circuit array connected to the photoelectric conversion cell array, a horizontal load circuit array, a vertical data processing circuit, and a horizontal data processing And an output processing circuit connected to the vertical data processing circuit and the horizontal data processing circuit, the photoelectric conversion cell array, a vertical load circuit array, A flat load circuit array, Te at a vertical data processing circuit, a horizontal data processing circuit, an object imaging device and a control circuit connected to the output processing circuit,
In the photoelectric conversion cell, each second terminal in each first amplifier control means is commonly connected to the horizontal signal line for each column, and each second terminal in the second amplifier control means. Are connected in common to the vertical signal line for each row, and the control terminal in the I / V conversion control means and the reset terminal which is one of the output terminals are connected in common to all the photoelectric conversion cells. And
A vertical data processing circuit cell is provided at the other end of each vertical signal line, and a horizontal data processing circuit cell is provided at the other end of the respective horizontal signal line. In the circuit cell and each horizontal data processing circuit cell, each of the plurality of photoelectric conversion cells connected to the corresponding vertical signal line or horizontal signal line always corresponds to the total amount of light received at that time. It is configured to input voltage values,
The vertical data processing circuit includes a vertical signal determination processing circuit, the horizontal data processing circuit includes a horizontal signal determination processing circuit, and the vertical signal determination processing circuit and the horizontal signal determination processing circuit include a plurality of vertical data. The voltage waveform output from each cell of the processing circuit cell or each of the plurality of horizontal data processing circuit cells is configured to be recorded in time series,
The output processing circuit records the voltage waveform profile constantly output from the vertical signal determination processing circuit and the horizontal signal determination processing circuit in time series, and stores the result in a predetermined moving direction or a predetermined shape in advance. An object imaging apparatus configured to recognize a moving direction or a shape of the target object by comparing with reference information and to output the identification information .
当該それぞれの垂直信号線および水平信号線の一方の端部には、I/V変換機能を有する負荷回路セルが設けられており、当該負荷回路セルによって、当該垂直負荷回路アレイおよび水平負荷回路アレイが形成されている事を特徴とする請求項に記載の物体撮像装置。The At one end of each of the vertical signal line and horizontal signal line, the load circuit cell having the I / V conversion function is provided by the load circuit cell, the vertical load circuit array and the horizontal load circuit array The object imaging device according to claim 1 , wherein: is formed. 当該請求項1又は2に記載された物体撮像装置に於て、当該光電変換セルアレイを構成する光電変換セルに於ける個々の当該I/V変換用制御手段に於ける制御端子に一定の電圧を印加すると共に、当該I/V変換用制御手段に於ける一方の出力端子であるリセット端子にリセット信号を入力し、その後、当該垂直データ処理回路に於ける垂直信号判定処理回路が、個々の垂直信号線に接続されている当該個々の垂直データ処理回路セルから常時出力される電圧値を時系列的に記憶すると共に当該水平データ処理回路に於ける水平信号判定処理回路が、個々の水平信号線に接続されている当該個々の水平データ処理回路セルから常時出力される電圧値を時系列的に電圧波形として記憶させ、次いで当該出力処理回路が、当該垂直信号判定処理回路及び当該水平信号判定処理回路のそれぞれから得られた、当該垂直信号線及び水平信号線に於ける電圧波形から当該光電変換セルアレイ上を移動した或いは当該光電変換セルアレイ上に存在する被測定物体の移動方向或いは被測定物体の形状を識別する様に構成されている事を特徴とする物体撮像装置の駆動方法。In the object imaging device according to claim 1 or 2 , a constant voltage is applied to a control terminal in each of the I / V conversion control means in the photoelectric conversion cell constituting the photoelectric conversion cell array. In addition, the reset signal is input to the reset terminal which is one of the output terminals in the I / V conversion control means, and then the vertical signal determination processing circuit in the vertical data processing circuit A voltage value constantly output from the individual vertical data processing circuit cell connected to the signal line is stored in time series, and a horizontal signal determination processing circuit in the horizontal data processing circuit is connected to each horizontal signal line. chronologically it is stored as a voltage waveform voltage output at all times from the individual horizontal data processing circuit cells connected to, then the output processing circuit, the vertical signal determination processing Of the object to be measured moved on the photoelectric conversion cell array or existing on the photoelectric conversion cell array from the voltage waveforms on the vertical signal line and the horizontal signal line obtained from the path and the horizontal signal determination processing circuit, respectively. A method for driving an object imaging apparatus, characterized by being configured to identify a moving direction or a shape of an object to be measured.
JP2001294654A 2001-09-26 2001-09-26 Photoelectric conversion cell, imaging device, imaging method, and driving method of imaging device Expired - Fee Related JP4914548B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001294654A JP4914548B2 (en) 2001-09-26 2001-09-26 Photoelectric conversion cell, imaging device, imaging method, and driving method of imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001294654A JP4914548B2 (en) 2001-09-26 2001-09-26 Photoelectric conversion cell, imaging device, imaging method, and driving method of imaging device

Publications (2)

Publication Number Publication Date
JP2003110939A JP2003110939A (en) 2003-04-11
JP4914548B2 true JP4914548B2 (en) 2012-04-11

Family

ID=19116221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001294654A Expired - Fee Related JP4914548B2 (en) 2001-09-26 2001-09-26 Photoelectric conversion cell, imaging device, imaging method, and driving method of imaging device

Country Status (1)

Country Link
JP (1) JP4914548B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7331644B2 (en) 2019-11-07 2023-08-23 Dic株式会社 Binder resin for toner, toner for electrostatic charge image development, and electrostatic charge image developer

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626626B2 (en) 2006-01-13 2009-12-01 Micron Technology, Inc. Method and apparatus providing pixel storage gate charge sensing for electronic stabilization in imagers
JP2020034521A (en) 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 Light receiving element and distance measuring system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3441761B2 (en) * 1993-05-28 2003-09-02 キヤノン株式会社 Image sensor
JPH08292998A (en) * 1995-04-20 1996-11-05 Mitsubishi Electric Corp Device and method for image detection
JP3521187B2 (en) * 1996-10-18 2004-04-19 株式会社東芝 Solid-state imaging device
JP3449468B2 (en) * 1999-05-06 2003-09-22 日本電気株式会社 Solid-state imaging device and driving method thereof
JP3922509B2 (en) * 2000-01-25 2007-05-30 カシオ計算機株式会社 Photosensor system and sensitivity setting method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7331644B2 (en) 2019-11-07 2023-08-23 Dic株式会社 Binder resin for toner, toner for electrostatic charge image development, and electrostatic charge image developer

Also Published As

Publication number Publication date
JP2003110939A (en) 2003-04-11

Similar Documents

Publication Publication Date Title
CN103379297B (en) Imaging device and imaging system
US6580454B1 (en) CMOS active pixel sensor having in-pixel local exposure control
EP1162564B1 (en) Small shape recognizing capacitive sensor device
JP2976242B2 (en) Integrated circuit, camera using the integrated circuit, and method for detecting incident light incident on an image sensor manufactured using the integrated circuit technology
CN105100650B (en) Imaging device and its driving method
US5726439A (en) Image sensor comprising a two-dimensional array of photodetectors with both column and row output circuits which are in parallel
KR100737916B1 (en) Image sensor, and test system and test method for the same
JP4009761B2 (en) Solid-state image sensor
US10170514B2 (en) Image sensor
US20020154231A1 (en) Image sensor using multiple array readout lines
US6980243B2 (en) Photoelectric conversion device providing advantageous readout of two-dimensional array of transistors
US20070177043A1 (en) Paired differential active pixel sensor
US6049357A (en) Image pickup apparatus including signal accumulating cells
JP4268492B2 (en) Photodetector
JP4429311B2 (en) Photodiode fuse ID for CMOS imager
US6611288B1 (en) Dead pixel correction by row/column substitution
JP2003189181A (en) Image pickup device
US7821558B2 (en) Image sensor with circuitry for detecting each pixel receiving a given light intensity and providing addresses thereof
US8665353B2 (en) Solid-state image pickup apparatus and method for driving the same
JP4914548B2 (en) Photoelectric conversion cell, imaging device, imaging method, and driving method of imaging device
JP4099413B2 (en) Photodetector
JP2000200896A (en) Defective pixel detection of image sensor, correction device and method therefor
JP4262020B2 (en) Photodetector
JP2001102558A (en) Photosensor system
JP2003018474A (en) Sensitivity adjustment device for two-dimensional image reader and its sensitivity adjustment method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080804

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

R150 Certificate of patent or registration of utility model

Ref document number: 4914548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees