JP4968747B2 - Ｉｉｉ−ｖ族化合物半導体素子 - Google Patents

Description

本発明は、ＩＩＩ−Ｖ族化合物半導体素子の改善に関し、特にヘテロ界面を形成するチャネル層とバリア層とを含むＩＩＩ−Ｖ族化合物半導体素子の改善に関する。

ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮなどに代表されるＩＩＩ族窒化物半導体は、その材料的な優位性から、電子デバイスに用いられた場合に、高耐圧、高速動作、高耐熱性、低オン抵抗などの良好なデバイス特性が期待され得る。したがって、従来のＳｉ材料に代わってＩＩＩ族窒化物半導体を利用する電子デバイスの開発が進められている。特に電界効果型トランジスタ（ＦＥＴ）に関しては、例えばＡｌＧａＮ／ＧａＮのヘテロ接合界面近傍に高濃度の２次元電子ガスが形成されることにより、ＦＥＴ素子のオン抵抗をより低くすることができる。このように、ヘテロ接合界面を利用する種々のデバイス構造が、今までに提案されている。

図３は、ＩＩＩ族窒化物半導体を利用した従来のヘテロ接合型電界効果トランジスタ（ＨＦＥＴ）の一例を示す模式的断面図である（非特許文献１参照）。このＨＦＥＴは平面型素子であり、一般にサファイア、Ｓｉ、ＳｉＣなどからなる基板３０２上に順に積層されたバッファ層（あるいは核生成層）３０３、ＧａＮチャネル層３０４、およびＡｌＧａＮバリア層３０５を含んでいる。ＡｌＧａＮバリア層３０５上には、ソース電極３０６、ゲート電極３０７、およびドレイン電極３０８が形成されている。そして、ソース電極３０６とドレイン電極３０８との間において、バリア層３０５の表面とゲート電極３０７の表面が、ＳｉＮなどの絶縁膜からなる保護層３０９で覆われている。

電気情報通信学会、信学技報、ＥＤ２００１−１８５、第７−１２頁

上述のようなＩＩＩ族窒化物半導体ＨＦＥＴを長時間動作させれば、そのＨＦＥＴ素子の初期状態に比べてオン抵抗が徐々に増大し、ソース・ドレイン電流が徐々に減少するという問題が生じる。

ソース・ドレイン間電圧を印加することによってチャネル領域におけるシートキャリア濃度が静状態よりも減少する所謂電流コラプスと呼ばれる現象は、ＩＩＩ族窒化物半導体ＨＦＥＴではよく知られている。この現象を抑制するために、例えば保護層３０９（図３参照）などに電流コラプス抑制機能を持たせる工夫が行われることもある。しかし、そのような対策を講じてもなお、上述のドレイン電流が減少する問題は回避することが難しい。

この問題の原因を調べるために、本発明者は、特性の劣化したＨＦＥＴ素子についてＳＩＭＳ（２次イオン質量分析）による解析を行なった。その結果、劣化したＨＦＥＴ素子の内部の半導体層、特にＡｌＧａＮバリア層表面側からヘテロ接合界面およびＧａＮチャネル層付近にかけて、水素原子の濃度が、劣化していない素子に比べて、高くなっていることがわかった。

また、水素原子は、素子表面を覆っている絶縁膜内部に、１０²⁰／ｃｍ³オーダの高いレベルの濃度で含まれていることもＳＩＭＳ解析によって明らかになった。今回解析が行われた絶縁膜は高周波スパッタリング法で成膜されたものであったが、電子デバイスの製造プロセスでしばしば用いられる電子ビーム真空蒸着法やＣＶＤ（化学気相堆積）法などの他の成膜方法を用いても、成膜条件によっては１０¹⁹〜１０²¹／ｃｍ³オーダで絶縁膜中に水素原子が含まれることが十分にあり得る。なお、この１０²⁰／ｃｍ³オーダという濃度レベルは、ＡｌＧａＮバリア層やＧａＮチャネル層のようなＩＩＩ族窒化物結晶層中に本質的に含まれている水素原子の濃度（１０¹⁸／ｃｍ³オーダ）よりも２桁程度高い。

これらのことから、半導体層に接触または近接する部位に水素原子が存在する状況でＨＦＥＴ素子が動作状態になれば、素子の基板方向に対して強い電界が発生し、高濃度の水素原子を含む絶縁膜から半導体素子内部方向への水素原子の移動または拡散が生じると推定される。この際に、絶縁層中で水素結合が切れたことなどによる欠陥が増大し、これらの欠陥に電荷が局在することによって、よく知られている電流コラプス現象と同様の原理で、ＡｌＧａＮバリア層／ＧａＮチャネル層のヘテロ界面近傍に生じている２次元電子ガス（以下、２ＤＥＧ）の電子濃度が相対的に減少し、ＨＦＥＴの電流チャネルの抵抗成分が増大する。これが、ソース・ドレイン間の電流が減少するモデルではないかと推測される。

この発明は、上述のような課題を解決するためになされたものであって、長時間の動作中にオン抵抗が増大しないように改善されたＩＩＩ−Ｖ族化合物半導体素子を提供することを目的とする。

本発明によるＩＩＩ−Ｖ族化合物半導体素子は、基板と、この基板の上方に設けられたチャネル層と、このチャネル層上にヘテロ界面を形成するように設けられたバリア層と、このバリア層上に設けられた複数の電極と、これらの電極の少なくとも一部の領域を除いてバリア層の全表面を覆うように設けられた絶縁層と水素吸着層とが一体化された一体化層を含み、一体化層内へ一体化された水素吸着層に含まれる金属元素の濃度はその一体化層の上面側において高められており、一体化層内へ一体化された絶縁層はＳｉ、Ｓｉ ₃ Ｎ ₄ 、ＳｉＯ ₂ 、ＴｉＯ ₂ 、ＺｒＯ ₂ 、ＨｆＯ ₂ 、ＭｇＦ ₂ 、ＣａＦ ₂ 、ＳｒＦ ₂ 、ＢａＦ ₂ 、Ａｌ ₂ Ｏ ₃ 、Ｖ ₂ Ｏ ₅ 、Ｎｂ ₂ Ｏ ₅ 、Ｔａ ₂ Ｏ ₅ 、ＡｌＯＮ、およびＺｎＯからなる群より選択された誘電体を含み、そして一体化層内へ一体化された水素吸着層はＬｉ、Ｎａ、Ｍｇ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｃｓ、Ｂａ、Ｌａ、Ｈｆ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、およびＥｒからなる群より選択された金属元素を含み、その選択された金属元素の酸化物、窒化物、またはフッ化物からなることを特徴としている。

ここで、チャネル層およびバリア層はＩＩＩ−Ｖ族化合物半導体からなり、ＩＩＩ族窒化物からなることが好ましい。また、一体化層内へ一体化された水素吸着層に含まれる金属元素は、絶縁層に含まれる金属元素に比べて、小さい水素化物生成熱を有することが好ましい。

本発明によれば、ヘテロ界面に接するチャネル層中の２ＤＥＧ濃度の低下を防止することができ、長時間の動作中にオン抵抗が増大しないように改善されたＩＩＩ−Ｖ族化合物半導体素子を提供することができる。

より具体的には、本発明によるＩＩＩ−Ｖ族化合物半導体素子においては、半導体素子表面を覆う絶縁層と水素吸着層が一体化された一体化層が配置されているので、その一体化層の効果によって半導体素子内部方向への水素拡散が抑制され得る。したがって、例えばＡｌＧａＮバリア層とＧａＮチャネル層を含むＨＦＥＴ素子に本発明を適用した場合、それらバリア層とチャネル層とのヘテロ接合界面近傍に形成される２ＤＥＧが絶縁膜中の局在電荷により補償されることが抑制される。その結果、２ＤＥＧ濃度の低下とそれに伴う電流チャネルの抵抗増大が回避されて、ＨＦＥＴ素子の通電動作中のオン抵抗増大を抑制することができ、特性の安定したＩＩＩ−Ｖ族化合物半導体素子を提供することが可能になる。

本発明に密接に関連する参考例におけるＨＦＥＴ素子を示す模式的断面図である。 本発明の実施例におけるＨＦＥＴ素子を示す模式的断面図である。 従来のＨＦＥＴ素子の一例を示す模式的断面図である。

本発明に密接に関連する参考形態によるＩＩＩ−Ｖ族化合物半導体素子は、ＩＩＩ族窒化物半導体からなるバリア層とチャネル層とを含んでいる。このバリア層上に直接にまたはコンタクト層を介してソース電極、ゲート電極、およびドレイン電極が設けられている。バリア層の表面のうちでこれらの電極が設けられていない領域の全てまたは一部が、絶縁層によって覆われている。そして絶縁層上には、その絶縁層内部の水素原子を吸着する金属元素を含む水素吸着層が設けられている。

この水素吸着層は、その水素を吸い寄せる力によって、絶縁層中に存在する水素が半導体層側へ移動または拡散することを抑制する。したがって、トランジスタが動作状態になって強い電界が発生しても、絶縁層内部の水素が固定されるので欠陥が増大することがなく、そしてＡｌＧａＮバリア層とＧａＮチャネル層界面近傍に形成されている２ＤＥＧの電子濃度が維持される。その結果、電流チャネルの抵抗増大が回避され、ＩＩＩ−Ｖ族化合物半導体素子全体としてのオン抵抗を増大させることなく、素子特性を安定に保つことができる。

このようなＩＩＩ−Ｖ族化合物半導体素子としては、電界効果トランジスタをはじめとして、電流の流れる経路に２ＤＥＧを利用する構造を内部に有するＩＩＩ−Ｖ族化合物半導体素子の全てが含まれる。

本発明の一実施形態によるＩＩＩ−Ｖ族化合物半導体素子においては、絶縁層と水素吸着層とが、一体化された１つの一体化層として構成されている。この場合では、その一体化層内において、水素原子を吸着する金属元素の濃度は、半導体層側にかけて低くされていることが好ましい。また、この場合には、水素を吸着する金属元素の濃度は、一体化層の表面側から半導体層側に近づくにつれて、グラデーション状に低くされていることが特に好ましい。このような構成によって、一体化層に含まれる水素原子は半導体層側と反対側に強く引付けられ、半導体層側への拡散が抑制される。

水素を吸着する金属元素は、一体化層内へ一体化された絶縁層を構成する金属元素に比べて、小さな水素化物生成熱を有する金属元素であることが望ましい。このように構成することによって、一体化層に含まれる水素原子は、半導体層側への拡散が抑制される。

より具体的には、一体化層内へ一体化された絶縁層は、Ｓｉ、Ｓｉ₃Ｎ₄、ＳｉＯ₂、ＴｉＯ₂、ＺｒＯ₂、ＨｆＯ₂、ＭｇＦ₂、ＣａＦ₂、ＳｒＦ₂、ＢａＦ₂、Ａｌ₂Ｏ₃、Ｖ₂Ｏ₅、Ｎｂ₂Ｏ₅、Ｔａ₂Ｏ₅、ＡｌＯＮ、およびＺｎＯからなる群より選択された誘電体を含む。絶縁層にＳｉ₃Ｎ₄、ＳｉＯ₂、Ａｌ₂Ｏ₃、またはＴａ₂Ｏ₅を用いることは、プロセス上の問題、電流コラプス現象抑制の能力、半導体層との密着性などの観点から特に好ましい。

水素を吸着する金属元素は、Ｌｉ、Ｎａ、Ｍｇ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｃｓ、Ｂａ、Ｌａ、Ｈｆ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、およびＥｒからなる群より選択された金属元素であり、一体化層内へ一体化された水素吸着層はその選択された金属元素、またはその酸化物、またはその窒化物、またはそのフッ化物からなる。

また、本発明は、ＩＩＩ−Ｖ族化合物半導体素子がＢＮ、ＡｌＮ、ＩｎＮ、ＧａＮ、もしくはＴｌＮ、またはこれらの混晶からなるＩＩＩ族窒化物半導体素子である場合に特に効果的である。

さらに、本発明は、ＩＩＩ−Ｖ族化合物導体素子がその構造内にｐ型導電層を含む場合に特に有効である。一般に、ＩＩＩ族窒化物半導体に対するｐ型ドーパントとしては、Ｍｇを用いることが多い。しかし、このｐ型ＩＩＩ族窒化物層に水素原子が拡散すれば、ドーパントであるＭｇが水素原子によって補償され、アクセプタとして機能しなくなる。その結果、ｐ型の電気的特性が損なわれ、ｐ型層を含めることによって成立していた半導体素子の機能的特徴が阻害される。しかし、本発明を利用することによって、そのような事態を回避することができる。

以下、本発明のＩＩＩ−Ｖ族化合物半導体素子に関して、ＩＩＩ族窒化物半導体ＨＦＥＴを一例として説明する。なお、本発明において用いられるＩＩＩ族窒化物半導体ＨＦＥＴは、Ｂ_vＡｌ_wＧａ_xＩｎ_yＴｌ_zＮ（０≦ｖ≦１、０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１）の式で表わされる窒化物半導体結晶を利用する。ここで、Ｂはホウ素、Ａｌはアルミニウム、Ｇａはガリウム、Ｉｎはインジウム、Ｔｌはタリウム、そしてＮは窒素を表している。また、ｖ、ｗ、ｘ、ｙ、およびｚは、ＩＩＩ族元素におけるホウ素、アルミニウム、ガリウム、インジウム、およびタリウムのそれぞれの含有比率を表している。本願明細書では、以後において、例えばＡｌ_wＧａ_xＮ（０＜ｗ＜１、０＜ｘ＜１、ｗ＋ｘ＝１）の式で表わされる窒化物半導体結晶からなる半導体層がＡｌＧａＮ層と略記される。

（参考例）
図１は、本発明に密接に関連する参考例によるＩＩＩ族窒化物半導体ＨＦＥＴを模式的断面図で示している。このＨＦＥＴ素子には、高抵抗Ｓｉ基板１０２上に順次積層されたバッファ層１０３、厚さ１μｍのｉ型ＧａＮチャネル層１０４、および厚さ３０ｎｍのアンドープＡｌＧａＮバリア層１０５を含むエピタキシャルウェハが利用された。ＡｌＧａＮバリア層１０５中のＩＩＩ族元素におけるＡｌ組成比は、２５％に設定された。ＡｌＧａＮバリア層１０５の表面上には、ソース電極１０６、ゲート電極１０７、ドレイン電極１０８が形成された。ソース電極１０６とドレイン電極１０８はＨｆ／Ａｌ／Ｈｆ／Ａｕの積層構造を有するオーミック電極であり、ゲート電極１０７はＷＮをベースとしたショットキー電極である。

これらの電極１０６、１０７、１０８の形成後に、厚さ１５０ｎｍのＳｉＯ₂絶縁保護層１０９が成膜された。この保護層１０９は、電流コラプス現象を抑制する役割をも担っている。さらに、保護層１０９の上面上には、厚さ１０ｎｍのＨｆＯ₂水素吸着層１１０が成膜された。なお、ソース電極１０６、ゲート電極１０７、およびドレイン電極１０８に対する給電線の接続領域として、保護膜１０９および水素吸着層１１０のうちで、各電極の上面の少なくとも一部に開口が設けられた。

水素吸着層を構成する金属元素のＨｆは、絶縁層を構成するＳｉよりも水素化物生成熱が小さく、絶縁膜１０９に含まれる水素原子は水素吸着層１１０に強く引付けられ、半導体素子側への拡散が抑制される。したがって、ＡｌＧａＮバリア層１０５とｉ型ＧａＮチャネル層１０４のヘテロ接合界面近傍に形成される２ＤＥＧが、水素原子によって補償されることが抑制され得る。その結果、２ＤＥＧ濃度の低下とそれに伴う電流チャネルの抵抗増大が回避され、ＨＦＥＴ素子の通電動作中のオン抵抗増大を抑制することができる。

上述のような参考例によるＨＦＥＴ素子に対して、通電試験が実施された。この試験条件としては、１５０℃の高温下で、ゲート電圧として５Ｖを印加して、ドレイン電圧を３００Ｖとする一定電圧駆動を行い、ソース・ドレイン間の動作電流がモニタされた。

その結果、本参考例のＩＩＩ族窒化物半導体ＨＦＥＴでは、その一定電圧駆動が１０００時間以上経過しても、ソース・ドレイン電流の値は初期値から数％以内の変動幅に収まり、長期間の安定駆動が可能であった。

（実施例）
図２は、本発明の実施例によるＩＩＩ族窒化物半導体ＨＦＥＴを模式的断面図で示している。本実施例は、参考例に比べて、ＳｉＯ₂絶縁層１０９とＨｆＯ₂水素吸着層１１０とが一体化された一体化層２０９として形成されていることのみにおいて異なっている。この一体化層２０９は２００ｎｍの厚さを有し、ソース電極１０６、ゲート電極１０７、およびドレイン電極１０８の各電極上面の少なくとも一部領域に開口が設けられた。

一体化層２０９の内部では、水素を吸着する元素であるＨｆの含有濃度に勾配が設けられている。より具体的には、一体化層２０９内部でＡｌＧａＮバリア層１０５側においてＨｆ濃度が低く、一体化層２０９の上面に近づくにつれてＨｆ濃度が高くなっている。このようなＨｆ濃度勾配を設けることによって、一体化層２０９に含まれる水素原子は、その一体化層２０９の上面側に強く引付けられて、半導体素子側への移動または拡散が抑制される。

すなわち、一体化層２０９内部に水素が欠損したことによる欠陥が生じることがなく、ＡｌＧａＮバリア層１０５とｉ型ＧａＮチャネル層１０４のヘテロ接合界面近傍に形成される２ＤＥＧが水素原子によって補償されることが抑制され得る。その結果、２ＤＥＧ濃度の低下とそれに伴う電流チャネルの抵抗増大が回避され、ＨＦＥＴ素子の通電動作中のオン抵抗増大を抑制することができる。

本実施例のＨＦＥＴ素子に対しても、参考例と同様の条件で通電試験が実施された。その結果、本実施例のＩＩＩ族窒化物半導体ＨＦＥＴ素子においても、１０００時間以上の駆動中にソース・ドレイン電流の値は初期値から数％以内の変動幅に収まり、長期間の安定駆動が可能であることが確認された。

なお、上述のような構成のＨＦＥＴ素子は、周知である種々の窒化物半導体結晶成長方法を利用して作製し得ることが当業者に理解されよう。より具体的には、ＨＦＥＴ素子に含まれる各半導体層は、ＭＯＣＶＤ（有機金属化学気相堆積）法またはＭＢＥ（分子ビームエピタキシ）法によって積層され得る。ソース、ゲート、およびドレインの各電極に含まれる各金属層、さらには保護層の成膜には、電子ビーム（ＥＢ）真空蒸着法のほか、高周波スパッタリング法、各種化学気相成長（ＣＶＤ）法などの一般的な薄膜の成膜法が利用され得る。

また、以上の実施例では半導体材料としてＩＩＩ族窒化物半導体を利用したＨＦＥＴ素子が例示されたが、すでに推定モデルを説明したようにソース・ドレイン間電流減少の原因が素子上部の絶縁層から半導体層側への水素原子の移動または拡散に伴う絶縁層内部での欠陥増大にあると考えられるので、半導体材料としてはＩＩＩ族窒化物半導体に限定されず、インジウム・ガリウム・アルミニウム・砒素系のＩＩＩ−Ｖ族化合物半導体を利用したＨＦＥＴにおいても本発明は効果を有し得る。例えば、ＧａＡｓチャネル層とＡｌＧａＡｓバリア層とを含むＩＩＩ−Ｖ族化合物半導体素子にも、本発明を好ましく適用することができる。

また、上述の実施例では半導体素子の種別としてＨＦＥＴ素子が説明されたが、上述のように水素原子の移動または拡散によって影響を受けるのは最終的に半導体層内部のへテロ界面近傍の２ＤＥＧであるから、この２ＤＥＧを内部に形成し得る構造を有する半導体素子であれば、本発明がその効果を示すことが明らかである。

また、上述の実施例では絶縁層の材料としてＳｉＯ₂が例示され、水素吸着金属元素としてＨｆが例示されたが、これらの組合せの他にも、一体化層内へ一体化される絶縁層としてはＳｉ、Ｓｉ₃Ｎ₄、ＳｉＯ₂、ＴｉＯ₂、ＺｒＯ₂、ＨｆＯ₂、ＭｇＦ₂、ＣａＦ₂、ＳｒＦ₂、ＢａＦ₂、Ａｌ₂Ｏ₃、Ｖ₂Ｏ₅、Ｎｂ₂Ｏ₅、Ｔａ₂Ｏ₅、ＡｌＯＮ、もしくはＺｎＯ、またはこれらのいくつかの混合物を利用することができる。そして、水素吸着金属元素としては、Ｌｉ、Ｎａ、Ｍｇ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｃｓ、Ｂａ、Ｌａ、Ｈｆ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、もしくはＥｒ、またはこれらのいくつかの化合物に関しても、本発明の効果が得られることが確認された。絶縁層を構成する金属元素と水素吸着金属元素との組合せについては、すでに説明したように、前者に比べて後者の水素化物生成熱が小さくなるように両者を選択することによって、本発明の効果を得ることができる。

上述の参考例における絶縁層に含まれる水素原子の濃度をＳＩＭＳによって測定したところ、最低でも１×１０¹⁸／ｃｍ³という濃度で水素原子が絶縁層中に存在していることが分かった。

なお、以上で開示された本発明の実施形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

以上のような本発明によれば、長時間の動作中にオン抵抗が増大しないように改善されたＩＩＩ−Ｖ族化合物半導体素子を提供することができる。そのようなＩＩＩ−Ｖ族化合物半導体素子としては、電界効果トランジスタをはじめとして、電流の流れる経路に２ＤＥＧを利用する構造を内部に有する素子の全てが含まれ、素子動作時の半導体層内部への水素原子の拡散を抑制して、素子特性の変化を抑制することができる。

１０２，３０２ 基板、１０３，３０３ バッファ層、１０４ ｉ型ＧａＮチャネル層、３０４ チャネル層、１０５ アンドープＡｌＧａＮバリア層、３０５ ＡｌＧａＮバリア層、１０６，３０６ ソース電極、１０７，３０７ ゲート電極、１０８，３０８ ドレイン電極、１０９ 絶縁層、１１０ 水素吸着層、２０９ 一体化層、３０９ 保護層。

Claims (4)

1. 基板と、
   前記基板の上方に設けられたチャネル層と、
   前記チャネル層上にヘテロ界面を形成するように設けられたバリア層と、
   前記バリア層上に設けられた複数の電極と、
   前記バリア層の上面において前記電極の領域の少なくとも一部を除く全面を覆うように設けられた絶縁層と水素吸着層とが一体化された一体化層を含み、
   前記一体化層内へ一体化された前記水素吸着層に含まれる金属元素の濃度は、その一体化層の上面側において高められており、
   前記一体化層内へ一体化された前記絶縁層は、Ｓｉ、Ｓｉ ₃ Ｎ ₄ 、ＳｉＯ ₂ 、ＴｉＯ ₂ 、ＺｒＯ ₂ 、ＨｆＯ ₂ 、ＭｇＦ ₂ 、ＣａＦ ₂ 、ＳｒＦ ₂ 、ＢａＦ ₂ 、Ａｌ ₂ Ｏ ₃ 、Ｖ ₂ Ｏ ₅ 、Ｎｂ ₂ Ｏ ₅ 、Ｔａ ₂ Ｏ ₅ 、ＡｌＯＮ、およびＺｎＯからなる群より選択された誘電体を含み、
   前記一体化層内へ一体化された前記水素吸着層は、Ｌｉ、Ｎａ、Ｍｇ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｃｓ、Ｂａ、Ｌａ、Ｈｆ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、およびＥｒからなる群より選択された金属元素を含み、前記選択された金属元素の酸化物、窒化物、またはフッ化物からなることを特徴とするＩＩＩ−Ｖ族化合物半導体素子。
2. 前記チャネル層および前記バリア層はＩＩＩ−Ｖ族化合物半導体からなることを特徴とする請求項１に記載のＩＩＩ−Ｖ族化合物半導体素子。
3. 前記チャネル層および前記バリア層はＩＩＩ族窒化物からなることを特徴とする請求項２に記載のＩＩＩ−Ｖ族化合物半導体素子。
4. 前記一体化層内へ一体化された前記水素吸着層に含まれる金属元素は、前記一体化層内へ一体化された前記絶縁層に含まれる金属元素に比べて、小さい水素化物生成熱を有することを特徴とする請求項１から３のいずれかに記載のＩＩＩ−Ｖ族化合物半導体素子。

Images