JP4961258B2 - 電力変換装置 - Google Patents

Description

本発明は、電源の交流を可変電圧の直流又は交流に変換する電力変換装置に係り、特に電力変換回路を構成する半導体スイッチング素子の損失を低減する技術に関する。

交流電源電圧を直流に変換する電力変換装置において、交流電源と負荷とをトランスなどを介して絶縁する絶縁型ＡＣ−ＤＣコンバータが知られている。このような絶縁型ＡＣ−ＤＣコンバータの一例として、特許文献１の図１に記載された力率改善機能を有する１段型のコンバータが提案されている。これによれば、２つのダイオードの直列回路と、２つの双方向スイッチ（自己消弧型半導体スイッチとダイオードとの並列回路）の直列回路と、コンデンサとを互いに並列接続し、２つのダイオードの直列接続点と２つの双方向スイッチの直列接続点にインダクタを介して交流電源を接続し、一方の双方向スイッチに並列にトランスとインダクタとコンデンサの直列回路を接続して、主スイッチング回路を構成している。そして、主スイッチング回路のトランスの２次側にセンタタップダイオード整流回路を設けて直流に変換して出力するように構成されている。

特許文献１の主スイッチング回路を制御する制御回路は、直流出力電圧の指令値と検出値の偏差を低減するように三角波の周波数を可変し、この三角波と一定の基準信号（例えば、三角波の波高値の１／２）とを比較して、２つの双方向スイッチのオンオフ信号のスイッチング周波数を制御して、直流出力電圧を制御するように構成されている。これによれば、交流電源電圧の瞬時値に応じて三角波状の入力電流が流れることから、力率改善の効果が得られる。

また、特許文献１の図３には、２つの双方向スイッチの直列回路に並列接続されたコンデンサの端子電圧の指令値と検出値との偏差を低減するように、三角波と比較する基準信号を可変して、２つの双方向スイッチのオンオフの比率を可変する制御回路が記載されている。

さらに、特許文献１の図９、図１３に記載された主スイッチング回路は、第１〜第３の双方向スイッチを直列に接続し、この直列回路に２つのダイオードの直列回路とコンデンサをそれぞれ並列に接続し、第２と第３の双方向スイッチの直列接続点と２つのダイオードの直列接続点との間にインダクタを介して交流電源を接続し、第２と第３の双方向スイッチの直列回路に並列にトランスとインダクタとコンデンサの直列回路を接続して、主スイッチング回路を構成している。そして、主スイッチング回路のトランスの２次側にセンタタップダイオード整流回路を設けて直流に変換して出力するように構成されている。これらの双方向スイッチングの制御回路は、第１の双方向スイッチと、第２と第３の双方向スイッチの２つのグループに分けて、上述の制御回路と同様に、交流電圧の極性に合わせて交互にスイッチング制御するように構成されている。

特開２００３−２３７７５号公報

しかし、特許文献１の図１の制御回路によれば、２つの双方向スイッチのオンオフ比はスイッチング周波数にかかわらず０．５：０．５の一定比率となる。一方、図３の制御回路によれば、２つの双方向スイッチのオンオフ比は変化する。いずれにしても、特許文献１のコンバータの入力電流は、双方向スイッチのオン期間に電源の瞬時電圧にほぼ比例した電流が流れ、オフ期間に減少してゼロになる三角波状の断続したパルス波形の電流となる。三角波パルス電流のゼロ期間が限りなく短い臨界モードであれば、ローパスフィルタを通して得られる電流波形はきれいな正弦波となる。しかし、出力直流電圧を制御するためにスイッチング周波数が変わるため、三角波パルス電流のゼロ期間が発生して入力電流波形が歪む問題がある。また、電力が小さい場合は、このような電流の断続モードでも力率改善を行うことはできるが、電力が大きくなると三角波パルス電流のピーク値が大きくなる。したがって、インダクタが飽和しないような大きなコアを必要とし、大きなピーク電流を遮断するために、スイッチ回路のスイッチング損失が増加する問題がある。

これらの問題は、絶縁型ＡＣ−ＤＣコンバータに限らず、電源の交流の力率改善制御を行いながら、可変電圧の交流に変換する電力変換装置にも共通する問題である。

本発明が解決しようとする課題は、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる電力変換装置を提供することにある。

上記課題を解決するため、本発明の電力変換装置の第一の態様は、半導体スイッチング素子とダイオードを逆並列に接続してなる２つのスイッチ回路が、前記ダイオードを互いに逆極性にそれぞれ直列接続されてなる第１及び第２のスイッチアームと、第１のスイッチアームを交流電源に並列接続する回路に直列に挿入された第１のインダクタと、第２のスイッチアームを第１のスイッチアームに並列接続する回路に直列に挿入された第１のキャパシタと、第１のスイッチアームと第２のスイッチアームのいずれか一方に並列接続された第２のキャパシタと第２のインダクタの直列回路を有する出力回路とを備えて、主スイッチング回路を構成することを特徴とする。

このような主スイッチング回路とすることにより、各半導体スイッチング素子をオンオフ制御する制御回路を以下のように構成することにより、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる。

すなわち、各半導体スイッチング素子をオンオフ制御する制御回路は、出力回路の出力指令値と出力検出値の誤差及び交流電源の電圧極性に基づいて、第１と第２のスイッチアームの半導体スイッチング素子（Ｑ１、Ｑ２、Ｑ３、Ｑ４）のうち入力電流及び出力制御を担う半導体スイッチング素子（例えば、Ｑ１、Ｑ３）を交互にオンオフし、他方の半導体スイッチング素子（Ｑ２、Ｑ４）をオンする構成とすることができる。具体的には、出力回路の出力指令値と出力検出値の誤差を求め、この誤差に交流電源の電圧検出値の絶対値を乗じて入力電流指令値を生成し、入力電流指令値と交流電源からの入力電流検出値の絶対値との誤差を求め、この誤差とＰＷＭ搬送波とを比較してＰＷＭ信号を生成し、このＰＷＭ信号と交流電源の電圧極性とに基づいて第１と第２のスイッチアームの半導体スイッチング素子のうち、入力電流及び出力制御を担う半導体スイッチング素子を交互にオンオフし、他方の半導体スイッチング素子をオンする構成とすることができる。

このように、第１と第２のスイッチアームの半導体スイッチング素子（例えば、Ｑ１、Ｑ３）を交互に動作させ、他方の半導体スイッチング素子（Ｑ２、Ｑ４）をオンすることにより、入力電流がゼロになる期間を無くして、連続電流モードで力率改善を行ないながら、出力回路から出力される電圧又は電流を可変制御することができる。また、大きなコアのインダクタを設ける必要がないから、インダクタの小形化が可能であり、電力変換に係るスイッチング損失を低減することができる。

また、第一の態様において、出力回路は、第２のキャパシタと少なくともトランスの一次巻線を含む第２のインダクタとの直列回路と、トランスの二次巻線に接続された整流回路を含み、整流回路により整流された直流を出力とすることができる。この場合において、トランスは２つの二次巻線を備え、整流回路は２つの二次巻線の電圧をそれぞれ整流する２つの整流回路と、この２つの整流回路の出力電圧を平滑する第３のキャパシタを備え、該第３のキャパシタの端子電圧を直流出力とすることができる。

また、第一の態様において、出力回路の第２のインダクタとして、負荷である誘導加熱コイルを用いることができ、これによれば可変電流の交流出力を得ることができる。この場合の制御回路は、上記の制御回路の出力回路の出力電圧に代えて誘導加熱コイルに流れる出力電流を検出し、検出された出力電流と出力電流指令値との誤差を第１の増幅手段において増幅すればよい。

本発明の電力変換装置の第二の態様は、第１のダイオードと第２のダイオードを順極性に直列接続してなる整流アームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第１と第２のスイッチ回路が、前記ダイオードを互いに逆極性にして直列接続されてなる第１のスイッチアームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第３のスイッチ回路に第１のキャパシタが直列接続されてなる第２のスイッチアームと、第２のキャパシタと第２のインダクタの直列回路を有する出力回路とを備え、前記整流アームと第１のスイッチアームが並列に接続され、前記整流アームの第１のダイオードと第２のダイオードの接続点と、第１のスイッチアームの第１と第２のスイッチ回路の接続点との間に第１のインダクタを介して交流電源が接続され、第２のキャパシタと第２のインダクタの直列回路が前記整流アームと第１のスイッチアームに並列に接続され、第２のスイッチアームは、前記整流アームと前記整流アームに並列に、又は前記出力回路の第２のインダクタに並列に接続して主スイッチング回路を構成する。さらに、前記各半導体スイッチング素子をオンオフ制御する制御回路を備え、前記制御回路は、前記出力回路の出力指令値と出力検出値の出力電圧誤差に基づいて第１と第２のスイッチ回路の半導体スイッチング素子をオンオフする出力制御系と、前記出力電圧誤差に前記交流電源の電圧検出値を乗じて生成される入力電流指令値と前記交流電源からの入力電流検出値との入力電流誤差と前記出力電圧誤差の大きい方の誤差に基づいて第１と第２のスイッチ回路の半導体スイッチング素子をオンオフする力率改善制御系とを備え、第１と第２のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第３のスイッチ回路の半導体スイッチング素子をオンする構成とする。 なお、出力回路は、第一の態様の場合と同様に構成できる。

第二の態様によれば、入力電流誤差と出力電圧誤差の大きい方の誤差に基づいて第１と第２のスイッチ回路の半導体スイッチング素子をオンオフ制御することにより、力率改善制御系よりも出力（電圧又は電流）制御系を優先して制御することにより、出力（電圧又は電流）が安定し、結果的に入力電流波形の歪も抑制される。また、第一の態様と同様、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる。

本発明によれば、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる。

以下、本発明の電力変換装置の実施の形態について説明する。

図１に、本発明の電力変換装置に係る第一の態様を適用してなる実施例１の回路構成図を示す。図1に示すように、スイッチング回路１０は、ダイオードＤ１、Ｄ２がそれぞれ逆並列に接続された２つの半導体のスイッチング素子Ｑ１、Ｑ２からなる双方向スイッチ回路を、ダイオードＤ１、Ｄ２を互いに逆極性に直列接続してなる双方向の第１のスイッチアームと、ダイオードＤ３、Ｄ４がそれぞれ逆並列に接続された２つの半導体スイッチング素子Ｑ３、Ｑ４からなる双方向スイッチ回路を、ダイオードＤ３、Ｄ４を互いに逆極性に直列接続してなる双方向の第２のスイッチアームとを有して構成されている。

第１のスイッチアームは、インダクタＬ１を介して交流電源ＡＣに並列接続されている。第２のスイッチアームは、キャパシタＣ１を介して第１のスイッチアームに並列接続されている。また、第１のスイッチアームには、インダクタＬ２とトランスＴ１の一次巻線とキャパシタＣ２の直列回路が並列に接続されている。なお、この直列回路は、第２のスイッチアームに並列に接続してもよい。また、インダクタＬ２は、トランスＴ１の漏れインダクタンスを利用することも可能である。

トランスＴ１には、２つの二次巻線Ｎ２、Ｎ３が設けられている。各二次巻線Ｎ２、Ｎ３は、それぞれダイオードＤ５、Ｄ６によって整流された電圧がキャパシタＣ３により平滑されて、負荷ＲＬに直流電圧を出力するようになっている。本実施例の出力回路は、インダクタＬ２とトランスＴ１の一次巻線とキャパシタＣ２の直列回路と、トランスＴ１の二次巻線Ｎ２、Ｎ３と、ダイオードＤ５、Ｄ６とキャパシタＣ３とからなる整流回路を含んで構成されている。

第１、第２のスイッチアームからなるスイッチング回路１０は、ドライブ回路７５により駆動される。ドライブ回路７５は、制御回路から出力されるドライブ信号Ｑ１〜Ｑ４−Ｄｕｔｙを増幅して、各半導体スイッチング素子Ｑ１〜Ｑ４をオンオフ制御するようになっている。

本実施例の制御回路は、入力電圧検出回路７１、電流センサ７３、入力電流検出回路７４、正負判別回路７６、出力電圧検出回路７２、ＰＷＭ信号生成回路９４、ドライブ信号生成回路９７を含んで構成されている。

入力電圧検出回路７１は、交流電源ＡＣの交流電圧を検出して絶対値回路９１に入力する。絶対値回路９１は、交流電圧検出値の絶対値を求めて、乗算器７８に入力する。電流センサ７３は、交流電源ＡＣに流れる入力電流を検出して、入力電流検出回路７４に入力する。入力電流検出回路７４は、入力電流を絶対値回路９２に入力する。絶対値回路９２は、入力電流検出値の絶対値を求めて、増幅器７９に入力する。正負判別回路７６は、入力電圧検出回路７１の出力が正のときは「Ｈ」、負のときは「Ｌ」の信号を出力する。

出力電圧検出回路７２は、出力回路のキャパシタＣ３の端子電圧を検出し、出力電圧検出値を比較増幅器７７に入力する。比較増幅器７７は、出力電圧指令値と出力電圧検出値とを比較して誤差を求め、その誤差を増幅して乗算器７８に入力する。乗算器７８は、出力電圧指令値と出力電圧検出値との誤差に、交流電圧検出値の絶対値を乗算し、入力電流指令値として比較増幅器７９に入力する。比較増幅器７９は、入力される入力電流指令値と入力電流検出値の絶対値を比較して誤差を求め、その誤差を増幅してＰＷＭ信号生成回路９４に入力する。

ＰＷＭ信号生成回路９４は、比較増幅器７９から出力される入力電流指令値と入力電流検出値の誤差と、ＰＷＭ搬送波とを比較してＰＷＭ信号を生成してドライブ信号生成回路９７に入力する。ドライブ信号生成回路９７は、複数の論理ゲートから構成され、ＰＷＭ信号生成回路９４から入力されるＰＷＭ信号に基づいて、各スイッチング素子Ｑ１〜Ｑ４のドライブ信号Ｑ１〜Ｑ４−Ｄｕｔｙを生成する。つまり、正負判別回路７６から出力される交流電源ＡＣの電圧極性が正「Ｈ」の半周期と、負「Ｌ」の半周期にあわせて、第１と第２のスイッチアームのスイッチング素子Ｑ１〜Ｑ４のうち、入力電流及び出力制御を担うスイッチング素子（Ｑ１、Ｑ３）又は（Ｑ２、Ｑ４）を交互にオンオフし、他方のスイッチング素子（Ｑ２、Ｑ４）又は（Ｑ１、Ｑ３）をオンにするドライブ信号を生成する。

このように構成される実施例１の動作について、次に説明する。図２に交流電源ＡＣの電圧Ｖ（ＡＣ）と入力電流Ｉ（ＡＣ）及びスイッチング回路１０の各スイッチング素子のドライブ信号を示す。ドライブ信号生成回路９７は交流電源ＡＣの電圧極性が正のときは、スイッチング素子Ｑ２、Ｑ４をオン状態とし、スイッチング素子Ｑ１とＱ３を交互にオンオフする。逆に極性が負のときは、スイッチング素子Ｑ１、Ｑ３をオン状態とし、スイッチング素子Ｑ２とＱ４を交互にオンオフする。

図３に、交流電源ＡＣの電圧極性が正のときの各スイッチング素子のドライブ信号と素子電流及びインダクタＬ１の電流と２次側整流ダイオードＤ５の電流波形Ｉ（Ｄ５）を示す。スイッチング素子Ｑ１がオンするとＡＣ−Ｌ１−Ｑ１−Ｑ２の経路で電流Ｉ（Ｑ１）が流れインダクタＬ１にエネルギーＩ（Ｌ１）が蓄積される。一方、ＤＣ−ＤＣコンバータ側は、キャパシタＣ２の蓄積電荷によりＣ２−Ｎ１−Ｌ２−Ｑ１−Ｑ２の経路で電流Ｉ（Ｑ２）が流れトランスＴ１にエネルギーが蓄積される。ここで、スイッチング素子Ｑ２は同期整流動作となっており、高耐圧でもオン抵抗の小さいスーパージャンクション構造のＭＯＳＦＥＴを用いることにより、導通損失を小さくすることができる。

次に、Ｑ１がオフすると、インダクタＬ１、Ｌ２の蓄積エネルギーによってＬ１−Ｑ４−Ｄ３−Ｃ１−ＡＣの経路と、Ｌ２−Ｑ４−Ｄ３−Ｃ１−Ｃ２−Ｎ１の経路で環流電流が流れる。この間にＱ３がオンすると、Ｌ１−Ｑ４−Ｑ３−Ｃ１−ＡＣの経路と、Ｌ２−Ｑ４−Ｑ３−Ｃ１−Ｃ２−Ｎ１の経路で電流Ｉ（Ｑ３）が流れる。Ｑ３はＤ３が導通状態、即ち素子電圧がゼロボルトの状態でターンオンするため、ゼロボルトスイッチング（以後、ＺＶＳという）動作となりターンオン損失は発生しない。

一方、２次側はトランスＴ１の蓄積エネルギーによりＮ２−Ｄ５−Ｃ３の経路で電流が流れ、フライバック動作によって出力側に電力が供給される。このようにＡＣの電圧極性が正のときはＮ１とＮ２間で電力の授受が行われる。Ｌ２の蓄積エネルギーがゼロになるとＬ１の蓄積エネルギーによってＡＣ−Ｌ１−Ｌ２−Ｎ１−Ｃ２の経路で電流が流れ続ける。一方、ＤＣ-ＤＣコンバータ側は、キャパシタＣ１の蓄積電荷によりＣ１−Ｑ３−Ｑ４−Ｌ２−Ｎ１−Ｃ２の経路で電流Ｉ（Ｑ３）が流れる。次にＱ３がオフすると、Ｌ２の蓄積エネルギーによってＬ２−Ｎ１−Ｃ２−Ｑ２−Ｄ１の経路で電流が流れ、この間にＱ１をオンすることによりＺＶＳ動作を実現できる。

Ｌ２の蓄積エネルギーがゼロになると前述のＬ１、Ｔ１にエネルギーが蓄積されるモードに戻り、以後ＡＣの電圧極性が正の期間、この動作を繰り返す。ＡＣの電圧極性が負のときは、スイッチング素子Ｑ１、Ｑ３とそれぞれＱ２、Ｑ４の役割を交代し、トランスＴ１のＮ１とＮ３間で電力の授受が行われる。このように、Ｌ１の電流が連続して流れる電流連続モードにおいて、インダクタＬ２の蓄積エネルギーを利用することによりスイッチング素子Ｑ１からＱ４をＺＶＳ動作で駆動することができる。

上述したように、本実施例においては、比較増幅器７７で求めた出力電圧指令値と出力電圧検出値の出力電圧誤差と、正負判別回路７６から出力される交流電源の電圧極性に基づいて、第１と第２のスイッチアームの半導体スイッチング素子（Ｑ１、Ｑ２、Ｑ３、Ｑ４）のうち入力電流及び出力制御を担う半導体スイッチング素子（例えば、Ｑ１、Ｑ３）を交互にオンオフし、他方の半導体スイッチング素子（Ｑ２、Ｑ４）をオンする構成としているから、入力電流がゼロになる期間を無くして、電流連続モードで力率改善を行ないながら、キャパシタＣ３の端子電圧である出力電圧を可変制御することができる。また、大きなコアのインダクタを設ける必要がないから、インダクタの小形化が可能であり、電力変換に係るスイッチング損失を低減することができる。

なお、本実施例において、インダクタＬ２、１次巻線Ｎ１、キャパシタＣ２の直列回路は第２の双方向スイッチアームに並列に接続しても前記同様にＬ１の電流を連続して流すとともに、全スイッチング素子のＺＶＳ動作が可能である。

また、図１には示していないが、各スイッチング素子Ｑ１〜Ｑ４にスナバコンデンサを接続することにより、各スイッチング素子のターンオフ時の遮断電流によって、スナバコンデンサを充電あるいは放電することにより、素子に印加される電圧の変化を抑制してターンオフ損失を低減できる。また、スナバコンデンサは第１又は第２のスイッチアーム間に接続しても同様の効果が得られる。

また、図１では、スイッチング素子としてＭＯＳＦＥＴを用いているが、これに代えてＩＧＢＴやトランジスタを用いることができる。

また、第１又は第２のスイッチアームを、逆並列に接続した逆耐圧機能付きパワー半導体スイッチング素子で構成しても構わない。

さらに、ダイオードＤ５、Ｄ６は、ＭＯＳＦＥＴを用いた同期整流回路に置き換えても構わない。

また、本実施例では、第２のスイッチアームがキャパシタＣ１を介して第１のスイッチアームに並列接続されている例を示したが、キャパシタＣ１側をトランスＴ１とキャパシタＣ２との接続点に接続するようにしてもよい。つまり、第２のスイッチアームをキャパシタＣ１を介して、インダクタＬ２とトランスＴ１の直列回路に並列に接続するようにしてもよい。

図４に、本発明の電力変換装置に係る第一の態様を適用してなる実施例２の回路構成図を示す。図４に示すように、本実施例は、交流電力を交流電力に変換する点が、実施例１と異なる。図１と同一部分については同一符号を付して説明は省略する。

本実施例は、誘導加熱コイルＬｒに高周波の交流電流を流し、金属性の被加熱物を電磁誘導加熱する電力変換装置の例である。被加熱物は、図示しないが誘導加熱コイルＬｒと磁気結合される。

図示のように、本実施例の出力回路は、第２のキャパシタＣ２と誘導加熱コイルＬｒとの直列回路で構成されている。そして、誘導加熱コイルＬｒに流れる出力電流を電流センサ８０と出力電流検出回路８１により検出し、比較増幅器７７において出力電流指令との誤差を求めて増幅し、この誤差を低減するように、スイッチング素子Ｑ１〜Ｑ４をスイッチング制御するようにしている。

したがって、本実施例によれば、実施例１と同一の効果が得られるほか、誘導加熱コイルＬｒの供給する出力電流を指令値に制御することができる。

図５に、本発明の電力変換装置に係る第二の態様を適用してなる実施例３の回路構成図を示す。図５に示すように、整流アームは、ダイオードＤ１１とダイオードＤ１２を順極性に直列接続して形成されている。第１のスイッチアームは、半導体のスイッチング素子Ｑ１、Ｑ２とダイオードＤ１、Ｄ２をそれぞれ逆並列に接続してなる第１と第２のスイッチ回路が、ダイオードＤ１、Ｄ２を互いに逆極性にして直列接続して形成されている。第２のスイッチアームは、半導体のスイッチング素子Ｑ３とダイオードＤ３を逆並列に接続してなる第３のスイッチ回路にキャパシタＣ１が直列接続されて形成されている。

整流アームと第１及び第２のスイッチアームは互いに並列に接続されている。第１と第２のスイッチアームにより、スイッチング回路１０が形成されている。整流アームのダイオードＤ１１とダイオードＤ１２の接続点と、第１のスイッチアームのスイッチング素子Ｑ１、Ｑ２の接続点との間に、インダクタＬ１を介して交流電源ＡＣが接続されている。

また、第１のスイッチアームには、インダクタＬ２とトランスＴ１の一次巻線とキャパシタＣ２の直列回路が並列に接続されている。また、インダクタＬ２は、トランスＴ１の漏れインダクタンスを利用することも可能である。トランスＴ１には、二次巻線Ｎ２が設けられている。二次巻線Ｎ２は、ダイオードＤ５によって整流された電圧がキャパシタＣ３により平滑されて、負荷ＲＬに直流電圧を出力するようになっている。ダイオードＤ５はＭＯＳＦＥＴを用いた同期整流回路に置き換えても構わない。

スイッチング回路１０の各スイッチング素子Ｑ１〜Ｑ３をオンオフ制御する制御回路は、キャパシタＣ３の端子電圧を検出する出力電圧検出回路７２と、出力電圧検出回路７２により検出された出力電圧検出値と出力電圧指令値との出力電圧誤差を求めて増幅する比較増幅器７７と、出力電圧誤差とＰＷＭ搬送波とを比較してＰＷＭ信号を生成する第１のＰＷＭ信号生成回路９６を備えている。

また、交流電源ＡＣの入力電圧を検出する入力電圧検出回路７１と、入力電流を検出する電流センサ７３及び入力電流検出回路７４とを備えている。入力電圧検出回路７１は、交流電源ＡＣの交流電圧を検出して絶対値回路９１に入力する。絶対値回路９１は、交流電圧検出値の絶対値を求めて、乗算器７８に入力する。電流センサ７３は、交流電源ＡＣに流れる入力電流を検出して、入力電流検出回路７４に入力する。入力電流検出回路７４は、入力電流を絶対値回路９２に入力する。絶対値回路９２は、入力電流検出値の絶対値を求めて、増幅器７９に入力する。正負判別回路７６は、入力電圧検出回路７１の出力が正のときは「Ｈ」、負のときは「Ｌ」の信号を出力する。

本実施例の各スイッチング素子Ｑ１〜Ｑ３のドライブ信号を生成する制御系は、出力電圧制御系９５と力率改善制御系９０とを備えて構成されている。出力電圧制御系９５は、比較増幅器７７により求められた出力電圧誤差とＰＷＭ搬送波とを比較してＰＷＭ信号を生成する第１のＰＷＭ信号生成回路を備えている。一方、力率改善制御系９０は、比較増幅器７７から出力される出力電圧誤差に絶対値回路９１から出力される交流電圧検出値の絶対値を乗算する乗算器７８を備えている。乗算器７８の出力は、入力電流指令値として比較増幅器７９に入力される。比較増幅器７９は、入力される入力電流指令値と絶対値回路９２から出力される入力電流検出値の絶対値を比較して入力電流誤差を求めて増幅するようになっている。比較増幅器７９から出力される入力電流誤差は最大値回路９３に入力される。最大値回路９３は、比較増幅器７９から出力される入力電流誤差と比較増幅器７７から出力される出力電圧誤差とを比較して、大きい方を第２のＰＷＭ信号生成回路９４に入力するようになっている。ＰＷＭ信号生成回路９４は、最大値回路９３から出力される出力電圧誤差又は入力電流誤差とＰＷＭ搬送波とを比較してＰＷＭ信号を生成するようになっている。

ＰＷＭ信号生成回路９４とＰＷＭ信号生成回路９６により生成されたＰＷＭ信号は、それぞれドライブ信号生成回路９７に入力される。ドライブ信号生成回路９７は、複数の論理ゲートから構成され、ＰＷＭ信号生成回路９４、９６から入力されるＰＷＭ信号に基づいて、各スイッチング素子Ｑ１〜Ｑ３のドライブ信号Ｑ１〜Ｑ３−Ｄｕｔｙを生成する。つまり、正負判別回路７６から出力される交流電源ＡＣの電圧極性が正「Ｈ」の半周期と、負「Ｌ」の半周期にあわせて、第１のスイッチアームのスイッチング素子Ｑ１、Ｑ２をオンオフし、スイッチング素子Ｑ１、Ｑ２の少なくとも一方がオフのときに、第２のスイッチアームのスイッチング素子Ｑ３をオンにするドライブ信号を生成する。

このように構成される実施例３の動作について次に説明する。実施例１では、力率改善制御と出力電圧制御のスイッチング素子を各々別けて制御することはできない。そのため、力率改善制御を優先すると出力電圧の変動が大きくなり、出力電圧制御を優先すると入力電流波形が歪み正弦波状の波形が得られないという問題がある。つまり、図６に、本実施例に実施例１の制御回路を適用した場合の動作波形を示す。同図では、交流電源ＡＣの電圧をＶ（ＡＣ）、入力電流をＩ（ＡＣ）、出力電圧をＶ（Ｃ３）、増幅器７７の電圧をＶ（７７）、増幅器７９の電圧をＶ（７９）で表す。図において、矢印で示した期間、出力電圧の誤差量であるＶ（７７）に対し、入力電流波形の誤差量Ｖ（７９）は増減関係が一致しない。すなわち、力率改善制御と出力電圧制御が両立できないことから、結果的には入力電流Ｉ（ＡＣ）も歪み、出力電圧Ｖ（Ｃ３）の変動も大きくなることがわかる。

そこで、本実施例は、交流電源ＡＣの電圧極性が正のときは、スイッチング素子Ｑ１を入力電流波形制御すなわち力率改善制御の主素子とし、スイッチング素子Ｑ２を出力電圧制御の主素子として制御するようにしている。このため、入力電流波形制御と出力電圧制御の機能を両立させることができる。なお、交流電源ＡＣの電圧極性が負のときは、スイッチング素子Ｑ１とＱ２の役割を交代することに同様に性能を満足できる。

具体的には、本実施例においては、力率改善制御系９０として比較増幅器７７と比較増幅器７９の最大値を出力する最大値回路９３をＰＷＭ信号生成回路９４の前段に設けた点、及び、出力電圧制御系９５として比較増幅器７７の出力を基にＰＷＭ信号を生成するＰＷＭ信号生成回路９６を設けた点が実施例１と相違する。

ＰＷＭ信号生成回路９４、９６は同期信号により各々同期してＰＷＭ信号を出力する。ドライブ信号生成回路９７は、ＰＷＭ信号生成回路９４、９６と正負判別回路７６の出力を基にＱ１からＱ３のドライブ信号を生成する。本実施例では、力率改善制御系９０よりも出力電圧制御系９５を優先してスイッチング素子Ｑ１とＱ２を制御し、その外側で力率改善制御を行う系を構築している。

図７は、図６に対比して示した本実施例の動作波形であり、交流電源ＡＣの電圧をＶ（ＡＣ）、入力電流をＩ（ＡＣ）、出力電圧をＶ（Ｃ３）、増幅器７７の電圧をＶ（７７）、増幅器７９の電圧をＶ（７９）で表す。図において、スイッチング素子Ｑ１、Ｑ２は出力電圧誤差であるＶ（７７）が優先され制御されるため、出力電圧Ｖ（Ｃ３）は安定し、結果的に入力電流Ｉ（ＡＣ）の歪みも抑制された波形が得られる。

図８に、交流電源ＡＣの電圧極性が正のときの各スイッチング素子のドライブ信号と素子電流及びインダクタＬ１、Ｌ２の電流と２次側整流ダイオードＤ５の電流波形を示す。スイッチング素子Ｑ１とＱ２がオン状態の場合、ＡＣ−Ｌ１−Ｄ１１−Ｑ１の経路でインダクタＬ１にエネルギーを蓄積する電流とキャパシタＣ２の蓄積電荷によりＣ２−Ｎ１−Ｌ２−Ｑ１−Ｑ２の経路でトランスＴ２にエネルギーを蓄積する電流が流れる。

本実施例は、前述の通りスイッチング素子Ｑ１を入力電流波形制御の主素子とし、スイッチング素子Ｑ２を出力電圧制御の主素子として制御する。そのため、Ｑ１がオフするタイミングの方がＱ２のオフタイミングより遅い条件において力率改善制御と出力電圧制御が成り立つ。すなわち、Ｑ１とＱ２が共にオン状態のとき出力電圧が制御され、Ｑ１がオンでＱ２がオフ状態のとき入力電流波形が制御される。Ｑ２がオフするとインダクタＬ２の蓄積エネルギーによってＬ２−Ｄ３−Ｃ１−Ｃ２−Ｎ１の経路で環流電流が流れる。この間にＱ３がオンすると、環流電流はＬ２−Ｑ３−Ｃ１−Ｃ２−Ｎ１の経路で流れるため、Ｑ３は同期整流動作となり、高耐圧でもオン抵抗の小さいスーパージャンクション構造のＭＯＳＦＥＴを用いれば導通損失は小さくなる。Ｑ３はＤ３が導通状態、即ち素子電圧がゼロボルトの状態でターンオンするため、ＺＶＳ動作となりターンオン損失は発生しない。

一方、２次側はトランスＴ１の蓄積エネルギーによりＮ２−Ｄ５−Ｃ３の経路で電流が流れ、フライバック動作によって出力側に電力が供給される。Ｑ１がオフする前にＬ２の蓄積エネルギーがゼロになった場合、キャパシタＣ１の蓄積電荷によりＣ１−Ｑ３−Ｌ２−Ｎ１−Ｃ２の経路で電流が流れる。次にＱ１がオフすると、インダクタＬ１の蓄積エネルギーによってＬ１の電流は流れ続けようとするが、インダクタＬ２によって電流経路は妨げられるため、Ｌ１−Ｄ１１−Ｑ３−Ｃ１−Ｄ２−ＡＣの経路で電流が流れる。インダクタＬ２の電流がインダクタＬ１の電流に達すると、Ｌ１の蓄積エネルギーによってＡＣ−Ｌ１−Ｄ１１−Ｌ２−Ｎ１−Ｃ２−Ｄ２の経路で電流が流れ続ける。

一方、ＤＣ-ＤＣコンバータ側は、キャパシタＣ１の蓄積電荷によりＣ１−Ｑ３−Ｌ２−Ｎ１−Ｃ２の経路で電流が流れる。次にＱ３がオフするとＬ２の蓄積エネルギーによってＬ２−Ｎ１−Ｃ２−Ｄ２−Ｄ１の経路で電流が流れ、この間にＱ１、Ｑ２をオンすることによりＺＶＳ動作を実現できる。

図９に示すように、Ｑ１のオフタイミングに同期してＱ２をオンさせることによりＱ２を同期整流させることも可能である。Ｌ２の蓄積エネルギーがゼロになると前述のＬ１、Ｔ１にエネルギーが蓄積されるモードに戻り、以後ＡＣの電圧極性が正の期間、この動作を繰り返す。ＡＣの電圧極性が負のときは、スイッチング素子Ｑ１とＱ２が役割を交代する。このように、Ｌ１の電流が連続して流れる電流連続モードにおいて、インダクタＬ２の蓄積エネルギーを利用することによりスイッチング素子Ｑ１からＱ３をＺＶＳ動作で駆動することができる。

以上説明したように、本実施例によれば、実施例１と同様に、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる。

特に、本実施例によれば、入力電流誤差と出力電圧誤差の大きい方の誤差に基づいて、半導体スイッチング素子Ｑ１（又はＱ２）をオンオフ制御することにより、力率改善制御系よりも出力電圧制御系を優先して制御することにより、出力電圧が安定し、結果的に入力電流波形の歪も抑制することができる。

図１０に、本発明の電力変換装置に係る第二の態様を適用してなる実施例４の回路構成図を示す。図５と同一部分については同一符号を付しており説明は省略する。図１０において、実施例３と異なる点は、スイッチング素子Ｑ３とキャパシタＣ１の直列回路を、インダクタＬ２と１次巻線Ｎ１の直列回路に並列に接続した点である。動作は実施例３とほぼ同じであるが、インダクタＬ１の環流電流がキャパシタＣ２を介して流れる点とインダクタＬ２の電流がＱ３又はＤ３を介して流れる経路にキャパシタＣ２が入らない点が異なる。

本実施例の構成は実施例１においても適用することが可能である。

図１１に、本発明の電力変換装置に係る第二の態様を適用してなる実施例５の回路構成図を示す。図１１に示すように、本実施例は、交流電力を交流電力に変換する点が、実施例３と異なる。図５と同一部分については同一符号を付して説明は省略する。

本実施例は、誘導加熱コイルＬｒに高周波の交流電流を流し、金属性の被加熱物を電磁誘導加熱する電力変換装置の例である。被加熱物は、図示しないが誘導加熱コイルＬｒと磁気結合される。

図示のように、本実施例の出力回路は、第２のキャパシタＣ２と誘導加熱コイルＬｒとの直列回路で構成されている。そして、誘導加熱コイルＬｒに流れる出力電流を電流センサ８０と出力電流検出回路８１により検出し、比較増幅器７７において出力電流指令との誤差を求めて増幅し、この誤差を低減するように、スイッチング素子Ｑ１〜Ｑ３をスイッチング制御するようにしている。

したがって、本実施例によれば、実施例３と同一の効果が得られるほか、誘導加熱コイルＬｒの供給する出力電流を指令値に制御することができる。図５と同一部分については同一符号を付しており説明は省略する。動作は実施例３の１次側の動作と同じであり説明を省略する。

本発明は、家電、民生機器や業務用の交流電源を入力とする絶縁型ＡＣ−ＤＣや一般家庭及び業務用として使用される誘導加熱調理器、温水発生、低温・高温の水蒸気発生装置、金属の溶解、複写機トナー定着用の熱転写ローラドラムなど多岐にわたる熱源の電源として適用できる。

本発明の実施例１の第一の態様を適用してなる電力変換装置の回路構成図である。 実施例１の動作波形である。 実施例１の動作モード説明図である。 本発明の実施例２の第一の態様を適用してなる電力変換装置の回路構成図である。 本発明の実施例３の第二の態様を適用してなる電力変換装置の回路構成図である。 実施例４の制御動作を説明する図である。 実施例４の制御動作を説明する図である。 実施例４の動作モード説明図である。 実施例４の動作モード説明図である。 本発明の実施例４の第二の態様を適用してなる電力変換装置の回路構成図である。 本発明の実施例５の第二の態様を適用してなる電力変換装置の回路構成図である。

符号の説明

AC…交流電源、L1、L2…インダクタ、Q1〜Q4…スイッチング素子、D1〜D6、D11、D12…ダイオード、C1〜C3…キャパシタ、T1…トランス、N1〜N3…巻線、10…スイッチング回路、Lr…誘導加熱コイル、71…入力電圧検出回路、72…出力電圧検出回路、73、80…電流センサ、74…入力電流検出回路、75…ドライブ回路、76…正負判別回路、77、79…比較増幅器、78…乗算器、81…出力電流検出回路、90…力率改善制御系、91、92…絶対値回路、93…最大値回路、94、96…PWM信号生成回路、95…出力電圧制御系、97…ドライブ信号生成回路

Claims (7)

1. 半導体スイッチング素子とダイオードを逆並列に接続してなる２つのスイッチ回路が、前記ダイオードを互いに逆極性にそれぞれ直列接続されてなる第１及び第２のスイッチアームと、第１のスイッチアームを交流電源に並列接続する回路に直列に挿入された第１のインダクタと、第２のスイッチアームを第１のスイッチアームに並列接続する回路に直列に挿入された第１のキャパシタと、第１のスイッチアームと第２のスイッチアームのいずれか一方に並列接続された第２のキャパシタと第２のインダクタの直列回路を有する出力回路と、前記各半導体スイッチング素子をオンオフ制御する制御回路を備え、
   前記制御回路は、前記出力回路の出力指令値と出力検出値の誤差及び前記交流電源の電圧極性に基づいて、第１と第２のスイッチアームの半導体スイッチング素子のうち入力電流及び出力制御を担う半導体スイッチング素子を交互にオンオフし、他方の半導体スイッチング素子をオンすることを特徴とする電力変換装置。
2. 請求項１に記載の電力変換装置において、
   前記制御回路は、前記出力回路の出力指令値と出力検出値の誤差を求め、該誤差に前記交流電源の電圧検出値の絶対値を乗じて入力電流指令値を生成し、該入力電流指令値と前記交流電源からの入力電流検出値の絶対値との誤差を求め、該誤差とＰＷＭ搬送波とを比較してＰＷＭ信号を生成し、該ＰＷＭ信号と前記交流電源の電圧極性とに基づいて第１と第２のスイッチアームの半導体スイッチング素子のうち、入力電流及び出力制御を担う半導体スイッチング素子を交互にオンオフし、他方の半導体スイッチング素子をオンすることを特徴とする電力変換装置。
3. 請求項１に記載の電力変換装置において、
   前記出力回路は、第２のキャパシタと少なくともトランスの一次巻線を含む第２のインダクタとの直列回路と、前記トランスの二次巻線に接続された整流回路を含み、該整流回路により整流された直流を出力とすることを特徴とする電力変換装置。
4. 請求項３に記載の電力変換装置において、
   前記トランスは、２つの二次巻線を備え、
   前記整流回路は、前記２つの二次巻線の電圧をそれぞれ整流する２つの整流回路と、該２つの整流回路の出力電圧を平滑する第３のキャパシタを備え、該第３のキャパシタの端子電圧を直流出力とすることを特徴とする電力変換装置。
5. 請求項３に記載の電力変換装置において、
   前記制御回路は、前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記出力回路の出力電圧を検出する出力電圧検出回路と、該出力電圧検出回路により検出された出力電圧検出値と出力電圧指令値との誤差を求める第１の比較手段と、第１の比較手段の出力と前記入力電圧検出回路により検出された入力電圧検出値の絶対値に基づき入力電流指令値を生成する入力電流指令手段と、前記入力電流検出回路により検出された入力電流検出値の絶対値と前記入力電流指令値との誤差を求める第２の比較手段と、第２の比較手段の出力とＰＷＭ搬送波とを比較してＰＷＭ信号を生成するＰＷＭ信号生成回路と、該ＰＷＭ信号生成回路から出力されるＰＷＭ信号と前記入力電圧検出回路により検出された交流電源の電圧極性に応じて前記各半導体スイッチング素子のドライブ信号を生成するドライブ信号生成回路を備え、該ドライブ信号生成回路は、前記各スイッチアームの半導体スイッチング素子のうち前記電圧極性に応じて入力電流及び出力制御を担う半導体スイッチング素子を前記ＰＷＭ信号でオンオフし、他方の半導体スイッチング素子をオンするドライブ信号を生成することを特徴とする電力変換装置。
6. 請求項１に記載の電力変換装置において、
   前記出力回路は、第２のキャパシタと少なくとも誘導加熱コイルを含む第２のインダクタとの直列回路であり、前記誘導加熱コイルに流れる交流電流を出力とすることを特徴とする電力変換装置。
7. 請求項６に記載の電力変換装置において、
   前記制御回路は、前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記出力回路の出力電流を検出する出力電流検出回路と、該出力電流検出回路により検出された出力電流検出値と出力電流指令値との誤差を求める第１の比較手段と、第１の比較手段の出力と前記入力電圧検出回路により検出された入力電圧検出値の絶対値に基づいて入力電流指令値を生成する入力電流指令手段と、前記入力電流検出回路により検出された入力電流検出値の絶対値と前記入力電流指令値との誤差を求める第２の比較手段と、第２の比較手段の出力とＰＷＭ搬送波とを比較してＰＷＭ信号を生成するＰＷＭ信号生成回路と、該ＰＷＭ信号生成回路から出力されるＰＷＭ信号と前記入力電圧検出回路により検出された交流電源の電圧極性に基づいて、第１と第２のスイッチアームの各半導体スイッチング素子のドライブ信号を生成するドライブ信号生成回路を備え、該ドライブ信号生成回路は、前記各スイッチアームの半導体スイッチング素子のうち前記電圧極性に応じて入力電流及び出力制御を担う半導体スイッチング素子を前記ＰＷＭ信号でオンオフし、他方の半導体スイッチング素子をオンするドライブ信号を生成することを特徴とする電力変換装置。
   

Images