JP4952365B2 - 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法 - Google Patents

Description

本発明は、両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法に関する。より具体的には、半導体素子又はパッケージ基板等の電子部品を回路基板の両面に実装する構造、当該実装構造を備えた半導体装置、及び両面実装半導体装置の製造方法に関する。

近年の電子機器の小型化・高密度化・高機能化に伴い、電子部品の小型化・薄型化が要求されている。そこで、小型化により実装面積を低減させた高密度実装に優れたパッケージとして、ボール・グリッド・アレイ（ＢＧＡ： Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等の表面実装型パッケージが提案されている。

かかるＢＧＡ表面実装型パッケージは、配線基板の一方の主面上に、半導体集積回路素子（以下半導体素子と称する）が搭載・接続され、当該配線基板の他方の主面上においては、銅（Ｃｕ）等からなる導電層に、半田を主体とする球状電極端子（バンプ）がグリッド状に複数配設された構造を有する。

このような構造を有するＢＧＡ表面実装型パッケージの配線基板を、マザーボードとも称される回路基板の両主面に実装することにより、配線長の短縮化と回路基板の面積の縮小化とを図り、電子部品を高密度に実装する実装構造が提案されている。

なお、セラミック基板に、制御用ＩＣ及びパワートランジスタを実装し、制御用ＩＣに形成された貫通突起電極を介して、セラミック基板に、制御用ＩＣ及びパワートランジスタを電気的に接続する態様も提案されている（特許文献１参照）。

更に、基板本体に接合されたインターポーザを貫通してその両面から突出した半田材料の接続部材の一端が前記基板本体に接続し、他端が半導体チップとの接続部を形成し、当該接続部と前記半導体チップの半田バンプとをリフローにより接続してなる態様も提案されている（特許文献２参照）。

また、半導体チップの突起電極が、フレキシブル配線基板のフィルム基板の上面に設けられた配線を介して、前記フィルム基板に形成された貫通孔内に埋め込まれた柱状電極に接続された態様も提案されている（特許文献３参照）。
特許第２５６９７８９号公報 特開２００６−３５１９３５号公報 特開２００２−３０５３６１号公報

ところで、小型化・高密度化・高機能化が求められる電子機器にあっては、電子部品のみならず当該電子部品が実装される回路基板の小型化・薄型化が要求されている。

しかしながら、回路基板が小型化・薄型化すると、それに伴って回路基板としての剛性が低下するおそれがある。

また、前記電子機器内における実装レイアウトの自由度を拡大するために、電子部品が実装される回路基板としてフレキシブルな回路基板が用いられ、かかる回路基板を折り曲げて使用することも少なくない。

一方、回路基板に実装される電子部品は、シリコン（Ｓｉ）等、機械的なフレキシビリティを有しない材料を基材として用いることが多く、電子部品そのものは本質的に機械的なフレキシビリティを有していない場合がある。

そのため、フレキシブルな回路基板とかかる電子部品との接合箇所に於いて機械的な応力が発生し易く、電子機器の使用環境における振動又は衝撃等に対する実装信頼性の低下を招くおそれがある。

なお、特許文献１に記載の態様では、半田の表面上にニッケルめっき層が形成され、当該ニッケルめっき層上に半田めっき層が形成されて、貫通突起電極が形成される。従って、貫通突起電極は、均一の単一の材料から構成されておらず、半田とニッケルめっき層との間、及びニッケルめっき層と半田めっき層との間に、接合界面が形成されてしまう。よって、セラミック基板に、制御用ＩＣ及びパワートランジスタの接合強度を高くすることができず、外力に対して弱い構造となっている。

また、特許文献２に記載の態様では、インターポーザ内に形成された貫通孔内に半田ペーストを充填され、当該半田ペーストと基板本体の半田材料を加熱によりリフローさせて一体化させている。従って、基板本体と半導体チップとの接続箇所は、均一の材料から構成されておらず、当該接続箇所内に接合界面が形成されてしまう。よって、両者の接合強度を高くすることができず、外力に対して弱い構造となっている。

更に、特許文献３に記載の態様では、半導体チップの突起電極とフィルム基板に形成された貫通孔内に埋め込まれた柱状電極との接続には、フィルム基板の上面に設けられた配線が介在しており、半導体チップとフィルム基板との接続箇所は略Ｌ字形状を有している。従って、半導体チップとフィルム基板との十分な接合強度を確保することができず、外力に対して弱い構造となっている。

そこで、本発明は、上記の点に鑑みてなされたものであって、両面実装回路基板に対する電子部品の実装構造であって、両面実装回路基板に実装する電子部品の実装強度を向上して実装信頼性の向上を図りつつ、当該電子部品の高密度実装を実現する実装構造、当該実装構造を備えた半導体装置、及び両面実装半導体装置の製造方法を提供することを本発明の目的とする。

本発明の一観点によれば、回路基板の表面に第１の電子部品が実装され、前記回路基板の裏面に第２の電子部品が実装され、前記回路基板を挟んで互いに対向する少なくとも一組の前記第１の電子部品の電極部と前記第２の電子部品の電極部とが、均一の材料から構成された導体部材によって接続されており、前記導体部材は、前記第１の電子部品及び前記第２の電子部品の主面の外周近傍に形成された電極部と対向して前記回路基板に貫通形成された貫通孔部内に、前記回路基板の主面に対して略垂直の方向に略直線状に一体形成されており、前記回路基板の内部には、接地層又は電源層として機能する導電層が形成されており、前記導電層は前記貫通孔部内に形成された前記導体部材と接続されていることを特徴とする両面実装回路基板に対する電子部品の実装構造が提供される。

本発明の別の観点によれば、回路基板の表面に、第１の半導体素子を備えた第１のパッケージ基板が実装され、前記回路基板の裏面に、第２の半導体素子を備えた第２のパッケージ基板が実装され、前記回路基板を挟んで互いに対向する少なくとも一組の前記第１のパッケージ基板の電極部と前記第２のパッケージ基板の電極部とが、均一の材料から構成された導体部材によって接続されており、前記導体部材は、前記第１のパッケージ基板及び前記第２のパッケージ基板の主面の外周近傍に形成された電極部と対向して前記回路基板に貫通形成された貫通孔部内に、前記回路基板の主面に対して略垂直の方向に略直線状に一体形成されており、前記回路基板の内部には、接地層又は電源層として機能する導電層が形成されており、前記導電層は前記貫通孔部内に形成された前記導体部材と接続されていることを特徴とする半導体装置が提供される。

本発明の更に別の観点によれば、両面実装半導体装置の製造方法であって、内部に接地層又は電源層として機能する導電層が形成されている回路基板を準備し、熱処理を施して、前記回路基板の表面に、第１の半導体素子を備えた第１のパッケージ基板を実装する際、及び前記回路基板の裏面に、第２の半導体素子を備えた第２のパッケージ基板を実装する際に、前記第１のパッケージ基板及び前記第２のパッケージ基板の主面の外周近傍に形成された電極部と対向して前記回路基板に形成された貫通孔部内に、均一の材料から構成された溶融した導体部材を流れ込ませて、前記貫通孔部内に前記導体部材を前記回路基板の主面に対して略垂直の方向に略直線状に一体形成し、前記回路基板を挟んで互いに対向する少なくとも一組の前記第１のパッケージ基板の電極部と前記第２のパッケージ基板の電極部とを前記導体部材を介して接続するとともに、前記貫通孔部内に形成された前記導体部材と前記導電層とを接続することを特徴とする両面半導体装置の製造方法が提供される。

本発明によれば、両面実装回路基板に対する電子部品の実装構造であって、両面実装回路基板に実装する電子部品の実装強度を向上して実装信頼性の向上を図りつつ、当該電子部品の高密度実装を実現する実装構造、当該実装構造を備えた半導体装置、及び両面実装半導体装置の製造方法を提供することができる。

以下、図面を参照して本発明の実施の形態について説明する。説明の便宜上、本発明の実施の形態に係る両面実装回路基板に対する電子部品の実装構造（両面実装半導体装置）の例について説明し、次いで、当該両面実装半導体装置の製造方法の例について説明する。

１．本発明の実施の形態に係る両面実装回路基板に対する電子部品の実装構造（両面実装半導体装置）
図１に、本発明の実施の形態に係る両面実装回路基板に対する電子部品の実装構造（両面実装半導体装置）の例を示す。

図１を参照するに、本発明の実施の形態に係る両面実装半導体装置１０は、回路基板１の表面に第１の電子部品として第１パッケージ基板２が実装され、回路基板１の裏面に第２の電子部品として第２パッケージ基板３が実装された構造を有する。即ち、第１パッケージ基板２と第２パッケージ基板３とは、回路基板１を挟んで互いに対向している。

回路基板１は、マザーボードとも称され、例えば０．５ｍｍの厚さを有する。回路基板１は、例えば、ガラスエポキシ樹脂等の絶縁性樹脂を基材とし、表面及び裏面に銅（Ｃｕ）等からなる導電層が選択的に配設され、当該導電層はソルダーレジスト層により選択的に被覆されている。当該ソルダーレジスト層により画定された導電層は、電極パッド４として機能する。

また、当該電極パッド４の形成位置よりも回路基板１の外周側に、回路基板１を貫通して貫通孔部（ビアホール）５が形成されている。図１に示す例では、回路基板１の２箇所に、貫通孔部５が形成されている。貫通孔部５は、例えば、０．２ｍｍの直径を有し、内壁部分に金属部として銅（Ｃｕ）メッキ６が施されている。

回路基板１の内部には、接地（グランド）層又は電源層として機能する導電層７が形成されており、当該導電層７は、貫通孔部５の内壁部分に形成された銅（Ｃｕ）メッキ部６に接続し、貫通孔部５は接地（グランド）電極又は電源電極として機能する。

一方、インターポーザ又は支持基板とも称される第１パッケージ基板２及び／又は第２パッケージ基板３の一方の主面上には、図示を省略する半導体素子がワイヤーボンディング法、フリップチップ実装法等により実装されている。なお、第１パッケージ基板２及び／又は第２パッケージ基板３上であって前記半導体素子の近傍に、コンデンサ（容量素子）、サーミスタ等の受動素子又は能動素子が実装されていてもよい。

第１パッケージ基板２及び第２パッケージ基板３の主面のうち、回路基板１に対向している面、即ち、上述の半導体素子等が実装されている面と反対の面には、電極パッド８と貫通孔部用電極パッド９が電極部として形成されている。より具体的には、当該面のうち、回路基板１の電極パッド４に対向する箇所に電極パッド８が形成され、貫通孔部５に対向する箇所に貫通孔部用電極パッド９が形成されている。即ち、第１パッケージ基板２の電極パッド８と第２パッケージ基板３の電極パッド８とは、また、第１パッケージ基板２の貫通孔部用電極パッド９と第２パッケージ基板３の貫通孔部用電極パッド９とは、回路基板１を挟んで互いに対向している。

第１パッケージ基板２及び第２パッケージ基板３の電極パッド８上には、半田を主体とする球状電極端子（バンプ）２０が配設されている。当該球状電極端子（バンプ）２０を介して、第１パッケージ基板２及び第２パッケージ基板３の電極パッド８と回路基板１の電極パッド４とが接続されている。

また、第１パッケージ基板２の貫通孔部用電極パッド９と第２パッケージ基板３の貫通孔部用電極パッド９との間は、貫通孔部５内に充填され一体形成された半田を主体とする導体部材２５によって接合されてなるリベット構造が形成されている。より具体的には、導体部材２５が、回路基板１の主面に対して略垂直の方向に略直線状に形成され、第１パッケージ基板２の貫通孔部用電極パッド９と第２パッケージ基板３の貫通孔部用電極パッド９とを一体的に接続している。

本例のリベット構造により、回路基板１の表面及び裏面において、球状電極端子（バンプ）２０のみを介して第１パッケージ基板２及び第２パッケージ基板３が表面実装されている構造よりも、回路基板１と第１パッケージ基板２及び第２パッケージ基板３の接合強度を向上させることができる。よって、電子機器の使用環境における振動又は衝撃等に対する実装信頼性を向上することができる。

上述のように、導体部材２５は、回路基板１の主面に対して略垂直の方向に略直線状に形成されている。従って、例えば、導体部材２５が略Ｌ字状に形成されている場合に比し、回路基板１と第１パッケージ基板２及び第２パッケージ基板３の接合強度を向上させることができ、外力に対して強い構造となっている。

また、導体部材２５は、どの箇所においても均一の材料から構成されている。よって、導体部材２５内において材料の相違等に因る界面は存在しないため、前記界面が形成されている場合に比し、回路基板１と第１パッケージ基板２及び第２パッケージ基板３の接合強度を向上させることができ、外力に対して強い構造となっている。

更に、本例では、回路基板１の電極パッド４の形成位置よりも回路基板１の外周側に形成され、導体部材２５が充填された貫通孔部５は、第１パッケージ基板２及び第２パッケージ基板３の外周近傍に形成された第１パッケージ基板２の貫通孔部用電極パッド９と第２パッケージ基板３の貫通孔部用電極パッド９に対向して形成されている。

よって、貫通孔部５が形成された領域の剛直性が向上するため、電子機器の使用環境における振動又は衝撃等に起因して、回路基板１が変形し、その結果、機械的な応力が発生しても、貫通孔部５に囲まれた部分に配置された電極パッド４や、貫通孔部用電極パッド９に囲まれた部分に配置された電極パッド８に作用する応力を軽減することができる。即ち、実装信頼性を向上することができる。

なお、上述の貫通孔部５は、回路基板１において、第１パッケージ基板２及び第２パッケージ基板３の外周近傍に対向する箇所の少なくとも１箇所に貫通形成されていればよく、その形成箇所の数に特に制限はない。

従って、例えば、回路基板１において、第１パッケージ基板２及び第２パッケージ基板３の外周近傍に対向する２箇所に、或いは、回路基板１において、第１パッケージ基板２及び第２パッケージ基板３の主面の四隅（４つのコーナ部）の近傍に対向する箇所に、貫通孔部５が形成されていてもよい。

また、本例では、回路基板１の内部に形成され、接地（グランド）層又は電源層として機能する導電層７が、貫通孔部５に接続し、貫通孔部５が接地（グランド）電極又は電源電極として機能している。そして、導体部材２５を介して当該貫通孔部５に接合された貫通孔部用電極パッド９も、接地（グランド）電極又は電源電極として機能する。

よって、第１パッケージ基板２及び第２パッケージ基板３の電極パッド８及び貫通孔部用電極パッド９のレイアウトの自由度を損なうことなく、第１パッケージ基板２の貫通孔部用電極パッド９と第２パッケージ基板３の貫通孔部用電極パッド９との間に、貫通孔部５内に充填され一体形成された半田を主体とする導体部材２５によって接合されてなるリベット構造を形成することができる。

貫通孔部５が接地（グランド）電極又は電源電極として機能し、更に、貫通孔部５の内壁部分に形成された銅（Ｃｕ）メッキ部６が回路基板１の内層として機能して、回路基板１内で大きな面積を占め接地（グランド）層又は電源層として機能する導電層７と接合している。よって、回路基板１と貫通孔部５内に充填された導体部材２５との機械的な接合強度を向上することができる。即ち、電子機器の使用環境における振動又は衝撃等に対する実装信頼性を向上することができる。

このように、本発明の実施の形態に係る両面実装回路基板に対する電子部品の実装構造（両面実装半導体装置１０）によれば、回路基板１に対して電子部品である第１パッケージ基板２及び第２パッケージ基板３を高密度に実装、即ち、両面実装する態様において、第１パッケージ基板２及び第２パッケージ基板３の実装強度を向上させることができる。

なお、本例では上述のように、回路基板１に実装される第１の電子部品及び第２の電子部品として、第１パッケージ基板２及び第２パッケージ基板３が用いられているが、本発明はかかる例に限定されない。回路基板１に実装される第１の電子部品及び第２の電子部品として、例えば半導体素子を用いてもよい。

２．本発明の実施の形態に係る両面実装半導体装置の製造方法
次に、上述の構造を備えた両面実装半導体装置１０の製造方法の例について、図２及び図３を参照して説明する。ここで、図２及び図３は、本発明の実施の形態に係る両面実装半導体装置の製造方法の例を説明するための図（その１）及び（その２）である。

図２（ａ）に示すように、例えば、ガラスエポキシ樹脂等の絶縁性樹脂を基材とし、表面及び裏面に銅（Ｃｕ）等からなる導電層が選択的に配設され、当該導電層はソルダーレジスト層により選択的に被覆されてなる回路基板１を準備する。なお、前記ソルダーレジスト層により画定された導電層は、電極パッド４として機能する。

また、当該電極パッド４の形成位置よりも回路基板１の外周側に、回路基板１を貫通して貫通孔部５が形成されている。貫通孔部５は、回路基板１の製造過程において、例えば、フォトレジスト法及びエッチング法を用いて、或いは、レーザ光照射等を用いて、回路基板１に貫通形成されている。貫通孔部５の内壁部分には、銅（Ｃｕ）メッキ６が施されている。

回路基板１の内部には、接地（グランド）層又は電源層として機能する導電層７が形成されており、当該導電層７は、貫通孔部５の内壁部分に形成された銅（Ｃｕ）メッキ部６に接続し、貫通孔部５は接地（グランド）電極又は電源電極として機能する。

更に、本工程においては、回路基板１の上方に、第２パッケージ基板３を配置する。

第２パッケージ基板３の一方の主面上には、図示を省略する半導体素子がワイヤーボンディング法、フリップチップ実装法等により実装されている。

第２パッケージ基板３の主面のうち、回路基板１に対向している面、即ち、上述の半導体素子等が実装されている面と反対の面には、電極パッド８と貫通孔部用電極パッド９が形成されており、当該電極パッド８と貫通孔部用電極パッド９上には、半田を主体とする球状電極端子（バンプ）２０が配設されている。

電極パッド８上に形成された球状電極端子２０が回路基板１の電極パッド４に対向するように、更に、貫通孔部用電極パッド９上に形成された球状電極端子２０が回路基板１に貫通形成された貫通孔部５に対向するように、第２パッケージ基板３を回路基板１の上方に配置する。

次に、図２（ｂ）に示すように、例えば約２００℃の温度の下、約２分間リフロー加熱処理を施し、第２パッケージ基板３を回路基板１上に実装する。

これにより、第２パッケージ基板３の電極パッド８上に形成された球状電極端子（バンプ）２０は溶融し、第２パッケージ基板３の電極パッド８と回路基板１の電極パッド４とは、当該球状電極端子（バンプ）２０を介して接合する。

更に、第２パッケージ基板３の貫通孔部用電極パッド９上に形成された球状電極端子（バンプ）２０も溶融して、回路基板１に貫通形成され内壁部分に銅（Ｃｕ）メッキ６が施されている貫通孔部５内に流れ込む。

このようにして第２パッケージ基板３が実装された回路基板１を反転し、更に、反転した状態の回路基板１の上方に、第１パッケージ基板２を配置する。この状態を図３（ｃ）に示す。

第１パッケージ基板２の一方の主面上には、図示を省略する半導体素子がワイヤーボンディング法、フリップチップ実装法等により実装されている。

第１パッケージ基板２の主面のうち、回路基板１に対向している面、即ち、上述の半導体素子等が実装されている面と反対の面には、電極パッド８と貫通孔部用電極パッド９が形成されており、当該電極パッド８と貫通孔部用電極パッド９上には、半田を主体とする球状電極端子（バンプ）２０が配設されている。

電極パッド８上に形成された球状電極端子２０が回路基板１の電極パッド４に対向するように、更に、貫通孔部用電極パッド９上に形成された球状電極端子２０が回路基板１に貫通形成された貫通孔部５に対向するように、第１パッケージ基板２を回路基板１の上方に配置する。

次に、図３（ｄ）に示すように、例えば約２００℃の温度の下、約２分間リフロー加熱処理を施し、第１パッケージ基板２を回路基板１上に実装する。

これにより、第１パッケージ基板２の電極パッド８上に形成された球状電極端子（バンプ）２０は溶融し、第１パッケージ基板２の電極パッド８と回路基板１の電極パッド４とが、当該球状電極端子（バンプ）２０を介して接合する。

更に、第１パッケージ基板２の貫通孔部用電極パッド９形成された球状電極端子（バンプ）２０も溶融して、回路基板１に貫通形成され内壁部分に銅（Ｃｕ）メッキ６が施されている貫通孔部５内に流れ込む。

このようにして、第１パッケージ基板２の貫通孔部用電極パッド９と第２パッケージ基板３の貫通孔部用電極パッド９との間に、貫通孔部５内に充填され一体形成された半田を主体とする導体部材２５によって接合されてなるリベット構造が形成される。

即ち、球状電極端子（バンプ）２０の構成材料と同じ材料の半田を主体とする導体部材２５が、回路基板１の主面に対して略垂直の方向に略直線状に形成され、第１パッケージ基板２の貫通孔部用電極パッド９と第２パッケージ基板３の貫通孔部用電極パッド９とを一体的に接続する構造が形成される。

以上説明したように、上述の構造を備えた両面実装半導体装置１０の製造方法の例によれば、特段の工程を設けることなく、第１パッケージ基板２及び第２パッケージ基板３を回路基板１に両面実装する際に施されるリフロー加熱処理を利用して、第１パッケージ基板２及び第２パッケージ基板３の外周部近傍に設けられた貫通孔部用電極パッド９上に形成された球状電極端子（バンプ）２０を構成する半田を溶融して回路基板１に形成された貫通孔部５に流し込み、これを第１パッケージ基板２及び第２パッケージ基板３と回路基板１とを接合する導体部材２５としている。

よって、両面実装回路基板に対する電子部品の両面実装の通常のプロセスにおいて、新たな工程を設けたり、工程を変更することなく、上述のリベット構造を備えた両面実装半導体装置１０を形成することができる。

以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。

本発明の実施の形態に係る両面実装回路基板に対する電子部品の実装構造（両面実装半導体装置）の例を示す断面図である。 本発明の実施の形態に係る両面実装半導体装置の製造方法の例を説明するための図（その１）である。 本発明の実施の形態に係る両面実装半導体装置の製造方法の例を説明するための図（その２）である。

符号の説明

１ 回路基板
２ 第１パッケージ基板
３ 第２パッケージ基板
４、８ 電極パッド
５ 貫通孔部
６ 銅メッキ部
７ 導電層
９ 貫通孔部用電極パッド
１０ 両面実装半導体装置
２０ 球状電極端子
２５ 導体部材

Claims (3)

1. 回路基板の表面に第１の電子部品が実装され、
   前記回路基板の裏面に第２の電子部品が実装され、
   前記回路基板を挟んで互いに対向する少なくとも一組の前記第１の電子部品の電極部と前記第２の電子部品の電極部とが、均一の材料から構成された導体部材によって接続されており、
   前記導体部材は、前記第１の電子部品及び前記第２の電子部品の主面の外周近傍に形成された電極部と対向して前記回路基板に貫通形成された貫通孔部内に、前記回路基板の主面に対して略垂直の方向に略直線状に一体形成されており、
   前記回路基板の内部には、接地層又は電源層として機能する導電層が形成されており、前記導電層は前記貫通孔部内に形成された前記導体部材と接続されていることを特徴とする両面実装回路基板に対する電子部品の実装構造。
2. 回路基板の表面に、第１の半導体素子を備えた第１のパッケージ基板が実装され、
   前記回路基板の裏面に、第２の半導体素子を備えた第２のパッケージ基板が実装され、
   前記回路基板を挟んで互いに対向する少なくとも一組の前記第１のパッケージ基板の電極部と前記第２のパッケージ基板の電極部とが、均一の材料から構成された導体部材によって接続されており、
   前記導体部材は、前記第１のパッケージ基板及び前記第２のパッケージ基板の主面の外周近傍に形成された電極部と対向して前記回路基板に貫通形成された貫通孔部内に、前記回路基板の主面に対して略垂直の方向に略直線状に一体形成されており、
   前記回路基板の内部には、接地層又は電源層として機能する導電層が形成されており、前記導電層は前記貫通孔部内に形成された前記導体部材と接続されていることを特徴とする半導体装置。
3. 両面実装半導体装置の製造方法であって、
   内部に接地層又は電源層として機能する導電層が形成されている回路基板を準備し、
   熱処理を施して、前記回路基板の表面に、第１の半導体素子を備えた第１のパッケージ基板を実装する際、及び前記回路基板の裏面に、第２の半導体素子を備えた第２のパッケージ基板を実装する際に、
   前記第１のパッケージ基板及び前記第２のパッケージ基板の主面の外周近傍に形成された電極部と対向して前記回路基板に形成された貫通孔部内に、均一の材料から構成された溶融した導体部材を流れ込ませて、前記貫通孔部内に前記導体部材を前記回路基板の主面に対して略垂直の方向に略直線状に一体形成し、
   前記回路基板を挟んで互いに対向する少なくとも一組の前記第１のパッケージ基板の電極部と前記第２のパッケージ基板の電極部とを前記導体部材を介して接続するとともに、前記貫通孔部内に形成された前記導体部材と前記導電層とを接続することを特徴とする両面半導体装置の製造方法。

Images