JP4829360B2 - スタンパーの製造方法 - Google Patents

Description

本発明の実施態様は、磁気記録層表面にディスクリートトラック形状またはビットパターン形状を転写する樹脂スタンパーを複製するために使用されるスタンパーに関する。

近年のＨＤＤのトラック密度の向上においては、隣接トラックとの干渉という問題が顕在化している。特に記録ヘッド磁界フリンジ効果による書きにじみの低減は重要な技術課題である。記録トラック間を物理的に分離するディスクリートトラック型パターン媒体（ＤＴＲ媒体）は、記録時におけるサイドイレース現象、再生時に隣接トラックの情報が混合するサイドリード現象を低減できるため、クロストラック方向の密度を高めることが可能となり、高密度磁気記録媒体として有望である。さらにビット方向にも物理的に分断したビットパターンド媒体（ＢＰＭ）は、記録が室温で消失してしまう熱揺らぎ現象及び媒体ノイズを抑制できる高密度磁気記録媒体として提案されている。

ＤＴＲ媒体、ＢＰＭはエッチング加工技術を用いて作製するため、製造コストの増大が危惧されている。そこで、ＥＢ（電子線）描画によって得られた微細パターンを原盤に転写し、原盤から例えばＮｉスタンパー等のマザースタンパー（あるいはマスタースタンパーなど）を電鋳により複製し、マザースタンパーを射出成形機に導入し、樹脂スタンパーを射出成形にて大量作製し、その樹脂スタンパーを用いたＵＶ（紫外線硬化）インプリントでＤＴＲ媒体、ＢＰＭを作製する方法が提案されている。

ＤＴＲ媒体、ＢＰＭ用途の場合、光ディスクで形成するパターンの１／１０以下の微細パターンを転写する必要がある。記録密度の増加に伴いパターンを微細化していくと、原盤からマザースタンパーを電鋳して複製することが困難になる傾向があることから、マザースタンパーの剥離性、及び耐久性が求められている。

特開２００５−１３３１６６号公報 特開２００３−７１８４９号公報

本発明は、剥離性、耐久性が良好なスタンパーを得ることを目的とする。

実施態様によれば、基板、該基板上に設けられた触媒活性をもつ導電性下地層、及び該触媒活性を有する導電性下地層表面に部分的に形成された触媒活性をもたない凸状パターンを含み、該凸状パターン間に該触媒活性を有する導電性下地層が露出した領域を有する原盤を用い、無電解めっきを行なうことにより、該凸部パターン間及び該導電性下地層が露出した領域に選択的に非晶質導電層を堆積させてスタンパー凸部を形成する工程、
該非晶質導電層及び該導電性下地層を電極として該凸状パターン及び該非晶質導電層からなるスタンパー凸部上に電気めっきを行い、結晶性金属からなるスタンパー本体を形成する工程、及び
該原盤から、該スタンパー凸部及びスタンパー本体からなるスタンパーを剥離する工程を具備するスタンパーの製造方法が得られる。

実施態様によれば、スタンパー本体と、該スタンパー本体の一主面上に設けられたスタンパー凸部とを具備するスタンパーであって、該スタンパー本体と該スタンパー凸部との境界面は、該スタンパー本体の一主面に対し少なくとも凹形状または凸形状を含むスタンパーが得られる。

実施態様に係る原盤の製造工程を表す図である。 実施態様に係る原盤の製造工程を表す図である。 実施態様に係る原盤の製造工程を表す図である。 実施態様に係る原盤の製造工程を表す図である。 原盤の製造工程の一実施態様を表す図である。 記録トラック及び記録再生ヘッドの位置決めをするための情報を記録した凹凸パターンの一例を表す正面図である。 記録ビット、及び記録再生ヘッドの位置決めをするための情報凹凸パターンの一例を表す正面図である。 図１の原盤を用いたマスタースタンパーの製造工程の一実施態様を表す図である。 図１の原盤を用いたマスタースタンパーの製造工程の一実施態様を表す図である。 図１の原盤を用いたマスタースタンパーの製造工程の一実施態様を表す図である。 図１の原盤を用いたマスタースタンパーからのマザースタンパーの製造工程の一実施態様を表す図である。 図１の原盤を用いたマスタースタンパーからのマザースタンパーの製造工程の一実施態様を表す図である。 図１の原盤を用いたマスタースタンパーからのマザースタンパーの製造工程の一実施態様を表す図である。 ＤＴＲ媒体、ＢＰＭの製造工程の一実施態様を表す図である。 ＤＴＲ媒体、ＢＰＭの製造工程の一実施態様を表す図である。 ＤＴＲ媒体、ＢＰＭの製造工程の一実施態様を表す図である。 ＤＴＲ媒体、ＢＰＭの製造工程の一実施態様を表す図である。 ＤＴＲ媒体、ＢＰＭの製造工程の一実施態様を表す図である。 ＤＴＲ媒体、ＢＰＭの製造工程の一実施態様を表す図である。 ＤＴＲ媒体、ＢＰＭの製造工程の一実施態様を表す図である。 ＤＴＲ媒体、ＢＰＭの製造工程の一実施態様を表す図である。 ＤＴＲ媒体、ＢＰＭの製造工程の一実施態様を表す図である。 スタンパー本体と前記スタンパー凸部との境界面の一実施態様を表す図である。 スタンパー本体と前記スタンパー凸部との境界面の一実施態様を表す図である。 図１の原盤を用いたマスタースタンパーの製造工程の他の実施態様を表す図である。 図１の原盤を用いたマスタースタンパーの製造工程の他の実施態様を表す図である。 図１の原盤を用いたマスタースタンパーの製造工程の他の実施態様を表す図である。 比較の原盤の製造工程を表す図である。 比較の原盤の製造工程を表す図である。 比較の原盤の製造工程を表す図である。 比較のマスタースタンパーの製造工程を表す図である。 比較のマスタースタンパーの製造工程を表す図である。 比較のマスタースタンパーの製造工程を表す図である。 比較のマスタースタンパーの製造工程を表す図である。 比較のマスタースタンパーの製造工程を表す図である。 比較のマスタースタンパーの製造工程を表す図である。 スタンパー凹凸量と転写限界数の関係を表すグラフである。

一実施態様に係るスタンパーの製造方法は、基板と触媒活性をもつ導電性下地層と凸状パターンを有する原盤を用いて、無電解めっきを行った後、導電性下地層と無電解めっき層を電極として電気めっきを行い、無電解めっき層上に電気めっき層を積層し、原盤から無電解めっき層と電気めっき層を剥離することを含む。

この方法において、原盤は、基板上に順に積層された、触媒活性をもつ導電性下地層と触媒活性をもたない凸状パターンとを有し、かつ凸状パターン間に導電性下地層が露出した領域を有する。

この方法において、無電解めっき層は、非晶質導電層であり、凸状パターン間及び導電性下地層と露出した領域に堆積されてスタンパー凸部を形成する。

この方法において、電気めっき層は、結晶性金属からなり、スタンパー凸部及び凸状パターン上に形成されてスタンパー本体を形成する。

この方法では、導電性下地層と凸状パターンから、無電解めっき層からなるスタンパー凸部及び電気めっき層からなるスタンパー本体を剥離することにより、スタンパーを得る。

また、一実施形態にかかるスタンパーは、スタンパー本体と、スタンパー本体の一主面上に設けられたスタンパー凸部とを含み、スタンパー本体とスタンパー凸部との境界面が平坦ではなく、スタンパー本体の一主面に対し、少なくとも、凹形状を含むか、または凸形状を含む。

以下、図面を参照し、実施形態を詳細に説明する。

原盤の製造方法
（導電性下地層形成工程）
図１Ａないし図１Ｅに、実施態様に係る原盤の製造工程を表す図を示す。

まず、図１Ａに示すように基板として例えば厚さ６２５μｍ、６インチ径のＳｉ基板１を用意し、この基板１上に導電性下地層２としてＰｄをスパッタ法にてＤＣ１００Ｗのパワーを印加し、０．３５Ｐａの圧力下で２０ｎｍ成膜した。ここで、基板１はガラスもしくはＳｉ基材などを用いてもよい。基板の厚さは、例えば５２５μｍないし７２５μｍとすることが出来る。また、基板の直径は、規格に応じて、例えば３ないし８インチにすることが出来る。

また導電性下地層２にはフッ素系ガスおよび酸素ガスを用いたＲＩＥ（反応性イオンエッチング）耐性があり、電気抵抗が低い材料であればＰｄに限定されない。例えばＡｌ、Ｔｉ、Ｆｅ、Ｃｏ、Ｃｕ、Ａｇ、Ｔａ、Ｗ、Ａｕなど一般的な導電金属素材が好ましく、さらにはＮｉ、Ｒｕ、Ｐｄ、ＰｔなどＲＩＥ耐性があり且つ後述の無電解めっき反応に対して触媒作用が強い金属素材がより好適である。成膜方法は物理的蒸着法、化学的蒸着法のいずれかで行う。導電性下地層２の膜厚は例えば２ｎｍないし５０ｎｍにすることができる。

（パターン層形成工程）
続いて導電性下地層２上にパターン層３ａを形成する。パターン層３ａにはＳｉを用い、スパッタ法にてＤＣ２００Ｗ、０．６Ｐａの条件で４０ｎｍ成膜した。パターン層３ａはエッチング選択比が後述するマスク層４ａよりも高いことが好ましい。ここで、エッチング選択比が高いとは、同一のエッチング条件において、マスク層４ａよりエッチングレートが大であることをいう。パターン層３ａのＳｉはマスク層４ａのＣよりフッ素系ガスでのＲＩＥレートが大である。パターン層３ａの膜厚は、原盤の凹凸高さとなるため、目的の凹凸高さであれば特に限定されない。例えば２０ｎｍないし５０ｎｍにすることができる。導電性下地層２上にパターン層３ａの成膜を物理的蒸着法、化学的蒸着法のいずれかで行うことによって、アモルファスＳｉや、微細な結晶Ｓｉ（微結晶シリコン、多結晶シリコン）が得られる。また、パターン凹部表面が導電性下地層２からなれば、パターン層３ａと導電下地層２の間に、パターン層３ａの一部として図示しない密着層を入れてることができる。密着層としてはＴｉ、Ｎｉ、Ｃｒ等の金属材料やその合金があげられる。

（マスク層形成工程）
続いてパターン層３ａ上にマスク層４ａを形成した。マスク層４ａは、エッチング選択比が後述のＥＢ描画レジストより高く、Ｓｉ基板よりエッチング選択比が低いことが好ましいが、マスク層４ａの層数や材料は特に限定されない。ここで、エッチング選択比が高いとは、同一のエッチング条件において、ＥＢ描画レジストよりエッチングレートが大であることをいう。簡便に、フッ素系ガスや酸素ガスでエッチングを行うには多層構造を用いることができる。ここで、Ｓｉ、Ｃの多層マスク層４ａを用いることでアスペクト比の高いマスクを作製することができる。ＳｉとＣは、例えばＤＣ２００Ｗ、０．６Ｐａの条件でそれぞれ３ｎｍ、４０ｎｍを成膜する。ＳｉはＥＢ描画レジストよりフッ素系ガスでのＲＩＥレートが大であり、ＣはＳｉより酸素ガスでのＲＩＥレートが大である。成膜方法は物理的蒸着法、化学的蒸着法のいずれかで行う。マスク層４ａの厚みは２ｎｍ以下では均一な膜が得られず、５０ｎｍ以上ではラフネスが増大するため、２ｎｍないし５０ｎｍにすることができる。マスク層４ａの厚みは所望のエッチングに耐え得る厚みが必要であり、材料のエッチング選択比によって厚みを選択することができる。

（パターニング工程）
日本ゼオン社製のレジストＺＥＰ−５２０Ａをアニソールで２倍に希釈し、０．０５μｍのフィルタでろ過したものを、マスク層４ａまで成膜した基板１上にスピンコートした後、２００℃で３分間プリベークして、厚さ約４０ｎｍのレジスト層５を形成し、ＺｒＯ／Ｗ熱電界放射型の電子銃エミッターを有する電子ビーム描画装置を用い、加速電圧５０ｋＶの条件で、基板１上のレジスト５に所望のパターン、ここではＬ＆Ｓ（Ｌｉｎｅ＆Ｓｐａｃｅ）のパターン５ａ，５ｂを１００ｎｍピッチ、溝幅５０ｎｍで直接描画し、表面凹凸潜像パターン５ａを得た。続けて、現像液ＺＥＤ−Ｎ５０（日本ゼオン社製）に９０秒間浸漬してレジストを現像した後、ＺＭＤ−Ｂ（日本ゼオン社製）に９０秒間浸漬してリンスを行い、エアーブローにより乾燥させ、レジストパターニングを行い、図１Ｂに示すように、表面凸パターン５ｂを得た。

図２に、記録トラック及び記録再生ヘッドの位置決めをするための情報を記録した凹凸パターンの一例を表す正面図、図３に、記録ビット、及び記録再生ヘッドの位置決めをするための情報凹凸パターンの一例を表す正面図を各々、示す。

上記描画パターンとして、例えば、図２に示すように、データ領域に設けられたトラックパターン１１と、サーボ領域に設けられたプリアンブルアドレスパターン１２、及びバーストパターン１３を含むサーボ領域パターン１４に対応するパターン、あるいは、図３に示すように、データ領域に設けられたビットパターン１１’と、サーボ領域に設けられた例えばプリアンブルアドレスパターン１２、及びバーストパターン１３を含むサーボ領域パターン１４に対応するパターン等が挙げられる。

（エッチング工程）
表面凸パターン５ｂを基にＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いて多層マスク層４ａ中のＳｉマスク層をエッチングする。例えば、プロセスガスＣＦ_４、チャンバー圧０．１Ｐａ アンテナ電力１００Ｗ、バイアス電力５Ｗとし、Ｓｉマスク層をエッチングする。続けて、Ｓｉマスク層を基に酸素ガスでＣマスク層をエッチングする。例えば、プロセスガスＯ_２、チャンバー圧０．１Ｐａ アンテナ電力１００Ｗ、 バイアス電力５Ｗとし、Ｃマスク層をエッチングし、図１Ｃに示すように凹状マスク層４ｂを得る。このプロセスにより、ＥＢ描画レジストの凹凸パターンも同時に除去される。次に、マスク層４ｂを基にパターン層３ａのSiをエッチングする。例えば、プロセスガスＣＦ_４、チャンバー圧０．１Ｐａ アンテナ電力１００Ｗ、 バイアス電力５Ｗとし、パターン層３ａのSiをエッチングし、図１Ｄに示すように、凸状パターン層３ｂを得る。このプロセスにより、多層マスク層４ａ中のＳｉマスク層も同時に除去される。

（アッシング工程）
酸素ガスでＩＣＰエッチング装置を用いて多層マスク層４ａ中のＣマスク層を除去する。例えば、プロセスガスＯ_２、チャンバー圧０．１Ｐａ、アンテナ電力４００Ｗ、バイアス電力０Ｗとし、Ｃマスク層を除去する。こうして、図１Ｅに示すように、Siからなる複数の凸状パターン３ｂが形成されている原盤であって、凸状パターン３ｂ間の凹部の底面には導電層性下地層２が露出した原盤６が得られる。

（スタンパーの製造方法）
図４Ａないし図４Ｃを参照しながら、上記原盤６を用いたマスタースタンパーの製造方法を述べる。

原盤６を無電解ニッケルめっき装置、例えばテクノオカバヤシ製ＰＥＮ−１０１、のテーブルに装着し、基板を９０℃に加熱しながら１５０ｒｐｍにて回転させておく。その原盤６上に以下の組成で調整した無電解めっき液を滴下する。

無電解めっき液組成
硫酸ニッケル：３０ｇ／Ｌ
ホスフィン酸ナトリウム：１０ｇ／Ｌ
クエン酸ナトリウム：１０ｇ／Ｌ
浴温：９０℃
ｐＨ：５．０
上記組成の無電解めっき液を用いることにより、非晶質導電層を得ることが出来る。

導電性下地層２であるＰｄ表面は触媒活性を有するため、上記めっき液が反応するが、凸状パターン層３ｂはＳｉのため活性がなく反応しない。これにより、複数の凸状パターン層３ｂ間の凹部内に堆積するように選択的に無電解めっき膜７ａが形成される。成膜時間はパターン層３ｂ間の凹部の深さにより調節することができる。

例えば凸状パターン層高さを４０ｎｍとする場合には、無電解めっき膜７ａを４０ｎｍよりも高い位置にまで堆積するようにめっき時間を調節し、１５秒とした。めっき終了後、加熱を中止し純水にて速やかに原盤洗浄し、めっき液を除去し反応を停止させた後、乾燥させ、図４Ａに示すように、凸状パターン層３ｂ間の凹部内に、凸状パターン層３ｂの高さよりも高い位置までスタンパー凸部となる無電解Ｎｉめっき膜７ａが堆積した原盤が得られる。あるいは、無電解めっき膜を凸状パターン層高さよりも低い位置まで堆積することも出来る。

ここでの無電解めっき膜７ａはＮｉに限定されない。例えばＣｏ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕなど一般的に無電解めっきが可能な材料が好ましい。また成膜された無電解めっき膜７ａには例えばＰが合金化しており、非晶質性を示す。よって無電解めっき膜７ａは非晶質性のＮｉ合金であればＮｉ−Ｐに限定されず、例えばＮｉ−Ｂ、Ｎｉ−Ｐ−Ｂ、Ｎｉ−Ｗ−Ｂなどがより好ましい。

その後、図４Ａに示す原盤の外周エッジに導電性下地層２を露出させ、電鋳治具の導電リングと接触させることで導電性下地層２とスタンパー凸部７ａがめっき電極となるようにする。続いて、スルファミン酸ニッケルめっき液、例えば昭和化学（株）製ＮＳ−１６０、に浸漬し、１２０分間Ｎｉ電鋳して、図４Ｂに示すように、厚さ約３００μｍの電鋳膜７ｂを形成する。電鋳浴条件は次の通りである。

電鋳浴条件
スルファミン酸ニッケル：６００ｇ／Ｌ
ホウ酸：４０ｇ／Ｌ
界面活性剤（ラウリル硫酸ナトリウム）：０．１５ｇ／Ｌ
浴温：５０℃
ｐＨ：３．８５
電流密度：１０Ａ／ｄｍ^２。

続けて、図４Ｃに示すように、原盤から凸部７ａと本体部７ｂが一体化した層を真空剥離する。このようにして作製したスタンパーをマスタースタンパー８と呼ぶ。

このマスタースタンパーでは、凸部７ａが非晶質導電層から形成されていることにより、硬度が高くなるため、剥離性が良好となる。凸部７ａと本体部７ｂの境界面がスタンパー本体の一主面に対し少なくとも凹形状または凸形状を含む形状となっており、境界面が平坦であるよりも凸部７ａと本体部７ｂの境界面の接触面積が多くなることから、強度が増加し、スタンパー本体とスタンパー凸部とが異なる組成を有していても良好な耐久性が得られる。

その後、酸素ＲＩＥによりスタンパー表面のパッシベーション処理を行い、表面を酸化させて図示しない酸化層を得る。具体的には、酸素ガスを１００ｍｌ／ｍｉｎで導入して圧力を４．０Ｐａに調整したチャンバー内で１００Ｗのパワーを印加して３分間酸素ＲＩＥを行った。その後、図４Ｄに示すように、酸化層表面に例えばＮｉをターゲットとして導電化膜７ｃをスパッタで成膜し、導電化膜７ｃをめっき電極として使用し、電鋳層９を形成することで、導電化膜７ｃと電鋳層９からなるマザースタンパー１０を得る。マスタースタンパー８とマザースタンパー１０は、図示しない酸化層を境に剥がす事ができる。マスタースタンパー８とマザースタンパー１０は、その後、凹凸パターン面に保護膜をスピンコートした後、乾燥させ、必要に応じて裏面研磨、打ち抜きなどの工程を経て最終形態の媒体を大量転写するためのスタンパーが完成する。

スタンパー凸部は、ニッケルの非晶質合金で形成され、スタンパー本体がニッケルを主成分とする結晶性金属で形成され得る。

スタンパー凸部は、その短軸方向の幅が５０ｎｍ、好ましくは１０ｎｍないし１００ｎｍのサイズで形成されたパターンとすることができる。

スタンパー凸部は互いに孤立して前記本体部に接合している構造にすることができる。

なお、ここでは、主成分とは、物質を構成する成分の中で成分比が一番多い元素または元素群をいう。

続けて、図５を参照しながら、ＤＴＲ媒体、ＢＰＭの製造方法を述べる。

まず、図１Ａないし図１Ｆ、及び図４Ａないし図４Ｆで説明した方法で作製したＮｉスタンパーを射出成形装置（東芝機械製）にセットし、樹脂スタンパーを作製する。成形材料は日本ゼオン製環状オレフィンポリマーＺＥＯＮＯＲ １０６０Ｒであるが、帝人化成製ポリカーボネート材ＡＤ５５０３でもよい。その後、図５Ａに示したように、ガラス基板３１上に軟磁性層３２（ＣｏＺｒＮｂ）１２０ｎｍ、配向制御用下地層３３（Ｒｕ）２０ｎｍ、強磁性記録層３４（ＣｏＣｒＰｔ−ＳｉＯ_２）１５ｎｍ、保護層３５（Ｃ）１５ｎｍを順次成膜する。その上に金属層３６（３〜５ｎｍ）を成膜する。金属層３６に使用される金属は２Ｐ（フォトポリマー）剤との密着性が良く、図５Ｇの工程でＨｅ＋Ｎ_２ガスによるエッチング時に完全に剥離可能な材料である。具体的には、ＣｏＰｔ、Ｃｕ、Ａｌ、ＮｉＴａ、Ｔａ、Ｔｉ、Ｓｉ、Ｃｒ、ＮｉＮｂ、及びＺｒＴｉなどである。このうち、２Ｐ剤密着性とＨｅ−Ｎ_２ガスによる剥離性のバランスが特に良いのはＣｏＰｔ、Ｃｕ、Ｓｉである。

なお、２Ｐ剤とは、紫外線硬化性を持つ材料であり、モノマー、オリゴマー、重合開始剤から構成される物である。溶媒は含まない。

図５Ｂに示すように、金属層３６の上にスピンコート法で、フォトポリマー（２Ｐ）剤を厚さ５０ｎｍになるように塗布してＵＶ硬化性樹脂層３７を形成する。２Ｐ剤は紫外線硬化性を持つ材料であり、モノマー、オリゴマー、重合開始剤から構成される物である。例えば、モノマーをイソボルニルアクリレート（ＩＢＯＡ）、オリゴマーをポリウレタンジアクリレート（ＰＵＤＡ）、重合開始剤としてダロキュア１１７３とし、組成はＩＢＯＡ８５％、ＰＵＤＡ１０％、重合開始剤５％としたものを用いる。その後、図５Ｃに示すように、前記樹脂スタンパー３８を用いて、ＵＶ硬化性樹脂層３７にインプリントを行う。

続けて酸素ガスを用いて、ＩＣＰエッチング装置でインプリント残渣を除去する。例えば、プロセスガス酸素、チャンバー圧２ｍＴｏｒｒ、Ｃｏｉｌ ＲＦとＰｌａｔｅｎ ＲＦをそれぞれ１００Ｗとし、図５Ｄに示すように、エッチング時間３０秒でインプリントプロセスで形成された残渣を除去する。

続けて、図５Ｅに示すように、金属層３６をＡｒガスを用いたイオンビームエッチングでエッチングする。この工程は必ずしも必要なわけではなく、図５Ｄに示すように、例えばインプリント残渣除去工程で異方性を上げたエッチング（例えばＩＣＰ条件のＰｌａｔｅｎ ＲＦを３００Ｗ程度まで大きくする）を行う事で金属層３６もエッチングできるので、省略可能となる。金属層３６にＳｉを用いた場合はＣＦ_４ガスを用いたイオンビームエッチングも使う事ができる。

インプリント残渣除去工程では、ＲＩＥでレジストの残差除去を行う。プラズマソースは、低圧で高密度プラズマが生成可能なＩＣＰが好適だが、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマ、一般的な並行平板型ＲＩＥ装置でも構わない。２Ｐ剤は酸素ガスを用いるのが好ましい。

その後、酸素ガスを用いてＩＣＰエッチング装置で保護層３５をエッチングする。図５Ｆに示すように、プロセスガス酸素、チャンバー圧２ｍＴｏｒｒとし、Ｃｏｉｌ ＲＦとＰｌａｔｅｎ ＲＦをそれぞれ１００Ｗ、エッチング時間３０秒でＣマスクを形成する。

図５Ｇに示すように、作製したＣマスク越しにＨｅ、もしくはＨｅ＋Ｎ_２（混合比１：１）、を用いてイオンビームエッチングする。ガスのイオン化にはＥＣＲを用いるのが好適である。例えばマイクロ波パワー８００Ｗ、加速電圧１０００Ｖで２０秒間エッチングし、強磁性体記録層３４の一部を分断する凹凸１０ｎｍを形成する。強磁性記録層３４の残渣５ｎｍは、Ｈｅ＋Ｎ_２曝露による効果で磁性失活した磁性失活層３４’となる。

この時、同時に、図５Ａに示す工程で成膜した金属層３６（例えばＣｕ）を完全に除去するのがポイントとなる。次のＣマスク除去工程で酸素ガスによるＲＩＥを用いるのだが、金属層３６を残した状態だと、金属層で守られたＣマスクの剥離ができなくなるからである。

その後、酸素ガスを用いたＲＩＥで、図５Ｈに示すように、１００ｍＴｏｒｒ、１００Ｗ、エッチング時間３０秒でＣマスク剥離を行う。Ｃマスクは、酸素プラズマ処理を行うことで容易に剥離することが可能である。この時、垂直記録媒体の表面にあるカーボン保護層も剥離される。

最後にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で表面Ｃ保護膜３９を４ｎｍ形成し、図５Ｉに示すように、潤滑剤を塗布することでＤＴＲ媒体４０、ＢＰＭを得る。

Ｃ保護膜は、凹凸へのカバレッジを良くするためにＣＶＤ法で成膜することが望ましいが、スパッタ法、真空蒸着法でも構わない。ＣＶＤ法でＣ保護膜を形成した場合、ｓｐ３結合炭素を多く含むＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）膜が形成される。膜厚は２ｎｍ以下だとカバレッジが悪くなり、１０ｎｍ以上だと、記録再生ヘッドと媒体との磁気スペーシングが大きくなってＳＮＲ（Ｓｉｇｎａｌ−ｔｏ−Ｎｏｉｓｅ Ｒａｔｉｏ）が低下するので好ましくない。また、保護層上には、潤滑層を設けることができる。潤滑層に使用される潤滑剤としては、従来公知の材料、例えばパーフルオロポリエーテル、フッ化アルコール、フッ素化カルボン酸などを用いることができる。

以下、実施例を示し、本発明をより具体的に説明する。

実施例１
スタンパー製造工程において、以下の無電解めっき条件でスタンパー凸部を作製した場合、
硫酸ニッケル：３０ｇ／Ｌ
ホスフィン酸ナトリウム：１０ｇ／Ｌ
クエン酸ナトリウム：１０ｇ／Ｌ
浴温：９０℃
ｐＨ：５．０
めっき時間：１５秒
めっき後の凹凸パターンは、原盤の凹部が埋まり凸となり、凹凸パターンが逆転していることをＡＦＭ（原子間力顕微鏡）にて確認した。

その後電鋳膜を成膜し作製したマスタースタンパーは、図４Ｃに示したような本体表面に原盤の逆転パターンとなる凹凸形状を有し、スタンパー凸部とスタンパー本体がＮｉＰとＮｉの異なる組成で形成され、スタンパー凸部とスタンパー本体の境界面を本体部側に有する構造すなわちスタンパー本体の一主面に対し少なくとも凹形状である。

図６に示すように、スタンパー本体と前記スタンパー凸部との境界面の短軸方向の幅をＷ、該境界面がスタンパー本体表面に対し凹形状のときの深さをＤ、図７に示すように、境界面がスタンパー本体表面に対し凸形状のときの高さを−Ｄとする。これは、例えば凹形状のときの深さが４０ｎｍであるとＤは４０ｎｍであるが、凸形状のときの高さが４０ｎｍであるとＤは、−４０ｎｍであることを意味する。ここでは、境界面の凹凸量ＸをＤ／Ｗで算出する。境界面が凸形状のときＤ／Ｗが−０．６〜−０．４、境界面が凹形状のときＤ／Ｗが＋０．４〜＋０．６で表されることが好ましい。

ここでは、Ｗが５０ｎｍ、深さＤは３０ｎｍ、Ｄ／Ｗは０．６であった。

また上記めっき条件で凹凸パターンのない原盤に成膜した膜のＸ線解析を行ったところ、２θ＝５２°付近にブロードなピークが見られるだけの非晶質構造であることが確認され、本件のスタンパー凸部もＮｉＰの非晶質合金組成のみで形成され、スタンパー本体がＮｉを主成分とする結晶性金属で形成されたスタンパーとなっている。

このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ５０回を超えても凹凸パターンの欠損や劣化は見られなかった。

実施例２
スタンパー製造工程において、以下の無電解めっき条件でスタンパー凸部を作製した場合、
硫酸ニッケル：３０ｇ／Ｌ
ホスフィン酸ナトリウム：１０ｇ／Ｌ
クエン酸ナトリウム：１０ｇ／Ｌ
浴温：９０℃
ｐＨ：５．０
めっき時間：５秒
図８Ａないし図８Ｃに図１の原盤を用いたマスタースタンパーの製造工程の他の実施態様を表す図を示す。

めっき後の凸状パターン間の凹部では、図８Ａに示すように、原盤の凸状パターンの高さより低い位置まで、無電解めっき層が堆積していることをＡＦＭにて確認した。その後電鋳膜を成膜し作製したマスタースタンパーは、図８Ｃに示したような本体表面に原盤の逆転パターンとなる凹凸形状を有し、凸部と本体が異なる組成で形成され、凸部と本体部の境界面を凸部側に有する構造すなわちスタンパー本体とスタンパー凸部との境界面はスタンパー本体の一主面に対し凸形状を含むことがいえる。

ここでは、Ｗが５０ｎｍ、Ｄは−２５ｎｍ、Ｄ／Ｗは−０．５であった。

このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ４０回を超えても凹凸パターンの欠損や劣化は見られなかった。

実施例３
スタンパー製造工程において、以下の無電解めっき条件でスタンパー凸部を作製した場合、
硫酸ニッケル：３０ｇ／Ｌ
ジメチルアミンボラン：３．４ｇ／Ｌ
コハク酸ナトリウム：５５ｇ／Ｌ
ホウ酸：３０ｇ／Ｌ
塩化アンモニウム：３０ｇ／Ｌ
浴温：６０℃
ｐＨ：６．０
めっき時間：３５秒
めっき後の凸状パターン間の凹部では、無電界めっき層が凸状パターンの高さより高い位置まで堆積されて、無電解めっきを行う前の原盤の凹凸パターンとは、その凹凸パターンが逆転していることをＡＦＭにて確認した。その後電鋳膜を成膜し、作製したマスタースタンパーは、図４Ｃに示したような本体表面に原盤の逆転パターンとなる凹凸形状を有し、凸部と本体がＮｉＢとＮｉの異なる組成で形成され、凸部と本体部の境界面を本体部側に有する構造であることがいえる。ここでは、Ｗが５０ｎｍ、深さＤは２０ｎｍ、Ｄ／Ｗは０．４であった。

また上記めっき条件で成膜した膜のＸ線解析を行ったところ、２θ＝５３°付近にブロードなピークが見られるだけの非晶質構造であることが確認され、本件のスタンパー凸部もＮｉＢの非晶質合金組成のみで形成され、スタンパー本体がＮｉを主成分とする結晶性金属で形成されたスタンパーとなっている。

このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ６０回を超えても凹凸パターンの欠損や劣化は見られなかった。

実施例４
原盤製造におけるパターニング工程において、レジストとＥＢ描画装置にて形成した表面凹凸パターン５ｂをガイドパターンとして自己組織化材料を用いて形成する。例えばポリスチレン（ＰＳ）とポリジメチルシロキサン（ＰＤＭＳ）の混合材料もしくはＰＳとポリエチレンオキサイド（ＰＥＯ）―ＳＯＧ（シリコンオングラス）をマスク層まで成膜した基板上に塗布し、２００℃で１２時間アニールすると２０ｎｍ径のＰＳマトリックスとＰＤＭＳスフィアもしくは２０ｎｍ径のＰＳスフィアとＰＥＯ−ＳＯＧマトリックスに分断されたパターンが形成される。その後、酸素ガスでＩＣＰエッチング装置を用いてＰＳを除去し、例えば、プロセスガスＯ_２、チャンバー圧０．０１５Ｐａ、アンテナ電力１００Ｗ、バイアス電力１００Ｗとし、表面凹凸パターン５ｂ、ＰＤＭＳドットパターンもしくはＰＥＯ−ＳＯＧホールパターンを形成する。その後のエッチング・アッシング工程を経てドットピッチもしくはホールピッチが４０ｎｍ、ドットもしくはホール直径が２０ｎｍ以下、高さが２０ｎｍの凹凸パターンからなることを特徴とした原盤６を得た。

ホールパターンの原盤を用いて実施例１に示す無電解めっき条件でスタンパー凸部を作製した場合、めっき後の凹凸パターンは、原盤のホールが埋まりドットとなり、凹凸パターンが逆転していることをＡＦＭにて確認した。その後電鋳膜を成膜し作製したマスタースタンパーは、図４Ｃに示したような本体表面に原盤の逆転パターンとなるドット形状を有し、ドット部と本体がＮｉＰとＮｉの異なる組成で形成され、ドット部と本体部の境界面を本体部側に有する構造であることがいえる。ここでは、Ｗが２０ｎｍ、深さＤは１０ｎｍ、Ｄ／Ｗは０．５であった。

また上記めっき条件で成膜した膜のＸ線解析を行ったところ、２θ＝５２°付近にブロードなピークが見られるだけの非晶質構造であることが確認され、本件のドット部もＮｉＰの非晶質合金組成のみで形成され、スタンパー本体がＮｉを主成分とする結晶性金属で形成されたスタンパーとなっている。

このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ３５回を超えてもドットパターンの欠損や劣化は見られなかった。

実施例５
実施例４で示したホールパターンの原盤を用いて、実施例３に示す無電解めっき条件でスタンパー凸部を作製した場合、めっき後の凹凸パターンは、原盤のホールが埋まりドットとなり、凹凸パターンが逆転していることをＡＦＭにて確認した。その後電鋳膜を成膜し作製したマスタースタンパーは、図４Ｃに示したような本体表面に原盤の逆転パターンとなるドット形状を有し、ドット部と本体がＮｉＢとＮｉの異なる組成で形成され、ドット部と本体部の境界面を本体部側に有する構造であることがいえる。また上記めっき条件で成膜した膜のＸ線解析を行ったところ、２θ＝５３°付近にブロードなピークが見られるだけの非晶質構造であることが確認され、本件のスタンパードット部もＮｉＢの非晶質合金組成のみで形成され、スタンパー本体がＮｉを主成分とする結晶性金属で形成されたスタンパーとなっている。

ここでは、Ｗが２０ｎｍ、深さＤは８ｎｍ、Ｄ／Ｗは０．４あった。

このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ４５回を超えてもドットパターンの欠損や劣化は見られなかった。

実施例１ないし５によれば、複製・インプリント工程でのパターン凸部の剥離耐性が向上する。

また、実施例４、５ではパターン幅２０ｎｍ以下でも良好な転写性を有する。

比較例１
スタンパー製造工程において、無電解前処理例えば感応性付与剤センシタイザーと触媒処理剤アクチベイターを用いた後に、実施例１で示した無電解めっき条件でスタンパー凸部を作製した場合、めっき後の凹凸パターンは、実施例１と比較して凹凸のコントラストが小さく、ほぼ平面であることがＡＦＭにて確認した。これは前処理によって、凹凸パターン全体が活性化され、凹部のみの選択的成膜が起きずに、凹凸全体がめっき膜に覆われたためである。よってその後電鋳膜を成膜し作製したマスタースタンパーは、図４Ｃに示した構成とは異なり、凸部と本体が同様の組成で形成されている。また上記めっき条件で成膜した膜のＸ線解析を行ったところ、センシターザー、アクチベイターに混入しているＳｎとＰｄのピークが確認され、本件のスタンパー凸部がＮｉＰの非晶質合金組成のみで形成されてはいないことがわかる。ここでは、Ｗが５０ｎｍ、深さＤは−２ｎｍ、Ｄ／Ｗは０．０４であった。

また、このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ２回を超えると凹凸パターンの欠損が見られ一部にマイクロサイズの膜剥がれが発生した。これは最表面の触媒層が剥落し凹凸パターンの形状が劣化したためと考えられる。

比較例２
図９Ａないし図９Ｃに比較の原盤の製造工程を表す図を示す。

図９Ａに示すように基板１に、導電性下地層を設けることなく表面凹凸潜像パターン２５ａ，２５ｂを形成し、図９Ｂに示すようにパターニング工程において凸状パターン２５ｂを形成し、図９Ｃに示すように原盤２６が得られる。この場合、スタンパー製造工程において実施例１で示した無電解めっき条件で凹凸パターンの成膜を試みたが成膜は不可能であった。これは実施例１でのＰｄ導電性下地層に代わる触媒活性を有するシード層が存在しないためであると考えられる。

比較例３
図１０Ａないし図１０Ｃに比較のマスタースタンパーの製造工程を表す図を示す。

比較例２において作製した導電性下地層のない原盤２６を用い、スタンパー製造工程において図１０Ａに示すように、凸状パターン２５ｂ上に、導電性シード層２９、例えばスパッタ法で０．５Ｐａ、１００Ｗ、４５秒で成膜したＮｉ層１０ｎｍを形成した後、図１０Ｂに示すように、電鋳にてスタンパー本体２７ｂを成膜し、スタンパー本体２７ｂとシード層２９とが一体化したマスタースタンパー２８を、図１０Ｃに示すように、導電性下地層のない原盤２６から剥離する。マスタースタンパー２８凸部と本体が同じＮｉの組成で且つ金属結晶で形成されている。ここでは、Ｗが５０ｎｍ、深さＤは−４０ｎｍ、Ｄ／Ｗは−０．８であった。

また、このマスタースタンパー２８を用いて、マザースタンパーの複製剥離を繰り返したところ１０回を超えると表面のシード層が剥落し、パターンの劣化が見られた。

比較例４
実施例４で示した原盤を用いて、比較例１と同様の方法で無電解前処理を行い、実施例１で示した無電解めっき条件でスタンパー凸部を作製した場合、めっき後の凹凸パターンは、実施例１と比較して凹凸のコントラストが小さく、ほぼ平面であることがＡＦＭにて確認した。さらに電鋳膜を成膜し作製したマスタースタンパーは、図４Ｃに示したようなマスタースタンパーの構造とは全く異なり、本体表面に凸形状を有しておらず、凹凸パターンの転写に失敗した。これは前処理剤が２０ｎｍ以下のサイズに対して侵入できず、凹凸パターンに対して無電解めっきに必要な触媒効果が得られなかったためであると考えられる。

比較例５
実施例４で示した原盤を用いて、スタンパー凸部と本体部の形成を電鋳にて一括して行ったマスタースタンパーは、凹凸パターンの転写に失敗した。これは電鋳によるＮｉ結晶金属の結晶粒径は一般的に大きく、１００ｎｍから１μｍとなるため、２０ｎｍの凹凸パターンの転写を電鋳にて行うことは不可能であると考えられる。

比較例６
実施例４で示した原盤を用いて、比較例３と同様の方法でＮｉのシード層で凹凸パターンを３ｎｍ被覆した後に本体部の形成を電鋳にて行ったマスタースタンパーは、凹凸パターンは確認できたが、原盤と比較してパターンの形状に欠落や窪みがあり、転写性が優れなかった。これはスパッタによるによるＮｉ結晶金属の結晶粒径は、１０ｎｍから１００ｎｍとなるため、３ｎｍのＮｉスパッタ膜が均一な連続膜ではなく島状析出となるため十分な導電性が得られず、２０ｎｍの凹凸パターンの精確な転写に限界があるためである。またこのマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ２回を超えると表面のシード層が欠損し、パターンの劣化が見られた。なお、ここでは、Ｗが２０ｎｍ、深さＤは−１７ｎｍ、Ｄ／Ｗは２であった。

比較例７
図１１Ａないし図１１Ｃに比較のマスタースタンパーの製造工程を表す図を示す。

比較例２において作製した導電性下地層のない原盤において、図９Ａに示すように基板２１として導電性のあるＮｉ平板を用いて原盤２６を作製し、その後実施例１の無電解めっき条件でＮｉ平板上に直接スタンパー凸部２７ａを成膜した。続いて表面凹凸パターン２５ｂを除去する、例えば、プロセスガスＯ_２、チャンバー圧０．１Ｐａ アンテナ電力１００Ｗ、 バイアス電力５Ｗとし、レジストの表面凹凸パターン層をエッチングしマスタースタンパー２８’を得る。ここでは、Ｗが５０ｎｍ、深さＤは０ｎｍ、Ｄ／Ｗは０であった。このマスタースタンパー２８’を用いて、マザースタンパーの複製剥離を繰り返したところ１０回を超えると凸部が欠落し、Ｎｉ平板のみのパターンが見られた。

比較例８
スタンパー製造工程において、実施例１の無電解めっき条件で、めっき時間のみ３０秒と延長しスタンパー凸部を作製した場合、めっき後の凹凸パターンは、実施例１と比較して凹凸のコントラストが小さく、ほぼ平面であることがＡＦＭにて確認した。これはめっき時間を延ばしたために、原盤の凹部が埋まり凸となるだけでなく凸同士が繋がったためである。その後電鋳膜を成膜し作製したマスタースタンパーは、図４Ｃに示したようなマスタースタンパーの構造は得られず、凸部同士が繋がって凸部の集合体が本体部と接する構造となっている。ここでは、Ｗが５０ｎｍ、深さＤは１００ｎｍ、Ｄ／Ｗは２であった。

このマスタースタンパーを用いて、マザースタンパーの複製剥離を繰り返したところ１０回を超えると凸部の集合体と本体部の境界面で解離が起き、スタンパーが損壊した。

以上、実施形態と比較例のそれぞれの構造、組成、境界面の凹凸量を下記表１にまとめた。

また凹凸深さＤは、ＡＦＭ像もしくは断面ＴＥＭ（透過型電子顕微鏡）像で確認した。表１をもとにスタンパー凹凸量と転写限界数の関係を表すグラフを図１２に示す。図１２に示すように実施例１〜５でのＤ／Ｗは−０．６〜−０．４、＋０．４〜＋０．６の範囲に入っており、転写限界数が比較例よりも格段に優れている。よって凸部の構造はＤ／Ｗが−０．６〜−０．４、＋０．４〜＋０．６の範囲内であることが望ましい。

また、本実施例で用いた原盤は凹凸形状の凹部に触媒活性を有する下地層が露出されているため、従来のスパッタ法などのドライプロセスと比較して選択成膜性に優れている。従来のドライプロセスでは全面均一に成膜されるため、凹部の底部と側壁が同時に成膜され、凹部内部に空隙が生じやすく剥離の際のパターン欠陥を引き起こす。本発明では無電解めっきにより凹部底部の触媒性下地層からのみ順次成膜されていくために形状内部に空隙が出来にくく、剥離耐久性が格段に向上する。さらに無電解Ｎｉめっきを用いることで非晶質の膜が凹部に選択的に成膜され、従来の電気めっきやスパッタで成膜した金属結晶膜と比較して結晶粒が存在しないために、２０ｎｍ以下の微細パターンに対しても空隙なく成膜出来る。実施態様に係るスタンパー製造方法により、従来よりも剥離耐久性に優れ且つ微細なパターンの形状も転写可能なスタンパーを提供できる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］
基板、該基板上に設けられた触媒活性をもつ導電性下地層、及び該触媒活性を有する導電性下地層表面に部分的に形成された触媒活性をもたない凸状パターンを含み、該凸状パターン間に該触媒活性を有する導電性下地層が露出した領域を有する原盤を用い、無電解めっきを行なうことにより、該凸部パターン間及び該導電性下地層が露出した領域に選択的に非晶質導電層を堆積させてスタンパー凸部を形成する工程、
該非晶質導電層及び該導電性下地層を電極として該凸状パターン及び該非晶質導電層からなるスタンパー凸部上に電気めっきを行い、結晶性金属からなるスタンパー本体を形成する工程、及び
該原盤から、該スタンパー凸部及びスタンパー本体からなるスタンパーを剥離する工程を具備するスタンパーの製造方法。
［２］
前記スタンパー凸部を形成するとき、前記非晶質導電層が該凸状パターンの高さより低い位置かあるいは高い位置に堆積するように無電解めっきを行う［１］に記載の方法。
［３］
前記スタンパー凸部は、ニッケルの非晶質合金組成で形成され、前記スタンパー本体がニッケルを主成分とする結晶性金属で形成される［１］に記載の方法。
［４］
スタンパー本体と、該スタンパー本体の一主面上に設けられたスタンパー凸部とを具備するスタンパーであって、該スタンパー本体と該スタンパー凸部との境界面は、該スタンパー本体の一主面に対し少なくとも凹形状または凸形状を含むスタンパー。
［５］
前記スタンパー凸部は、ニッケルの非晶質合金で形成され、前記スタンパー本体がニッケルを主成分とする結晶性金属で形成された［４］に記載のスタンパー。
［６］
前記スタンパー凸部は、その短軸方向の幅が２０ｎｍ未満のサイズで形成されたパターンである［４］に記載のスタンパー。
［７］
前記スタンパー本体と前記スタンパー凸部との境界面の短軸方向の幅をＷ、該境界面がスタンパー本体表面に対し凹形状のときの深さをＤ、境界面がスタンパー本体表面に対し凸形状のときの高さを−Ｄとするとき、境界面が凸形状のときＤ／Ｗが−０．６〜−０．４、境界面が凹形状のときＤ／Ｗが＋０．４〜＋０．６で表される［４］に記載のスタンパー。
［８］
前記スタンパー凸部は互いに孤立して前記本体部に接合している構造である［４］に記載のスタンパー。

１…基板、２…導電性下地層、３ａ…パターン層、３ｂ…凸状パターン層、４ａ、４ｂ…マスク層、５ａ、５ｂ…表面パターン、６…原盤、７ａ…スタンパー凸部、７ｂ…スタンパー本体、７ｃ…導電化膜、８…マスタースタンパー、９…電鋳層、１０…マザースタンパー、１１…トラックパターン、１２…プリアンブルアドレスパターン、１３…バーストパターン、１４…サーボ領域パターン、２１…基板、２５ａ、２５ｂ…表面パターン、２６…原盤、２７ａ…スタンパー凸部、２７ｂ…スタンパー本体、２８…マスタースタンパー、２９…シード層、３１…ガラス基板、３２…軟磁性層、３３…配向制御用下地層、３４…強磁性記録層、３５…保護層、３６…金属層、３７…ＵＶ硬化性樹脂層、３８…樹脂スタンパー、３９…表面Ｃ保護膜、４０…ＤＴＲ媒体、ＢＰＭ

Claims (5)

1. 基板、該基板上の触媒活性をもつ導電性下地層、及び該触媒活性を有する導電性下地層表面上の少なくとも部分的な、触媒活性をもたない凸状パターンを含み、該凸状パターン間に該触媒活性を有する導電性下地層が露出した領域を有する原盤を用い、無電解めっきを行なうことにより、該凸部パターン間及び該導電性下地層が露出した領域に選択的に非晶質導電層を堆積させてスタンパー凸部を形成する工程、
   該非晶質導電層及び該導電性下地層を電極として該凸状パターン及び該非晶質導電層を含むスタンパー凸部上に電気めっきを行い、結晶性金属を含むスタンパー本体を形成する工程、及び
   該原盤から、該スタンパー凸部及びスタンパー本体からなるスタンパーを剥離する工程を具備するスタンパーの製造方法。
2. 前記非晶質導電層が該凸状パターンより低い位置かあるいは高い位置に堆積するように無電解めっきを行う請求項１に記載の方法。
3. 前記スタンパー凸部は、ニッケルを含む非晶質合金組成で形成され、前記スタンパー本体がニッケルを主成分として含む結晶性金属で形成される請求項１に記載の方法。
4. 前記導電性下地層は、Ｐｄ、Ａｌ、Ｔｉ、Ｆｅ、Ｃｏ、Ｃｕ、Ａｇ、Ｔａ、Ｗ、Ａｕ、Ｎｉ、Ｒｕ、及びＰｔのうち少なくとも１つを含む請求項１に記載の方法。
5. 前記スタンパー凸部は、Ｎｉ、Ｃｏ、Ｐｄ、Ｃｕ、Ａｇ、またはＡｕのうち少なくとも１つを含む請求項１に記載の方法。

Images