JP4820001B2

JP4820001B2 - アクティブマトリックス電界発光表示装置

Info

Publication number: JP4820001B2
Application number: JP2000553939A
Authority: JP
Inventors: ヘークナップアラン; セーバードニール
Original assignee: Koninklijke Philips NV; Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1998-06-12
Filing date: 1999-06-07
Publication date: 2011-11-24
Anticipated expiration: 2019-06-07
Also published as: EP1034529B1; US6359605B1; DE69921606D1; US8593376B2; WO1999065012A2; EP1034529A2; GB9812739D0; JP2002518691A; WO1999065012A3; US20020126073A1; DE69921606T2

Description

【０００１】
本発明は、電界発光表示素子のマトリックスアレイを具え、前記電界発光表示素子の各々が、該表示素子を流れる電流を制御する関連するスイッチ手段を有する、アクティブマトリックス表示装置に関する。
【０００２】
電界発光表示素子を用いるマトリックス表示装置はよく知られている。前記表示素子に関しては、慣例的なＩＩＩ−Ｖ半導体混合物を具える有機薄膜電界発光素子および発光ダイオード（ＬＥＤ）が使用されていた。主に、これらのような表示装置は、前記電界発光表示素子を行および列アドレスラインの交差する組間に接続し、多重式に配置した、パッシブ型のものであった。（有機）ポリマ電界発光材料における最近の発展は、特にビデオ表示目的等に使用するこれらの能力を証明してきた。これらのような材料を使用する電界発光素子は、代表的に、１対の（アノードおよびカソード）電極間に挟まれた半導体接合されたポリマの層を１つ以上具え、前記電極のうち一方は透明であり、前記電極のうち他方は、ホールまたは電子を前記ポリマ層に注入するのに好適な材料のものである。このような例は、Applied Physics Letters 58(18)１９８２−１９８４ページ（１９９１年５月６日）におけるD. Braun およびA. J. Heegerによる論文において記載されている。前記接合されたポリマ鎖および側鎖の適切な選択によって、前記ポリマのバンドギャップ、電子親和力およびイオン化ポテンシャルを調節することができる。このような材料のアクティブ層を、ＣＶＤプロセスを使用して、または単に可溶性共役ポリマの溶液を使用するスピンコーティング技術によって製造することができる。これらのプロセスにより、大きい発光表面を有するＬＥＤおよびディスプレイを製造することができる。
【０００３】
有機電界発光材料は、これらがきわめて能率的であり、比較的低い（ＤＣ）駆動電圧を必要とするという利点がある。さらに、慣例的なＬＣＤと相違して、バックライトが必要ない。簡単なマトリックス表示装置において、前記材料を、行および列アドレス導体の組間に設け、前記導体の交点において、これらによって電界発光表示素子の行および列アレイを形成する。前記有機電界発光表示素子のダイオード様Ｉ−Ｖ特性によって、各々の素子は、多重化駆動動作を実現する表示およびスイッチ機能の双方を行うことができる。しかしながら、この簡単なマトリックス装置を、慣例的な一度に１行の走査を基礎として駆動する場合、各々の表示素子は、全体のフィールド時間のうち行アドレス周期に対応する短い間にのみ駆動され、発光する。例えば、Ｎ行を有するアレイの場合において、各々の表示素子は、ｆをフィールド周期として、最大ｆ／Ｎに等しい周期発光することができる。このとき、このディスプレイから所望の平均輝度を得るために、各々の素子によって発生されるピーク輝度を前記必要な平均輝度の少なくともＮ倍にしなければならず、ピーク表示素子電流を平均電流の少なくともＮ倍にする必要がある。結果として生じる高いピーク電流は、特に、前記表示素子の寿命のより急激な劣化と、前記行アドレス導体に沿って生じる電圧低下による問題を生じる。
【０００４】
これらの問題に対する一つの解決法は、前記表示素子をアクティブマトリックスに収容し、それによって、各々の表示素子が関連するスイッチ手段を有し、このスイッチ手段が、その光出力を前記行アドレス周期よりわずかに長い周期の間保持するために、駆動電流を前記表示素子に供給するように動作できるようにすることである。このようにして、例えば、各々の表示素子回路に、アナログ（表示データ）駆動信号を、各々の行アドレス周期においてフィールド周期あたり一回ロードし、この駆動信号は格納され、関係している表示素子の行が次にアドレスされるまで、１フィールド周期の間、前記表示素子を流れる必要な駆動電流を保持するように作用する。これは、各々の表示素子によって必要な前記ピーク輝度およびピーク電流を、Ｎ行を有するディスプレイに関して、約Ｎの因数によって減少させる。このようなアクティブマトリックスアドレス電界発光表示装置は、欧州特許出願公開明細書第０７１７４４６号に記載されている。電界発光表示素子は、光を発生させるために連続的に電流を通過させる必要があるが、ＬＣ表示素子は容量性であり、したがって、実質的に電流を受けず、駆動信号電圧をキャパシタンスに全フィールド周期中格納させるため、ＬＣＤに使用されている慣例的な種類のアクティブマトリックス回路を、電界発光表示素子と共に使用することはできない。上述した文献において、おのおの２個のＴＦＴ（薄膜トランジスタ）および１個の格納キャパシタを具える。前記表示素子のアノードを第２ＴＦＴのドレインに接続し、第１ＴＦＴを前記第２ＴＦＴのゲートに接続し、前記第２ＴＦＴのゲートを前記キャパシタの一方の側にも接続する。行アドレス周期中、前記第１ＴＦＴは、行選択（ゲート）信号によってターンオンし、駆動（データ）信号が、このＴＦＴを経て前記キャパシタに転送される。前記選択信号の除去後、前記第１ＴＦＴはターンオフし、前記第２ＴＦＴに関するゲート電圧を構成する前記キャパシタに格納された電圧は、電流を前記表示素子に伝達するように配置された前記第２ＴＦＴの動作の原因となる。前記第１ＴＦＴのゲートを、同じ行におけるすべての表示素子に共通のゲートライン（行導体）に接続し、前記第１ＴＦＴのソースを、同じ列におけるすべての表示素子に共通のソースライン（列導体）に接続する。前記第２ＴＦＴのドレインおよびソース電極を、前記表示素子のアノードおよび接地ラインに接続し、前記接地ラインは、前記ソースラインと並列に延在し、同じ列におけるすべての表示素子に共通である。前記キャパシタの他方の側もこの接地ラインに接続する。前記アクティブマトリックス構造を、適切な、例えばガラスの、透明絶縁支持体上に、ＡＭＬＣＤの製造において使用されるのと同様の薄膜堆積およびプロセス技術を使用して製造する。
【０００５】
この配置によって、前記発光ダイオード表示素子に関する駆動電流は、前記第２ＴＦＴのゲートに供給される電流によって決定される。したがってこの電流は、このＴＦＴの特性に強く依存する。前記ＴＦＴのしきい値電圧、移動度および寸法における変化は、前記表示素子電流と、したがってその光出力とにおいて、望ましくない変化を生じるであろう。例えば製造プロセスによる、前記アレイの領域に渡っての、または、異なったアレイ間の、表示素子に関係する前記第２ＴＦＴにおけるこれらの変化は、前記表示素子からの光出力の不均一を招く。
【０００６】
本発明の目的は、改善されたアクティブマトリックス電界発光表示装置を提供することである。
【０００７】
本発明の他の目的は、前記表示素子の光出力における、トランジスタ特性における変化の影響を低減し、したがって、前記表示の不均一を改善する、アクティブマトリックス電界発光表示装置用表示素子回路を提供することである。
【０００８】
この目的は、本発明において、近くで一緒に製造されたトランジスタは、通常、きわめて類似した特性を有するという事実を使用することによって達成される。
【０００９】
本発明によれば、表示素子に関係する前記スイッチ手段が電流ミラー回路を具え、前記電流ミラー回路が、前記表示素子駆動電流を決定する表示素子アドレス周期中に供給される駆動信号を標本化および格納し、前記表示素子駆動電流を前記アドレス周期後に保持するように動作可能であり、前記電流ミラー回路が、電流搬送電極を給電ラインと前記表示素子の電極との間に接続した第１トランジスタと、ゲート電極および第１電流搬送電極が前記駆動信号を受け、第２電流搬送電極を前記給電ラインに接続した第２トランジスタとを具え、前記第１トランジスタのゲートを、前記給電ラインに格納キャパシタを経て接続し、前記第２トランジスタのゲートにスイッチ装置を経て接続し、前記スイッチ装置が、前記アドレス周期中に前記第１および第２トランジスタのゲートを接続するように動作できるようにしたことを特徴とする、序章において記載した種類のアクティブマトリックス電界発光表示装置が提供される。このような電流ミラー回路の使用は、上述した問題を、前記表示素子を駆動する電流が、前記電流を供給する個々のトランジスタの特性における変動の影響を受けないことを保証することによって克服する。
【００１０】
この表示素子回路の動作において、前記第２トランジスタの第１電流搬送電極およびゲート電極に、関係する表示素子に関するアドレス周期中に供給される駆動信号は、結果として、このダイオード接続されたトランジスタを流れる電流を生じる。この周期中、前記スイッチ装置によって相互接続されている前記第１および第２トランジスタのゲート電極によって、次にこの電流は、前記第１トランジスタによって反射され、前記第２トランジスタを流れる電流に比例する、前記表示素子を流れる駆動電流を発生し、この電流を発生させるのに必要な前記２つのトランジスタにおけるゲート電圧に等しい所望の電圧を、前記格納キャパシタの両端間に確立する。前記アドレス周期の終了時に、前記トランジスタのゲートは、前記スイッチ装置の動作によって遮断され、前記格納キャパシタンスに格納されたゲート電圧は、前記第１トランジスタの動作と、前記表示素子を流れる駆動電流とを保持し、したがって、その所望の光出力を設定レベルに保持するように働く。好適には、前記電流ミラー回路を形成する第１および第２トランジスタの特性を、前記回路の動作を最大に有効にするために、厳密に一致させる。
【００１１】
この配置によって、前記表示素子からの光出力の均一性が改善される。
【００１２】
前記トランジスタを、便利に、ＴＦＴとして与え、適切な絶縁基板上に形成することができる。前記装置のアクティブマトリックス回路網を、半導体基板を使用するＩＣ技術を使用し、前記表示素子の上側電極をＩＴＯのような透明材料のものとして形成してもよい。
【００１３】
好適には、前記表示素子を行および列において配置し、好適には同様にＴＦＴのようなトランジスタを具える１列の表示素子に関する前記電流ミラー回路のスイッチ装置を、個々の共通行アドレス導体に接続し、この行アドレス導体を経て、その行におけるスイッチ装置を動作させる選択信号を供給し、各々の行アドレス導体を、順番に選択信号を受けるように配置する。１列における前記表示素子に関する選択信号を、好適には、前記列における表示素子に共通の個々の列アドレス導体を経て供給する。同様に、前記給電ラインを、好適には、同じ行または列における前記表示素子によって共有させる。個々の給電ラインを、表示素子の各々の行または列に設けてもよい。代わりに、給電ラインを、例えば、前記行または列方向において延在し、末端において一緒に接続されたラインを使用して、または、前記列および行方向の双方において延在し、グリッドの形態において一緒に接続されたラインを使用することによって、すべての表示素子によって有効に共有させることができる。選択されるアプローチは、所定の設計および製造プロセスに関する技術的詳細に依存する。
【００１４】
簡単にするため、表示素子の行に関係し、共有される給電ラインは、表示素子の異なった、好適には隣接する行に関係する行アドレス導体を具え、この行アドレス導体を経て、選択信号をこの異なった行の電流ミラー回路のスイッチ装置に供給してもよい。
【００１５】
前記駆動信号を、前記第２トランジスタに、他のスイッチ装置、例えば、前記行アドレス導体と第２トランジスタとの間に接続された他のトランジスタを経て供給してもよく、この他のスイッチ装置を、トランジスタを具えるこの他のスイッチ装置の場合において、前記行アドレス導体に供給される前記選択信号によって動作可能とする。しかしながら、前記給電ラインを隣接する行導体によって構成する場合において、このような他のスイッチ装置を設ける必要性を、前記第１および第２トランジスタを接続した隣接する行アドレス導体において、前記表示素子の隣接する行のスイッチ装置のための選択信号に加えて、適切な時間において、すなわち、前記接続された表示素子の行に関するアドレス周期中に他の電圧レベルを含み、前記ダイオード接続された第２トランジスタを導通させる適切な駆動波形を使用することによって回避することができる。
【００１６】
隣接する行アドレス導体を、前記第１および第２トランジスタに接続された給電ラインとして使用しない場合において、前記表示素子の行を別々に、すなわち、一度に一つ順次にアドレスするために、前記電流ミラー回路の第２トランジスタを、同じ列におけるすべての表示素子の電流ミラー回路に共有させ、したがってこれらに共通にする。この目的のため、このダイオード接続された第２トランジスタを、前記列アドレス導体と、前記給電ラインの電源に対応する電源との間に接続し、前記第１トランジスタのゲートを、前記スイッチ装置を経て前記列アドレス導体に接続してもよい。以前のように、前記列アドレス導体への駆動信号の適用は、このトランジスタを流れる電流を発生し、したがって、前記列アドレス導体は、前記トランジスタの両端間の電圧に等しい前記給電ラインの電位に関係する電位を有する。前記表示素子のスイッチ装置がターンオンしたとすると、この電圧は、前記第１トランジスタのゲートと格納キャパシタとに印加され、前記２個のトランジスタは、上記のように電流ミラーを形成するようになる。この配置は、前記各々の列の表示素子に必要なトランジスタの数を大幅に減らし、歩留まりを改善させると思われるだけでなく、各々の表示素子に利用可能な面積を増加させるという利点を有する。
【００１７】
本発明によるアクティブマトリックス電界発光表示装置の実施形態を、添付した図面の参照と共に、例として説明する。
【００１８】
前記図面は、単に図式的なものであり、一定の比率で描かれていない。同じ参照符を、前記図面を通じて、同じまたは同様の部分を示すために使用した。
【００１９】
図１を参照すると、アクティブマトリックスアドレス電界発光表示装置は、ブロック１０によって示す、一定の間隔を置いたがその行および列マトリックスアレイを有し、行（選択）および列（データ）アドレス導体またはラインの交差する組１２および１４間の交点に配置された電界発光表示素子を関連するスイッチ手段と共に具えるパネルを有する。この図において、簡単にするために数個の画素のみを具える。実際には、数百の画素の行および列があってもよい。画素１０を、前記行および列アドレス導体を経て、前記導体の個々の組の末端に接続された行走査駆動回路１６および列データ駆動回路１８を具える周辺駆動回路によってアドレスする。
【００２０】
図２は、前記アレイにおけるブロック１０の代表的な１つの基本的な形態の回路網を示す。ここでは２０において参照される前記電界発光表示素子は、ここではダイオード素子（ＬＥＤ）として表され、有機電界発光材料の１つ以上の層を間に挟んだ１対の電極を具える有機発光ダイオードを具える。前記アレイの表示素子を、関連するアクティブマトリックス回路網と共に、絶縁支持物の一方の側に装着する。前記表示素子のアノードまたはカソードを、透明導電材料によって形成する。前記支持体を、ガラスのような透明材料のものとし、前記基板に最も近い表示素子２０の電極を、ＩＴＯのような透明導電材料によって構成し、前記電界発光層によって発生された光がこれらの電極および支持体を通過し、前記支持体の他方の側における見ている人に見えるようにすることができる。この特定の実施形態において、前記光出力を前記パネルの上方から見られるものとし、前記表示素子のアノードは、電源に接続され、一定の基準電位に保持された前記アレイにおけるすべての表示素子に共通の第２給電ラインを構成する、連続的なＩＴＯ層２２の一部を具える。前記表示素子のカソードは、前記表示素子のカソードは、カルシウムまたはマグネシウム銀合金のような低い仕事関数を有する金属を具える。代表的に、前記有機電界発光材料層の厚さを、１００ｎｍないし２００ｎｍの間とする。素子２０に使用することができる好適な有機電界発光材料の代表的な例は、欧州特許出願公開明細書第０７１７４４６号に記載されており、その参照は他の情報をもたらし、これに関するその開示はここに含まれる。ＷＯ９６／３６９５９に記載の複合ポリマのような電界発光材料を使用することもできる。
【００２１】
各々の表示素子２０は、該表示素子に隣接する行および列導体１２および１４に接続された関係するスイッチ手段を有し、このスイッチ手段を、該素子の駆動電流と、したがって光出力（グレイスケール）とを決定する印可されたアナログ駆動（データ）信号レベルを格納し、この信号に従って該表示素子を動作させるように配置する。前記表示データ信号を、電流源として作動する列駆動回路１８によって供給する。適切に処理されたビデオ信号を駆動回路１８に供給し、この回路は、前記ビデオ信号を標本化し、ビデオ情報に関係するデータ信号を構成する電流を、前記列導体の各々に供給し、１回に１行のアドレスに適切なように、前記列駆動回路および走査行駆動回路の動作を同期させる。
【００２２】
前記スイッチ手段は、基本的に、ＴＦＴの形態における第１および第２電界効果トランジスタ２４および２５によって形成された電流ミラー回路を具える。第１ＴＦＴ２４の電流搬送ソースおよびドレイン電極を、表示素子２０のカソードと、給電ライン２８との間に接続し、そのゲートを格納キャパシタ３０の一方の側に接続し、格納キャパシタ３０の他方の側を前記給電ラインに接続する。前記ゲートおよびキャパシタ３０の一方の側を、スイッチ３２を経て第２ＴＦＴ２５のゲートにも接続し、第２ＴＦＴ２５をダイオード接続し、そのゲートと、その電流搬送電極の一方（すなわち、ドレイン）とを相互接続する。その他方の（ソース）電流搬送電極を給電ライン２８に接続し、そのソースおよびゲート電極を、他のスイッチ３４を経て関係する列導体１４に接続する。２個のスイッチ３２および３４を、行導体１２に供給される信号によって同時に動作するように配置する。
【００２３】
実際には、２個のスイッチ３２および３４は、マイクロリレーまたはマイクロスイッチのような他の形式のスイッチの使用が予想されるとしても、図３に示すように他のＴＦＴを具えることができ、これらのＴＦＴのゲートを行導体１２に直接接続する。
【００２４】
前記ＴＦＴ、アドレスラインの組、格納キャパシタンス、表示素子電極およびこれらの相互接続部を具えるマトリックス構造を、基本的に、絶縁支持体の表面上への、導電性材料、絶縁性材料および半導体材料の種々の薄膜層の、ＣＶＤ堆積およびフォトリソグラフィックパターニング技術による、堆積およびパターニングを含む、アクティブマトリックスＬＣＤにおいて使用されるのと同様の標準的な薄膜処理技術を使用して形成する。このような例は、上述した欧州特許出願公開明細書第０７１７４４６号に記載されている。前記ＴＦＴは、アモルファスシリコンまたは多結晶シリコンＴＦＴを具えてもよい。前記表示素子の有機電界発光材料層を、蒸着によって、または、スピンコーティングのような他の適切な既知の技術によって形成してもよい。
【００２５】
前記装置の動作において、図３に示すＮ番目の行に印可される行波形において正パルス信号Ｖｓによって示されるように、選択（ゲート）信号を行駆動回路１６によって前記行導体の各々に、順番に、個々の行アドレス周期において印可する。このように、所定の行における前記表示素子のスイッチ３２および３４をこのような選択信号によって閉じ、すべての他の行における前記表示素子のスイッチ３２および３４を開いたままにする。給電ライン２８を、共通電極２２のように、一定の予め決められた基準電位に保持する。列駆動回路１８から列導体１４において流れる電流Ｉ_１は、スイッチ３４を流れ、ダイオード接続されたＴＦＴ２５を流れる。ＴＦＴ２５は、前記入力信号を有効に標本化し、この電流Ｉ_１は、ＴＦＴ２４によって反射され、表示素子２０を流れる電流Ｉ_２を発生し、電流Ｉ_２は電流Ｉ_１に比例し、比例定数は、ＴＦＴ２４および２５の相対的ジオメトリによって決定される。ＴＦＴ２４および２５が同じジオメトリを有する特定の場合において、電流Ｉ_２は電流Ｉ_１に等しくなる。ＴＦＴ２４および表示素子２０における電流Ｉ_２が所望の値において確立すると、選択信号Ｖｓによって規定される前記行アドレス周期の持続時間は、このような電流の流れを安定させるのに十分であり、格納キャパシタ３０の両端間の電圧は、この電流を発生するのに必要なＴＦＴ２４および２５におけるゲート電圧に等しくなる。前記行アドレス周期の終了に対応する行選択信号Ｖｓの終了時において、行導体１２における電圧は、より低いさらに負のレベルＶ_Ｌに落ち、スイッチ３２および３４は開き、それによって、ＴＦＴ２４は、ＴＦＴ２５のゲートから遮断される。ＴＦＴ２４のゲート電圧はキャパシタ３０に格納されているため、ＴＦＴ２４はそのままであり、電流Ｉ_２はＴＦＴ２４を流れ続け、表示素子２０は、前記電流レベルを決定する前記ゲート電圧によって所望のレベルにおいて動作し続ける。スイッチ３２が、スイッチ３２に使用される装置からのカップリングまたは電荷注入作用によって開く時に、Ｉ_２の値における小さな変化が、ＴＦＴ２４のゲート電圧における変化によって生じるかもしれないが、この点においてありそうなどのような誤差も、スイッチ３２が開いた後にＩ_２の正確な値を発生させるために、電流Ｉ_１の元の値においてわずかに調節することによって、容易に補償することができる。
【００２６】
列駆動回路１８は、１列のすべての前記表示素子をこれらの必要な駆動レベルに、前記行アドレス周期において同時に設定するために、前記適切な電流駆動信号を各々の列導体１４に供給する。このようなある行のアドレスに続いて、前記表示素子の次の行を同様にアドレスし、列駆動回路１８によって供給される列信号を、この次の行における表示素子によって必要な駆動電流に対応するのに適切なように変化させる。表示素子の各々の行を、このように順次にアドレスし、１フィールド周期において、前記アレイにおけるすべての表示素子をアドレスし、これらの必要な駆動レベルに設定し、前記行を、その後のフィールド周期において繰り返しアドレスする。
【００２７】
給電ライン２８と、前記表示素子ダイオード電流を流す共通アノード電極２２（図３）とに関する電圧電源ＶＳ２およびＶＳ１を、アレイ全体に共通の別個の接続部としてもよく、ＶＳ１を別個の接続部とし、ＶＳ２を前記アレイにおいて、前の（Ｎ−１）番目の行導体１２か、次の（Ｎ＋１）番目の行導体１２のいずれかに接続してもよく、すなわち、行導体１２における電圧は、比較的短い行アドレス周期中を除いて、一定レベル（Ｖ_Ｌ）であることを忘れずに、ある行導体を、スイッチ３２および３４が接続された行導体とは異なるものとし、これらに隣接しているものとしてもよい。後者の場合において、行駆動回路１６は、もちろん、行導体に関するその出力が、スイッチ３２および３４がターンオフする低レベル状態である場合、前記行におけるすべての表示素子２０に関する駆動電流を供給することができなければない。
【００２８】
図３の回路を、図４の実施形態に示すように、スイッチ３４を除去し、代わりの行駆動波形を使用することによって、ある程度簡単にすることができる。この実施形態において、前記表示素子のＮ番目の行に関する給電ライン２８を、前記表示素子の次の、すなわち、その後にアドレスされる行に関係する（Ｎ＋１）番目の行導体１２によって構成する。しかしながら、給電ライン２８を、代わりに、（Ｎ−１）番目の行導体によって構成してもよい。行駆動回路１６によって各々の行導体に供給される行駆動波形は、選択レベルＶ_ｓおよび低レベルＶ_Ｌに加えて余分の電圧レベルＶ_ｅを有し、この電圧レベルは、図４の配置の場合において、選択信号Ｖ_ｓにわずかに先行する。給電ライン２８を代わりに先行する（Ｎ−１）番目の行導体１２によって構成する場合において、前記余分の電圧レベルは、前記選択信号の直後に続く。この実施形態の動作の原理は、ＴＦＴ２５はダイオード接続され、そのソース電極、すなわち、給電ライン２８に接続された電極が、その相互接続されたドレインおよびゲート電極に対して負である場合にのみ導通するということにある。したがって、ＴＦＴ２５は、（Ｎ＋１）番目の行導体１２を、図４において点線Ｖ_ｃによって示す列導体１４において現れうる最も負の電圧に対して負である電圧Ｖ_ｅにすることによってターンオンする。前記行導体における電圧は、もちろん、可能な値の範囲を有することができる。レベルＶ_ｅは、スイッチ３２をターンオンするＮ番目の行導体における選択パルスＶ_ｓとほぼ同時に開始し、したがって、ＴＦＴ２５およびスイッチ３２は同時にターンオンする。前記電流ミラー回路の動作と、前記表示素子の駆動とは、上述したように続く。前記Ｎ番目の行導体における選択信号Ｖ_ｓの終了時において、スイッチ３２は、この導体における電圧がＶ_Ｌに戻ることによってターンオフし、そのわずかに後、ＴＦＴ２５は、前記（Ｎ＋１）番目の行導体が、次の行が選択されるのに応じてＶ_ｅからＶ_ｓに変化するため、ターンオフし、前記行導体における電圧が選択信号の後Ｖ_Ｌに戻る場合、Ｖ_Ｌは列導体電圧Ｖ_ｃに対して正になるように選択されるため、オフのままである。
【００２９】
実際には、列導体１４における電圧は、小さい範囲の値に渡って変化し、実際の値は、前記表示素子に必要な駆動電流を決定するデータ信号を構成する。Ｖ_ｅのレベルが、前記電流ミラーを正確に動作させるのに必要な最低電圧より十分に上であり、Ｖ_Ｌが、列導体１４における最高の正電圧に対して正であり、ＴＦＴ２５が、前記（Ｎ＋１）番目の行導体がレベルＶ_Ｌである場合、常にオフになるようにすることを保証するだけでよい。
【００３０】
他の代わりの回路構成を、図５において図式的に示す。これは、前記電流ミラー回路を半分形成するダイオード接続されたＴＦＴ２５が、ここでは、各々の表示素子に関するスイッチ手段が個々のＴＦＴ２５を必要とするのではなく、同じ列におけるすべての表示素子のスイッチ手段間で共有されることを除いて、図３および４の配置と同様である。上記のように、列駆動回路１８は、ＴＦＴ２５に電流を流す前記表示素子の駆動レベルを決定するために、列導体１４において電流Ｉ_１を発生するように動作する。ダイオード接続されたＴＦＴ２５を、列導体１４と、給電ライン２８との間に、好適には、列導体１４の一方または他方の端において接続する。このように、列導体１４は、ＴＦＴ２５の両端間の電圧Ｖ_１に等しい、給電ライン２８におけるレベルＶＳ２に対するレベルを有する。前記アレイの適切な行を、この行に関係する行導体１２に選択信号を供給し、この行におけるスイッチ３２をターンオンさせることによって選択し、電圧Ｖ_１を、ＴＦＴ２４のゲートにスイッチ３２を経て有効に印可し、ＴＦＴ２４および２５が上述したような電流ミラーを形成するようにする。ＴＦＴ２４を流れる電流Ｉ_２が安定したら、行導体１２における選択パルス信号の終了に応じて、スイッチ３２を開き、前記表示素子を流れる駆動電流の供給を、ＴＦＴ２４を経て続けさせ、前記動作を、前記表示素子の次の行に関して繰り返す。この実施形態に必要な行駆動波形は、基本的に、図３の実施形態用の行駆動波形と同じである。
【００３１】
この実施形態は、各々の表示素子位置において必要なＴＦＴの数を減らし、歩留まりを改善することができ、前記表示素子からの光出力を前記ガラス支持体を経て放射する場合、前記光出力に利用可能な面積を増大させるという利点を有する。
【００３２】
上述したすべての実施形態において、ＴＦＴの形態において実施する場合、スイッチ３２および３４を含む使用するＴＦＴのすべては、ｎ形トランジスタを具える。しかしながら、これらの装置を代わりにすべてｐ形トランジスタとし、前記表示素子のダイオード極性を逆にし、前記行選択信号を反転して、１行の選択が、負電圧（−Ｖ_ｓ）が印加された場合に生じるようにした場合、正確に同じ形式の動作が可能である。図４の実施形態の場合において、余分の電圧レベルＶ_ｅは、Ｖ_Ｌに対して正になり、Ｖ_Ｌは、Ｖ_ｓに対して正になる。ｐチャネルＴＦＴを使用する表示素子が望ましいため、前記ダイオード表示素子を一方または他方に向けるのが好適である技術的な理由が存在する。例えば、有機電界発光材料を使用する表示素子のカソードに必要な材料は、通常、低い仕事関数を有し、代表的に、マグネシウムを基礎とした合金またはカルシウムを具える。これらのような材料は、フォトリソグラフ式にパターン化するのが困難である傾向があり、したがって、前記アレイにおけるすべての表示素子に共通するこのような材料の連続層が望ましいかもしれない。
【００３３】
上述したすべての実施形態に関して、個々の前記表示素子に関するスイッチ手段における電流ミラー回路は、この回路を形成するＴＦＴ２４および２５の特性が厳密に一致する場合、最も有効である。当業者には明らかなように、ＴＦＴ製造の分野において、例えば、ＡＭＬＣＤにおけるアクティブマトリックススイッチアレイの製造において使用されるような、トランジスタの特性を一致させることにおけるマスク不整合の影響を最小にする多数の技術が既知であり、これらを容易に適用することができる。
【００３４】
給電ライン２８を、別々にしてもよく、または、これらの末端において一緒に接続してもよい。行方向に延在させ、表示素子の個々の行に対して共通にする代わりに、前記給電ラインを列方向に延在させ、各々のラインを表示素子の個々の列に共通にしてもよい。代わりに、行および列の双方の方向において延在し、グリッドを形成するように一緒に接続された給電ラインを使用してもよい。
【００３５】
薄膜技術を使用して絶縁基板上に前記ＴＦＴおよびキャパシタを形成する代わりに、前記アクティブマトリックス回路網を、ＩＣ技術を使用して半導体、例えば、シリコン基板上に形成することができることが予測される。このとき、この基板上に設けられた前記ＬＥＤ表示素子の上側電極を、透明導電材料、例えば、ＩＴＯによって形成し、前記素子の光出力は、これらの上部電極を通じて見られる。
【００３６】
上述した実施形態を、特に有機電界発光表示素子に関して説明したが、光を通過させ、光出力を発生させる電界発光材料を具える他の種類の電界発光表示素子を代わりに使用してもよいことは理解されるであろう。
【００３７】
前記表示素子を、単色または多色表示装置としてもよい。カラー表示装置を、異なるカラー発光表示素子を前記アレイにおいて使用することによって与えてもよい。前記異なるカラー発光表示素子を、代表的に、例えば、赤色、緑色および青色発光表示素子の規則的に繰り返すパターンにおいて設けてもよい。
【００３８】
要約において、アクティブマトリックス電界発光表示装置は、例えば、有機電界発光材料を具える電流駆動電界発光表示素子のアレイを有し、これらの表示素子の動作を、各々、関係するスイッチ手段によって制御し、前記スイッチ手段に、所望の光出力を決定する駆動信号を個々のアドレス周期において供給し、前記スイッチ手段を、前記アドレス周期に続いて前記駆動信号にしたがって前記表示素子を駆動するように配置する。各々のスイッチ手段は、前記駆動信号を格納および標本化する電流ミラー回路を具え、前記電流ミラー回路の一方のトランジスタが前記表示素子を流れる駆動電流を制御し、そのゲートに、前記駆動信号によって決定される電圧を格納した格納トランジスタに接続する。
【００３９】
本開示を読むことによって、他の変形が当業者には明らかになるであろう。これらのような変形は、マトリックス電界発光ディスプレイおよびその構成部品の分野において既知であり、すでにここに記載した特徴の代わりまたはこれらに加えて使用できる他の特徴を含むことができる。
【図面の簡単な説明】
【図１】図１は、本発明による表示装置の一実施形態の一部の簡単な図式的な図である。
【図２】図２は、図１の表示装置における代表的な表示素子と、その関係する制御回路網との基本的な形態の等価回路を示す。
【図３】図３は、図２の基本的な表示素子回路の実際の現実化を説明する。
【図４】図４は、前記表示素子の変形例を関係する駆動波形と共に示す。
【図５】図５は、表示素子用制御回路網の代わりの形態を示す。

Claims

行列状に配置された複数の電界発光表示素子を有し、前記電界発光表示素子の各々が、該電界発光表示素子を流れる電流を制御する関連付けられたスイッチ手段を有する、アクティブマトリックス電界発光表示装置であって、
各々のスイッチ手段は、表示素子アドレス期間中に印加される表示素子駆動電流を決定する駆動信号を標本化して格納するように、そして前記表示素子アドレス期間に後続して前記表示素子駆動電流を保持するように動作可能である電流ミラー回路を有し、該電流ミラー回路は、第１トランジスタと、第２トランジスタと、格納キャパシタと、前記表示素子アドレス期間中に前記第１トランジスタのゲート及び前記第２トランジスタのゲートを接続するように動作可能であるスイッチ装置とを有し、
前記第１トランジスタの複数の電流搬送電極は、給電ラインと前記電界発光表示素子の電極との間に接続され、
前記駆動信号は、前記第２トランジスタの第１電流搬送電極及びゲート電極に印加され、前記第２トランジスタの第２電流搬送電極は前記給電ラインに接続され、
前記第１トランジスタの前記ゲートは、前記格納キャパシタを介して前記給電ラインに、及び前記スイッチ装置を介して前記第２トランジスタの前記ゲートに接続される、
ことを特徴とするアクティブマトリックス電界発光表示装置であり、
前記電界発光表示素子の行についての前記スイッチ装置はそれぞれの共通の行アドレス導体に接続され、前記行アドレス導体を介して、前記行における前記スイッチ装置を動作させる選択信号が印加され、各々の行アドレス導体は順に選択信号を受け入れるように配置され、
前記電界発光表示素子の各々の行は、該行における電界発光表示素子全てにより共有されるそれぞれの給電ラインと関連付けられ、
前記電界発光表示素子の第Ｎ行に関連付けられ且つ前記電界発光表示素子の第Ｎ行に共通の給電ラインは、前記電界発光表示素子の第（Ｎ＋１）行に関連付けられた行アドレス導体としての役割も果たし、前記電界発光表示素子の前記第（Ｎ＋１）行を介して、前記第（Ｎ＋１）行の電流ミラー回路のスイッチ装置に選択信号が印加され、ここで、Ｎは整数であり、前記第（Ｎ＋１）行は前記第Ｎ行と隣接している、
ことを更に特徴とするアクティブマトリックス電界発光表示装置。
請求項１に記載のアクティブマトリックス電界発光表示装置であって、第１列における電界発光表示素子についての駆動信号は、前記第１列における前記電界発光表示素子に対して共通である、それぞれの列アドレス導体を介して供給されることを特徴とするアクティブマトリックス電界発光表示装置。
請求項１に記載のアクティブマトリックス電界発光表示装置であって、前記駆動信号は、前記列アドレス導体と前記第２トランジスタとの間に接続された他のスイッチ装置を介して前記第２トランジスタに供給され、前記他のスイッチ装置は、前記アドレス期間中に動作するように配置されていることを特徴とするアクティブマトリックス電界発光表示装置。
請求項１に記載のアクティブマトリックス電界発光表示装置であって、駆動波形が各々の行アドレス導体に適用され、前記電界発光表示素子の関係する行のスイッチ装置を動作させる選択信号に加えて、前記関係する行に隣接する電界発光表示素子の行における第２スイッチ装置を動作させるように備えられた電圧レベルを有し、前記第１トランジスタおよび前記第２トランジスタは、前記電界発光表示素子の前記隣接する行についての前記行アドレス期間中に、前記行アドレス導体に接続されていることを特徴とするアクティブマトリックス電界発光表示装置。
請求項１に記載のアクティブマトリックス電界発光表示装置であって、１つの電界発光表示素子に関係する電流ミラー回路の第２トランジスタは、同じ列における電界発光表示素子すべてに関係する電流ミラー回路により共有されていることを特徴とするアクティブマトリックス電界発光表示装置。
請求項５に記載のアクティブマトリックス電界発光表示装置であって、前記共有されている第２トランジスタは、それぞれの前記列アドレス導体と、前記給電ラインの電源に対応する電源との間に接続され、前記電界発光表示素子の列の電流ミラー回路の第１トランジスタのゲートは、前記スイッチ装置を介して前記列アドレス導体に接続されていることを特徴とするアクティブマトリックス電界発光表示装置。
請求項１ないし６のいずれか１項に記載のアクティブマトリックス電界発光表示装置であって、前記トランジスタはＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）を有することを特徴とするアクティブマトリックス電界発光表示装置。