JP4816152B2 - 受信回路、差動信号受信回路、インターフェース回路及び電子機器 - Google Patents

Description

本発明は、受信回路、差動信号受信回路、インターフェース回路及び電子機器に関する。

近年、ＥＭＩ（Electro Magnet Interference）ノイズの低減等を目的としたインター
フェースとして、ＬＶＤＳ（Low Voltage Differential Signaling）等の高速シリアル転送インターフェースが注目されている。この高速シリアル転送インターフェースでは、例えば送信回路がシリアル化されたデータを差動信号（Differential Signals）により送信し、受信回路が差動信号を差動増幅することでデータ転送を実現する。

このため、受信回路は、差動信号を構成する各信号を増幅するための差動増幅回路を含む。そして、該各信号の電圧とバイアス電圧との差分電圧を増幅することで、微小に変化する各信号を検知する。

ところが、これまでの受信回路の差動増幅回路では、伝送路の電位が決まると、その電位に対応したバイアス電圧が一義的に決められていた。そのため、受信回路に安定したバイアス電圧を与えるために、定電圧発生回路で発生させた電圧をバイアス電圧として与えていた。このような定電圧発生回路の構成については、例えば特許文献１〜特許文献３に開示されている。
特開平５−１４３１８１号公報 特開平５−１９１１６７号公報 特開平５−１９１１６８号公報

しかしながら、差動増幅回路の電源電圧範囲を保証するため、差動増幅回路の構成素子の製造ばらつきを考慮して、バイアス電圧が高めに設定されていた。即ち、バイアス電圧を高くして、差動増幅回路を構成する金属酸化膜半導体（Metal Oxide Semiconductor：
以下、ＭＯＳと略す）トランジスタの電流駆動能力を高めていた。従って、差動増幅回路を、より低電圧で動作させることが困難となり、小振幅な信号伝送を必要とする、より高速なデータ転送を実現できない場合があった。

このように、受信信号を増幅する差動増幅回路のバイアス電圧として安定した定電圧を供給した場合であっても、高速な信号伝送を追求していくと、必ず差動増幅回路の動作マージンの問題が生じる。従って、高速な信号伝送を実現するためには、差動増幅回路の動作マージンをいかに小さくできるかが重要である。

そして、上記の課題は、差動信号の高速な信号伝送のみならず、シングルエンド信号の高速な信号伝送にも共通する課題である。

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、低電圧動作で高速な信号受信を実現できる受信回路、差動信号受信回路、インターフェース回路及び電子機器を提供することにある。

上記課題を解決するために本発明は、
相手の送信回路と信号線を介して接続され、前記信号線に流れる電流に基づいて信号を受信する受信回路であって、
前記信号線に流れる前記電流を電圧に変換する電流電圧変換回路と、
バイアス電圧と前記信号線に接続されるノードの電圧とに基づいて、前記信号線に流れる電流を調整する電源回路と、
前記電源回路の特性と連動して調整される前記バイアス電圧を出力するバイアス電圧発生回路とを含む受信回路に関係する。

本発明によれば、その電位が固定されたバイアス電圧と信号線の電圧とに基づいて信号線に流れる電流が調整されることがなくなる。従って、例えば製造時のプロセス変動等に起因して、電源回路の構成素子の特性（例えばトランジスタの電流駆動能力）が設計時のものと変化したときに、バイアス電圧発生回路が、その電位が調整されたバイアス電圧を発生させることができる。この場合、信号線の電位もまた変化するが、電源回路がより低い信号線の電位でも信号を検知して信号線に流れる電流を調整できるようになるので、電源回路の構成素子の特性が変動した場合であっても、その変動に応じたバイアス電圧を供給させることで、大きなマージン電位を設けることなく電源回路を動作させることができる。これにより、電源回路の高速性を維持しつつ、より低電位の信号線上の信号を検知できるようになる。

また本発明に係る受信回路では、
前記電源回路は、
前記ノードと前記電流電圧変換回路とに接続される第１の電流調整トランジスタと、
差動対を構成し、各ドレイン電流が制御される第１及び第２の差動トランジスタを含み、
前記第１の差動トランジスタは、
そのゲートが前記ノードに接続されると共に、そのドレインが前記第１の電流調整トランジスタのゲートに接続され、
前記第２の差動トランジスタは、
そのゲートに前記バイアス電圧が供給され、
前記バイアス電圧発生回路は、
前記第１又は第２の差動トランジスタのドレイン電流に応じて前記バイアス電圧を発生させてもよい。

本発明によれば、信号線と、出力電圧が出力される出力ノードとを分離できるので、送信回路が駆動する信号線の容量を削減できる。従って、送信回路が駆動すべき容量を削減できる。また、信号線の信号の振幅を小さくでき、高速に信号の変動を検知できるようになる。

また本発明に係る受信回路では、
前記バイアス電圧発生回路が、
前記第２の差動トランジスタの導電型と同一導電型であるバイアス電圧発生トランジスタを含み、
前記バイアス電圧発生トランジスタのゲート及びドレインが前記第２の差動トランジスタのゲートに接続されてもよい。

また本発明に係る受信回路では、
前記バイアス電圧発生トランジスタは、前記第１及び第２の差動トランジスタと同じ基板に形成され、
前記バイアス電圧発生トランジスタのドレイン電流は、
前記第１及び第２の差動トランジスタのドレイン電流に応じて調整されてもよい。

また本発明に係る受信回路では、
前記電源回路は、
前記第１及び第２の差動トランジスタの各ドレイン電流の和を調整する第２の電流調整トランジスタを含み、
前記バイアス電圧発生回路は、
前記バイアス電圧発生トランジスタのドレイン電流に比例した電流を発生させるための第３の電流調整トランジスタを含み、
前記第２の電流調整トランジスタのゲート電圧と同一の電圧が、前記第３の電流調整トランジスタのゲートに供給されてもよい。

また本発明に係る受信回路では、
前記バイアス電圧発生回路が、
前記第２の差動トランジスタの導電型と同一導電型であるバイアス電圧発生トランジスタと、
前記バイアス発生トランジスタのドレイン電流を調整する電流調整トランジスタとを含むことができる。

上記のいずれかの発明によれば、電源回路の第１及び第２の差動トランジスタの製造ばらつきに応じた電流駆動能力の変動を、バイアス電圧発生回路の各トランジスタの製造ばらつきに応じた電流駆動能力の変動に対応付けることができるようになる。従って、より正確にバイアス電圧の電位を調整できるようになる。そのため、バイアス電圧に対し、マージン電位を省略したり、或いはより小さいマージン電位を設けるのみで済むようになる。

また本発明は、
送信回路によって電流駆動される差動信号線を構成する第１の信号線に接続される第１の受信回路と、
前記差動信号線を構成する第２の信号線に接続される第２の受信回路と、
前記第１及び第２の受信回路の出力に基づいて出力信号を出力するコンパレータとを含み、
前記第１及び第２の受信回路の少なくとも１つは、上記のいずれか記載の受信回路である差動信号受信回路に関係する。

また本発明に係る差動信号受信回路では、
前記第１及び第２の受信回路は、上記のいずれか記載の受信回路であり、
前記コンパレータが、
前記第１の受信回路の電流電圧変換回路によって変換された電圧と、前記第２の受信回路の電流電圧変換回路によって変換された電圧とを比較して、前記出力信号を出力することができる。

これらの発明によれば、低電圧動作で高速な差動信号の受信を実現する差動信号受信回路を提供できる。

また本発明は、
受信信号線を電流駆動する相手デバイスの送信回路に、前記受信信号線を介して接続される上記のいずれか記載の受信回路と、
相手デバイスの受信回路に送信信号線を介して接続され、前記送信信号線を電流駆動する送信回路とを含むインターフェース回路に関係する。

これらの発明によれば、低電圧動作で高速な差動信号の送受信を実現する差動信号受信回路を含むインターフェース回路を提供できる。

また本発明は、
差動信号線を構成する第１の信号線を電流駆動する相手デバイスの差動信号送信回路に、前記第１の信号線を介して接続される上記記載の差動信号受信回路と、
相手デバイスの差動信号受信回路に前記差動信号線を構成する第２の信号線を介して接続され、前記第２の信号線を電流駆動する差動信号送信回路とを含むインターフェース回路に関係する。

また本発明は、
上記記載のインターフェース回路と、
通信デバイス、プロセッサ、撮像デバイス、及び表示デバイスの少なくとも１つとを含む電子機器に関係する。

本発明によれば、低電圧動作で高速な信号の送受信を実現するインターフェース回路を含む電子機器を提供できる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。

以下に述べる本実施形態における受信回路は、シングルエンド信号の受信回路や、差動信号の受信回路に適用できる。

１． シングルエンド信号のインターフェース回路
１．１ インターフェース回路
図１に、本実施形態におけるシングルエンド信号のインターフェース回路の構成の概要を示す。なお本実施形態において、ホストデバイス１０はクロックを供給する側であり、ターゲットデバイス３０は、供給されたクロックをシステムクロックとして使用して動作する側である。

図１においてＤＴＯはホストデバイス１０（広義にはデバイス）がターゲットデバイス３０（広義にはデバイス）に出力するデータ（ＯＵＴデータ）である。ＣＬＫは、ホストデバイス１０がターゲットデバイス３０に供給するクロックである。ホストデバイス１０はＣＬＫのエッジ（立ち上がりエッジ、立ち下がりエッジ）に同期してＤＴＯを出力する。従ってターゲットデバイス３０は、ＣＬＫを用いてＤＴＯをサンプリングして取り込むことができる。更に図１では、ターゲットデバイス３０はホストデバイス１０から供給されたクロックＣＬＫに基づいて動作する。即ちＣＬＫはターゲットデバイス３０のシステムクロックになる。このためＰＬＬ（Phase Locked Loop）回路１２（広義にはクロック生成回路）はホストデバイス１０に設けられ、ターゲットデバイス３０には設けられていない。

ＤＴＩはターゲットデバイス３０がホストデバイス１０に出力するデータ（ＩＮデータ）である。ＳＴＢは、ターゲットデバイス３０がホストデバイス１０に供給するストローブ（広義にはクロック）である。ターゲットデバイス３０はホストデバイス１０から供給されたＣＬＫに基づいてＳＴＢを生成して出力する。そしてターゲットデバイス３０はＳＴＢのエッジ（立ち上がりエッジ、立ち下がりエッジ）に同期してＤＴＩを出力する。従ってホストデバイス１０は、ＳＴＢを用いてＤＴＩ＋／−をサンプリングして取り込むことができる。

ＤＴＯ、ＣＬＫ、ＤＴＩ、ＳＴＢのそれぞれは、送信回路（ドライバ回路）がこれらのそれぞれに対応する信号線（広義にはシリアル信号線）を電流駆動することにより送信される。

ホストデバイス１０のインターフェース回路２０は、ＯＵＴ転送用（広義にはデータ転送用）、クロック転送用の送信回路２２、２４や、ＩＮ転送用（広義にはデータ転送用）、ストローブ転送用（広義にはクロック転送用）の受信回路２６、２８を含む。ターゲットデバイス３０のインターフェース回路４０は、ＯＵＴ転送用、クロック転送用の受信回路４２、４４や、ＩＮ転送用、ストローブ転送用の送信回路４６、４８を含む。なおこれらの回路ブロックの一部を含まない構成としてもよい。

ＯＵＴ転送用、クロック転送用の送信回路２２、２４は、それぞれ、ＤＴＯ、ＣＬＫの信号線を電流駆動することでＤＴＯ、ＣＬＫを送信する。ＯＵＴ転送用、クロック転送用の受信回路４２、４４は、それぞれＤＴＯ、ＣＬＫの信号線に流れる電流に基づいて電流電圧変換を行い、電流電圧変換により得られた電圧とバイアス電圧との比較処理（差動増幅処理）を行うことで、ＤＴＯ、ＣＬＫを検知して受信する。

ＩＮ転送用、クロック転送用の送信回路４６、４８は、それぞれＤＴＩ、ＳＴＢの信号線を電流駆動することでＤＴＩ、ＳＴＢを送信する。ＩＮ転送用、ストローブ転送用の受信回路２６、２８は、それぞれ、ＤＴＩ、ＳＴＢの信号線に流れる電流に基づいて電流電圧変換を行い、電流電圧変換により得られた電圧とバイアス電圧との比較処理（差動増幅処理）を行うことで、ＤＴＩ、ＳＴＢを受信する。

このようにインターフェース回路は、受信信号線を電流駆動する相手デバイスの送信回路に、受信信号線を介して接続される受信回路と、相手デバイスの受信回路に送信信号線を介して接続され、送信信号線を電流駆動する送信回路とを含むことができる。図１に示すインターフェース回路２０、４０では、２つの送信回路及び２つの受信回路を備えている。

１．２． 受信回路
図２に、本実施形態における受信回路の構成の概要を示す。図１のＩＮ転送用受信回路２６、ストローブ転送用受信回路２８、ＯＵＴ転送用受信回路４２及びクロック転送用受信回路４４として、図２の受信回路を採用することができる。

送信回路２００は、伝送路である信号線２５０を介して受信回路１００に接続される。送信回路２００は、電流駆動回路２１０を含む。電流駆動回路２１０は、送信データに対応した入力電圧Ｖｉｎに基づいて、信号線２５０を電流駆動する。送信回路２００により、信号線２５０には、シングルエンド信号が伝送される。図１のＯＵＴ転送用送信回路２２、クロック転送用送信回路２４、ＩＮ転送用送信回路４６及びストローブ転送用送信回路４８として、送信回路２００を採用することができる。

受信回路１００は、このような送信回路２００によって電流駆動される信号線２５０に接続される。受信回路１００は、電源回路１４０と、電流電圧変換回路１２０と、バイアス電圧発生回路１３０とを含む。電源回路１４０は、差動増幅回路１１０を含むことができる。この場合、差動増幅回路１１０は、信号線２５０の電圧とバイアス電圧Ｖｂとの差分電圧を増幅する。ここで、受信回路１００の電源回路１４０は、信号線２５０の伝送信号の反射を防止するために、信号線２５０の特性インピーダンスと同じインピーダンスを有するインピーダンス整合抵抗Ｒを介して信号線２５０に接続される。このようなインピーダンス整合抵抗Ｒは、例えば受信回路１００の外部に設けられる。

電源回路１４０は、バイアス電圧発生回路１３０からのバイアス電圧Ｖｂと信号線２５０に接続されるノードＮＤＸの電圧とに基づいて、信号線２５０に流れる電流を調整する。より具体的には、電源回路１４０は、ノードＮＤＸの電圧とバイアス電圧Ｖｂとの差分に応じて信号線２５０の電流を調整する。

電流電圧変換回路１２０は、送信回路２００の電流駆動回路２１０によって駆動され、信号線２５０に流れる電流を電圧に変換する。電流電圧変換回路１２０の出力が、受信結果に対応した出力電圧Ｖｏｕｔとなる。

バイアス電圧発生回路１３０は、バイアス電圧Ｖｂを発生させる。より具体的には、バイアス電圧発生回路１３０は、電源回路１４０の特性（電源回路１４０（差動増幅回路等）の構成素子であるＭＯＳトランジスタの特性（静特性））と連動して調整されるバイアス電圧Ｖｂを出力する。このバイアス電圧発生回路１３０は、その電位が調整可能なバイアス電圧を発生させるということができる。

こうすることで、本実施形態では、その電位が固定されたバイアス電圧と信号線２５０の電圧とに基づいて不要な電流調整をなくすことができるようになる。従って、例えば製造時のプロセス変動等に起因して、電源回路１４０を構成するＭＯＳトランジスタの電流駆動能力が設計時のものと変化したときに、バイアス電圧発生回路１３０が、その電位が調整されたバイアス電圧Ｖｂを発生させることができる。この場合、信号線２５０の伝送路電位もまた変化するが、電源回路１４０がより低い伝送路電位でも信号を検知できるようになる。なおトランジスタのチャネル幅をＷ、チャネル長をＬとした場合、該トランジスタの電流駆動能力は、Ｗ／Ｌとして表すことができる。

図３（Ａ）及び図３（Ｂ）に、受信回路の動作電源電圧の説明図を示す。

図３（Ｂ）に示すように、受信回路１００の動作電源電圧は、高電位側電源電圧ＶＤＤと低電位側電源電圧ＶＥＥとの間の電圧である。例えば、信号線２５０の伝送路電位の幅である伝送路電位範囲ＶＲは、所与の電位を基準に上下に振幅する信号のピーク値により定められる。

このような伝送路電位範囲ＶＲ内でその電位が変動する信号を検知するため、差動増幅回路には、その構成素子の製造ばらつきを考慮したバイアス電圧Ｖｂが供給される。図３（Ａ）は、高電位側電源電圧ＶＤＤと低電位側電源電圧ＶＥＥとの間の電圧を２つの固定回路により分割することで、バイアス電圧Ｖｂを発生させる、比較例としての回路図である。伝送路電位範囲ＶＲが高電位側境界電位ＶＲｕ及び低電位側境界電位ＶＲｄにより規定される場合に、バイアス電圧Ｖｂは、高電位側境界電位ＶＲｕに対してマージン電位Ｖｍだけ高い電圧に設定される。

こうすることで、製造プロセス等の変動に起因して差動増幅回路を構成するＭＯＳトランジスタの電流駆動能力が低くなった場合でも、所定の伝送路電位範囲ＶＲ内を変動する信号を検出できる。

ところが、上述の動作電源電圧内でマージン電位Ｖｍを必要とするため、例えば高電位側電源電圧ＶＤＤとバイアス電圧Ｖｂとの間のマージンが小さくなり、差動増幅回路は、高速性を維持することができない場合があった。そこで、バイアス電圧Ｖｂをレジスタ値の設定やヒューズカット等によって、可変に設定する構成とすることができる。しかし、設定のための工数が必要となる。

これに対し、本実施形態によれば、電源回路１４０を構成するＭＯＳトランジスタの電流駆動能力が製造プロセス等に起因して変動した場合であっても、その変動に応じたバイアス電圧Ｖｂを供給させることで、大きなマージン電位Ｖｍを設けることなく電源回路１４０を動作させることができる。このため、電源回路１４０の電流調整の高速性を維持しつつ、より低電位の伝送路電位範囲ＶＲ内の信号を検知できるようになる。

このような本実施形態における受信回路は、種々の構成を採用できる。

１．３ 第１の構成例
図４に、図２の受信回路の第１の構成例の回路図を示す。

なお図４では、図２の送信回路２００の構成例の回路図もまた合わせて示している。なお図４において、図２と同一部分には同一符号を付し、適宜説明を省略する。

送信回路２００は、Ｎ型（広義には第２の導電型）のＭＯＳトランジスタ（以下、トランジスタと略す）ＱＳ１、ＱＳ２を含む。トランジスタＱＳ１、ＱＳ２のドレインは、信号線２５０に接続される。入力電圧Ｖｉｎは、インバータＩＮＶ１、ＩＮＶ２によりバッファリングされる。インバータＩＮＶ２の出力電圧は、トランジスタＱＳ１のゲートに供給される。インバータＩＮＶ１の出力電圧は、トランジスタＱＳ２のゲートに供給される。

トランジスタＱＳ１のソースには、電流ＩＨを流すための電流源ＣＳ１が設けられている。この電流源ＣＳ１は、トランジスタＱＳ１のソースにドレインが接続され、且つソースに低電位側電源電圧ＶＥＥが供給され、ゲートに所定の電圧が供給されるＮ型のＭＯＳトランジスタで構成できる。

トランジスタＱＳ２のソースには、電流ＩＨより小さい電流ＩＬを流すための電流源ＣＳ２が設けられている。この電流源ＣＳ２は、トランジスタＱＳ２のソースにドレインが接続され、且つソースに低電位側電源電圧ＶＥＥが供給され、ゲートに所定の電圧が供給されるＮ型のＭＯＳトランジスタで構成できる。

この結果、送信回路２００は、入力電圧Ｖｉｎが論理レベル「Ｈ」に対応する高電位側電源電圧のとき、トランジスタＱＳ１がオン状態、トランジスタＱＳ２がオフ状態となり、信号線２５０を介して電流ＩＨを引き込む（信号線２５０を電流駆動する）ことができる。また送信回路２００は、入力電圧Ｖｉｎが論理レベル「Ｌ」に対応する低電位側電源電圧のとき、トランジスタＱＳ１がオフ状態、トランジスタＱＳ２がオン状態となり、信号線２５０を介して電流ＩＬを引き込む（信号線２５０を電流駆動する）ことができる。

その一端に信号線２５０が接続されるインピーダンス整合抵抗Ｒの他端は、受信回路１００の電源回路１４０に接続される。より具体的には、インピーダンス整合抵抗Ｒの他端は、電源回路１４０の差動増幅回路１１０に接続される。

電源回路１４０の差動増幅回路１１０は、差動対を構成するＮ型のＭＯＳトランジスタＱＲ１１、ＱＲ１２（第１及び第２の差動トランジスタ）を含む。トランジスタＱＲ１１、ＱＲ１２のソースは互いに接続され、各トランジスタのドレイン電流の和は一定値である。トランジスタＱＲ１１は、信号線２５０の電圧（図４では、トランジスタＱＲ１のソース電圧、インピーダンス整合抵抗Ｒの他端の電圧）に基づいてゲート制御される。トランジスタＱＲ１１のドレイン電圧が、差動増幅回路１１０の出力電圧として出力され、該出力電圧がトランジスタＱＲ１のゲートに供給される。トランジスタＱＲ１２は、バイアス電圧Ｖｂに基づいてゲート制御される。

更に電源回路１４０は、Ｎ型のＭＯＳトランジスタＱＲ１（第１の電流調整トランジスタ）を含む。トランジスタＱＲ１は、差動増幅回路１１０の出力電圧に基づいて、ゲート制御される。即ち、トランジスタＱＲ１のゲートに差動増幅回路１１０の出力電圧が供給され、ソースに信号線２５０（又はインピーダンス整合抵抗Ｒの他端）が接続され、該出力電圧に基づいてトランジスタＱＲ１のドレイン電流が制御される。インピーダンス整合抵抗Ｒの他端の電圧を、信号線２５０の電圧とする。

このトランジスタＱＲ１を設けることで、信号線２５０と、出力電圧Ｖｏｕｔが出力される出力ノードとを分離できるので、送信回路２００が駆動する信号線２５０の容量を削減できる。従って、送信回路２００が駆動すべき容量を削減できる。また、信号線２５０の信号の振幅を小さくでき、高速に信号の変動を検知できるようになる。

そして電流電圧変換回路１２０が、トランジスタＱＲ１のドレイン電流に対応した電圧を出力電圧Ｖｏｕｔとして出力する。この出力電圧Ｖｏｕｔは、トランジスタＱＲ１のドレイン電圧である。

この電流電圧変換回路１２０は、更に負荷素子としてＰ型（広義には第１の導電型）のＭＯＳトランジスタＱＲ２を含むことができる。トランジスタＱＲ２のソースには、高電位側電源電圧ＶＤＤが供給され、トランジスタＱＲ２のゲート及びドレインは、トランジスタＱＲ１のドレインに接続される。従って、電流電圧変換回路１２０は、差動増幅回路１１０の出力電圧に基づいて発生させた電流を負荷素子であるトランジスタＱＲ２のドレイン電流として供給することによって、差動増幅回路１１０の出力電圧に基づいて発生させた電流に対応した電圧に変換することができる。

そして、バイアス電圧発生回路１３０は、トランジスタＱＲ１２のドレイン電流に対応した電圧を、バイアス電圧Ｖｂとして発生させる。

即ち、受信回路１１０において、トランジスタＱＲ１１、ＱＲ１２（第１及び第２の差動トランジスタ）は、差動対を構成し、差動対を構成し、各ドレイン電流が制御される。そして、トランジスタＱＲ１１（第1の差動トランジスタ）は、そのゲートがノードＮＤＸに接続されると共に、そのドレインがトランジスタＱＲ１（第１の電流調整トランジスタ）のゲートに接続される。トランジスタＱＲ１２（第２の差動トランジスタ）のゲートには、バイアス電圧Ｖｂが供給される。トランジスタＱＲ１は、ノードＮＤＸと電流電圧変換回路１２０とに接続される。バイアス電圧発生回路１３０は、トランジスタＱＲ１１、ＱＲ１２の少なくとも一方（第１及び第２の差動トランジスタ）のドレイン電流に応じてバイアス電圧Ｖｂを発生させる。

これにより、トランジスタＱＲ１２の電流駆動能力に応じてバイアス電圧Ｖｂの電位を発生できるので、差動対を構成するトランジスタＱＲ１１のドレイン電流も変化し、その結果トランジスタＱＲ１１のドレイン電圧を変化させることができる。そのため、差動増幅回路１１０を高速に動作させるために、バイアス電圧Ｖｂにマージン電位Ｖｍを設ける必要がなくなる、或いはより小さいマージン電位Ｖｍとすることができる。

そしてバイアス電圧発生回路１３０は、そのゲート及びドレインが接続され、トランジスタＱＲ１２（第２の差動トランジスタ）の導電型と同一導電型（Ｎ型）のＭＯＳトランジスタＱＲ２０（第１のバイアス電圧発生トランジスタ）を含むことができる。そして、トランジスタＱＲ２０のドレイン電流としてトランジスタＱＲ１１又はトランジスタＱＲ１２（第１又は第２の差動トランジスタ）のドレイン電流に対応した電流を流したときのトランジスタＱＲ２０のゲート電圧を、バイアス電圧Ｖｂとして発生させる。即ち、トランジスタＱＲ２０は、トランジスタＱＲ１１、ＱＲ１２と同じ基板に形成される。そして、トランジスタＱＲ２０のドレイン電流は、トランジスタＱＲ１１、ＱＲ１２の少なくとも一方のドレイン電流に応じて調整される。

こうすることで、トランジスタＱＲ１２の製造ばらつきは、トランジスタＱＲ２０の製造ばらつきと同等となるため、トランジスタＱＲ１２の電流駆動能力の変動は、トランジスタＱＲ２０の電流駆動能力の変動と同等にすることができる。その結果、トランジスタＱＲ１２の電流駆動能力に応じてバイアス電圧Ｖｂの電位が調整される。

また差動増幅回路１１０は、より具体的には、更にトランジスタＱＲ１１、ＱＲ１２のドレイン電流の和となる電流を発生させる（調整する）Ｎ型のＭＯＳトランジスタＱＲ１３（第２の電流調整トランジスタ）を含むことができる。トランジスタＱＲ１３のゲートには、所定の基準電圧Ｖａが供給される。そして、バイアス電圧発生回路１３０が、更に、トランジスタＱＲ２０（第１のバイアス電圧発生トランジスタ）のゲート電圧がそのゲートに供給されるＮ型のＭＯＳトランジスタＱＲ２１（第２のバイアス電圧発生トランジスタ）を含むことができる。更に、差動増幅回路１１０は、カレントミラー回路ＣＭ１を含む。カレントミラー回路ＣＭ１は、Ｐ型のＭＯＳトランジスタＱＣＭ１、ＱＣＭ２を含み、トランジスタＱＣＭ１、ＱＣＭ２のゲートは互いに接続される。トランジスタＱＣＭ１のドレインが、トランジスタＱＲ１１のドレインに接続される。トランジスタＱＣＭ２のドレインが、トランジスタＱＣＭ２のゲート及びトランジスタＱＲ１２のドレインに接続される。

そして、並列に設けられたトランジスタＱＲ１１、ＱＲ１２（第１及び第２の差動トランジスタ）の電流駆動能力の和をＤＤ、トランジスタＱＲ１３（第２の電流調整トランジスタ）の電流駆動能力をＩＤ、トランジスタＱＲ２０（第１のバイアス電圧発生トランジスタ）の電流駆動能力をＢＤ１、トランジスタＱＲ２１（第２のバイアス電圧発生トランジスタ）の電流駆動能力をＢＤ２とした場合に、ＤＤ／ＩＤがＢＤ１／ＢＤ２と等しくなるように設定されていることが望ましい。

これにより、差動増幅回路１１０のトランジスタＱＲ１１、ＱＲ１２、ＱＲ１３の製造ばらつきに応じた電流駆動能力の変動を、バイアス電圧発生回路１３０のトランジスタＱＲ２０、ＱＲ２１の製造ばらつきに応じた電流駆動能力の変動に対応付けることができるようになる。従って、より正確に、トランジスタＱＲ１２の電流駆動能力に応じてバイアス電圧Ｖｂの電位を調整できる。

なおバイアス電圧発生回路１３０では、基準電圧Ｖａがゲート電圧に供給されるＮ型のＭＯＳトランジスタＱＲ３０（第３の電流調整トランジスタ）が発生した電流を、カレントミラー回路ＣＭ２により、トランジスタＱＲ２０、ＱＲ２１のドレイン電流として生成している。即ち、トランジスタＱＲ３０により、差動増幅回路１１０のトランジスタＱＲ１３が発生する電流に比例した電流を発生させている。即ち、トランジスタＲＱ１３のゲート電圧と同一の電圧を、トランジスタＱＲ３０のゲートに供給し、トランジスタＱＲ３０が、トランジスタＱＲ２０のドレイン電流に比例した電流を発生させる。ここで、トランジスタＱＲ２０（第１のバイアス電圧発生トランジスタ）のドレイン電流が、トランジスタＱＲ３０のドレイン電流のＣ（Ｃは正の実数）倍の電流であればよい。この場合であっても、トランジスタＱＲ１２の電流駆動能力に応じて、バイアス電圧Ｖｂを調整できる。

図５に、図４の受信回路１００の動作例のタイミング図を示す。

図５では、入力電圧Ｖｉｎ、送信回路２００のインバータＩＮＶ２の出力であるノードＮＤ１の電圧、受信回路１００の入力端であるノードＮＤ２の電圧、トランジスタＱＲ１のゲートであるノードＮＤ３の電圧、及び出力電圧Ｖｏｕｔの変化を示している。

入力電圧Ｖｉｎが論理レベル「Ｈ」に対応する高電位側電源電圧に変化すると、ノードＮＤ１の電圧もまた高電位側電源電圧に変化する。これにより、上述のようにトランジスタＱＳ１がオン状態に設定され、信号線２５０を介して電流ＩＨが引き抜かれる。

そして、ノードＮＤ２の電圧が所与の伝送路の基準電位から振幅分だけ上昇する。これにより、差動増幅回路１１０のトランジスタＱＲ１１のインピーダンスが低下して、ノードＮＤ３の電圧が下がる。従って、トランジスタＱＲ１のインピーダンスが上昇し、トランジスタＱＲ１のドレイン電流が小さくなり、出力電圧Ｖｏｕｔの電位が高くなる。

これに対して、入力電圧Ｖｉｎが論理レベル「Ｌ」に対応する低電位側電源電圧に変化すると、ノードＮＤ１の電圧もまた低電位側電源電圧に変化する。これにより、上述のようにトランジスタＱＳ２がオン状態に設定され、信号線２５０を介して電流ＩＬが引き抜かれる。

そして、ノードＮＤ２の電圧が所与の伝送路の基準電位から振幅分だけ下降する。これにより、差動増幅回路１１０のトランジスタＱＲ１１のインピーダンスが上昇して、ノードＮＤ３の電圧が上がる。従って、トランジスタＱＲ１のインピーダンスが下降し、トランジスタＱＲ１のドレイン電流が大きくなり、出力電圧Ｖｏｕｔの電位が低くなる。

１．４ 第２の構成例
図４に示す第１の構成例におけるバイアス電圧発生回路１３０において、バイアス電圧Ｖｂを発生させるためにトランジスタＱＲ２０、ＱＲ２１を設けていたが、これに限定されるものではない。

図６に、図２の受信回路の第２の構成例の回路図を示す。但し、図６において図４と同一部分には同一符号を付し、適宜説明を省略する。

第２の構成例における受信回路３００が第１の構成例における受信回路１００と異なる点は、バイアス電圧発生回路３１０においてバイアス電圧発生回路１３０のトランジスタＱＲ２１に相当するトランジスタが省略されている点である。このような構成であっても、第１の構成例と同様に、トランジスタＱＲ１２の電流駆動能力に応じてバイアス電圧Ｖｂの電位を変更できるので、差動対を構成するトランジスタＱＲ１１のドレイン電流も変化し、その結果トランジスタＱＲ１１のドレイン電圧を変化させることができる。そのため、差動増幅回路１１０を高速に動作させるために、バイアス電圧Ｖｂに対し、大きなマージン電位Ｖｍを設ける必要がなくなる。

但し、第１の構成例と比較して、精度良くバイアス電圧Ｖｂを変化させることができないため、バイアス電圧Ｖｂを固定した場合よりは小さいが第１の構成例より大きいマージン電位Ｖｍを設ける必要が生ずる。しかしながら、第２の構成例によれば、第１の構成例と比較して、バイアス電圧発生回路の構成を簡素化できる効果を有する。

１．５ 第３の構成例
マージン電位Ｖｍを小さくするためには、差動増幅回路１１０を構成するトランジスタの製造ばらつきに応じて、精度良くバイアス電圧Ｖｂを発生させる必要がある。しかしながら、第１及び第２の構成例では、差動増幅回路１１０の負荷の付き具合がバイアス電圧発生回路の負荷の付き具合と異なる。そのため、バイアス電圧発生回路を構成するトランジスタの電流駆動能力比を、差動増幅回路１１０を構成するトランジスタの電流駆動能力比と揃えることで、できるだけ精度良くバイアス電圧Ｖｂを発生させていた。

そこで第３の構成例では、バイアス電圧発生回路に差動増幅回路１１０の負荷を模擬的に設けることで、該バイアス電圧発生回路が、より精度良くバイアス電圧Ｖｂを発生させるようにしている。

図７に、図２の受信回路の第３の構成例の回路図を示す。但し、図７において図４と同一部分には同一符号を付し、適宜説明を省略する。

第３の構成例における受信回路４００が第１の構成例における受信回路１００と異なる点は、バイアス電圧発生回路４１０の構成である。

バイアス電圧発生回路４１０は、Ｎ型のＭＯＳトランジスタＱＲ４０、ＱＲ４１、ＱＲ４２、負荷回路Ｒ１を含む。トランジスタＱＲ４０（第３のバイアス電圧発生トランジスタ）は、トランジスタＱＲ１２（第２の差動トランジスタ）の導電型と同一導電型のＮ型であって、そのゲートにトランジスタＱＲ１２のゲートが接続される。トランジスタＱＲ４１は、そのソースにトランジスタＱＲ４０（第３のバイアス発生用電圧トランジスタ）のゲート電圧が供給され、そのゲートにトランジスタＱＲ４０のドレイン電圧が供給される。トランジスタＱＲ４２（第４の電流調整トランジスタ）のゲートには、トランジスタＱＲ１３（第２の電流調整トランジスタ）のゲート電圧が供給される。即ち、トランジスタＱＲ４２は、トランジスタＱＲ４０（第３のバイアス電圧発生トランジスタ）のドレイン電流を調整する。そして負荷回路Ｒ１は、トランジスタＱＲ４１のソースに接続される。

即ち、トランジスタＱＲ４０は、第１の構成例のトランジスタＱＲ２０の機能を有する。トランジスタＱＲ４１は、電流電圧変換回路１２０のトランジスタＱＲ１の負荷として機能することができる。トランジスタＱＲ４２は、差動増幅回路１１０のトランジスタＱＲ１３と同じ電流を発生させる。負荷回路Ｒ１は、トランジスタＱＲ４１のドレイン電流を低電位側電源電圧ＶＥＥが供給される電源線に流す機能を有する。

そして、トランジスタＱＲ４１の電流駆動能力が、トランジスタＱＲ１（第１の電流調整トランジスタ）の電流駆動能力と等しくなるように設定されていることが望ましい。こうすることで、トランジスタＱＲ１２のゲートには、トランジスタＱＲ１１と同様の製造ばらつきで変動する負荷を設けることができる。従って、差動増幅回路１１０を構成するトランジスタの製造ばらつきに応じて、バイアス電圧Ｖｂを、精度良く調整できるようになる。

また、トランジスタＱＲ１１、ＱＲ１２の電流駆動能力の和をＤＤ、トランジスタＱＲ１３の電流駆動能力をＩＤ、トランジスタＱＲ４０の電流駆動能力をＢＤ１１、トランジスタＱＲ４２の電流駆動能力をＢＤ１２とした場合に、ＤＤ／ＩＤがＢＤ１１／ＢＤ１２と等しくなるように設定されていることが望ましい。

これにより、差動増幅回路１１０のトランジスタＱＲ１１、ＱＲ１２、ＱＲ１３の製造ばらつきに応じた電流駆動能力の変動を、バイアス電圧発生回路４１０のトランジスタＱＲ４０、ＱＲ４２の製造ばらつきに応じた電流駆動能力の変動に対応付けることができるようになる。従って、高精度で、トランジスタＱＲ１２の電流駆動能力に応じてバイアス電圧Ｖｂの電位を調整できる。

２． 差動信号のインターフェース回路
図１〜図７では、シングルエンド信号のインターフェース回路及び受信回路を例に説明したが、本発明を差動信号のインターフェース回路及び差動信号受信回路に適用することも可能である。

２．１ インターフェース回路
図８に、本実施形態における差動信号のインターフェース回路の構成の概要を示す。なお図８において、ホストデバイス５１０はクロックを供給する側であり、ターゲットデバイス５３０は、供給されたクロックをシステムクロックとして使用して動作する側である。

図８においてＤＴＯ＋、ＤＴＯ−はホストデバイス５１０（広義にはデバイス）がターゲットデバイス５３０（広義にはデバイス）に出力するデータ（ＯＵＴデータ）である。ＣＬＫ＋、ＣＬＫ−は、ホストデバイス５１０がターゲットデバイス５３０に供給するクロックである。ホストデバイス５１０はＣＬＫ＋／−のエッジ（立ち上がりエッジ、立ち下がりエッジ）に同期してＤＴＯ＋／−を出力する。従ってターゲットデバイス５３０は、ＣＬＫ＋／−を用いてＤＴＯ＋／−をサンプリングして取り込むことができる。更に図８では、ターゲットデバイス５３０はホストデバイス５１０から供給されたクロックＣＬＫ＋／−に基づいて動作する。即ちＣＬＫ＋／−はターゲットデバイス５３０のシステムクロックになる。このためＰＬＬ（Phase Locked Loop）回路５１２（広義にはクロック
生成回路）はホストデバイス５１０に設けられ、ターゲットデバイス５３０には設けられていない。

ＤＴＩ＋、ＤＴＩ−はターゲットデバイス５３０がホストデバイス５１０に出力するデータ（ＩＮデータ）である。ＳＴＢ＋、ＳＴＢ−は、ターゲットデバイス５３０がホストデバイス５１０に供給するストローブ（広義にはクロック）である。ターゲットデバイス５３０はホストデバイス５１０から供給されたＣＬＫ＋／−に基づいてＳＴＢ＋／−を生成して出力する。そしてターゲットデバイス５３０はＳＴＢ＋／−のエッジ（立ち上がりエッジ、立ち下がりエッジ）に同期してＤＴＩ＋／−を出力する。従ってホストデバイス５１０は、ＳＴＢ＋、ＳＴＢ−を用いてＤＴＩ＋／−をサンプリングして取り込むことができる。

ＤＴＯ＋／−、ＣＬＫ＋／−、ＤＴＩ＋／−、ＳＴＢ＋／−のそれぞれは、送信回路（ドライバ回路）がこれらのそれぞれに対応する差動信号線（広義にはシリアル信号線）を電流駆動することにより送信される。なお、より高速な転送を実現するためには、ＤＴＯ＋／−、ＤＴＩ＋／−の各差動信号線を２ペア以上設ければよい。

ホストデバイス５１０のインターフェース回路５２０は、ＯＵＴ転送用（広義にはデータ転送用）、クロック転送用の送信回路５２２、５２４や、ＩＮ転送用（広義にはデータ転送用）、ストローブ転送用（広義にはクロック転送用）の受信回路５２６、５２８（更に広義には差動信号受信回路）を含む。ターゲットデバイス５３０のインターフェース回路５４０は、ＯＵＴ転送用、クロック転送用の受信回路５４２、５４４や、ＩＮ転送用、ストローブ転送用の送信回路５４６、５４８（更に広義には差動信号送信回路）を含む。なおこれらの回路ブロックの一部を含まない構成としてもよい。

ＯＵＴ転送用、クロック転送用の送信回路５２２、５２４は、それぞれ、ＤＴＯ＋／−、ＣＬＫ＋／−の差動信号線を電流駆動することでＤＴＯ＋／−、ＣＬＫ＋／−を送信する。ＯＵＴ転送用、クロック転送用の受信回路５４２、５４４は、それぞれ、ＤＴＯ＋／−、ＣＬＫ＋／−の差動信号線に流れる電流に基づいて電流電圧変換を行い、電流電圧変換により得られた差動電圧の比較処理（差動増幅処理）を行うことで、ＤＴＯ＋／−、ＣＬＫ＋／−を受信する。

ＩＮ転送用、クロック転送用の送信回路５４６、５４８は、それぞれ、ＤＴＩ＋／−、ＳＴＢ＋／−の差動信号線を電流駆動することでＤＴＩ＋／−、ＳＴＢ＋／−を送信する。ＩＮ転送用、ストローブ転送用の受信回路５２６、５２８は、それぞれ、ＤＴＩ＋／−、ＳＴＢ＋／−の差動信号線に流れる電流に基づいて電流電圧変換を行い、電流電圧変換により得られた差動電圧の比較処理（差動増幅処理）を行うことで、ＤＴＩ＋／−、ＳＴＢ＋／−を受信する。

このようにインターフェース回路は、差動信号線を構成する第１の信号線を電流駆動する相手デバイスの差動信号送信回路に、第１の信号線を介して接続される差動信号受信回路と、相手デバイスの差動信号受信回路に差動信号線を構成する第２の信号線を介して接続され、第２の信号線を電流駆動する差動信号送信回路とを含むことができる。図８に示すインターフェース回路５２０、５３０では、２つの送信回路及び２つの受信回路を備えている。

２．２ 差動信号受信回路
図９に、本実施形態における差動信号受信回路の構成の概要を示す。なお図９において、図４と同一部分には同一符号を付し、適宜説明を省略する。

図８のＩＮ転送用受信回路５２６、ストローブ転送用受信回路５２８、ＯＵＴ転送用受信回路５４２及びクロック転送用受信回路５４４として、図９の差動信号受信回路を採用することができる。

差動信号送信回路８００（広義には送信回路）は、差動信号の伝送路である差動信号線８５０を介して差動信号受信回路７００に接続される。差動信号送信回路８００は、第１及び第２の電流駆動回路８１０、８２０を含む。第１及び第２の電流駆動回路８１０、８２０のそれぞれは、送信データに対応した入力電圧Ｖｉｎに基づいて、差動信号線８５０のそれぞれを電流駆動する。差動信号送信回路８００により、差動信号線８５０には、差動信号が伝送される。図８のＯＵＴ転送用送信回路５２２、クロック転送用送信回路５２４、ＩＮ転送用送信回路５４６及びストローブ転送用送信回路５４８として、差動信号送信回路８００を採用することができる。

差動信号受信回路７００は、このような差動信号送信回路８００によって電流駆動される差動信号線８５０を構成する第１及び第２の信号線８５２、８５４に接続される。差動信号受信回路７００は、第１の信号線８５２に接続される第１の受信回路７１０と、第２の信号線８５４に接続される第２の受信回路７２０と、コンパレータ７３０とを含む。第１及び第２の受信回路７１０、７２０の少なくとも１つは、図４の受信回路１００と同様の構成を有する。

コンパレータ７３０は、第１及び第２の受信回路７１０、７２０の出力に基づいて出力電圧Ｖｏｕｔ（広義には出力信号）を出力する。より具体的には、コンパレータ７３０は、第１の受信回路７１０の電流電圧変換回路１２０によって変換された電圧と、第２の受信回路７２０の電流電圧変換回路１２０によって変換された電圧とを比較して、出力信号を出力する。

第１及び第２の受信回路７１０、７２０の構成は、図２の受信回路１００と同様であるため、説明を省略する。

２．３ 第１の構成例
図１０に、図９の差動信号受信回路の第１の構成例の回路図を示す。

なお図１０において、図９と同一部分には同一符号を付し、適宜説明を省略する。また図１０では、図４と同一部分には同一符号を付すと共に、第１及び第２の受信回路７１０、７２０のいずれであるかを区別するために、その符号の末尾に「Ｈ」（第１の受信回路７１０）又は「Ｌ」（第２の受信回路７２０）を付している。

差動信号送信回路８００は、Ｎ型のＭＯＳトランジスタ（以下、トランジスタと略す）ＱＳ１Ｈ、ＱＳ２Ｈ、ＱＳ１Ｌ、ＱＳ２Ｌを含む。トランジスタＱＳ１Ｈ、ＱＳ２Ｈのドレインは、第１の信号線８５２に接続される。トランジスタＱＳ１Ｌ、ＱＳ２Ｌのドレインは、第２の信号線８５４に接続される。入力電圧Ｖｉｎは、インバータＩＮＶ１、ＩＮＶ２によりバッファリングされる。インバータＩＮＶ２の出力電圧は、トランジスタＱＳ１Ｈ、ＱＳ２Ｌのゲートに供給される。インバータＩＮＶ１の出力電圧は、トランジスタＱＳ２Ｈ、ＱＳ１Ｌのゲートに供給される。

トランジスタＱＳ１Ｈ、ＱＳ１Ｌのソースには、電流ＩＨを流すための電流源ＣＳ１Ｈ、ＣＳ１Ｌが設けられている。電流源ＣＳ１Ｈ、ＣＳ１Ｌは、トランジスタＱＳ１Ｈ、ＣＳ１Ｌのソースにドレインが接続され、且つソースに低電位側電源電圧ＶＥＥが供給されるＮ型のＭＯＳトランジスタで構成できる。

トランジスタＱＳ２Ｈ、ＱＳ２Ｌのソースには、電流ＩＨより小さい電流ＩＬを流すための電流源ＣＳ２Ｈ、ＣＳ２Ｌが設けられている。電流源ＣＳ２Ｈ、ＣＳ２Ｌは、トランジスタＱＳ２Ｈ、ＣＳ２Ｌのソースにドレインが接続され、且つソースに低電位側電源電圧ＶＥＥが供給されるＮ型のＭＯＳトランジスタで構成できる。

この結果、差動信号送信回路８００は、入力電圧Ｖｉｎが論理レベル「Ｈ」に対応する高電位側電源電圧のとき、トランジスタＱＳ１Ｈ、ＱＳ２Ｌがオン状態、トランジスタＱＳ２Ｈ、ＱＳ１Ｌがオフ状態となり、第１の信号線８５２を介して電流ＩＨを引き込み、第２の信号線８５４を介して電流ＩＬを引き込むことができる。また差動信号送信回路８００は、入力電圧Ｖｉｎが論理レベル「Ｌ」に対応する低電位側電源電圧のとき、トランジスタＱＳ１Ｈ、ＱＳ２Ｌがオフ状態、トランジスタＱＳ２Ｈ、ＱＳ１Ｌがオン状態となり、第１の信号線８５２を介して電流ＩＬを引き込み、第２の信号線８５４を介して電流ＩＨを引き込むことができる。

差動信号受信回路７００では、第１の受信回路７１０が、上述のように第１の信号線８５２が駆動された電流量に応じた電位の変化を、バイアス電圧ＶｂＨを基準に検知し、その結果を出力電圧Ｖｏ１として出力する。また第１の受信回路７２０が、上述のように第２の信号線８５４が駆動された電流量に応じた電位の変化を、バイアス電圧ＶｂＬを基準に検知し、その結果を出力電圧Ｖｏ２として出力する。そしてコンパレータ７３０が、出力電圧Ｖｏ１、Ｖｏ２を比較して、出力電圧Ｖｏｕｔとして出力する。

なお図１０では、コンパレータ７３０の低電位側電源電圧がＶＥＥで、高電位側電源電圧がＶＤＤであるが、高電位側電源電圧がＶＤＤ以外の電圧である場合、出力電圧Ｖｏ１、Ｖｏ２をレベル変換するレベルシフタを設けることができる。

図１１に、図１０の差動信号受信回路７００の動作例のタイミング図を示す。

図１１に示す各ノードは、図５の各ノードに対応しているため、詳細な説明を省略する。

第１の構成例における差動信号受信回路７００は、第１及び第２の受信回路７１０、７２０の差動増幅回路１１０の構成素子が製造ばらつき等に起因して電流駆動能力が変動したとしても、該変動に対応したバイアス電圧ＶｂＨ、ＶｂＬを発生させることができる。そのため、シングルエンド信号の受信回路と同様に、余分なマージン電位Ｖｍを設けることなく差動増幅回路１１０を動作させることができ、差動増幅回路１１０の高速性を維持しつつ、より低電位の伝送路電位範囲ＶＲ内の信号を検知できるようになる。

２．４ 第２の構成例
第２の構成例における差動信号受信回路９００では、第１及び第２の受信回路９１０、９２０として、図６に示す受信回路３００が適用される。

図１２に、図９の差動信号受信回路の第２の構成例の回路図を示す。

なお図１２において、図６又は図９と同一部分には同一符号を付し、適宜説明を省略する。

図１２に示すように、図６の受信回路３００を適用して、差動信号を検知できるようにしたため、第２の構成例における差動信号受信回路９００もまた、余分なマージン電位Ｖｍを設けることなく差動増幅回路１１０を動作させることができ、差動増幅回路１１０の高速性を維持しつつ、より低電位の伝送路電位範囲ＶＲ内の信号を検知できるようになる。そして、第１の構成例に比べて、より正確にバイアス電圧を発生させることができないが、トランジスタの素子数を削減できるという効果を有する。

２．５ 第３の構成例
第３の構成例における差動信号受信回路１０００では、第１及び第２の受信回路１０１０、１０２０として、図７に示す受信回路４００が適用される。

図１３に、図９の差動信号受信回路の第３の構成例の回路図を示す。

なお図１３において、図７又は図９と同一部分には同一符号を付し、適宜説明を省略する。

図１３に示すように、図７の受信回路４００を適用して、差動信号を検知できるようにしたため、第３の構成例における差動信号受信回路１０００もまた、余分なマージン電位Ｖｍを設けることなく差動増幅回路１１０を動作させることができ、差動増幅回路１１０の高速性を維持しつつ、より低電位の伝送路電位範囲ＶＲ内の信号を検知できるようになる。しかも、差動増幅回路１１０のトランジスタＱＲ１１Ｈ、ＱＲ１２Ｈ、ＱＲ１３Ｈの製造ばらつきが、バイアス電圧発生回路４１０のトランジスタＱＲ４０Ｈ、ＱＲ４２Ｈの製造ばらつきと同等となる。また差動増幅回路１１０のトランジスタＱＲ１１Ｌ、ＱＲ１２Ｌ、ＱＲ１３Ｌの製造ばらつきが、バイアス電圧発生回路４１０のトランジスタＱＲ４０Ｌ、ＱＲ４２Ｌの製造ばらつきと同等となる。従って、高精度で、トランジスタＱＲ１２Ｈ、ＱＲ１２Ｌの電流駆動能力に応じてバイアス電圧ＶｂＨ、ＶｂＬの電位を変更できるようになる。

３． 電子機器
図１４に、本実施形態の電子機器の構成例を示す。この電子機器は本実施形態で説明したインターフェース回路１５０２、１５１２、１５１４、１５２２、１５３２を含む。またベースバンドエンジン１５００（広義には通信デバイス）、アプリケーションエンジン（広義にはプロセッサ）、カメラ１５４０（広義には撮像デバイス）、或いはＬＣＤ（Liquid Crystal Display）１５５０（広義には表示デバイス）を含む。なおこれらの一部を省略する構成としてもよい。図１４の構成によればカメラ機能とＬＣＤの表示機能を有する携帯電話を実現できる。但し本実施形態の電子機器は携帯電話には限定されず、デジタルカメラ、ＰＤＡ、電子手帳、電子辞書、或いは携帯型情報端末など種々の電子機器に適用できる。

図１４に示すようにベースバンドエンジン１５００に設けられたホスト側インターフェース回路１５０２と、アプリケーションエンジン１５１０（グラフィックエンジン）に設けられたターゲット側インターフェース回路１５１２との間で、図１又は図８で説明したデータ転送が行われる。またアプリケーションエンジン１５１０に設けられたホスト側インターフェース回路１５１４と、カメラインターフェース１５２０やＬＣＤインターフェース１５３０に設けられたターゲット側インターフェース回路１５２２、１５３２との間でも、図１又は図８で説明したデータ転送が行われる。

携帯電話などの携帯型情報機器は、電話番号入力や文字入力のためのボタン（文字パネル）が設けられる第１の機器部分と、メインＬＣＤ（Liquid Crystal Display）やサブＬＣＤやカメラ（１又は複数のデバイス）が設けられる第２の機器部分と、第１、第２の機器部分を接続するヒンジなどの接続部分により構成される。そして図１４のベースバンドエンジン１５００、アプリケーションエンジン１５１０、インターフェース回路（データ転送制御装置）１５０２、１５１２、１５１４は、第１の機器部分に設けることができる。またインターフェース回路１５２２、１５３２、カメラインターフェース１５２０、ＬＣＤインターフェース１５３０、カメラ１５４０、ＬＣＤ１５５０は、第２の機器部分に設けることができる。そして従来の手法では、第１の機器部分（第１の基板）と第２の機器部分（第２の基板）との間のデータ転送を、パラレルバス（システムバス）を用いて行っていた。

これに対して本実施形態によれば、第１の機器部分と第２の機器部分の間のデータ転送を、シリアルバスの信号線又は差動信号線を用いて行うことができる。従って、第１、第２の機器部分の接続部分を通る配線の本数を格段に減らすことができ、接続部分の設計や実装を容易化できる。またＥＭＩノイズの発生も低減できる。

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。

また上述した実施形態の受信回路や送信回路が適用されるインターフェース回路も図１又は図８で説明したものに限定されない。また受信回路や送信回路の具体的な構成も上述の実施形態で説明したものに限定されない。

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。

本実施形態のシングルエンド信号のインターフェース回路の構成の概要を示す図。 本実施形態における受信回路の構成の概要を示す図。 図３（Ａ）は、比較例としてのバイアス電圧Ｖｂを発生させる回路の一例を示す図。図３（Ｂ）は、受信回路の動作電源電圧の説明図。 図２の受信回路の第１の構成例の回路図。 図４の受信回路の動作例のタイミング図。 図２の受信回路の第２の構成例の回路図。 図２の受信回路の第３の構成例の回路図。 本実施形態の差動信号のインターフェース回路の構成の概要を示す図。 本実施形態における差動信号受信回路の構成の概要を示す図。 図９の差動信号受信回路の第１の構成例の回路図。 図１０の差動信号受信回路の動作例のタイミング図 図９の差動信号受信回路の第２の構成例の回路図。 図９の差動信号受信回路の第３の構成例の回路図。 本実施形態の電子機器の構成例のブロック図。

符号の説明

１０、５１０ ホストデバイス、 １２、５１２ ＰＬＬ回路、
２０、４０、５２０、５４０、１５０２、１５１２、１５１４、１５２２、１５３２ インターフェース回路、 ２２、５２２ ＯＵＴ転送用送信回路、
２４、５２４ クロック転送用送信回路、 ２６、５２６ ＩＮ転送用受信回路、
２８、５２８ ストローブ転送用受信回路、 ３０、５３０ ターゲットデバイス、
４２、５４２ ＯＵＴ転送用受信回路、 ４４、５４４ クロック転送用受信回路、
４６、５４６ ＩＮ転送用送信回路、 ４８、５４８ ストローブ転送用送信回路、
１００、３００、４００ 受信回路、 １１０ 差動増幅回路、
１２０ 電流電圧変換回路、 １３０、３１０、４１０ バイアス電圧発生回路、
１４０ 電源回路、２００ 送信回路、 ２１０ 電流駆動回路、 ２５０ 信号線、
７００、９００、１０００ 差動信号受信回路、
７１０、９１０、１０１０ 第１の受信回路、
７２０、９２０、１０２０ 第２の受信回路、 ７３０ コンパレータ、
８００ 差動信号送信回路、 ８１０ 第１の電流駆動回路、
８２０ 第２の電流駆動回路、 ８５０ 差動信号線、 ８５２ 第１の信号線、
８５４ 第２の信号線、 １５００ ベースバンドエンジン、
１５１０ アプリケーションエンジン、 １５２０ カメラインターフェース、
１５３０ ＬＣＤインターフェース、 １５４０ カメラ、 １５５０ ＬＣＤ、
Ｒ インピーダンス整合抵抗、 Ｖａ 基準電圧、 Ｖｂ バイアス電圧、
Ｖｉｎ 入力電圧、 Ｖｏｕｔ 出力電圧

Claims (11)

1. 相手の送信回路と信号線を介して接続され、前記信号線に流れる電流に基づいて信号を受信する受信回路であって、
   前記信号線に流れる前記電流を電圧に変換する電流電圧変換回路と、
   バイアス電圧と前記信号線に接続されるノードの電圧とに基づいて、前記信号線に流れる電流を調整する電源回路と、
   前記電源回路の特性と連動して調整される前記バイアス電圧を出力するバイアス電圧発生回路とを含むことを特徴とする受信回路。
2. 請求項１において、
   前記電源回路は、
   前記ノードと前記電流電圧変換回路とに接続される第１の電流調整トランジスタと、
   差動対を構成し、各ドレイン電流が制御される第１及び第２の差動トランジスタを含み、
   前記第１の差動トランジスタは、
   そのゲートが前記ノードに接続されると共に、そのドレインが前記第１の電流調整トランジスタのゲートに接続され、
   前記第２の差動トランジスタは、
   そのゲートに前記バイアス電圧が供給され、
   前記バイアス電圧発生回路は、
   前記第１又は第２の差動トランジスタのドレイン電流に応じて前記バイアス電圧を発生させることを特徴とする受信回路。
3. 請求項２において、
   前記バイアス電圧発生回路が、
   前記第２の差動トランジスタの導電型と同一導電型であるバイアス電圧発生トランジスタを含み、
   前記バイアス電圧発生トランジスタのゲート及びドレインが前記第２の差動トランジスタのゲートに接続されることを特徴とする受信回路。
4. 請求項３において、
   前記バイアス電圧発生トランジスタは、前記第１及び第２の差動トランジスタと同じ基板に形成され、
   前記バイアス電圧発生トランジスタのドレイン電流は、
   前記第１及び第２の差動トランジスタのドレイン電流に応じて調整されることを特徴とする受信回路。
5. 請求項３又は４において、
   前記電源回路は、
   前記第１及び第２の差動トランジスタの各ドレイン電流の和を調整する第２の電流調整トランジスタを含み、
   前記バイアス電圧発生回路は、
   前記バイアス電圧発生トランジスタのドレイン電流に比例した電流を発生させるための第３の電流調整トランジスタを含み、
   前記第２の電流調整トランジスタのゲート電圧と同一の電圧が、前記第３の電流調整トランジスタのゲートに供給されることを特徴とする受信回路。
6. 請求項２において、
   前記バイアス電圧発生回路が、
   前記第２の差動トランジスタの導電型と同一導電型であるバイアス電圧発生トランジスタと、
   前記バイアス発生トランジスタのドレイン電流を調整する電流調整トランジスタとを含むことを特徴とする受信回路。
7. 送信回路によって電流駆動される差動信号線を構成する第１の信号線に接続される第１の受信回路と、
   前記差動信号線を構成する第２の信号線に接続される第２の受信回路と、
   前記第１及び第２の受信回路の出力に基づいて出力信号を出力するコンパレータとを含み、
   前記第１及び第２の受信回路の少なくとも１つは、請求項１乃至６のいずれか記載の受信回路であることを特徴とする差動信号受信回路。
8. 請求項７において、
   前記第１及び第２の受信回路は、請求項１乃至６のいずれか記載の受信回路であり、
   前記コンパレータが、
   前記第１の受信回路の電流電圧変換回路によって変換された電圧と、前記第２の受信回路の電流電圧変換回路によって変換された電圧とを比較して、前記出力信号を出力することを特徴とする差動信号受信回路。
9. 受信信号線を電流駆動する相手デバイスの送信回路に、前記受信信号線を介して接続される請求項１乃至６のいずれか記載の受信回路と、
   相手デバイスの受信回路に送信信号線を介して接続され、前記送信信号線を電流駆動する送信回路とを含むことを特徴とするインターフェース回路。
10. 差動信号線を構成する第１の信号線を電流駆動する相手デバイスの差動信号送信回路に、前記第１の信号線を介して接続される請求項７又は８記載の差動信号受信回路と、
    相手デバイスの差動信号受信回路に前記差動信号線を構成する第２の信号線を介して接続され、前記第２の信号線を電流駆動する差動信号送信回路とを含むことを特徴とするインターフェース回路。
11. 請求項９又は１０記載のインターフェース回路と、
    通信デバイス、プロセッサ、撮像デバイス、及び表示デバイスの少なくとも１つとを含むことを特徴とする電子機器。

Images