Nothing Special   »   [go: up one dir, main page]

JP4814108B2 - センシティブなコンポーネント構造体を有するコンポーネント及びその製造のための方法 - Google Patents

センシティブなコンポーネント構造体を有するコンポーネント及びその製造のための方法 Download PDF

Info

Publication number
JP4814108B2
JP4814108B2 JP2006549982A JP2006549982A JP4814108B2 JP 4814108 B2 JP4814108 B2 JP 4814108B2 JP 2006549982 A JP2006549982 A JP 2006549982A JP 2006549982 A JP2006549982 A JP 2006549982A JP 4814108 B2 JP4814108 B2 JP 4814108B2
Authority
JP
Japan
Prior art keywords
component
shunt
shunt line
lines
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006549982A
Other languages
English (en)
Other versions
JP2007520949A (ja
Inventor
バイアー トーマス
ガウリク ヴァルデマール
コヴァチ ギュンター
ライドル アントン
マート クリスティアン
ルイレ ヴェルナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2007520949A publication Critical patent/JP2007520949A/ja
Application granted granted Critical
Publication of JP4814108B2 publication Critical patent/JP4814108B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Micromachines (AREA)

Description

電気的コンポーネント、とりわけ僅少な断面積の電気的導体路又はコンポーネント内に互いに僅少な間隔で設けられているコンポーネント構造体を有する小型化された電気的コンポーネントでは、静電荷及び静電気放電による問題が頻繁に発生し、これらの問題は一般的にESD問題(静電気放電Electrostatic Discharge)として周知である。僅少な寸法又は僅少な間隔のために、このようなコンポーネントでは静電気に基づいて隣り合うコンポーネント構造体の間でフラッシュオーバが生じ、これらのフラッシュオーバはコンポーネント構造体の損傷又は破壊をもたらしうる。静電荷及びこれによりコンポーネントにおいて異なるコンポーネント構造体の間に印加される電圧は、摩擦電気に基づいて、外部電位とのコンタクトによって、空中電荷を介して生じる。とりわけ、焦電的又は圧電的特性を有する材料では、温度変化又は(圧電材料の場合には)材料への大きな機械的負荷を含む加工ステップのために強い電気的帯電がもたらされる。
このような電圧が2つの電気的に互いに絶縁されたコンポーネント構造体の間に形成され、これらのコンポーネント構造体が高絶縁性の又は半導体性の材料の上に設けられている場合には、これは降伏電圧を上回ると電気的なフラッシュオーバをもたらしうる。この電気的フラッシュオーバは、有利には、電気的に互いに絶縁されたコンポーネント構造体がきわめて僅少な間隔を有する箇所において又はコンポーネント構造体の特殊な幾何学的形状のために比較的高い電荷密度が生じる箇所において起こる。
とりわけ、この問題が該当するのは、基板として圧電材料及び/又は焦電材料の上に構成されるコンポーネントである。これは、とりわけSAWコンポーネント、FBARコンポーネント又はMEMSコンポーネント(マイクロメカニカルシステムズ)のようなマイクロアコースティックコンポーネントに関する。この問題は基板材料の高絶縁特性によって増幅され、この基板材料の高絶縁特性は高オーミック線路を介する静電電圧の自然な低下を妨げる。
大きな静電電圧の形成を阻止する乃至は静電電圧を低下させる様々な手段が周知である。とりわけ、例えばコンポーネント構造体と基板との間の高オーミック層の形式における(例えばDE−A−10220347又はEP−A−1247338参照)又は高オーミックな電気的接続の形式における(例えばUS5699026参照)センシティブなコンポーネント構造体の間の高オーミック接続を有するコンポーネントが周知である。このような高オーミック接続によってセンシティブなコンポーネントはゆっくりと形成される過電圧から保護される。しかし、この解決策の欠点はとりわけSAWフィルタで高い挿入損において目立つこのようなコンポーネントの劣悪なパフォーマンスならびに大きな占有面積及び迅速に形成される電荷における効果の欠如である。
従って、本発明の課題は、過電圧又は静電気放電に対してセンシティブなコンポーネント構造体を有し、しかし、全製造プロセスの間に簡単なやり方でこのような損害から保護され、さらに周知の解決策の上記欠点を回避する電気的コンポーネントを提供することである。
上記課題は、本発明によれば、請求項1記載の電気的コンポーネントによって解決される。本発明の有利な実施形態及びこのようなコンポーネントの製造のための方法は後続の請求項から得られる。
本発明は、電気的コンポーネントを提供し、この電気的コンポーネントは半導体又は電気的絶縁基板上に構成されている。基板上に又は基板内に電気的導体路及び導電性構造体が設けられており、これらの構造体は少なくとも2つのコンポーネント構造体を含み、これらの少なくとも2つのコンポーネント構造体は完成されたコンポーネントにおいて通常は強制的には互いに電気的に絶縁されてはおらず、電気的なフラッシュオーバ又は静電電圧にセンシティブである。
このようなコンポーネントは本発明によれば次のことによって改善される。すなわち、少なくとも2つのコンポーネント構造体がコンポーネントのフロントエンドにおいてシャント線路によって短絡され、このシャント線路が基板内又は基板上に設けられており、さらに電気的導体路に比べて低減された断面積を有し、外部からアクセス可能な2つの電気的端子に接続されている。このようなシャント線路によってコンポーネントの電気的に互いに分離された全コンポーネント構造体が短絡され、この結果、静電気のためのフラッシュオーバ又は損傷が実際的に排除される。なぜなら、全てのコンポーネント構造体の短絡によってこれらのコンポーネント構造体は全体として同一の電位に置かれ、内部電圧が形成され得ないからである。このようなコンポーネントは全製造プロセスの間保護されている。
短絡によってもちろんコンポーネント機能自体が妨げられ、この結果、シャント線路により発生された短絡はコンポーネントの最初の動作の前に除去されなければならない。これは本発明によれば簡単なやり方でシャント線路の溶断をもたらす電流パルスを用いるシャント線路の過負荷によって可能である。シャント線路は他の導体路に比べて低減された断面積を有するので、溶断は既に他のコンポーネント及び他の導体路にとって危険ではなくかつ有利には通常動作において生じる電流の範囲にある電流強度において行われうる。
シャント線路の溶断は、例えばケーシングの中への組み込み又はその他のカプセル化を含むコンポーネントの完全な完成の後ではじめて行われうる。シャント線路は直接又は間接的に2つの外部にある電気的端子を介して、とりわけコンポーネントの端子ピン又は端子コンタクトを介して電気的に接続されており、この結果、これらの端子を介してシャント線路の溶断に必要な電流が印加されうる。これはコンポーネントのカプセル化又はケーシングの中への組み込みの後でも行われうる。
複数のシャント線路が存在するならば、溶断のために異なる外部端子対に時間的にパラレルに又は場合によってはシーケンシャルにできるだけ異なる電圧が印加される。複数のシャント線路を互いに接続し、これらのシャント線路の溶断のためにただ1つの電流パルスを1つの外部端子対に印加しさえすればよい。コンポーネント内に複数のシャント線路が存在する場合には、これらは同じ様に又は構造、ジオメトリ又は金属被覆に関しても異なるように構成されうる。
溶断されたシャント線路は完成されたコンポーネント内では決して不利な結果をもたらさず、コンポーネント上にほんの僅かな面積しか必要としない。シャント線路の溶断は相応の導体材料の溶解又は蒸発によって行われ、このために必要なエネルギはシャント線路における抵抗加熱によって生じ、このシャント線路は低減された断面積において高められた電気抵抗を有する。
本発明によって、全てのセンシティブな又は危険に晒されるコンポーネント構造体又は全ての電気的に互いに分離された導電性構造体を1つ又は複数の容易に除去可能なシャント線路によって接続し短絡させることが可能である。
有利には、シャント線路において低減された断面積を有するただ1つの比較的短い区間を形成することが可能である。これは、基板上の所望の箇所に置かれうる目標溶断箇所をもたらす。この場合、シャント線路自体は場合によっては遠く隔たったコンポーネント構造体同士を相応に接続するためにはるかに長く構成されうる。こうして、コンポーネント機能を損なうことなしに、外部端子と接続されていないフローティング導電性構造体もシャント線路によって防護することが可能である。
有利にはシャント線路は基板上の電気的端子面の間に設けられる。これらの端子面は通常はコンポーネントの外部端子と電気的に接続されているので、溶断の際にシャント線路の電気的反応可能性も保証される。このようなシャント線路によって端子面と接続された全ての金属被覆部層は短絡する。
コンポーネントの製造の際には、シャント線路はできるだけ初期の製造ステップで、有利には最初の金属被覆とともに発生され、この最初の金属被覆において本来のコンポーネント機能のための他の導体路及びコンポーネント構造体も発生される。これは次のような利点を有する。すなわち、シャント線路の製造のために専用の方法ステップが必要ではなく、コンポーネントが製造の間の方法ステップの最大個数に亘って保護される。従って、シャント線路は有利には他の導体路と同じ金属被覆層から成る。これらのシャント線路は例えばリソグラフィを用いて製造されうる。
専らシャント線路の確実な溶断のためには、このシャント線路の導体断面積を少なくとも1つの区間において半分にすれば十分である。これによって2倍の抵抗がシャント線路の溶断のための電流パルスの導通の際に導体材料の溶解又は蒸発のために十分なエネルギの投入をもたらし、しかもこの場合例えば2倍の断面積で存在するその他の導体路が危険に晒されることはない。
導体路断面積の低減は例えばシャント線路に使用される導体路の幅が他の導体路に比べて低減されることによって行われる。しかし、シャント線路の領域における金属被覆層の厚さを小さくさせることも可能である。上記のように半分にすることのほかに、当然ながら、シャント線路の導体路断面積のより僅少な又はより大幅な低減も可能である。シャント線路の領域における金属被覆層の厚さの低減は、金属被覆層の発生のために使用されるリソグラフィが更なる構造縮小化を、すなわち導体路幅の低減を可能にしない場合には有利である。金属被覆層が例えば2層に又はそれより多くの複数層に多段階プロセスで製造されるならば、これらのシャント線路の金属被覆層の厚さの低減のためにはこれらの段階のうちの1つの段階を放棄する。
有利にはシャント線路は基板の表面上に設けられる。これは、シャント線路の溶断の際に蒸発する導体材料が付加的な短絡を引き起こすことなしに妨げられることなく蒸発してゆくことを乃至は最大限に分散できることを保証する。しかし、低減された断面積を有するシャント線路又はシャント線路の少なくとも部分区間を中空スペース内部に設けることも可能であり、この結果、シャント線路が溶解しただけでシャント線路の溶解による溶けた滴のためのスペースが与えられる。
本発明は、基板が焦電的又は圧電的特性を有する材料を含んでいる電気的コンポーネントにおいて特別な利点を提供する。焦電材料はコンポーネントの製造中の大部分の方法ステップにおいて回避できないような温度変化の際に電圧を発生する。圧電材料は同様にこのようなコンポーネントの製造の際に生じうる機械的負荷において電圧を発生する。コンポーネントが例えばウェハ平面上に製造されるならば、有利には鋸によって実施される切り分けが必要である。鋸による切断プロセスだけでも圧電的電圧がひきおこされ、摩擦によって生じた摩擦電気が増大する。本発明は確実なやり方でこれらのプロセスのために異なる電位が形成されることを阻止し、この結果、電気的フラッシュオーバ及び高い電圧に基づく損傷がコンポーネントにおいて回避される。
しかし圧電及び焦電基板材料だけが高い静電電圧の形成を引き起こすのではない。半導体コンポーネント又は他の電気的絶縁性基板上に形成されるコンポーネントでも静電荷が発生し、導電性構造体の構造に応じて電気的フラッシュオーバ及び損傷をもたらす。従って、本発明のコンポーネントは半導体コンポーネント、とりわけ小型化された集積回路、小型化されたセンサ、マイクロエレクトロメカニカルシステム及びマイクロオプティカルコンポーネントを含みうる。
本発明の対象は溶断されたシャント線路を有するコンポーネントでもある。なぜなら、これで初めて所望のコンポーネント機能が実現されるからである。
基板はLTCC又はHTCCセラミックを含む。
次に本発明を実施例に基づいて及びこれに所属の図面に基づいて詳しく説明する。図面は本発明の様々な実施例の概略的かつ寸法に忠実ではない図を示す。
図1は概略的な平面図における2つのコンポーネント構造体及び1つのシャント線路を有する本発明のコンポーネントの基板を示し、
図2は本発明のシャント線路を有する特殊なコンポーネントの基板を示し、
図3は複数のシャント線路を有するコンポーネント構造体を示し、
図4はウェハ上の本発明の金属被覆層を示し、
図5は複数のシャント線路を有するコンポーネント構造体を示し、
図6は溶断の前の複数の互いに接続されたシャント線路を示し(図6A)及び溶断の後の複数の互いに接続されたシャント線路を示し(図6B)、
図7はフローティング金属被覆層を橋絡するシャント線路を有するコンポーネント構造体を示す。
図1は概略的な平面図においてコンポーネントの基板Sを示し、この基板Sの上にはコンポーネント構造体BS1及びBS2が示されており、これらのコンポーネント構造体BS1及びBS2は例えば2つの金属被覆層である。この実施例では、第1のコンポーネント構造体BS1は電気的端子面AF1及びAF2に接続されている。第2のコンポーネント構造体BS2は電気的端子面AF3及びAF4にそれぞれ導体路LBによって接続されており、全てのエレメントは基板の表面上に存在する。
2つのコンポーネント構造体BS1、BS2はコンポーネントの通常動作状態において電気的に分離されているが、直ぐ近くに隣り合っている。このため、例えばこれら2つの構造体のうちの一方の静電荷帯電のために降伏電圧を上回ってしまう場合には、これらの2つのコンポーネント構造体の間に電気的フラッシュオーバが起こりうる。本発明によれば、従って、2つのコンポーネント構造体は、例えば端子面AF2、AF3の間を接続するシャント線路SLによって電気的に短絡される。シャント線路SLはここでは通常の導体路のように形成されている区間を含む。さらに、このシャント線路SLは他の導体路に比べて低減された導体路断面積を有する区間RAを含む。図示された例では、低減された断面積は低減された幅によって達成されている。
1つの図示されたシャント線路SLの他に、更なるシャント線路を設けることもでき、例えば端子面AF1とAF4との間に設けることができる。端子面AF1とAF2乃至はAF3とAF4もそれぞれシャント線路によって接続されうる。これらのコンポーネント構造体BSが例えば端子面AF1とAF2との間の高オーミック接続だけを表しているか又はコンポーネント構造体が2つの端子面AF1とAF2乃至はAF3とAF4との間の電気的接続を全く保証しない場合に付加的なシャント線路が必要である。これらの場合には付加的なシャント線路SLが必要である。各端子面AFから又はコンポーネントの各金属被覆層構造体から複数の異なるシャント線路SLが延び出て、これらを様々な金属被覆層構造体と接続しうる。
図2はセンシティブなコンポーネント構造体BSの特殊な実施例として表面弾性波コンポーネント(SAWコンポーネント)の交差指状すだれ電極を示している。このコンポーネントは圧電基板Sの表面上に金属被覆層の形式で形成されている。交差指状すだれ電極はフラッシュオーバに対してセンシティブな2つのコンポーネント構造体BS1である2つの交差指状櫛から成る。金属ストリップとして形成された電極指を有するこれら2つの電極櫛は互いにずらされて組み合わされており、異なるコンポーネント構造体の電極指は互いにほんの僅かな間隔しか持たない。これら2つのコンポーネント構造体BS1、BS2のうちの一方に印加される静電電位は、容易にこれら2つのコンポーネント構造体BS1、BS2の直ぐ近くに隣り合う電極指の間での電気的降伏を引き起こす。
コンポーネント構造体は端子面AF1及びAF2と電気的導体路によって接続されている。コンポーネント内で電気的に分離されたこれら2つの端子面AF1とAF2との間に、本発明によればシャント線路SLが設けられ、このシャント線路SLがこれら2つの端子面を橋絡する。この図では、更なる詳細が図示されており、端子面は互いに向かい合った側面にそれぞれくさび形の金属被覆された面だけ拡張され、これらのくさび形の面の先端部が互いに向かい合っている。これらの先端部がシャント線路SLを介して接続されている。このようにしてこれら2つのコンポーネント構造体BS1、BS2は電気的に短絡される。これらのコンポーネント構造体を有する基板はこのようにして降伏の危険なしに後続処理される。
後続処理の枠内で基板は例えばケーシング内に組み込まれ、端子面AFはケーシングの又はベース基板の外部コンタクト面と接続される。図では、このために例えばボンディングワイヤBDによる接続が図示されている。ボンディングワイヤBDは端子面をケーシングのコンタクト面KFに接続し、これらのコンタクト面KFもまたコンポーネント全体の外部コンタクトと電気的に接続されている。コンポーネント構造体BSを有する基板Sはバンプ接続を介してフリップチップ配置でケーシング下部の上に又は担体基板上に取り付けられ、端子面AFはここには図示されていないこの実施例において合同に配置されたコンタクト面によって担体基板又はケーシング下部の上にバンプを介して導電的に及び機械的に固定して接続される。
後続処理の枠内で基板は最後に例えば直接基板上に装着されるキャップによって又はケーシング下部又はベースプレート上に装着されるケーシング上部によってさらにカバーされる。フリップチップ配置は基板の裏側に直接的に付けられているフィルム又はコーティングによってもカバーされうる。それにもかかわらず、ハウジングの後でも端子面AFが外部コンタクト乃至はコンタクト面KFを介して外部からアクセス可能であることが保証される。これは必要不可欠である。なぜなら、シャント線路SLの分離が適当な電流パルスによって任意の時点に、とりわけコンポーネントの完全な完成の後で実施されうるからである。
図3は本発明の更に別の実施例を示し、基板上に3つ又はそれより多くのコンポーネント構造体BS1、BS2、BS3が設けられており、これらのコンポーネント構造体が作動可能な状態のコンポーネントにおいて電気的に互いに分離されている。これらのコンポーネント構造体の各々は少なくとも1つの端子面AF1、AF2、AF3に接続されている。これらの端子面のうちのそれぞれ2つがここではシャント線路SLによって短絡されており、シャント線路SL1は端子面AF1とAF2とを、シャント線路SL2は端子面AF2とAF3とを互いに接続している。
更に別の構造体、層又はカバーの取り付けを含むコンポーネント全体の製造中の任意の時点に又は有利にはコンポーネント全体の完成の後に、シャント線路が分離される。このために端子面AF1及びAF2にコントロールされた条件下で電圧が印加され、この電圧がコントロールされた電流フローをこれら2つの端子面AF1とAF2との間に生じさせる。この電流フローは、シャント線路の高い抵抗に起因するシャント線路の加熱が導体路材料の溶解又は蒸発をもたらすように十分に大きく選択される。これによって、電流フローが中断され、電圧が上昇する。次いで、電気的に分離されたコンポーネント構造体BS1とBS2との間の過電圧を回避するために、端子面が電流供給部乃至は電位から分離される。同一の溶断過程はシャント線路SL2においても端子面AF2及びAF3への電圧の印加によって行われる。これは、全ての3つのコンポーネント構造体BS1、BS2、BS3が電気的に互いに分離されることをもたらす。この場合、比較的後期のコンポーネントにおける端子面のうちの2つのみがコンポーネント機能のために利用され、例えば端子面AF1及びAF3のみが利用されることが可能である。コンポーネント構造体BS2はコンポーネント動作中には外部電位と全くコンタクトを持たないフローティング金属被覆層であってもよい。端子面AF2はこの場合専ら相応のシャント線路SL1、SL2の分離のために外部端子と接続され、この結果、そこに相応の電圧が印加される。
本発明の更に別の実施形態では、導体路LBを直接シャント線路に接続することが可能である。この場合シャント線路は2つの接続すべき金属被覆層の間のできるだけ短い間隔を橋絡し、この場合にはここで必要とされる最小限の基板表面が有利である。しかし、1つのシャント線路又は複数のシャント線路を任意の長さでかつ任意の形で構成することも可能である。例えば、シャント線路をメアンダ構造として構成することが可能である。
しかし大抵の場合コンポーネントにおいてコンポーネント機能に影響を及ぼしうる付加的な寄生容量を形成しないためにシャント線路の金属被覆層面積及び金属被覆層厚さを最小化すると有利である。コンポーネント構造体BS自体をシャント線路を介して端子面AFと接続することも可能である。これは、とりわけコンポーネント構造体の電気的接続が端子面AFを介して行われるのではなく、コンポーネント構造体の別の箇所で、例えばボンディングワイヤ接続を介して又はバンプ接続を介して行われる場合に有利である。
図4は本発明の更に別の実施形態を示し、この実施形態ではウェハ平面上にコンポーネント構造体BS、導体路LB、端子面AF及びシャント線路SLを発生するための金属被覆が行われる。基板はこの場合ウェハであり、このウェハ上において異なるコンポーネント領域が仮想の切断エッジSKによって互いに分離される。1つのステップにおいて時間的にパラレルに各コンポーネント領域に相応のコンポーネント構造体及び他の導電性構造体が設けられる。この図ではただ一つのコンポーネント領域の構造体だけが概略的に示されており、すなわち、2つの電気的に互いに分離されたコンポーネント構造体BS1及びBS2が示されている。複数の端子面AFは切断エッジSKをオーバーラップし、このため2つの隣接するコンポーネント領域に同時に所属するようにウェハ上に設けられている。これらの端子面は電気的にコンポーネント構造体BSに接続されている。完成されたコンポーネント内のそれぞれ2つの隣り合う電気的に分離された端子面はシャント線路SLを介して互いに接続されている。2つのコンポーネント領域に同時に所属する端子面AFによってこうして隣接するコンポーネント領域のコンポーネント構造体が電気的に互いに接続され、この結果、全ての金属構造体がウェハ表面全体の上の全てのコンポーネント領域において電気的に互いに接続される。
ウェハが切断エッジSKに沿って例えば鋸によって分割されることによって、後の処理ステップでコンポーネントは切り離される。分離によって端子面が分割され、それぞれ半分が分割された2つのコンポーネント領域乃至は分割されたコンポーネントのうちの一方に所属する。2つの隣り合う端子面AF1’、AF2’がそれぞれ2つのシャント線路を介して互いに接続されており、これらのシャント線路がこれらの間にある切断エッジSK1の両側に設けられているならば、切り離された基板の端子面は分離の後でもシャント線路を介して短絡される。これは、例えば基板の機械的な負荷を引き起こす鋸切断過程全体の間に静電気が隣り合うコンポーネント構造体BSの間の電位差の形成を引き起こし得ないことを意味する。
ここでも個々のコンポーネントは引き続き後続処理され、場合によってはケーシングの中に組み込まれる。シャント線路の分離は任意の時点に行われ、有利には通常は各コンポーネント毎に最終検査において実施される測定過程の直前に行われる。ついでようやくコンポーネントが機能可能な状態となり、もはやシャント線路によって短絡されない。
本発明の実施形態では、コンポーネントジオメトリ及びコンポーネントの処理の要求に応じて、様々なシャント線路を異なる時点に乃至は異なる方法段階において分離することも可能である。図4に類似の変形実施形態では、コンポーネント構造体BSは端子面AFにシャント線路を介して接続され、他方で端子面AFは互いに変形しにくく形成された導体路又は導電性フレームによって互いに接続されている。この実施形態では、フレームは全端子面の短絡をもたらし、他方でコンポーネント構造体はシャント線路を介してのみ端子面に接続されている。この構成においてもシャント線路は全製造プロセスの終了後に初めて溶断によって分離される。
図5は概略的な平面図において本発明の更なる構成を示し、この場合複数の異なるコンポーネント構造体BS1〜BS4が異なるシャント線路SLを介して短絡されている。これらのシャント線路SLは例えばコンポーネント構造体BSの近傍に設けられたパッドP1、P2、P3、P4を端子面AF1、AF2、AF3、AF4に接続する。単一パッドP2から複数のシャント線路SLが延び出ることもできる。
図6Aは概略的な平面図において動作状態で外部端子への電気的接続がないコンポーネント構造体、いわゆるフローティング金属被覆層又はコンポーネント構造体をシャント線路だけによって他のコンポーネント構造体に接続する可能性を示す。シャント線路は電気的に直接的に又は間接的に端子と、例えば相応のパッドP1及びP2と接続されている区間SL’及びSL’’から成る。地点RAではシャント線路は断面積が低減されている。この地点RAにはここではシャント線路のさらに別の区間SL’’’が接続されており、この区間SL’’’はフローティングコンポーネント構造体BS1に接続されている。
これらのシャント線路の溶断のためにパッドP1及びP2を介して電流が印加され、この電流は区間RAにおける導体材料の溶解又は蒸発をもたらす。この場合、全ての3つの区間SL’、SL’’、SL’’’は電気的に分離される。図6Bは溶断の後の装置を示している。
図7は、フローティング金属構造体FSをシャント線路の2つの区間SL’及びSL’’によって橋絡する可能性を示している。これは、パッドがフローティング金属構造体、例えばアースフレーム又は磁気的遮蔽構造体によって囲まれている場合に必要である。溶断の際にはこれら2つの区間SL’及びSL’’が同時に分離されうる。
本発明は少数の実施例だけに基づいて示されたにもかかわらず、これらの実施例に限定されない。本発明はとりわけシャント線路の個数、配置及び構成に関してここに示された実施例とは異なる更に別のここには示されていない構成も含む。しかし、常に重要なことは、完成されたコンポーネントにおけるシャント線路によって電気的に互いに分離されたコンポーネント構造体が短絡され、こうして電気的フラッシュオーバから保護されることである。
概略的な平面図における2つのコンポーネント構造体及び1つのシャント線路を有する本発明のコンポーネントの基板を示す。 本発明のシャント線路を有する特殊なコンポーネントの基板を示す。 複数のシャント線路を有するコンポーネント構造体を示す。 ウェハ上の本発明の金属被覆層を示す。 複数のシャント線路を有するコンポーネント構造体を示す。 溶断の前の複数の互いに接続されたシャント線路を示し(図6A)及び溶断の後の複数の互いに接続されたシャント線路を示す(図6B)。 フローティング金属被覆層を橋絡するシャント線路を有するコンポーネント構造体を示す。
符号の説明
BS コンポーネント構造体
AF 端子面
S 基板
LB 導体路
SL シャント線路
RA 断面積の低減された区間
BD ボンディングワイヤ
KF コンタクト面
SK 切断エッジ
P パッド
FS フローティング金属構造体

Claims (6)

  1. ESDに対してセンシティブな電気的コンポーネントの製造のための方法において、
    基板上に又は基板内に電気的導体路を有するコンポーネント構造体をパターン化された金属被覆層の塗付によって形成し、
    コンポーネント機能に必要な金属被覆層に加えて少なくとも2つのシャント線路を形成し、該シャント線路は完成されたコンポーネント内で電気的に互いに分離された2つのコンポーネント構造体を電気的に短絡するものであり、ここで、該シャント線路は、外部からアクセス可能な2つの電気的端子面の間に延在し、かつ、該シャント線路の断面積が電気的導体路の断面積よりも低減された少なくとも1つの区間を備えており、
    少なくともつの電気的端子面と、基板と、コンポーネント構造体とを含んでいるコンポーネントを完成し、
    コンポーネントを完成の後でパッケージング又はカプセル化し、
    パッケージング又はカプセル化の後でシャント線路に接続された2つの端子に電流を印加し、該電流により低減された断面積を有する区間を溶断し、短絡を除去するものであり、ここで、シャント線路を断線するまで電流を高めて印加し、次いで端子に印加される電圧を除去することにより、溶断をコントロールする、
    ESDに対してセンシティブな電気的コンポーネントの製造のための方法。
  2. 複数のシャント線路を形成し、これらの複数のシャント線路を複数のステップで相応の端子対に電流をシーケンシャルに印加することによって溶断する、請求項1記載の方法。
  3. シャント線路を電気的導体路及び/又は導電性コンポーネント構造体の発生のための最初の金属被覆とともに形成する、請求項1または2記載の方法。
  4. 低減された断面積を有するシャント線路の区間を完成されたコンポーネントにおいてカバーされていない表面上に又は少なくとも1つの中空スペース内に設ける、請求項1〜3のうちの1項記載の方法。
  5. 金属被覆を基板としてのウェハ上の複数のコンポーネント領域において実施し、ウェハを完成の後で個々のコンポーネントに切り分け、ここで、シャント線路はそれぞれコンポーネント領域内部のコンポーネント構造体だけを短絡させる、請求項1〜4のうちの1項記載の方法。
  6. 複数のシャント線路がコンポーネントの各2つの端子面の間に設けられており、該シャント線路は各2つの端子面における電流の印加の間互いに独立に分離されている、請求項1〜4のうちの1項記載の方法。
JP2006549982A 2004-02-02 2005-01-14 センシティブなコンポーネント構造体を有するコンポーネント及びその製造のための方法 Expired - Fee Related JP4814108B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004005129.1A DE102004005129B4 (de) 2004-02-02 2004-02-02 Bauelement mit empfindlichen Bauelementstrukturen und Verfahren zur Herstellung
DE102004005129.1 2004-02-02
PCT/EP2005/000328 WO2005074028A1 (de) 2004-02-02 2005-01-14 Bauelement mit empfindlichen bauelementstrukturen und verfahren zur herstellung

Publications (2)

Publication Number Publication Date
JP2007520949A JP2007520949A (ja) 2007-07-26
JP4814108B2 true JP4814108B2 (ja) 2011-11-16

Family

ID=34801449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006549982A Expired - Fee Related JP4814108B2 (ja) 2004-02-02 2005-01-14 センシティブなコンポーネント構造体を有するコンポーネント及びその製造のための方法

Country Status (5)

Country Link
US (2) US7411291B2 (ja)
JP (1) JP4814108B2 (ja)
KR (1) KR101270062B1 (ja)
DE (1) DE102004005129B4 (ja)
WO (1) WO2005074028A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582952B2 (en) * 2006-02-21 2009-09-01 Qualcomm Mems Technologies, Inc. Method for providing and removing discharging interconnect for chip-on-glass output leads and structures thereof
DE102006039515B4 (de) * 2006-08-23 2012-02-16 Epcos Ag Drehbewegungssensor mit turmartigen Schwingstrukturen
DE102006048879B4 (de) * 2006-10-16 2018-02-01 Snaptrack, Inc. Elektroakustisches Bauelement
US8633552B1 (en) * 2007-03-01 2014-01-21 Micrel, Incorporated ESD protection for MEMS resonator devices
DE102008029094A1 (de) * 2007-06-21 2009-01-02 Epcos Ag Vorrichtung und Modul zum Schutz vor Blitzen und Überspannungen
US10365303B2 (en) * 2016-04-28 2019-07-30 Texas Instruments Incorporated Shunt strip
US10677822B2 (en) * 2016-09-27 2020-06-09 Analog Devices Global Unlimited Company Electrical overstress detection device
US11112436B2 (en) 2018-03-26 2021-09-07 Analog Devices International Unlimited Company Spark gap structures for detection and protection against electrical overstress events

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384202A (ja) * 1986-09-27 1988-04-14 Toshiba Corp 弾性表面波装置の製造方法
JPH11298289A (ja) * 1998-04-13 1999-10-29 Toyo Commun Equip Co Ltd 弾性表面波装置
JP2003152130A (ja) * 2001-11-16 2003-05-23 Tdk Corp 集積回路装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3033323A1 (de) * 1979-09-11 1981-03-26 Rohm Co. Ltd., Kyoto Schutzvorrichtung fuer eine halbleitervorrichtung
JPS594215A (ja) * 1982-06-29 1984-01-11 Fujitsu Ltd 弾性表面波装置
JP3124144B2 (ja) * 1993-01-27 2001-01-15 株式会社東芝 半導体装置
DE4307726C1 (de) 1993-03-11 1994-07-28 Siemens Matsushita Components Mit akustischen Oberflächenwellen arbeitendes Bauelement
KR0157345B1 (ko) * 1995-06-30 1998-12-01 김광호 반도체 메모리 소자의 전기 휴즈셀
DE19743344C2 (de) 1997-09-30 1999-08-05 Siemens Ag Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung
KR100267107B1 (ko) 1998-09-16 2000-10-02 윤종용 반도체 소자 및 그 제조방법
JP2000311959A (ja) * 1999-04-27 2000-11-07 Sanyo Electric Co Ltd 半導体装置とその製造方法
DE10000746A1 (de) 2000-01-11 2001-07-12 Epcos Ag Bauelement mit Ableitung für Pyrospannungen und Herstellverfahren
US6356433B1 (en) * 2000-03-03 2002-03-12 The Regents Of The University Of California Conducting polymer ultracapacitor
JP3435639B2 (ja) * 2000-04-13 2003-08-11 株式会社村田製作所 弾性表面波装置の製造方法及び弾性表面波装置
JP3382920B2 (ja) * 2000-06-30 2003-03-04 沖電気工業株式会社 共振器型弾性表面波フィルタ
DE10220347A1 (de) 2002-05-07 2003-11-20 Epcos Ag Anordnung mit Pyroschutz

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384202A (ja) * 1986-09-27 1988-04-14 Toshiba Corp 弾性表面波装置の製造方法
JPH11298289A (ja) * 1998-04-13 1999-10-29 Toyo Commun Equip Co Ltd 弾性表面波装置
JP2003152130A (ja) * 2001-11-16 2003-05-23 Tdk Corp 集積回路装置

Also Published As

Publication number Publication date
US20060284307A1 (en) 2006-12-21
DE102004005129A1 (de) 2005-08-18
US20090011554A1 (en) 2009-01-08
JP2007520949A (ja) 2007-07-26
US7411291B2 (en) 2008-08-12
KR101270062B1 (ko) 2013-05-31
WO2005074028A1 (de) 2005-08-11
KR20060132712A (ko) 2006-12-21
US7998805B2 (en) 2011-08-16
DE102004005129B4 (de) 2018-09-27

Similar Documents

Publication Publication Date Title
KR101270062B1 (ko) 민감성 구조물을 포함하는 소자 및 그의 제조 방법
US9266722B2 (en) ESD protection for MEMS resonator devices
US11476245B2 (en) ESD protection of MEMS for RF applications
US9065420B2 (en) Fabrication method of acoustic wave device
EP0510900A2 (en) Wetting-based breakable links
JP2010061976A (ja) スイッチ及びesd保護素子
JP7325384B2 (ja) 半導体装置の製造方法
CN107808865B (zh) 抗短路芯片级封装
CN101207118A (zh) 半导体芯片
US8796058B2 (en) Semiconductor structure
US7023070B2 (en) Semiconductor device
JP3613359B2 (ja) 半導体装置の製造方法及び半導体装置
JPH09196700A (ja) 静電容量型半導体力学量センサ及び製造方法
KR102205988B1 (ko) Saw 필터 패키지 및 그의 제조방법
JPH0831982A (ja) 半導体装置及び半導体チツプの実装方法
JP5743383B2 (ja) 圧電素子及び圧電装置の製造方法
KR20130017349A (ko) 모니터링 패드 및 이를 포함하는 반도체 장치
JPH08167826A (ja) 弾性表面波素子
JP6508679B2 (ja) 電子デバイス
JPH06244236A (ja) 半導体装置の製造方法
JP2738011B2 (ja) 静電気対策用ウエーハ
JP2005175506A (ja) 半導体装置
JP2010149209A (ja) 電気部品およびその製造方法
JP2005045267A (ja) 半導体装置
JPH0846141A (ja) 集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Ref document number: 4814108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees