JP4858367B2

JP4858367B2 - 固体撮像素子の製造方法

Info

Publication number: JP4858367B2
Application number: JP2007234532A
Authority: JP
Inventors: 康丸山; 秀司阿部; 裕之森
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2007-09-10
Filing date: 2007-09-10
Publication date: 2012-01-18
Anticipated expiration: 2023-11-04
Also published as: JP2007324632A

Description

本発明は、固体撮像素子の製造方法に係わり、いわゆる裏面照射型の固体撮像素子の製造方法に係わる。

半導体デバイスの高集積化に伴い、トランジスタ及び他の半導体素子をより縮小して実装密度をさらに高める傾向にある。
このため、ＣＭＯＳセンサ（ＣＭＯＳ型固体撮像素子）においても、画素を微細化して素子を高集積化することが求められる。

しかしながら、従来のＣＭＯＳセンサでは、配線部上に形成されたレンズから、配線層の間を通して受光センサ部に光を照射して検出する構成となっていたため、デバイスの高集積化が進むことにより画素が微細化することに伴い、配線層等の障害物により入射光のケラレを生じることから、受光センサ部の開口率が小さくなり、充分な光を受光センサ部に照射することができなくなっていた。このため、感度が低下したり、シェーディングが大きくなったりする問題も生じる。

そこで、裏面側（配線部とは反対側）より受光センサ部に光を照射することにより、配線層等の障害物の影響を受けず、実効開口率１００％を達成することが可能になり、大幅に感度を上げることができる。
このことから、裏面側（配線部とは反対側）より受光センサ部に光を照射する構成のＣＭＯＳセンサ、いわゆる裏面照射型ＣＭＯＳセンサの開発が行われている。

そして、裏面照射型のイメージセンサにおいて、受光センサ部のシリコン層を薄くして、高い感度を得ることが考えられている（例えば、特許文献１又は特許文献２参照）。

この構成を適用した裏面照射型ＣＭＯＳセンサの概略断面図を図１３に示す。
このＣＭＯＳセンサ１００では、受光センサ部１０２のシリコン基板１０１が薄く形成されているため、入射光Ｌの感度を高くすることができる。
また、配線層１０４を受光センサ部１０２上に形成しても入射光Ｌが遮られないため、配線層１０４のレイアウトの自由度が高くなる。これにより、配線層１０４を多層に形成して画素の面積を縮小することにより、素子の高集積化を図ることができる。

このようなシリコン層を薄くした裏面照射型のイメージセンサの製造方法としては、例えば、シリコン基板に受光センサ部のフォトダイオードを形成した後に、裏面からシリコン基板を研摩して薄くする方法が考えられている。

特開平６−７７４６１号公報（図３）特開平６−２８３７０２号公報（図２）

しかしながら、上述の製造方法では、裏面を研摩した後のシリコン基板の界面が電気的に不安定になる。また、機械的なダメージがシリコン基板に入ってしまう。
これらのことから、暗電流の発生原因となっている。

このため、上述した構成の裏面照射型構造のイメージセンサは、冷却して使用する等、用途が限られてしまっている。
さらに、光吸収はシリコン層の厚さに依存するが、研摩により薄くしていることから受光センサ部のシリコン層（シリコン基板）の厚さの制御性が悪く、そのためにセンサとしての分光特性がばらつくことになる。
このような問題により、製造歩留まりが悪くなり、コストが高くなってしまう。

従って、裏面照射型構造は、受光センサ部の感度を高くすることができるにもかかわらず、非常に限られた用途でしか使われていない。

また、従来の裏面照射型構造のイメージセンサは、光電変換がなされる受光センサ部が形成されているシリコン層の厚さが数十μｍもあり、画素の微細化を図ろうとすると、隣接画素間で信号電荷が拡散して、混色が生じることになる。
このため、微細な画素を実現することが難しい。

上述した問題の解決のために、本発明においては、感度が高くシェーディングをほとんど生じない構成であり、かつ画素の微細化を図ることを可能にする構成の固体撮像素子を良好な歩留まりで製造することができる固体撮像素子の製造方法を提供するものである。

本発明の固体撮像素子の製造方法は、シリコン基板と中間層とシリコン層とが積層された積層基板を使用して、この積層基板のシリコン層に受光センサ部の半導体領域を形成する工程と、シリコン層の上方に絶縁層中に配線層を有する配線部を形成する工程と、その後に配線部上に支持基板を張り合わせる工程と、シリコン基板及び中間層を除去してシリコン層を露出させる工程とを少なくとも有するものである。

上述の本発明の固体撮像素子の製造方法によれば、シリコン層の上方に配線部を形成し、（積層基板の）シリコン基板及び中間層を除去してシリコン層を露出させるため、配線部が形成された表面側とは反対の裏面側のシリコン層を露出させて、裏面側から光を照射する裏面照射型構造とすることができる。
また、シリコン基板と中間層とシリコン層とが積層された積層基板を使用して、この積層基板のシリコン層に受光センサ部の半導体領域を形成するため、受光センサ部の半導体領域を形成するシリコン層の界面が比較的安定しており、シリコン層の厚さを制御して、固体撮像素子の分光特性を安定化することが容易になる。
しかも、半導体領域を形成するシリコン層に対しては、表面側に配線部を形成し、裏面側のシリコン基板及び中間層を除去することから、シリコン層を研摩する必要がなく、シリコン層に機械的ダメージが入らないようにすることが可能になる。
そして、シリコン層が薄い積層基板を使用すれば、上述した本発明の固体撮像素子の構成、即ち受光センサ部の半導体領域が形成されたシリコン層が１０μｍ以下（或いは５μｍ以下）と薄い構成の固体撮像素子を製造することが可能になる。

本発明の固体撮像素子の製造方法によれば、シリコン層の上方に配線部を形成し、その後に配線部上に支持基板を張り合わせ、シリコン基板及び中間層を除去してシリコン層を露出させることにより、シリコン層の界面が安定しており、またシリコン層の厚さを制御して固体撮像素子の分光特性を安定化させることができるため、分光特性が良好な固体撮像素子を歩留まりよく製造することができる。
また、シリコン層が薄い積層基板を使用すれば、受光センサ部の半導体領域が形成されたシリコン層が薄い構成の固体撮像素子を容易に製造することができる。
特に、比較的低温の熱処理により製造を行うことが可能であるため、トランジスタ等への熱処理の影響を少なくすることが可能であり、これによりピッチの狭いトランジスタを形成して、画素の微細化を図ることが容易になる。また工程数の増加も少ない。

図１は、本発明の一実施の形態として、固体撮像素子の概略構成図（断面図）を示す。
本実施の形態は、本発明をＣＭＯＳセンサ（ＣＭＯＳ型固体撮像素子）に適用したものである。
この固体撮像素子１は、表面側から、支持基板２、配線部３、シリコン基板４、カラーフィルタ５、オンチップレンズ６が形成されて構成されている。
配線部３は、層間絶縁層１１を介して複数層の配線層１２が形成されて成る。配線部３とシリコン基板４との間には、ゲート絶縁膜となる薄い絶縁膜１３が形成され、この絶縁膜１３の表面側に電荷を読み出すためのゲート電極１４が形成されている。
シリコン基板４内には、受光センサ部のフォトダイオードを構成するＮ型領域１７が厚さ方向に厚く形成されており、Ｎ型領域１７の表面側に正電荷蓄積領域（Ｐ^＋領域）１６が形成されている。また、ゲート電極１４の下の読み出し領域を介して、Ｎ型のフローティングディフュージョン（ＦＤ）１５が形成されている。
支持基板２と配線部３とは、図示しないが、接着層等により接着されている。支持基板２としては、例えばシリコン基板を用いることができる。平坦性が良好で、シリコンとの熱膨張率の差が少ない材料であれば他の材料の基板を用いてもよい。
そして、光Ｌをレンズ６側、即ち配線部３とは反対の裏面側から入射させる構成となっており、いわゆる裏面照射型のＣＭＯＳセンサが構成されている。

ゲート電極１４と、Ｎ型領域１７の先端部と、フローティングディフュージョン１５とにより、読み出しトランジスタが構成されている。
また、図示しない断面において、シリコン基板４の表面側の部分に、画素内の他のトランジスタや周辺部の回路素子が形成されている。

特に、本実施の形態においては、受光センサ部が形成されたシリコン層（シリコン基板）４の厚さＤを、１０μｍ以下とする。より好ましくは、シリコン層４の厚さＤを５μｍ以下とする。
これにより、シリコン層４の厚さＤが薄く形成されているため、隣接する画素への光の入射による混色の発生を抑えることができ、また高い感度を実現することができる。
さらに、ＣＭＯＳセンサで通常用いられている駆動電圧（２．５Ｖ〜３．３Ｖ）の範囲で設計して、約２００ｍＶ／μｍ以上のドリフト電界を形成することができるため、この電界により表面側への電荷の読み出しを確実に行うことが可能になる。
また、光照射によるノイズも、表面照射型構造のＣＭＯＳ型固体撮像素子と同等以下である。

シリコン層４の厚さＤを１０μｍ以下としたときには、赤外領域も含めた広い波長範囲で高い感度が得られる。

シリコン層４の厚さＤを５μｍ以下としたときには、可視光領域で高い感度を得ることができる。
また、上述の駆動電圧の範囲で設計したときに約４００ｍＶ／μｍ以上のドリフト電界を形成することができるため、表面側への電荷の読み出しを容易に行うことができる。

このようにシリコン層４の厚さＤを５μｍ以下としたときには、製造が容易になる利点も有する。
シリコン層４の厚さＤが５μｍを超えると、図１に示す構成のＮ型領域１７を形成するためには、超高エネルギーのイオン注入を行うことやイオン注入の前に酸化膜等のハードマスクを形成する必要がある。
これに対して、シリコン層４の厚さＤを５μｍ以下としたときには、レジストマスクを用いてＮ型領域１７を形成するイオン注入を行うことが可能になるため、容易に製造ができる。

また、本実施の形態の固体撮像素子１においては、隣接する画素の受光センサ部のＮ型領域１７の間に、画素分離領域として、Ｐ^＋領域（高濃度のＰ型領域）１８が深さ方向の全体にわたって形成されている。
これにより、各画素のＮ型領域１７を電気的に分離して、隣接する画素間における電気的混色を防止することができる。

さらに、本実施の形態の固体撮像素子１においては、Ｎ型領域１７の裏面側、即ちカラーフィルタ５側にも、Ｐ^＋領域１９が形成されている。
これにより、シリコン層４の裏面側の界面準位に起因する暗電流も低減することができる。

この固体撮像素子１においては、図２に受光センサ部付近の断面図を示すように、受光センサ部のＮ型領域の比較的深い位置（裏面側の部分）において、入射光が光電変換され、図２中矢印で示すように、表面側に電荷ｅ⁻が移動していく。上述したドリフト電界が大きいほど、この移動がスムーズに行われる。
そして、ゲート電極１４をオン状態にすることにより、電荷ｅ⁻がフローティングディフュージョン１５に読み出される。

ここで、図１に示す構成の固体撮像素子１において、シリコン層の厚さＤと、受光センサ部における量子効率の入射光Ｌの波長依存性との関係を調べた。
シリコン層の厚さＤ（μｍ）と、受光センサ部における量子効率の入射光Ｌの波長（ｎｍ）依存性との関係を図３及び図４に示す。図３は、シリコン層の厚さＤと、その厚さのシリコン層全体での量子効率を示している。図４は、光Ｌの入射側から１μｍ毎の厚さ区間での量子効率（各部分での吸収割合）を示しており、例えば厚さ２μｍ〜３μｍの区間は２．５μｍの所にプロットしている。

図３より、青（波長４００ｎｍ付近）は２μｍ以下、緑（波長５５０ｎｍ付近）は５μｍ程度で、それぞれ１００％吸収される。赤（波長７５０ｎｍ付近）は、１０μｍでも１００％は吸収されない。
図４より、シリコン層の厚さを５μｍとした場合、深さ４．７５〜５．２５μｍ（トランジスタの拡散層を想定）で赤（７５０ｎｍ）が吸収される割合は最大で２％である。緑及び青は無視できるくらい小さい。

また、人間の眼で見る画像アプリケーション用の固体撮像素子では、赤外線カットフィルターを設けて、赤外線が入射しないようにしている。
この赤外線カットフィルターの分光特性を図５に示す。図５では、蒸着型の赤外線カットフィルターと吸収型の赤外線カットフィルターを共に示している。通常は蒸着型が使用され、図５に示すように、波長６５０ｎｍ以下の光はほとんど透過するが、波長６５０ｎｍより長波長の光はカットされる特性を有している。
従って、人間の眼で見る画像アプリケーション用の固体撮像素子では、６５０ｎｍよりも長波長側に感度を有する必要がない。なお、監視用の場合には赤外線にも感度を有していた方がよい。
シリコン層４の厚さＤが５μｍ以下であっても波長６５０ｎｍ以下の光に対しての感度が充分得られることから、人間の眼で見る画像アプリケーション用の固体撮像素子では、本実施の形態の構成とすることにより、充分に高い感度が得られる。

また、２次元波動解析により、表面照射型構造のＣＭＯＳセンサにおける回折光による混色の発生を調べたところ、数％程度存在することがわかった。
これに対して、裏面照射型構造のＣＭＯＳセンサにおいては、回折光による混色はほとんど発生せず、波動解析の検出限界以下（０．１％以下）となる。
ただし、裏面照射型構造のＣＭＯＳセンサでは、裏面から入射した光が表面側の素子（例えばトランジスタ）へ影響を及ぼしてノイズ源となる可能性がある。
そこで、シリコン層の厚さを例えば５μｍとすることにより、裏面から入射した光による表面側の素子（例えばトランジスタ）への影響を抑制することができ、トータルのノイズの量を表面照射型構造のＣＭＯＳセンサよりも低減することができる。

上述の本実施の形態の固体撮像素子１の構成によれば、受光センサ部が形成されたシリコン層４の配線部３の側（表面側）とは反対側（裏面側）にオンチップレンズ６等を配置して、この裏面側から光Ｌを入射させる裏面照射型構造となっており、オンチップレンズ６と受光センサ部との間に配線層１２がなく、配線層１２による入射光のケラレを生じない。これにより、受光センサ部の面積が同じでも入射光量を増すことができると共に、受光センサ部の面積を増やしたりＮ型領域１７のパターン形状を光が入射し易いように設定したりすることも可能になり、感度の向上を図ることができる。また、周辺画素におけるシェーディングの発生を抑制することができる。

裏面照射型構造となっているため、この図１に示す固体撮像素子１では、配線部３に光を通す必要がないため、配線層１２の配置レイアウトや設計の自由度が大きくなることから、例えば配線層１３の膜厚や抵抗を最適化することができる。
これにより、各画素の固体撮像素子１をより微細化して、高集積化や小型化を図ることができる。表面照射型構造では１００万画素以上のＣＭＯＳセンサを構成することが困難であるが、本実施の形態の構成では１００万画素以上とすることが容易に実現可能になる。

また、本実施の形態の固体撮像素子１の構成によれば、シリコン層４の厚さＤが１０μｍ以下、より好ましくは５μｍ以下とされるため、シリコン層が数十μｍ程度の厚さであった従来の裏面照射型構造の構成と比較しても、シリコン層４の厚さＤが薄くなっており、レンズ６と受光センサ部のＮ型領域１７との距離をさらに短くすることができるため、この点でも感度の向上を図ることができると共に、隣接画素への入射による混色の発生を抑制することができる。これにより、画素の微細化を図った場合でも、混色の発生を抑制することができる。

そして、シリコン層４の厚さＤが薄くなることにより、通常の電圧（２．５Ｖ〜３．３Ｖ）の範囲で設計した場合に、ドリフト電界を強く形成することができ、裏面側で光電変換された電荷を容易に表面側に読み出すことができる。
これにより、受光センサ部に蓄積される電荷量を増やしても電荷の読み出しを充分に行うことができることから、蓄積される電荷量を増やしてダイナミックレンジを向上することができる。

さらに、本実施の形態の固体撮像素子１の構成によれば、各画素の受光センサ部のフォトダイオードを構成するＮ型領域１７の間に、シリコン層４の厚さ全体にわたって、画素分離領域としてＰ^＋領域１８が形成されていることにより、電気的にも画素を分離することができ、隣接する画素との電気的混色を防止することができる。

さらにまた、本実施の形態の固体撮像素子１の構成によれば、シリコン層４のＮ型領域１７の裏面側にもＰ^＋領域１９が設けられていることにより、表面側（正電荷蓄積領域１６）と同様に、裏面側にもいわゆるＨＡＤ（Hole Accumulated Diode ）構造が形成されている。これにより、裏面側のシリコン層４の界面付近における暗電流の発生を抑制することができる。

そして、本実施の形態の固体撮像素子１は、ＣＭＯＳセンサ（ＣＭＯＳ型固体撮像素子）であることから、ＣＣＤ固体撮像素子で問題になるスミアの発生も生じない。

続いて、本発明の固体撮像素子の製造方法の一実施の形態として、図１の固体撮像素子１と同様の構成の裏面照射型構造を有する固体撮像素子を製造する方法を説明する。
本実施の形態では、図６に断面図を示すように、シリコン基板２３に、中間層２２としてシリコン酸化膜（ＳｉＯ_２膜）を介してシリコン層２１を形成して成るＳＯＩ基板２４を使用する。
ＳＯＩ基板２４は、全体の厚さを例えば７２５μｍ以下、シリコン層２１の厚さを１０μｍ以下（より好ましくは５μｍ以下）とする。

まず、図７Ａに示すように、ＳＯＩ基板２４のシリコン層２１に、フォトダイオードを構成するＮ型領域１７の主要部（裏面側の部分）となるＮ型領域２５と、裏面側のＰ^＋領域１９とを、それぞれイオン注入により形成する。また、併せてカラーフィルタやオンチップレンズの位置合わせのための合わせマーク２６も形成する。

次に、図７Ｂに示すように、第１の支持基板３１の一面に接着層３２を形成し、この接着層３２を介して、第１の支持基板３１をＳＯＩ基板２４のシリコン層２１に接着する。そして、例えば１１００℃の熱処理を施すことにより、接着を行う。この際に、シリコン層２１のＮ型領域２５やＰ^＋領域１９の不純物が活性化される。

次に、図７Ｃに示すように、ウエハの上下を反転する。
続いて、例えば、バックグラインド法や、ＣＭＰ（化学的機械的研磨）法や、ウエットエッチング等により、シリコン層２１の上にあるシリコン基板２３及び中間層２２を順次除去する。これにより、図８Ｄに示すように、シリコン層２１が露出する。

次に、シリコン層２１上に薄い絶縁膜を介して読み出しトランジスタのゲート電極１４を形成する。また、シリコン層２１に対して表面側からＮ型不純物のイオン注入を行って、フォトダイオードを構成するＮ型領域１７の残りの表面側の部分となるＮ型領域２７と、Ｎ型領域から成るフローティングディフュージョン１５を形成する。さらに、シリコン層２１に対して表面側からＰ型不純物のイオン注入を行って、Ｎ型領域２７の表面にＰ型（Ｐ^＋）の正電荷蓄積領域１６を形成する（以上図８Ｅ参照）。
これにより、裏面側から形成したＮ型領域２５と表面側から形成したＮ型領域２７とにより、受光センサ部のＮ型領域１７が形成される。

続いて、図８Ｆに示すように、シリコン層２１の上に、層間絶縁層１１を介して多層の配線層１２が形成されて成る配線部３を形成する。
さらに、図示しないが、配線部３の上面に保護膜を形成する。この保護膜は、配線部３が吸湿して配線層１２に悪影響を及ぼさないようにするためのものであり、例えばプラズマＣＶＤ法でシリコン窒化膜を形成する。

次に、図９Ｇに示すように、第２の支持基板３３の一面に接着層３４を形成し、この接着層３４を介して、第２の支持基板３３を配線部３の上に接着する。そして、４００℃以下の熱処理を施すことにより、接着を行う。今回の熱処理は、配線層１２を形成した後であるため、配線層１２に影響しないようにするため、４００℃以下の低温にしている。この場合の接着層３４としては、ＳＯＧ（スピン・オン・グラス）や、金属接合が可能な金属層を用いることができる。

次に、図９Ｈに示すように、再びウエハを反転させる。
続いて、例えば、バックグラインド法や、ＣＭＰ（化学的機械的研磨）法や、ウエットエッチング等により、シリコン層２１の上にある第１の支持基板３１及び接着層３２を除去する。これにより、図１０Ｉに示すように、シリコン層２１が露出する。

次に、図１０Ｊに示すように、シリコン層２１の上に反射防止膜２８を形成し、その上にカラーフィルタ５及びオンチップレンズ６を順次形成する。図示しないが、外部端子接続用等のパッド電極の形成も行う。
このようにして、裏面照射型構造の固体撮像素子を製造することができる。

なお、図１に示した固体撮像素子１のようなＣＭＯＳセンサでは、撮像部を構成する固体撮像素子１と共に、固体撮像素子１の駆動や制御等を行うための周辺回路部が同一の半導体チップに形成される。
従って、図示しないが、受光センサ部の半導体領域を形成する際に、周辺回路部のトランジスタ等の半導体領域も形成される。同様に、配線層１２として、周辺回路部の配線も形成される。

上述の本実施の形態の製造方法によれば、図１に示した固体撮像素子１と同様の構成の固体撮像素子、即ち受光センサ部が形成されたシリコン層の厚さが１０μｍ以下（より好ましくは５μｍ以下）の固体撮像素子を製造することができる。
従って、本実施の形態の製造方法によれば、可視光領域で充分高い感度が得られ、隣接する画素への光の入射による混色やシェーディング、隣接する画素との電気的混色を抑制することができ、ダイナミックレンジの向上を図ることができ、かつスミアの発生がない構成の固体撮像素子を製造することができる。

本実施の形態では、シリコン層２１が予めＳＯＩ基板２４に形成されたものであるため、シリコン層２１の界面が比較的安定しており、図１３に示した構成よりも界面で発生する暗電流を低減することができる。
また、シリコン層２１の厚さの制御性が良好であり、分光特性を安定させることができるため、製造歩留まりを良好とすることができる。
しかも、シリコン層２１に対しては、表面側に配線部３を形成し、裏面側に第１の支持基板３１を張り合わせ、後にこの第１の支持基板３１を除去することにより、シリコン層２１を研摩しないため、シリコン層２１に機械的ダメージが入らない。

また、本実施の形態では、ＳＯＩ基板２４を使用しているため、例えば既存の（市販されている）安価なＳＯＩ基板２４を用いて、より安いコストで固体撮像素子を製造することも可能になる。

特に、本実施の形態の製造方法では、第１の支持基板３１の貼り合わせの際の比較的高温の熱処理により、シリコン層２１の活性層の界面の結晶性を向上することができ、ノイズが少ない固体撮像素子を製造することができる。また、裏面側のＰ^＋領域１９を裏面側からシリコン層２１にイオン注入して形成するため、Ｐ^＋領域１９の位置をシリコン層２１の裏面側の界面付近に制御することが容易である。

次に、本発明の固体撮像素子の製造方法の他の実施の形態として、図１の固体撮像素子１と同様の構成の裏面照射型構造を有する固体撮像素子を製造する他の方法を説明する。

本実施の形態においても、図６に断面図を示すＳＯＩ基板２４を使用する。
ただし、ＳＯＩ基板２４は、全体の厚さを例えば７２５μｍ、中間層（ＳｉＯ_２膜）２２の厚さを例えば１０μｍ以下として、シリコン層２１の厚さを１０μｍ以下（より好ましくは５μｍ以下）とする。

まず、図１１Ａに示すように、ＳＯＩ基板２４のシリコン層２１に、フォトダイオードを構成するＮ型領域１７と、裏面側のＰ^＋領域１９と、表面側のＰ^＋領域１６と、フローティングディフュージョン１５となるＮ型領域を、それぞれイオン注入により形成する。また、併せてカラーフィルタやオンチップレンズの位置合わせのための合わせマーク２６も形成する。なお、Ｎ型領域１７は、上部と下部のパターンが異なるので、例えば下部を形成するイオン注入と上部を形成するイオン注入との２回に分けて形成する。
このとき、シリコン層２１の厚さが５μｍ以下である場合には、図示しないフォトレジストをマスクとして用いてイオン注入を行うことができるが、シリコン層２１の厚さが５μｍを超える場合には、酸化膜等によるハードマスクを用いて比較的高いエネルギーでイオン注入を行う必要がある。

次に、シリコン層２１上に薄い絶縁膜を介して読み出しトランジスタのゲート電極１４を形成する。
続いて、図１１Ｂに示すように、シリコン層２１の上に、層間絶縁層１１を介して多層の配線層１２が形成されて成る配線部３を形成する。
さらに、図示しないが、配線部３の上面に保護膜を形成する。この保護膜は、配線部３が吸湿して配線層１２に悪影響を及ぼさないようにするためのものであり、例えばプラズマＣＶＤ法でシリコン窒化膜を形成する。

次に、図１１Ｃに示すように、第１の支持基板３１の一面に接着層３２を形成し、この接着層３２を介して、第１の支持基板３１を配線部３の上に接着する。そして、４００℃以下の熱処理を施すことにより、接着を行う。この熱処理は、配線層１２を形成した後であるため、配線層１２に影響しないようにするため、４００℃以下の低温にしている。この場合の接着層３２としては、先の実施の形態と同様に、ＳＯＧ（スピン・オン・グラス）や、金属接合が可能な金属層を用いることができる。

次に、図１２Ｄに示すように、ウエハを反転させる。
続いて、例えば、バックグラインド法や、ＣＭＰ法や、ウエットエッチング等により、裏面側をエッチングして、ＳＯＩ基板２４のシリコン基板２３と中間層（ＳｉＯ_２膜）２２を除去する。これにより、図１２Ｅに示すように、シリコン層２１が露出する。

次に、図示しないがシリコン層２１の上面を酸化して酸化膜を形成する。
その後、図１２Ｆに示すように、シリコン層２１の上に反射防止膜２８を形成し、その上にカラーフィルタ５及びオンチップレンズ６を順次形成する。図示しないが、外部端子接続用等のパッド電極の形成も行う。
このようにして、裏面照射型構造の固体撮像素子を製造することができる。

なお、この場合も、受光センサ部の半導体領域を形成する際に、周辺回路部のトランジスタ等の半導体領域も形成される。同様に、配線層１２として、周辺回路部の配線も形成される。

本実施の形態では、シリコン層２１が予めＳＯＩ基板２４に形成されたものであるため、シリコン層２１の界面が比較的安定しており、図１３に示した構成よりも界面で発生する暗電流を低減することができる。
また、シリコン層２１の厚さの制御性が良好であり、分光特性を安定させることができるため、製造歩留まりを良好とすることができる。
しかも、シリコン層２１に対しては、表面側に配線部３を形成し、裏面側のシリコン基板２３及び中間層２２を除去することから、シリコン層２１を研摩しないため、シリコン層２１に機械的ダメージが入らない。

特に、本実施の形態の製造方法では、熱処理が比較的低温の４００℃以下であることから、シリコン層のフォトレジスタ以外の部分に形成される、トランジスタのソース／ドレイン等の不純物領域への熱処理の影響が少なくなる。これにより、最新のデザインルールを適用してトランジスタのチャネル長をより短くすることが可能になることから、容易に微細化を図ることができる。

なお、ＳＯＩ基板２４のシリコン層２１の厚さに例えば１０％程度のばらつきがある場合には、分光特性にはほとんど影響しないが、同じ条件でイオン注入してもＮ型領域１７の深さや裏面側のＰ^＋領域１９の位置にばらつきが生じることがある。
裏面側のＰ^＋領域１９が裏面側のシリコン層２１の界面よりも深い位置に形成されてしまうと、暗電流を抑制する効果が弱くなってノイズが発生するため好ましくない。一方、裏面側のＰ^＋領域１９がシリコン層２１の界面よりも浅い位置に形成されてしまうと、電気的バリアとなってしまい、読み出すことが可能な電荷量が少なくなり、感度が低下してしまう。
このシリコン層２１の厚さにばらつきに対する有効な方策としては、ＳＯＩ基板２４のウエハのシリコン層２１の厚さを測定することにより、例えばシリコン層２１の厚さがほぼ同等（ばらつきが問題にならない程度である範囲内）のウエハを選定して使用することや、例えばシリコン層２１の厚さに応じてイオン注入の条件（エネルギー等）を変更するように制御することが考えられる。

また、本実施の形態では、図１１Ａに示したように、Ｎ型領域１７及び裏面側のＰ^＋領域１９をシリコン層２１の表面側からイオン注入して形成しているが、比較的低い温度で注入したイオンの活性化を行うことが可能になれば、シリコン基板２３を除去した後（図１２Ｅの工程の後）に裏面側からイオン注入してＮ型領域１７の裏面側の部分やＰ^＋領域１９を形成することも可能である。即ち、先の実施の形態の製造方法のように、表面側と裏面側とから２回に分けてイオン注入することが可能になる。

また、上述の各実施の形態では、受光センサ部の光電変換が行われる領域をＮ型領域１７として、Ｎ型領域１７の表面側と裏面側とにそれぞれＰ^＋領域１６，１９を形成した構成となっているが、本発明では、それぞれ逆導電型にした構成にも適用することが可能である。

なお、上述した製造方法の各実施の形態では、中間層２２にＳｉＯ_２膜を用いたＳＯＩ基板２４を使用したが、本発明の製造方法ではシリコン基板と中間層とシリコン層とが積層された積層基板を使用するものであり、中間層としてその他の材料、例えばポーラスシリコン等の剥離の容易な材料を形成した積層基板を使用することも可能である。

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

本発明の一実施の形態の固体撮像素子の概略構成図（断面図）である。図１の固体撮像素子の要部の断面図である。シリコン層の厚さと受光センサ部における量子効率の入射光の波長依存性との関係を示す図である。シリコン層の厚さと受光センサ部における量子効率の入射光の波長依存性との関係を示す図である。赤外線カットフィルターの分光特性を示す図である。ＳＯＩ基板の断面図である。Ａ〜Ｃ本発明の固体撮像素子の製造方法の一実施の形態を示す製造工程図である。Ｄ〜Ｆ本発明の固体撮像素子の製造方法の一実施の形態を示す製造工程図である。Ｇ、Ｈ本発明の固体撮像素子の製造方法の一実施の形態を示す製造工程図である。Ｉ、Ｊ本発明の固体撮像素子の製造方法の一実施の形態を示す製造工程図である。Ａ〜Ｃ本発明の固体撮像素子の製造方法の他の実施の形態を示す製造工程図である。Ｄ〜Ｆ本発明の固体撮像素子の製造方法の他の実施の形態を示す製造工程図である。裏面照射型ＣＭＯＳセンサの概略断面図である。

符号の説明

１固体撮像素子、２支持基板、３配線部、４，２１シリコン層、５カラーフィルタ、６オンチップレンズ、１２配線層、１４ゲート電極、１５フローティングディフュージョン、１６，１８，１９Ｐ^＋領域、１７，２５，２７Ｎ型領域、２２中間層、２３シリコン基板、２４ＳＯＩ基板、２６合わせマーク、２８反射防止膜、３１第１の支持基板、３２，３４接着層、３３第２の支持基板

Claims

シリコン基板と中間層とシリコン層とが積層された積層基板を使用して、
前記積層基板の前記シリコン層に受光センサ部の半導体領域を形成する工程と、
前記シリコン層の上方に、絶縁層中に配線層を有する配線部を形成する工程と、
その後に、前記配線部上に支持基板を張り合わせる工程と、
前記シリコン基板及び前記中間層を除去して、前記シリコン層を露出させる工程とを、
少なくとも有する
固体撮像素子の製造方法。
バックグラインドにより、前記シリコン基板及び前記中間層を除去する請求項１に記載の固体撮像素子の製造方法。
化学的機械的研磨法により、前記シリコン基板及び前記中間層を除去する請求項１に記載の固体撮像素子の製造方法。
ウエットエッチングにより、前記シリコン基板及び前記中間層を除去する請求項１に記載の固体撮像素子の製造方法。
前記中間層はＳｉＯ_２膜又はポーラスシリコン層である請求項１に記載の固体撮像素子の製造方法。