Nothing Special   »   [go: up one dir, main page]

JP4785433B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP4785433B2
JP4785433B2 JP2005171659A JP2005171659A JP4785433B2 JP 4785433 B2 JP4785433 B2 JP 4785433B2 JP 2005171659 A JP2005171659 A JP 2005171659A JP 2005171659 A JP2005171659 A JP 2005171659A JP 4785433 B2 JP4785433 B2 JP 4785433B2
Authority
JP
Japan
Prior art keywords
state imaging
solid
imaging device
gate electrode
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005171659A
Other languages
English (en)
Other versions
JP2006344916A (ja
JP2006344916A5 (ja
Inventor
俊輔 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005171659A priority Critical patent/JP4785433B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to EP06115090A priority patent/EP1732135B1/en
Priority to EP10184077A priority patent/EP2267777A3/en
Priority to US11/448,020 priority patent/US7456453B2/en
Priority to DE602006019663T priority patent/DE602006019663D1/de
Publication of JP2006344916A publication Critical patent/JP2006344916A/ja
Publication of JP2006344916A5 publication Critical patent/JP2006344916A5/ja
Priority to US12/259,350 priority patent/US7642581B2/en
Application granted granted Critical
Publication of JP4785433B2 publication Critical patent/JP4785433B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像装置に関し、より具体的にはMOS型固体撮像装置に関する。
固体撮像装置は近年ディジタルスチルカメラ、ビデオカメラを中心とする画像入力用の撮像装置として、急速に需要が高まっている。
これらの固体撮像装置として、CCDやMOS型センサが広く用いられている。前者は後者と比較して、感度が高くノイズが小さいために、高画質の撮像装置として普及している。しかし、反面、消費電力が大きく、駆動電圧が高く、また、汎用の半導体製造プロセスにより製造することができないためにコストが高い。更に、駆動回路等の周辺回路を集積することが困難であるといった課題がある。これに対し、MOS型センサは上記の弱点をカバーすることができるという特徴がある。
MOS型固体撮像装置の代表としてCMOS固体撮像装置が実用化されている。CMOS固体撮像装置の1画素分の回路図を図11に、平面レイアウト図を図12に、断面構造を図13に示す。
図11において、1はフォトダイオード(PD)、2はフォトダイオードの電荷を転送する転送MOSトランジスタ、3は転送された電荷を一時的に蓄えておくフローティングディフュージョン(FD)部、4はFD部3およびPD1をリセットするためのリセットMOSトランジスタ、5は固体撮像装置の画素アレイ中の任意の1行を選択するための選択MOSトランジスタ、6はFD3に蓄積された電荷を電圧に変換してソースフォロワー型増幅器で増幅するソースフォロワーMOSトランジスタ、7は1つの列で共通化され画素電圧信号を読み出す読み出し線、8は読み出し線7を定電流とするための定電流源である。
次に、図11に示すCMOS固体撮像装置の動作を簡単に説明する。入射光はPD1により電荷に変換され、変換された電荷は転送MOSトランジスタ2により、FD部3に転送され、蓄えられる。FD部3および、PD1は予めリセットMOSトランジスタ4および転送MOSトランジスタ2をONとすることで一定電位にリセットされているので、FD部3の電位は入射光により発生した電荷に応じて変化する。FD部3の電位はソースフォロワーMOSトランジスタ6により増幅され、読み出し線7に出力される。当該画素は選択MOSトランジスタ5をONとすることで選ばれる。不図示の出力回路ではFD部3のリセット電位と光信号蓄積後の電位の差分演算を行うことで、光信号分を検出する。
図12は図11に示す画素回路のレイアウトの一例を示す図である。10はPD1が形成されているアクティブ領域、11は選択MOSトランジスタ5およびソースフォロワーMOSトランジスタ6が形成されているアクティブ領域を示す。20は転送MOSトランジスタ2の領域、21は転送MOSトランジスタ2のゲート線を示している破線で囲まれた領域、30はFD部3のうち半導体のPN接合で形成されている部分を示している。また31はFD部3の拡散領域30から電極を引き出すためのコンタクト、32はFD部3の引き出しのための金属電極である。34はFD部3の電極となると共に増幅MOSトランジスタ6のゲート電極となるポリシリコン、33は金属電極32からポリシリコン電極34に接続するためのコンタクトである。
40はリセットMOSトランジスタ4の領域、41はリセット電源との接続のためのコンタクトを示す。50は選択MOSトランジスタ5のゲート領域、51はVDD電源と接続するためのコンタクト、60はソースフォロワーMOSトランジスタ6の領域を示しており、FD部3と電気的に接続されているポリシリコン電極34をゲート電極としている。70は第一層目の配線からなる信号出力線で金属電極で構成される。また71は信号出力線70とソースフォロワーMOSトランジスタ6の領域60のソース電極を接続するコンタクトである。
図12に示すレイアウトにおけるCC’の断面図を図13に示す。301はn型シリコン基板、302aはP型ウエル、302bはP型埋め込み層、303aは転送MOSトランジスタ2のゲート酸化膜、303bは受光部上の薄い酸化膜である。304は転送MOSトランジスタ2のゲート電極、305はPD1のN型カソード、306はPD1を埋め込み構造とするための表面P型領域である。307aは素子分離のためのLOCOS酸化膜、307bはP型チャネルストップ層、308はFD部3を形成し,転送MOSトランジスタ2のドレイン領域ともなっているN型高濃度領域である。また、309はゲート電極304とメタル第一層321を絶縁する層間絶縁膜、320はコンタクトプラグ、321はメタル第一層でFD部3の引き出し電極となっている。322はメタル第一層321とメタル第二層323を絶縁する層間絶縁膜、323はメタル第二層、324はメタル第二層323とメタル第三層325を絶縁する層間絶縁膜、325はメタル第三層、326はパッシベーション膜である。カラー用光電変換装置では、パッシベーション膜326の上層に更に不図示のカラーフィルター層、さらに感度向上のためのマイクロレンズを形成する。
表面から入射した光は、メタル第三層325の無い開口部を通して、PD1に入る。光はPD1のN型カソード305或いはP型ウエル302a内で吸収され、電子・ホール対が生成される。このうち電子はN型カソード領域に蓄積されてゆく。
しかしながら上記の従来のCMOS型固体撮像装置では入射光により発生した信号電子がFD部3に混入し、出力電圧を変化させてしまうという課題があった。図13に示すように、斜方入射した光線330aにより、転送MOSトランジスタ2のゲート電極304下で発生した電子・正孔対330bのうち、電子は、PD1のN型カソード305より、FD部3を構成するN型高濃度層308に引き寄せられる。
更に、転送MOSトランジスタ2のゲート電極304上に入射した光331aは図13に示すように反射を繰り返し、N型高濃度層308直下で電子・正孔対331bが発生する。この内、電子はN型高濃度層308に引き寄せられる。これを防ぐために、メタル第一層321を開口側に引き伸ばして遮光性を向上すると、FD部3の静電容量が増大し、電荷変換係数が低下することで、S/Nが劣化するという問題を生じていた。
以上の様にして、PD1を介することなく、直接FD部3に捉えられた電子は、擬信号となり、固体撮像装置のノイズの増加、ダイナミックレンジの縮小、暗時出力の増大、暗時のシェーディングの増大等の問題を引き起こす。特に、PD1から全FD部3に同時に電荷を転送し、その電荷を順次信号線に読み出す、所謂電子シャッター動作を行う場合、FD部3に電荷が保持されている時間が長いほど疑信号が多く重畳される。したがって、シェーディングやS/Nの面内分布という現象を引き起こす。このため、FD部3の遮光性を向上させることが従来のCMOS型固体撮像装置の課題であった。
CCD型固体撮像装置でも、読み出し回路の最終段にフローティングディフュージョンを用いたソースフォロワー型増幅回路が一般に使用されている。特許文献1には、ソースフォロワー増幅器への電極引き出しをポリシリコンで行う例が示されている。しかし特許文献1の発明には遮光性の向上については触れられておらず、先の従来例で示したような、シリコン内部で発生した電子がフローティングディフュージョンに流入することに関しても考慮していない。更にCCD型固体撮像装置では、フローティングディフュージョン増幅回路は水平CCDの後段に1つあるだけであるので、画素部から遠くに、画素面積に制約されることなくレイアウトできるので、あまり工夫は必要ではない。
一方MOS型固体撮像装置では、画素毎にフローティングディフュージョン部が存在するので、フォトダイオードとフローティングディフュージョン部が近接している。また、遮光の役目を果たす金属電極は回路の配線としても使用するので、どうしても隙間をつくる必要があること、などがCCD型固体撮像装置と事情が異なるため、構造上の新たな工夫が必要であった。
MOS型固体撮像装置でフローティングディフュージョン部の遮光を強化する方策が特許文献2に示されている。図14はこの発明に係る断面構造である。図14に示すように、遮光部材1009はフォトダイオードの上に開口部を円筒状に覆うように配置されている。
特開平03-116840号公報 特開2000−124438号公報
上記特許文献2の構成では、遮光性は期待できるが、微細な画素において遮光部材の側面だけに残すプロセスは困難を極める上に、遮光部材と第一層配線1006、第二層配線1007と絶縁するために横方向のマージンも必要となり、実際の開口は極めて狭くなり、感度を低下させるので、現実的な対策とはならない。
本発明は上記問題点を鑑みてなされたものであり、MOS型固体撮像装置のフローティングディフュージョン部の遮光性を向上することを目的とする。
上記目的を達成するために、本発明の固体撮像装置は、入射光量に応じて電荷を発生する光電変換部と、電荷を一時的に保持するフローティングディフュージョン部と、前記光電変換部から前記フローティングディフュージョン部に電荷を転送する電荷転送トランジスタと、前記フローティングディフュージョン部に一時的に保持された電荷を外部に読み出す読み出し回路とを有する画素を有する固体撮像素子であって、前記電荷転送トランジスタのゲート電極の、前記光電変換部側の側壁を覆って配置された遮光部材を有し、前記遮光部材は、前記ゲート電極の前記フローティングディフュージョン部側の側壁に配置されていないことを特徴とする。
本発明によれば、MOS型固体撮像装置のフローティングディフュージョン部の遮光性を向上することができる。
以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。ただし、本形態において例示される構成部品の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるべきものであり、本発明がそれらの例示に限定されるものではない。
図1は、本実施の形態における、固体撮像装置を用いたデジタルカメラの構成を示すブロック図である。図1において、101はシャッター、102は撮影レンズであり、シャッター101は撮影レンズ102の手前に配置されて露出を制御する。シャッター101及び撮影レンズ102を通過した光は、絞り103により必要に応じてその光量が制御されて、固体撮像装置104上に結像される。固体撮像装置104から入射した光量に応じて出力された電気信号は、アナログ信号処理回路105で処理された後、A/D変換器106によりアナログ信号からディジタル信号に変換される。変換されたディジタル信号はさらにデジタル信号処理部107で演算処理され、メモリ110に蓄えられたり、外部I/F113を通して外部の機器に送られる。
固体撮像装置104、アナログ信号処理回路105、A/D変換器106、デジタル信号処理部107の処理タイミングはタイミング発生部108により制御される他、システム全体は全体制御・演算部109により制御される。なお、A/D変換器106から出力されるディジタル信号を記録媒体112に記録する場合には、全体制御・演算部109により制御される記録媒体制御I/F部111を通して、記録される。
次に、図1の固体撮像装置104の概略構成について、図2を参照して説明する。図2は固体撮像装置104として、NMOSトランジスタを、画素を構成するトランジスタとする撮像装置の一部を示す図である。図2に示すように、従来例において図11を参照して説明したものと同様の構成を有する画素が2次元配置される。図2では構成をわかりやすく示すために2×2の4画素分のみを示しているが、実際には数十万〜数百万個の画素が2次元配置される。また、PMOSトランジスタを用いることも可能である。
各画素100は、PD1、転送MOSトランジスタ2、FD部3、リセットMOSトランジスタ4,選択MOSトランジスタ5、ソースフォロワ−MOSトランジスタ6を有している。同じ行の選択MOSトランジスタ5のゲートは、選択線SEL(i)に、リセットMOSトランジスタ4のゲートはリセット線RES(i)に、そして転送MOSトランジスタ5のゲートは転送線TX(i)にそれぞれ接続されている。そして、垂直走査回路120により走査・選択される。同じ列の出力線7には電流源8が接続されており、出力線7の電位をソースフォロワー動作で読み出すことができる。
123は光信号転送MOSトランジスタで、ゲートが光信号読み出し線TSに接続され、出力線7に光信号が現れているときに光信号読み出し線TSを介してゲートがONして、出力線7上の光信号を電荷蓄積部128に転送する。また、124はノイズ信号転送MOSトランジスタで、ゲートがノイズ信号読み出し線TNに接続され、画素100のリセット後、出力線121に光信号が現れる前に、出力線7上の信号(ノイズ)を電荷蓄積部128に転送する。電荷蓄積部128に蓄積された光信号及びノイズ信号は、水平走査回路127で順次走査・読み出され、不図示の差動増幅回路により、光信号とノイズ信号との差分を取って出力される。
なお、図2に示す回路では、PD1、転送MOSトランジスタ2、ソースフォロワーMOSトランジスタ6の他に選択MOSトランジスタ5、リセットMOSトランジスタ4などが記載されている。このうち、リセットMOSトランジスタ4と選択MOSトランジスタ5は一つのトランジスタにより構成される場合がある。あるいは、複数の画素により、ソースフォロワーMOSトランジスタ6、選択MOSトランジスタ5、リセットMOSトランジスタ4の少なくともいずれか1つを共有する場合もある。
次に、図2に示す構成を有する固体撮像装置104における全画素同時蓄積動作制御について、図3のタイミング図を参照して説明する。なお、図3においては、図2に示す信号線に与えられる信号を「Φ」を用いて示している。まず、全画素のPD1をリセットするために、全行のリセットパルスΦRESと、全行の転送パルスΦTXを同時にONする。これらの両パルスをOFFにした瞬間から、全画面で同時にPD1による光電変換が行われ、蓄積動作が始まる。所望の時間だけ蓄積を行った後、全行の転送パルスΦTXをONし、再びOFFすることで、各画素の信号電荷が一斉に各画素のFD部3に転送される。次に、行ごとに選択パルスをON/OFFさせることにより、FD部3に転送された電荷が、行ごとに順次読み出される。ここで読み出された信号は、光信号とノイズ信号とから成る「S+N」信号で、図2の電荷蓄積部128に蓄えられ、水平走査回路127による操作に応じて、順次読み出される。全ての行の画素に蓄えられた電荷が読み出されると、信号蓄積・読み出し期間の終了となる。
次に、全行のリセットパルスをONとすることで、全画素のFD部3が一斉にリセットされる。リセットパルスをOFFとしたのち、各行のFD部3の電位を順次読み出す。読み出された信号はノイズ信号であり、「N」信号として、電荷蓄積部128に「S+N」信号用の容量部と併設された容量部に蓄えられる。蓄えられた「S+N」信号と「N」信号を不図示の差動増幅器の入力とすることにより、「S」信号を取り出す。
この動作ではFD部3に電荷が保持される時間が行ごとに異なるので、従来の構造では、保持時間が短い行(この場合は第一行)に比して、保持時間が長い行(この場合は最終行)はFD部3に入り込む偽信号により、出力電位がシェーディングする。本発明ではFD部3に流入するが抑制されるので、このようなシェーディングは出ないか、あるいは問題にならないレベルとなる。
<第1の実施形態>
次に、上記構成を有する撮像装置などで用いられる、第1の実施形態にかかる固体撮像装置の各画素の詳細構成について説明する。
図4は、本第1の実施形態における画素回路のレイアウトを示す。なお、上述した図12と同様の構成には同じ参照番号を付し、説明を省略する。
図4において、73は転送MOSトランジスタ2のゲート電極の遮光部材である。遮光部材73は転送MOSトランジスタ2のゲート電極のポリシリコンを、チャネル長方向に対してはポリシリコン21を覆うようにレイアウトし、またチャネル幅方向にはFD部3直下に入射光が入らないように、チャネル幅より若干大きくレイアウトしてある。ここで、遮光膜のチャネル長方向のゲート電極からの延在する長さ、チャネル幅方向の延在する長さに関して述べる。
チャネル長方向には、PD部、FD部が配され、遮光膜がPD部側に延在する量が大きい場合には、PDの開口率が下がり、同様にFD側においても、FD部からのコンタクトを形成するのが困難となる。それに対して、チャネル幅方向は、チャネル長方向に比べて自由度が高い。したがって、延在する長さはチャネル長方向に比べてチャネル幅方向に大きくするのが良い。
図5は、図4のAA’断面を示す図である。なお、上述した図13と同様の構成には同じ参照番号を付し、ここでは説明を省略する。
本実施形態においては、ゲート電極304上を被覆するように、薄いシリコン酸化膜328a、シリコン酸化膜側壁328bを介して、遮光部材327a、327bを配していることを特徴とする。遮光部材327a、327bはゲート電極304を構成するポリシリコンよりも薄い膜厚であることが望ましく、また薄い膜厚でも十分に遮光できる必要がある。更に、光を反射しない素材であることが好ましい。好適な材料としてはタングステン、タングステン合金、チタン、チタン合金、タンタル、タンタル合金、モリブデン、モリブデン合金などがある。その中でもタングステンが遮光性、材料の安定性、加工性に優れている。またこれらの材料とゲート電極を形成するポリシリコンとのシリサイドを遮光材として用いることもできる。
表面から入射した光のうち、転送MOSトランジスタ2のゲート電極304近傍に入射した光は遮光部材327a、327bによって遮られるので、FD部3(N型高濃度領域308)近傍には電荷を発生させない。
このように、本実施形態によれば、転送MOSトランジスタ2のゲート電極304に遮光部材327a、327bを設けることで、FD部3の遮光性を向上することができ、偽信号の影響を排除することができる。また、暗時のシェーディングが無く、ダイナミックレンジ、S/Nを高くすることができるため、全画素同時蓄積型の電子シャッター制御による画像読み出しをした場合にも、高画質な画像を得ることができる。
次に、ゲート電極304を形成後、シリコン酸化膜309を形成するまでの製造方法について説明する。
ゲート電極304を形成後、酸化性ガス雰囲気中でゲート電極304を酸化して表面を薄い絶縁膜で覆う。その後、CVD法またはスパッタリング法で遮光部材を全面に堆積した後、パターニングにより、所望の個所だけ遮光部材を残す。タングステンの場合、膜厚は50nm〜250nmが好適である。あまり薄いと遮光性が損なわれ、あまり厚いとフォトダイオードへの光入射量が低下し、感度を落とすことになる。また図5のように側壁部分の被覆性をよくするためにはスパッタリング法よりCVD法の方が好適である。その後、CVD法によりシリコン酸化膜309を堆積する。充分な膜厚を堆積したのち、表面をCMP(Chemical Mechanical Polishing)法により平坦化する。シリコン酸化膜309は、熱リフロー性を有するBPSG(Boron-Phosphorus-Silicate-Glass)を使用してもよい。この場合はCVD後に850℃以上の熱を加え、BPSG膜をリフローさせたのち、CMP法で表面を研磨する。リフローをした方が、CMPによりシリコン絶縁膜表面の平坦化が容易である。
なお、各構成の導電型を全て反転することにより、ホール蓄積型画素を構成した場合にも本発明を適用できることは言うまでもない。
<第2の実施形態>
図6は本発明の第2の実施形態におけるMOS型固体撮像装置の画素断面の一例を示す図である。なお、図6において、上記第1の実施形態で説明した図5と同様の構成については同じ参照番号を付し、説明を省略する。
図6に示すように、本実施形態における遮光部材427a、427bの形状は、上記第1の実施形態で図5に示す遮光部材327a、327bの形状と異なる。本実施形態においてもゲート電極304上を被覆するように、薄いシリコン酸化膜328a、328bを介して遮光部材427a、427bを配している。しかしゲート電極304のうち、PD1に面した側は側面及び上面は遮光部材427a、427bで覆い、FD部3に面した側の側面及び上面は遮光部材で覆わない。これは、遮光部材が必要なのは光が入射するPD1側であり、FD部3は電極を引き出す必要上、遮光部材により覆われていない方が都合がよいからである。
このように、転送MOSトランジスタ2のチャネル長方向に対して左右非対称に遮光部材を設けることで、より小さな画素に適した遮光構造を提供することができる。
なお、本実施形態では、ゲート電極304の内、PD1に面した側の側面及び上面を遮光部材で覆うものとしているが、PD1に面した側の側面だけを覆った場合にも、相当の遮光効果を得ることができる。
<第3の実施形態>
図7は本発明の第3の実施形態におけるMOS型固体撮像装置の画素断面の一例を示す図である。なお、図7において、上記第1の実施形態で説明した図5と同様の構成については同じ参照番号を付し、説明を省略する。
本実施形態においては、第2の実施形態で示した非対称な遮光部材427a、427bの形状において、図6に示すようなゲート電極304上を被覆する薄いシリコン酸化膜328が無く、ゲート電極304と遮光部材527a、527bが側面及び上面で直に接している例を示している。
本実施形態では、図7に示すように遮光部材527a、527bは2層の金属より成り、ゲート電極304と直接接する層527bには、もう一層527aの金属原子がゲート電極304のポリシリコンに拡散することを防止できるバリアメタルを使用している。遮光部材527aの一例としてタングステンを用いた場合、チタンシリサイドまたはチタンシリサイドとチタンを積層したものがバリアメタル527bとして好適である。
また、このようにポリシリコンを金属で「裏打ち」することにより、ポリシリコンの抵抗を著しく小さくすることができる。一行あたりの画素数が増大したり、画素寸法が小さくなることによりゲート線の幅が小さくなるにつれ、転送MOSトランジスタ2のゲート遅延は各画素からの信号読み出し時間を長くする要因となるので、低抵抗化により、より微細な画素にも高速で動作する固体撮像装置を提供することができる。
また、バリアメタルにより、遮光部材527aとして使用されている重金属が熱処理によりポリシリコンのゲート電極304に拡散することを防止できる。したがって、低抵抗化しても転送トランジスタの仕事関数に影響を与えたり、拡散した重金属がゲート絶縁膜を通して、シリコン中に侵入することによる点欠陥の増大を防止することができる。
<第4の実施形態>
図8は本発明の第4の実施形態におけるMOS型固体撮像装置の画素断面の一例を示す図である。なお、図8において、上記第1の実施形態で説明した図5と同様の構成については同じ参照番号を付し、説明を省略する。
本実施形態においては、2層の金属より成る遮光部材627a、627bとゲート電極304との間にシリコン酸化膜328を設け、シリコン酸化膜328にコンタクト孔629を構成し、このコンタクト孔629を介して遮光部材627a、627bがゲート電極304に接続するように構成したところが、上述した第3の実施形態と異なる。
この時の平面レイアウトを図9に示す。図9において、図4と同様の構成には同じ参照番号を付している。図9においては、コンタクト孔774はフィールド酸化膜上に開口されている。
本実施形態のように、ポリシリコンから成るゲート電極304と遮光部材627aの接続をアクティブ領域上で行わないことにより、バリアメタルがない場合でも重金属の拡散による転送MOSトランジスタ2のしきい値変化を最低限に抑えることができる。しかしながら微細な画素故に、コンタクト孔774とアクティブ領域の距離がとれない場合は本実施形態のように、遮光部材627aの下にはバリアメタルを敷くことが望ましい。
このように、本実施形態によれば、第3の実施形態と同様の効果に加え、遮光部材の重金属の半導体基板への拡散を最小限にすることができる。
<第5の実施形態>
図10は本発明の第5の実施形態におけるMOS型固体撮像装置の画素断面の一例を示す図である。なお、図10において、上記第1の実施形態で説明した図5と同様の構成については同じ参照番号を付し、説明を省略する。
本実施形態では、転送MOSトランジスタ2のゲート電極を遮光部材827で遮光するとともに、転送MOSトランジスタ2下近傍で発生した電荷がFD部3に拡散しないようにするためのポテンシャル障壁をシリコン内部に設ける。また同時に、FD部3からの電極引き出しをポリシリコンからの直接引き出しとすることにより、FD部3の直上をメタル第一層で遮光しているので、FD部3の遮光性を総合的により高めた構造を提供することが可能となっている。
図10において、802は埋め込みP型高濃度層、803aはN型エピタキシャル層、804a、804b、804cはP型分離層、805a、805b、805cはP型ウエル層である。また、806a、806bはフィールド酸化膜下のチャンネルストップP型層である。814はPD1からFD部3への電荷転送路を規定し、転送MOSトランジスタ2直下のポテンシャル障壁を形成するためのフィールドストップ層、812はN型高濃度領域と直接コンタクトをとっているポリシリコン引き出し電極、827は遮光部材である。
本実施形態では、転送MOSトランジスタ2のゲート電極304のうち、PD1側の側壁及びPD1の表面の一部を遮光すると同時に、P型分離層804b、P型ウエル層805b、フィールドストップ層814を設けている。これによって、斜め入射光831aによりPD1端部で発生した電子・ホール対831bのうち、電子がFD部3側に拡散せずにPD1のN型カソード305に集まるようにしている。
このように本実施形態では、シリコン内部からのFD部3へ拡散を抑制することができる。このように本実施形態では、遮光部材とポテンシャル障壁の組み合わせにより、より効果的に偽信号を排除できる。
本発明の実施の形態におけるMOS型固体撮像装置を用いたカメラシステムの構成を示すブロック図である。 本発明の実施の形態におけるMOS型固体撮像装置の部分回路図の一例である。 本発明の実施の形態のMOS型固体撮像装置における全画素同時蓄積動作制御のタイミング図である。 本発明の第1の実施形態におけるMOS型固体撮像装置の画素レイアウトを示す図である。 本発明の第1の実施形態におけるMOS型固体撮像装置の画素断面の一例を示す図である。 本発明の第2の実施形態におけるMOS型固体撮像装置の画素断面の一例を示す図である。 本発明の第3の実施形態におけるMOS型固体撮像装置の画素断面の一例を示す図である。 本発明の第4の実施形態におけるMOS型固体撮像装置の画素断面の一例を示す図である。 本発明の第4の実施形態におけるMOS型固体撮像装置の画素レイアウトの一例を示す図である。 本発明の第5の実施形態におけるMOS型固体撮像装置の画素断面の一例を示す図である。 従来のMOS型固体撮像装置の画素回路を示す図である。 従来のMOS型固体撮像装置の画素レイアウトの一例を示す図である。 従来のMOS型固体撮像装置の画素断面の一例を示す図である。 従来のMOS型固体撮像装置の画素断面の他の一例を示す図である。
符号の説明
1:フォトダイオード、2:転送MOSトランジスタ、3:フローティングディフュージョン部、4:リセットMOSトランジスタ、5:選択MOSトランジスタ、6:ソースフォロワーMOSトランジスタ、7:読み出し線、8:定電流源、100:画素、101:シャッター、102:撮影レンズ、103:絞り、104:固体撮像装置、105:アナログ信号処理回路、106:A/D変換器、107:デジタル信号処理部、108:タイミング発生部、109:全体制御・演算部、110:メモリ、111:記録媒体制御I/F部、112:記録媒体、113:外部I/F部、120:垂直走査回路、123:光信号転送MOSトランジスタ、124:ノイズ信号転送MOSトランジスタ、127:水平走査回路、128:電荷蓄積部、301:n型シリコン基板、302a:P型ウエル、302b:P型埋め込み層、303a:MOSトランジスタのゲート酸化膜、303b:受光部上の薄い酸化膜、304:転送MOSトランジスタのゲート電極、305:フォトダイオードのN型カソード、306:表面P型領域、307a:素子分離のためのLOCOS酸化膜、307b:P型チャネルストップ層、308:N型高濃度領域、309:シリコン酸化膜、320:コンタクトプラグ、321:メタル第一層、322:層間絶縁膜、323:メタル第二層、324:層間絶縁膜、325:メタル第三層、326:パッシベーション膜、327a、427a:遮光部材、327b、427b:遮光部材、328a:絶縁膜、328b:ゲート電極側壁酸化膜、330a、331a:斜め入射光、330b、331b:電子正孔対、527a、627a:バリアメタル、527b、627b:遮光部材、628a:絶縁膜、628b:側壁酸化膜、629:コンタクト孔、774:ゲート電極と遮光部材を接続するコンタクト孔、803:N型エピタキシャル層、804a、804b、804c:P型分離層、805a、805b、805c:P型ウエル層、806a、806b:チャンネルストップP型層、812:ポリシリコン引き出し電極、814:フィールドストップ層、827:遮光部材、828:ゲート電極を覆う絶縁膜、831a:斜め入射光、831b:電子・ホール対

Claims (15)

  1. 入射光量に応じて電荷を発生する光電変換部と、
    電荷を一時的に保持するフローティングディフュージョン部と、
    前記光電変換部から前記フローティングディフュージョン部に電荷を転送する電荷転送トランジスタと、
    前記フローティングディフュージョン部に一時的に保持された電荷を外部に読み出す読み出し回路と、
    を有する画素を有する固体撮像装置であって、
    前記電荷転送トランジスタのゲート電極の、前記光電変換部側の側壁を覆って配置された遮光部材を有し、
    前記遮光部材は、前記ゲート電極の前記フローティングディフュージョン部側の側壁に配置されていないことを特徴とする固体撮像装置。
  2. 前記遮光部材は、前記電荷転送トランジスタのゲート電極の側壁から前記光電変換部の上に延在していることを特徴とする請求項1に記載の固体撮像装置。
  3. 前記遮光部材は、複数の金属層を有することを特徴とする請求項1または2に記載の固体撮像装置。
  4. 前記複数の金属層のうち、前記ゲート電極側に配された金属層は、バリアメタルにより構成されていることを特徴とする請求項3に記載の固体撮像装置。
  5. 前記遮光部材と前記ゲート電極は、電気的に接続されていることを特徴とする請求項1乃至4のいずれか1項に記載の固体撮像装置。
  6. 前記遮光部材と前記ゲート電極との間に絶縁膜を有することを特徴とする請求項3乃至5のいずれか1項に記載の固体撮像装置。
  7. 前記絶縁膜に、前記遮光部材と前記ゲート電極とを電気的に接続するコンタクトホールを設けたことを特徴とする請求項6に記載の固体撮像装置。
  8. 前記コンタクトホールを前記電荷転送トランジスタのアクティブ領域外の上に開口したことを特徴とする請求項7に記載の固体撮像装置。
  9. 前記フローティングディフュージョン部と直接コンタクトを取っているポリシリコン電極を有することを特徴とする請求項1乃至8のいずれか1項に記載の固体撮像装置。
  10. 前記ポリシリコン電極よりも上に、それぞれ配線を含む複数の配線層を有し、該複数の配線層の内、最も前記光電変換部側にある配線層の配線が前記フローティングディフュージョン部の上部に配されていることを特徴とする請求項9に記載の固体撮像装置。
  11. 前記電荷転送トランジスタのゲート電極の下部であって、前記光電変換部と前記フローティングディフュージョン部との間に、前記電荷に対してポテンシャル障壁となる領域が配されていることを特徴とする請求項1乃至10のいずれか1項に記載の固体撮像装置。
  12. 入射光量に応じて電荷を発生する光電変換部と、
    電荷を一時的に保持するフローティングディフュージョン部と、
    前記光電変換部から前記フローティングディフュージョン部に電荷を転送する電荷転送トランジスタと、
    前記フローティングディフュージョン部に一時的に保持された電荷を外部に読み出す読み出し回路と、
    を有する画素を有する固体撮像装置であって、
    前記電荷転送トランジスタのゲート電極の上面に遮光部材が配され、
    前記遮光部材は、
    前記ゲート電極の上面から前記ゲート電極の前記光電変換部側の側壁まで延在しており
    前記ゲート電極の前記フローティングディフュージョン部側の側壁に配されていないことを特徴とする固体撮像装置。
  13. 入射光量に応じて電荷を発生する光電変換部と、
    電荷を一時的に保持するフローティングディフュージョン部と、
    前記光電変換部から前記フローティングディフュージョン部への電荷の転送を制御するゲート電極と、
    前記フローティングディフュージョン部に一時的に保持された電荷を外部に読み出す読み出し回路と、
    を有する画素を有する固体撮像装置であって、
    前記ゲート電極の、前記光電変換部側の側壁を覆って配置された遮光部材を有し、
    前記遮光部材は、前記ゲート電極の前記フローティングディフュージョン部側の側壁に配置されていないことを特徴とする固体撮像装置。
  14. 入射光量に応じて電荷を発生する光電変換部と、
    電荷を一時的に保持するフローティングディフュージョン部と、
    前記光電変換部から前記フローティングディフュージョン部への電荷の転送を制御するゲート電極と、
    前記フローティングディフュージョン部に一時的に保持された電荷を外部に読み出す読み出し回路と、
    を有する画素を有する固体撮像装置であって、
    前記ゲート電極の上面に遮光部材が配され、
    前記遮光部材は、
    前記ゲート電極の上面から前記ゲート電極の前記光電変換部側の側壁まで延在しており
    記ゲート電極の前記フローティングディフュージョン部側の側壁に配されていないことを特徴とする固体撮像装置。
  15. 前記光電変換部を覆う絶縁膜を更に有し、
    前記遮光部材が、前記光電変換部を覆う絶縁膜と接するように延在していることを特徴とする請求項1乃至14のいずれか1項に記載の固体撮像装置。
JP2005171659A 2005-06-10 2005-06-10 固体撮像装置 Expired - Fee Related JP4785433B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005171659A JP4785433B2 (ja) 2005-06-10 2005-06-10 固体撮像装置
EP10184077A EP2267777A3 (en) 2005-06-10 2006-06-07 Solid-state image sensing device
US11/448,020 US7456453B2 (en) 2005-06-10 2006-06-07 Solid-state image sensing device
DE602006019663T DE602006019663D1 (de) 2005-06-10 2006-06-07 Festkörper-Bildaufnahmevorrichtung
EP06115090A EP1732135B1 (en) 2005-06-10 2006-06-07 Solid-state image sensing device
US12/259,350 US7642581B2 (en) 2005-06-10 2008-10-28 Solid-state image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005171659A JP4785433B2 (ja) 2005-06-10 2005-06-10 固体撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011137717A Division JP5441960B2 (ja) 2011-06-21 2011-06-21 固体撮像装置

Publications (3)

Publication Number Publication Date
JP2006344916A JP2006344916A (ja) 2006-12-21
JP2006344916A5 JP2006344916A5 (ja) 2008-07-24
JP4785433B2 true JP4785433B2 (ja) 2011-10-05

Family

ID=36843203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005171659A Expired - Fee Related JP4785433B2 (ja) 2005-06-10 2005-06-10 固体撮像装置

Country Status (4)

Country Link
US (2) US7456453B2 (ja)
EP (2) EP2267777A3 (ja)
JP (1) JP4785433B2 (ja)
DE (1) DE602006019663D1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035183B2 (en) * 2003-05-05 2011-10-11 Udt Sensors, Inc. Photodiodes with PN junction on both front and back sides
US8686529B2 (en) 2010-01-19 2014-04-01 Osi Optoelectronics, Inc. Wavelength sensitive sensor photodiodes
US7279731B1 (en) * 2006-05-15 2007-10-09 Udt Sensors, Inc. Edge illuminated photodiodes
US7655999B2 (en) * 2006-09-15 2010-02-02 Udt Sensors, Inc. High density photodiodes
US8519503B2 (en) 2006-06-05 2013-08-27 Osi Optoelectronics, Inc. High speed backside illuminated, front side contact photodiode array
US8120023B2 (en) 2006-06-05 2012-02-21 Udt Sensors, Inc. Low crosstalk, front-side illuminated, back-side contact photodiode array
US7709921B2 (en) * 2008-08-27 2010-05-04 Udt Sensors, Inc. Photodiode and photodiode array with improved performance characteristics
US8766392B2 (en) * 2007-05-07 2014-07-01 Osi Optoelectronics, Inc. Thin active layer fishbone photodiode with a shallow N+ layer and method of manufacturing the same
JP4680552B2 (ja) * 2004-09-02 2011-05-11 富士フイルム株式会社 固体撮像素子の製造方法
JP2008021875A (ja) * 2006-07-13 2008-01-31 Toshiba Corp 固体撮像装置
US9178092B2 (en) 2006-11-01 2015-11-03 Osi Optoelectronics, Inc. Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays
US7696546B2 (en) * 2007-01-19 2010-04-13 Panasonic Corporation Solid-state imaging device having wiring layer which includes lamination of silicide layer in order to reduce wiring resistance, and manufacturing method for the same
JP4110192B1 (ja) * 2007-02-23 2008-07-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム
US7833819B2 (en) * 2008-07-23 2010-11-16 Aptina Imaging Corporation Method and apparatus for decreasing storage node parasitic charge in active pixel image sensors
US8604521B2 (en) * 2008-08-21 2013-12-10 United Microelectronics Corp. Optically controlled read only memory
JP5406537B2 (ja) 2009-01-13 2014-02-05 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP5476745B2 (ja) * 2009-03-05 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR101087997B1 (ko) * 2009-04-17 2011-12-01 (주)실리콘화일 광도파관을 구비하는 이미지센서 및 그 제조방법
US8399909B2 (en) 2009-05-12 2013-03-19 Osi Optoelectronics, Inc. Tetra-lateral position sensing detector
JP5471174B2 (ja) * 2009-08-28 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5546198B2 (ja) 2009-10-09 2014-07-09 キヤノン株式会社 固体撮像装置
JP5641287B2 (ja) * 2010-03-31 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP2012049431A (ja) * 2010-08-30 2012-03-08 Sony Corp 固体撮像装置および電子機器
JP6095258B2 (ja) * 2011-05-27 2017-03-15 キヤノン株式会社 固体撮像装置、及び固体撮像装置を用いた撮像システム
CN107833898A (zh) * 2012-02-03 2018-03-23 索尼公司 半导体器件和电子设备
JP5971106B2 (ja) 2012-12-17 2016-08-17 株式会社デンソー 光センサ
US8912615B2 (en) 2013-01-24 2014-12-16 Osi Optoelectronics, Inc. Shallow junction photodiode for detecting short wavelength light
JP2015012126A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
KR102154184B1 (ko) 2014-03-10 2020-09-09 삼성전자 주식회사 이미지 센서 및 이를 제조하는 방법
KR102290502B1 (ko) 2014-07-31 2021-08-19 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP6816757B2 (ja) * 2016-03-15 2021-01-20 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP6633746B2 (ja) * 2016-05-17 2020-01-22 富士フイルム株式会社 撮像装置、撮像方法、プログラム、及び非一時的記録媒体
JP6407227B2 (ja) * 2016-10-05 2018-10-17 キヤノン株式会社 固体撮像装置、及び固体撮像装置を用いた撮像システム
JP7079739B2 (ja) * 2017-02-17 2022-06-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器
US10756129B2 (en) * 2019-01-10 2020-08-25 Semiconductor Components Industries, Llc Image sensors having imaging pixels with ring-shaped gates
KR102657686B1 (ko) * 2019-05-13 2024-04-15 주식회사 디비하이텍 이미지 센서 및 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204544A (en) 1987-07-03 1993-04-20 Canon Kabushiki Kaisha Photoelectric conversion device with stabilizing electrode
JP2827327B2 (ja) 1989-09-29 1998-11-25 ソニー株式会社 電荷転送装置
JPH03165063A (ja) * 1989-11-24 1991-07-17 Nec Corp 固体撮像素子
US5287903A (en) 1992-07-01 1994-02-22 Emilio Ambasz Carrying bags
JP3219036B2 (ja) * 1997-11-11 2001-10-15 日本電気株式会社 固体撮像装置
JP2000124438A (ja) 1998-10-19 2000-04-28 Toshiba Corp 固体撮像装置
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
JP2002252341A (ja) * 2001-02-23 2002-09-06 Fuji Film Microdevices Co Ltd 固体撮像装置
JP2003209230A (ja) * 2002-01-11 2003-07-25 Sony Corp 固体撮像装置およびその製造方法
IL156497A (en) * 2002-06-20 2007-08-19 Samsung Electronics Co Ltd Image sensor and method of fabricating the same
KR100508086B1 (ko) * 2002-09-11 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법
JP4470364B2 (ja) * 2002-10-17 2010-06-02 ソニー株式会社 固体撮像素子及びカメラ装置
JP3840214B2 (ja) 2003-01-06 2006-11-01 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
US6812539B1 (en) 2003-04-10 2004-11-02 Micron Technology, Inc. Imager light shield
US7250647B2 (en) * 2003-07-03 2007-07-31 Micron Technology, Inc. Asymmetrical transistor for imager device
JP2005086186A (ja) * 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd 固体撮像装置とその製造方法
JP4578792B2 (ja) 2003-09-26 2010-11-10 富士通セミコンダクター株式会社 固体撮像装置
JP2005109618A (ja) * 2003-09-29 2005-04-21 Renesas Technology Corp 通信用半導体集積回路および携帯端末システム
JP4794821B2 (ja) 2004-02-19 2011-10-19 キヤノン株式会社 固体撮像装置および撮像システム

Also Published As

Publication number Publication date
JP2006344916A (ja) 2006-12-21
EP1732135A3 (en) 2007-04-18
EP2267777A3 (en) 2012-04-04
US7456453B2 (en) 2008-11-25
EP1732135A2 (en) 2006-12-13
DE602006019663D1 (de) 2011-03-03
US7642581B2 (en) 2010-01-05
EP1732135B1 (en) 2011-01-19
US20090050945A1 (en) 2009-02-26
EP2267777A2 (en) 2010-12-29
US20060278896A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
JP4785433B2 (ja) 固体撮像装置
JP4794821B2 (ja) 固体撮像装置および撮像システム
JP4752447B2 (ja) 固体撮像装置およびカメラ
JP4514188B2 (ja) 光電変換装置及び撮像装置
TWI389307B (zh) 固態成像裝置及攝影機
JP2005236013A5 (ja)
WO2013065569A1 (ja) 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
JP2006073736A (ja) 光電変換装置、固体撮像装置及び固体撮像システム
JP2007157912A (ja) 固体撮像装置
TW201222802A (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
WO2020095850A1 (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
JP4155568B2 (ja) 固体撮像装置及びカメラ
JP4470364B2 (ja) 固体撮像素子及びカメラ装置
JP4241527B2 (ja) 光電変換素子
JP2010182789A (ja) 固体撮像素子、撮像装置、固体撮像素子の製造方法
JP3684169B2 (ja) 固体撮像装置
EP1684351A1 (en) Solid-state image pickup device
JP2006253321A (ja) 固体撮像素子
US20100066883A1 (en) Solid-state imaging device and method for manufacturing the same
JP5441960B2 (ja) 固体撮像装置
JP2007189131A (ja) 固体撮像素子
JP2018050028A (ja) 固体撮像装置及び電子機器
JP5225434B2 (ja) 固体撮像装置および撮像システム
JP2006210680A (ja) 固体撮像素子
JP4921345B2 (ja) 固体撮像装置及びカメラ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110711

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110712

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees