JP4762431B2 - 液晶表示装置及びこれの駆動方法 - Google Patents
液晶表示装置及びこれの駆動方法 Download PDFInfo
- Publication number
- JP4762431B2 JP4762431B2 JP2001112124A JP2001112124A JP4762431B2 JP 4762431 B2 JP4762431 B2 JP 4762431B2 JP 2001112124 A JP2001112124 A JP 2001112124A JP 2001112124 A JP2001112124 A JP 2001112124A JP 4762431 B2 JP4762431 B2 JP 4762431B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- liquid crystal
- electrode
- signal line
- inverter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 189
- 238000000034 method Methods 0.000 title claims description 15
- 229910000831 Steel Inorganic materials 0.000 claims description 33
- 239000010959 steel Substances 0.000 claims description 33
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 27
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 239000003086 colorant Substances 0.000 description 5
- IYZWUWBAFUBNCH-UHFFFAOYSA-N 2,6-dichlorobiphenyl Chemical compound ClC1=CC=CC(Cl)=C1C1=CC=CC=C1 IYZWUWBAFUBNCH-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- SXHLTVKPNQVZGL-UHFFFAOYSA-N 1,2-dichloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2)Cl)=C1 SXHLTVKPNQVZGL-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- MTLMVEWEYZFYTH-UHFFFAOYSA-N 1,3,5-trichloro-2-phenylbenzene Chemical compound ClC1=CC(Cl)=CC(Cl)=C1C1=CC=CC=C1 MTLMVEWEYZFYTH-UHFFFAOYSA-N 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、より詳しくは、低電力で駆動される画素構成回路を備える液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、一般に、二枚のガラス基板の間に液晶セルがマトリックス形態に配列されている液晶パネル、液晶パネルの後面にバックライトユニット（Ｂａｃｋ Ｌｉｇｈｔ Ｕｎｉｔ）などから構成される液晶表示モジュール、液晶パネルを駆動するＰＣＢモジュール、及びこれらを保護して一体化させるためのケースから構成される。ここで、ＰＣＢモジュールは、外部からＲ（ｒｅｄ）、Ｇ（ｇｒｅｅｎ）、Ｂ（ｂｌｕｅ）映像データや同期信号などの入力を受け処理して液晶パネルに映像データ、スキャニング信号、タイミング制御信号などを供給し、液晶パネルが正常にコンピュータ映像、テレビ（ｔｅｌｅｖｉｓｉｏｎ）映像、その他の応用映像などをディスプレイすることができるようにする駆動回路に該当する。このように液晶パネルに映像信号などを供給して各種映像をディスプレイするようにする駆動回路であるＰＣＢモジュールは、数個のＰＣＢとこれらＰＣＢの間に信号の伝達のための数個のＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃａｂｌｅ）とからなる。
【０００３】
一方、図１に示された従来の液晶表示装置の回路全体の構成図からわかるように、通常、液晶パネル４０のディスプレイ後面で液晶パネル４０を駆動するＳＶＧＡ（６００*８００）級など比較的低解像度でのＰＣＢモジュールは、外部からＲ、Ｇ、Ｂ映像データと同期信号ｓｙｎｃなどの入力を受けＦＰＧＡ（Ｆｌａｔ Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）形態のカスタムＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であるタイミングコントローラー（Ｔ-ｃｏｎ:Ｔｉｍｉｎｇ-ｃｏｎｔｒｏｌｌｅｒ）などにより処理して液晶パネルの構造に合うように映像データと各種制御信号とを処理して生成するメインＰＣＢ１０、メインＰＣＢ１０から受けたスキャンドライバー制御信号によってスキャン信号線にスキャニング信号を供給するスキャンドライバーＩＣタブ（ＴＡＢ:Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄ）が付着されるスキャンドライバーＰＣＢ２０、及びメインＰＣＢ１０で処理された映像データと制御信号とを受けて液晶パネル４０に映像データを供給するソースドライバーＩＣタブが付着されるソースドライバーＰＣＢ３０からなる。
【０００４】
このように駆動される液晶パネル上の画素の構成は、図２に示すように、通常、スキャンドライバーＰＣＢ２０のスキャンドライバーＩＣタブから供給されるスキャニング信号を伝達するスキャン信号線２１、ソースドライバーＰＣＢ３０のソースドライバーＩＣタブから供給される映像信号を伝達するソース信号線３１、及びスキャニング信号と映像信号とを受けて液晶に信号を伝達するＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のＴＦＴ（Ｔｈｉｎ
Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）４１、液晶４２、及び蓄積容量４３からなっている。この時、ＴＦＴ４１はゲート電極を通じてスキャニング信号を受けてオンオフされ、スキャニング信号がハイ（ｈｉｇｈ）状態である時には、ソース電極を通じてソース信号線３１から映像信号を受けて液晶４２と蓄積容量４３とに伝達する。次に、スキャニング信号がロー（ｌｏｗ）状態である時には、液晶４２と蓄積容量４３とに保存された映像信号が解像度ごとに決められている１フレーム時間の間に維持される。
【０００５】
【発明が解決しようとする課題】
しかし、ノートブックコンピュータ、携帯型（ｐｏｒｔａｂｌｅ）の小型ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、反射型ＰＤＡなどに採用される液晶表示装置を駆動するために消費される電力はその液晶パネルの大きさによって数ワットから数十ワットに至る。このような消費電力は使用者が外出して長時間バッテリーを用いる場合に問題になるので、できるだけ長く使用することができれば、営業上競争力が確保できる。
【０００６】
従って、本発明の目的は液晶表示装置を駆動することにおいて、駆動時に必要な消費電力を低減することができるようにする画素の構成回路及びその方法を提供ことにある。
【０００７】
【課題を解決するための手段】
このような技術的課題を達成するための本発明に係る液晶表示装置は、液晶パネルを構成する画素にスキャニング信号を供給するスキャン信号線;液晶パネルを構成する画素に映像信号を供給するソース信号線;第１から第３電極を有しており、前記スキャン信号線に連結された第２電極の電圧状態がハイであるかローであるかによって、前記ソース信号線に連結された第１電極から映像信号を第３電極に出力したり遮断する画素スイッチ;第１及び第２電源を有しており、第１及び第２電源からの出力を別途に液晶パネルの画素領域外から全ての画素にまで伝達する電源部;第１制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第１制御信号線と第２制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第２制御信号線とを有する制御信号線部;第４及び第５電極を有しており、第５電極は前記第２電源に接続されており、第４電極と第５電極間との間の電位差によって光を透過させたり遮断する液晶部；前記制御信号線部から前記第１制御信号と前記第２制御信号とを受け、前記第１制御信号がロー状態であり前記第２制御信号がハイ状態である時には、前記画素スイッチの第３電極から出力される動作モード映像信号を前記液晶部の第４電極に伝達し、前記第１制御信号がハイ状態である時には、前記第２制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、前記画素スイッチの第３電極から出力されるスチールモード映像信号又はそのインバーティング信号のうちのいずれか一つを前記液晶部の第４電極に伝達するメモリセル部；を備えている。
【０００８】
また本発明に係る液晶表示装置において、前記メモリセル部は、ｎＴＦＴとｐＴＦＴとがドレーン電極同士に連結され、ゲート電極は全て前記画素スイッチの第３電極に連結される第１インバータ回路;ｎＴＦＴとｐＴＦＴとがドレーン電極同士に連結される接点が前記画素スイッチの第３電極に連結され、ゲート電極は全て前記第１インバータ回路のドレーン電極に連結される第２インバータ回路;ドレーン電極は前記第１電源に連結され、ソース電極は前記第１インバータ回路及び第２インバータ回路にあるｐＴＦＴ全てのソース電極に連結され、ゲート電極は前記第１制御信号線に連結されるプッシュｎＴＦＴ;ソース電極は前記第２電源に連結され、ドレーン電極は前記第１インバータ回路及び第２インバータ回路にあるｎＴＦＴ全てのソース電極に連結され、ゲート電極は前記第１制御信号線に連結されるプルｎＴＦＴ;ゲート電極は前記第２制御信号線に連結され、その他の二つの電極は前記画素スイッチの第３電極と前記液晶部との間に連結される動作ｎＴＦＴ;及び、ゲート電極は前記第２制御信号線に連結され、その他の二つの電極は前記第１インバータ回路のドレーン電極と前記液晶部との間に連結されるスチールｐＴＦＴ；からなる場合がある。
【０００９】
また他の本発明に係る液晶表示装置は、液晶パネルを構成する画素にスキャニング信号を供給するスキャン信号線;液晶パネルを構成する画素に映像信号を供給するソース信号線;第１から第３電極を有しており、前記スキャン信号線に連結された第２電極の電圧状態がハイであるかローであるかによって、前記ソース信号線に連結された第１電極から映像信号を第３電極に出力したり遮断する画素スイッチ;第１から第３電源を有しており、第１から第３電源の出力を別途に液晶パネルの画素領域外から全ての画素にまで伝達する電源部;第１制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第１制御信号線と第２制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第２制御信号線とを有する制御信号線部;第４及び第５電極を有しており、第５電極は前記第３電源に接続されており、第４電極と第５電極間との間の電位差によって光を透過させたり遮断する液晶部; 入力される前記第２制御信号又はをインバーティングさせる第３インバータ回路を含み、前記第２制御信号がハイ状態である場合に、前記第２制御信号を前記第２電源の出力の大きさに上昇させ、前記第２制御信号がロー状態である場合に、前記第３インバータ回路の出力である第２制御信号のインバーティング信号を前記第２電源の出力の大きさに上昇させるレベルシフト部;前記制御信号線部から前記第１制御信号と前記第２制御信号と、前記レベルシフト部から出力された前記第２制御信号のインバーティング信号とを受けて、前記第１制御信号がロー状態であり前記第２制御信号がハイ状態である時には、前記画素スイッチの第３電極から出力される動作モード映像信号を前記液晶部の第４電極に伝達し、前記第１制御信号がハイ状態である時には、前記第２制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて前記画素スイッチの第３電極から出力されるスチールモード映像信号又はスチールモード映像信号のインバーティング信号のうちのいずれか一つを前記液晶部の第４電極に伝達するメモリセル部；を備えている。
【００１０】
また他の本発明に係る液晶表示装置において、前記メモリセル部は、ｎＴＦＴ及びｐＴＦＴのドレーン電極同士が連結され、ゲート電極は全て前記画素スイッチの第３電極に連結される第１インバータ回路; ｎＴＦＴ及びｐＴＦＴのドレーン電極同士が連結される接点が前記画素スイッチの第３電極に連結され、ゲート電極は全て前記第１インバータ回路のドレーン電極に連結される第２インバータ回路;ドレーン電極は前記第１電源に連結され、ソース電極は前記第１インバータ回路及び第２インバータ回路にあるｐＴＦＴ全てのソース電極に連結され、ゲート電極は前記第１制御信号線に連結されるプッシュｎＴＦＴ;ソース電極は前記第３電源に連結され、ドレーン電極は前記第１インバータ回路及び第２インバータ回路にあるｎＴＦＴ全てのソース電極に連結され、ゲート電極は前記第１制御信号線に連結されるプルｎＴＦＴ;ゲート電極は前記第２制御信号線に連結され、その他の二つの電極は前記画素スイッチの第３電極と前記液晶部との間に連結される動作ｎＴＦＴ;及び、ゲート電極は前記レベルシフト部から出力される第２制御信号のインバーティング信号を受けるように連結され、その他の二つの電極は前記第１インバータ回路のドレーン電極と前記液晶部との間に連結されるスチールｎＴＦＴ；からなる場合がある。
【００１１】
また他の本発明の液晶表示装置において、前記レベルシフト部は、ｎＴＦＴ及びｐＴＦＴのドレーン電極同士が連結され、ゲート電極は全て前記第２制御信号線に連結され、ｐＴＦＴのソース電極は前記第２電源に連結され、ｎＴＦＴのソース電極は前記第３電源に連結される第３インバータ回路;及びゲート電極は前記第３インバータ回路のドレーン電極に連結され、ソース電極は前記第２電源に連結され、ドレーン電極は前記第２制御信号線に連結されるレベルアップｐＴＦＴからなる場合がある。
【００１２】
また前記制御信号線部は、液晶パネルの画素領域が横軸または縦軸のうちのいずれかの方向で二つの部分以上に領域分割された場合に、第１又は第２制御信号をバッファー回路によって順次に遅延して対応する画素領域に伝達する場合がある。
【００１３】
これにより、正常な動作モードの時には、第２制御信号がハイ状態になり第１制御信号がロー状態になって、プッシュｎＴＦＴがオフ状態、プルｎＴＦＴもオフ状態、スチールｐＴＦＴもオフ状態になるので、メモリセル部は電源部からフローティング状態になって作動せず、動作ｎＴＦＴはオン状態になって画素スイッチの第３電極まで伝達された動作モード映像信号が液晶部に伝達されてフルカラーで動映像を具現し、スチールモードで動作する時には、第１制御信号がハイ状態になって、プッシュｎＴＦＴがオン状態、プルｎＴＦＴもオン状態になるので、メモリセル部は電源の供給を受けて作動し、スチールｐＴＦＴと動作ｎＴＦＴとは、第２制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、オンオフ状態を液晶パネルの特性に合うように周期的に反復することによって画素スイッチの第３電極まで伝達されたスチールモード映像信号と第１インバータ回路によるそのインバーティング信号のうちのいずれか一つを液晶部に伝達して８カラーの停止映像を具現することができる。この時、スチールモードで動作する時には、メモリセル部によって画素に映像情報が保存されるので、動作モードに転換されるまでは液晶パネル上で消費される電力は既存に比べて急激に減少する。
【００１４】
本発明に係る液晶表示装置の駆動方法は、スキャン信号線とソース信号線とからスキャニング信号と映像信号とを各々受ける画素スイッチが、第１制御信号と第２制御信号とによって動作するメモリセル部に映像信号を出力したり遮断してディスプレイする液晶パネルの駆動方法において、（ａ）前記第１制御信号がロー状態であり前記第２制御信号がハイ状態である時には、前記メモリセル部が前記画素スイッチから出力される動作モード映像信号を液晶に伝達してディスプレイする段階;及び、（ｂ）前記第１制御信号がハイ状態である時には、前記第２制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、前記メモリセル部からスチールモード映像信号又はそのインバーティング信号のうちのいずれか一つを液晶に伝達することによってディスプレイする段階；を含んでいる。
また前記液晶表示装置の駆動方法は、（ｃ）液晶パネルの画素領域が横軸または縦軸のうちのいずれかの方向で二つの部分以上に領域分割された場合に、第１又は第２制御信号をバッファー回路によって順次に遅延して対応する画素領域に伝達する段階をさらに含む場合がある。
【００１５】
【発明の実施の形態】
以下、本発明の属する技術分野において通常の知識を有する者が本発明を容易に実施することができる好ましい実施例による低電力液晶表示装置の具体的な構成及び動作を添付した図面を参照して詳細に説明する。
【００１６】
図３は、本発明の第１実施例による低電力液晶表示装置の液晶パネルを構成する画素回路を示す図面である。
【００１７】
図３に示すように、本発明の第１実施例による低電力液晶表示装置の液晶パネルを構成する画素回路は、液晶パネル上にマトリックス形態に設置されたスキャン信号線とソース信号線との間に、画素スイッチ（Ｎ１）、電源部（ＶＤ１、ＧＮＤ）、制御信号線部２２、２３、液晶部２００、及びメモリセル部１００からなる。
【００１８】
通常の液晶パネルでのように、スキャン信号線は液晶パネルを構成する画素にスキャニング信号を供給し、ソース信号線は液晶パネルを構成する画素に映像信号を供給する。
【００１９】
画素スイッチ（Ｎ１）は、前記スキャン信号線に連結された第２電極の電圧状態がハイであるかローであるかによって、各々映像信号を前記ソース信号線に連結された第１電極から第３電極１４０に出力したり遮断する。
【００２０】
電源部（ＶＤ１、ＧＮＤ）は、第１電源（ＶＤ１）及び第２電源（ＧＮＤ）を別途に液晶パネルの画素領域外から全ての画素にまで伝達する。ここで第２電源（ＧＮＤ）は通常接地を意味するがこれに限定されず、第１電源（ＶＤ１）の電圧がどのくらいであるかによって任意のＤＣ電圧にすることもでき、特に液晶部２００に供給される第２電源（ＧＮＤ）は別途の電源供給線を通じて図１に示されたＶｃｏｍ発生部で発生したＶｃｏｍ信号を供給してラインインバージョン（ｉｎｖｅｒｓｉｏｎ）やドット（ｄｏｔ）インバージョンを具現するＡＣ信号である場合もある。
【００２１】
制御信号線部２２、２３は、第１制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第１制御信号線２２と、第２制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第２制御信号線２３とが別途になっている。
【００２２】
液晶部２００は、映像信号を受ける電極１５０と前記第２電源（ＧＮＤ）との間の電圧の差異によって光を透過させたり遮断する。図３に示された液晶部２００は、通常用いられる液晶表示（ＬＣ）と蓄積容量（ＣＳ）とで示したが、ここで蓄積容量（ＣＳ）は常に必要であるわけではない。
【００２３】
メモリセル部１００は、前記制御信号線部２２、２３から前記第１制御信号と前記第２制御信号とを受け、前記第１制御信号がロー状態であり前記第２制御信号がハイ状態である時には、前記画素スイッチ（Ｎ１）の第３電極から出力される動作モード映像信号を前記液晶部２００に伝達し、前記第１制御信号がハイ状態である時には、前記第２制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて前記画素スイッチの第３電極１４０から出力されるスチールモード映像信号またはそのインバーティング信号のうちのいずれか一つを前記液晶部２００に伝達する。
【００２４】
このようなメモリセル部１００は、また、第１インバータ回路（Ｐ１、Ｎ５）、第２インバータ回路（Ｐ２、Ｎ６）、プッシュｎＴＦＴ（Ｎ３）、プルｎＴＦＴ（Ｎ４）、動作ｎＴＦＴ（Ｎ２）、スチールｐＴＦＴ（Ｐ３）からなる。
【００２５】
第１インバータ回路（Ｐ１、Ｎ５）は、ｎＴＦＴ（Ｎ５）とｐＴＦＴ（Ｐ１）とがドレーン電極１１１同士に連結され、ゲート電極は全て前記画素スイッチ（Ｎ１）の第３電極１４０に連結される。
【００２６】
第２インバータ回路（Ｐ２、Ｎ６）は、ｎＴＦＴ（Ｎ６）とｐＴＦＴ（Ｐ２）とがドレーン電極同士に連結される接点が前記画素スイッチ（Ｎ１）の第３電極１４０に連結され、ゲート電極は全て前記第１インバータ回路（Ｐ１、Ｎ５）のドレーン電極１１１に連結される。
【００２７】
プッシュｎＴＦＴ（Ｎ３）は、ドレーン電極が前記第１電源（ＶＤ１）１３０に連結され、ソース電極は前記第１インバータ回路（Ｐ１、Ｎ５）及び第２インバータ回路（Ｐ２、Ｎ６）にあるｐＴＦＴ（Ｐ１、Ｐ２）全てのソース電極１１０に連結され、ゲート電極は前記第１制御信号線２２に連結される。
【００２８】
プルｎＴＦＴ（Ｎ４）は、ソース電極が前記第２電源（ＧＮＤ）に連結され、ドレーン電極は前記第１インバータ回路（Ｐ１、Ｎ５）及び第２インバータ回路（Ｐ２、Ｎ６）にあるｎＴＦＴ全て（Ｎ５、Ｎ６）のソース電極１２０に連結され、ゲート電極は前記第１制御信号線２２に連結される。
【００２９】
動作ｎＴＦＴ（Ｎ２）は、ゲート電極が前記第２制御信号線２３に連結され、その他の二つの電極は前記画素スイッチ（Ｎ１）の第３電極１４０と前記液晶部２００との間に連結される。
【００３０】
スチールｐＴＦＴ（Ｐ３）は、ゲート電極が前記第２制御信号線２３と連結され、その他の二つの電極は前記第１インバータ回路（Ｐ１、Ｎ５）のドレーン電極１１１と前記液晶部２００との間に連結される。
【００３１】
このような構造からなる本発明の第１実施例による低電力液晶表示装置の動作をより詳細に説明する。
【００３２】
まず、正常な動作モードの時に、解像度によるフレーム周期でスキャン信号線にハイ状態の電圧とソース信号線に該当動作モード映像信号とが供給されると、画素スイッチ（Ｎ１）の第２電極であるゲート電極にハイ状態の電圧がかかってオン状態になり、この時、ソース信号線に連結されている第１電極から第３電極１４０に映像信号が伝達される。この時、第２制御信号線２３を通じて伝達される第２制御信号がハイ状態になり第１制御信号線２２を通じて伝達される第１制御信号がロー状態になってプッシュｎＴＦＴ（Ｎ３）がオフ（ｏｆｆ）状態、プルｎＴＦＴ（Ｎ４）もオフ状態、スチールｐＴＦＴ（Ｐ３）もオフ状態になるので、メモリセル部１００は電源部（ＶＤ１、ＧＮＤ）からフローティング状態になって作動せず、動作ｎＴＦＴ（Ｎ２）はオン状態になって画素スイッチ（Ｎ１）の第３電極１４０まで伝達された映像信号が液晶部２００に伝達される。ここで液晶部２００は映像信号を受ける電極１５０と第２電源（ＧＮＤ）との間の電圧の差異によって光を透過させたり遮断して動映像などをディスプレイするようになる。
【００３３】
次に、液晶パネルの外部で制御することができるように備えられたスチールモード用キー（ｋｅｙ）やスイッチによってスチールモードで動作する時には、解像度によるフレーム周期でスキャン信号線にハイ状態の電圧が供給され、ソースドライバ３０からソース信号線に該当スチールモード映像信号が供給されると、画素スイッチ（Ｎ１）の第２電極であるゲート電極にハイ状態の電圧がかかってオン状態になり、この時、ソース信号線に連結されている第１電極から第３電極１４０にスチールモード映像信号が伝えられる。この時、画面全体にわたって一つのフレームに該当するスチールモード映像信号が全て供給されると、動作モードに転換されるまで図２のスキャンドライバー２０とソースドライバー３０とがディスエーブル状態になってスキャン信号線とソース信号線とに供給される信号はなくなる。
【００３４】
ここで、スチールモード映像信号は、前述したフルカラーからなっている動作モード映像信号とは階調数が異なるものであり、各画素ごとにハイ状態またはロー状態のうちのいずれか一つのデジタル信号だけが印加されてメモリセル部１００にハイ状態またはロー状態のうちのいずれかがラッチされるものであって、この時のスチールモード映像信号はＲ（ｒｅｄ）、Ｇ（ｇｒｅｅｎ）、Ｂ（ｂｌｕｅ）の各画素にハイ状態またはロー状態のうちのいずれか一つのデジタル映像信号が伝達されるので、各画素が具現する２カラーによって総計８カラーが具現できる。
【００３５】
この時、第１制御信号線２２を通じて伝達される第１制御信号がハイ状態になって、プッシュｎＴＦＴ（Ｎ３）がオン状態、プルｎＴＦＴ（Ｎ４）もオン状態になるので、メモリセル部１００は電源部（ＶＤ１、ＧＮＤ）から第１電源（ＶＤ１）と第２電源（ＧＮＤ）との供給を受けて作動し、スチールｐＴＦＴ（Ｐ３）と動作ｎＴＦＴ（Ｎ２）とは、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、オンオフ状態を液晶パネルの特性に合うように周期的に反復することによって画素スイッチ（Ｎ１）の第３電極１４０まで伝えられたスチールモード映像信号と第１インバータ回路（Ｐ１、Ｎ５）によるそのインバーティング信号１１１のうちのいずれか一つを液晶部２００に伝達する。ここで、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのは、前述したように、特に液晶部２００に供給される第２電源（ＧＮＤ）が別途の電源供給線を通じて図１に示された通常のＶｃｏｍ発生部で液晶パネルの解像度に合うように発生したラインインバージョンやドットインバージョンを具現するＡＣ信号を供給する場合に、そのＶｃｏｍ信号と同一の周期で液晶部２００に伝達される映像信号を反転させて通常のフリッカーを除去するためのものである。
【００３６】
次に、液晶部２００は、スチールモード映像信号を受ける電極１５０と第２電源（ＧＮＤ）との間の電圧の差異によって光を透過させたり遮断することによって停止映像をディスプレイするようになる。この時、スチールモードで動作中には動作モードに転換されるまで図２のスキャンドライバー２０とソースドライバー３０とがディスエーブル状態にあって、スキャン信号線とソース信号線とに供給される信号がなく、前記のようなメモリセル部３００の動作によって画素に映像情報が保存されるので、動作モードに転換されるまでは液晶パネル上で消費される電力は既存に比べて急激に減少する。
【００３７】
図４は、本発明の第２実施例による低電力液晶表示装置の液晶パネルを構成する画素回路を示す図面である。
【００３８】
図４に示すように、本発明の第２実施例による低電力液晶表示装置の液晶パネルを構成する画素回路は、液晶パネル上にマトリックス形態に設置されたスキャン信号線とソース信号線との間に、画素スイッチ（Ｎ１）、電源部（ＶＤ１、ＶＤ２、ＧＮＤ）、制御信号線部２２、２３、液晶部２００、レベルシフト部４００、及びメモリセル部３００からなる。
【００３９】
通常の液晶パネルでのように、スキャン信号線は液晶パネルを構成する画素にスキャニング信号を供給し、ソース信号線は液晶パネルを構成する画素に映像信号を供給する。
【００４０】
画素スイッチ（Ｎ１）は、前記スキャン信号線に連結された第２電極の電圧状態がハイであるかローであるかによって、各々映像信号を前記ソース信号線に連結された第１電極から第３電極３４０に出力したり遮断する。
【００４１】
電源部（ＶＤ１、ＶＤ２、ＧＮＤ）は、第１電源（ＶＤ１）、第２電源（ＶＤ２）、及び第３電源（ＧＮＤ）を別途に液晶パネルの画素領域外から全ての画素にまで伝達する。ここで第３電源（ＧＮＤ）は通常接地を意味するがこれに限定されず、第１電源（ＶＤ１）と第２電源（ＶＤ２）との電圧がどのくらいであるかによって任意のＤＣ電圧にすることもでき、特に液晶部２００に供給される第３電源（ＧＮＤ）は別途の電源供給線を通じて図１に示されたＶｃｏｍ発生部で発生したＶｃｏｍ信号を供給してラインインバージョンやドットインバージョンを具現するＡＣ信号である場合もある。
【００４２】
制御信号線部２２、２３は、第１制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第１制御信号線２２と第２制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第２制御信号線と２３が別途になっている。
【００４３】
液晶部２００は、映像信号を受ける電極３５０と前記第３電源（ＧＮＤ）との間の電圧の差異によって光を透過させたり遮断する。図４に示された液晶部２００は、通常用いられる液晶表示（ＬＣ）と蓄積容量（ＣＳ）とで示したが、ここで蓄積容量（ＣＳ）は常に必要であるわけではない。
【００４４】
レベルシフト部４００は、前記第２制御信号の入力を受けてハイ状態を前記第２電源（ＶＤ２）の大きさだけ上昇させて、インバーティング信号を作って前記メモリセル部３００に出力する。
【００４５】
このようなレベルシフト部４００は、また、第３インバータ回路（Ｐ５、Ｎ８）及びレベルアップｐＴＦＴ（Ｐ４）からなっている。
【００４６】
第３インバータ回路（Ｐ５、Ｎ８）は、ｎＴＦＴ（Ｎ８）とｐＴＦＴ（Ｐ５）とがドレーン電極４１０同士に連結され、ゲート電極は全て前記第２制御信号線２３に連結され、ｐＴＦＴ（Ｐ５）のソース電極４２０は前記第２電源（ＶＤ２）に連結され、ｎＴＦＴ（Ｎ８）のソース電極は前記第３電源（ＧＮＤ）に連結される。
【００４７】
レベルアップｐＴＦＴ（Ｐ４）は、ゲート電極が前記第３インバータ回路（Ｐ５、Ｎ８）のドレーン電極４１０に連結され、ソース電極は前記第２電源（ＶＤ２）４２０に連結されて、ドレーン電極は前記第２制御信号線２３に連結される。
【００４８】
メモリセル部３００は、前記制御信号線部２２、２３から前記第１制御信号と前記第２制御信号とを受け、前記レベルシフト部４００から出力された前記第２制御信号のインバーティング信号を受けて、前記第１制御信号がロー状態であり前記第２制御信号がハイ状態である時には、前記画素スイッチの第３電極から出力される動作モード映像信号を前記液晶部２００に伝達し、前記第１制御信号がハイ状態である時には、前記第２制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて前記画素スイッチの第３電極３４０から出力されるスチールモード映像信号またはそのインバーティング信号のうちのいずれか一つを前記液晶部２００に伝達する。
【００４９】
このようなメモリセル部３００は、また、第１インバータ回路（Ｐ１、Ｎ５）、第２インバータ回路（Ｐ２、Ｎ６）、プッシュｎＴＦＴ（Ｎ３）、プルｎＴＦＴ（Ｎ４）、動作ｎＴＦＴ（Ｎ２）、スチールｎＴＦＴ（Ｎ７）からなる。
【００５０】
第１インバータ回路（Ｐ１、Ｎ５）は、ｎＴＦＴ（Ｎ５）とｐＴＦＴ（Ｐ１）とがドレーン電極１１１同士に連結され、ゲート電極は全て前記画素スイッチの第３電極３４０に連結される。
【００５１】
第２インバータ回路（Ｐ２、Ｎ６）は、ｎＴＦＴ（Ｎ６）とｐＴＦＴ（Ｐ２）とがドレーン電極同士に連結する接点が前記画素スイッチの第３電極３４０に連結され、ゲート電極は全て前記第１インバータ回路（Ｐ１、Ｎ５）のドレーン電極１１１に連結される。
【００５２】
プッシュｎＴＦＴ（Ｎ３）は、ドレーン電極が前記第１電源（ＶＤ１）１３０に連結され、ソース電極は前記第１インバータ回路（Ｐ１、Ｎ５）及び第２インバータ回路（Ｐ２、Ｎ６）にあるｐＴＦＴ全て（Ｐ１、Ｐ２）のソース電極３１０に連結され、ゲート電極は前記第１制御信号線２２に連結される。
【００５３】
プルｎＴＦＴ（Ｎ４）は、ソース電極が前記第３電源（ＧＮＤ）に連結され、ドレーン電極は前記第１インバータ回路（Ｐ１、Ｎ５）及び第２インバータ回路（Ｐ２、Ｎ６）にあるｎＴＦＴ全て（Ｎ５、Ｎ６）のソース電極３２０に連結され、ゲート電極は前記第１制御信号線２２に連結される。
【００５４】
動作ｎＴＦＴ（Ｎ２）は、ゲート電極が前記第２制御信号線２３に連結され、その他の二つの電極は前記画素スイッチ（Ｎ１）の第３電極３４０と前記液晶部２００との間に連結される。
【００５５】
スチールｎＴＦＴ（Ｎ７）は、ゲート電極が前記レベルシフト部４００から出力される第２制御信号のインバーティング信号４１０を受けるように連結され、その他の二つの電極は前記第１インバータ回路（Ｐ１、Ｎ５）のドレーン電極３１１と前記液晶部２００との間に連結される。
【００５６】
このような構造からなる本発明の第２実施例による低電力液晶表示装置の動作は、第１実施例と比較する時に、レベルシフト部４００が追加されたこととその出力信号を受けるスチールｎＴＦＴ（Ｎ７）に変わったこととだけを考慮して説明する。
【００５７】
まず、正常な動作モードの時に、解像度によるフレーム周期でスキャン信号線にハイ状態の電圧とソース信号線に該当動作モード映像信号とが供給されると、画素スイッチ（Ｎ１）の第２電極であるゲート電極にハイ状態の電圧がかかってオン状態になり、この時、ソース信号線に連結されている第１電極から第３電極３４０に映像信号が伝達される。この時、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態になり、第１制御信号線２２を通じて伝えられる第１制御信号がロー状態になって、プッシュｎＴＦＴ（Ｎ３）がオフ状態、プルｎＴＦＴ（Ｎ４）もオフ状態、スチールｎＴＦＴ（Ｎ７）もオフ状態になるので、メモリセル部３００は電源部（ＶＤ１、ＶＤ２、ＧＮＤ）からフローティング状態になって作動せず、動作ｎＴＦＴ（Ｎ２）はオン状態になって画素スイッチ（Ｎ１）の第３電極３４０まで伝えられた映像信号が液晶部２００に伝えられる。この時、液晶部２００は映像信号を受ける電極３５０と第３電源（ＧＮＤ）との間の電圧の差異によって光を透過させたり遮断して動映像などをディスプレイするようになる。
【００５８】
ここで、動作ｎＴＦＴ（Ｎ２）がオン状態になるのは、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態になったためであるが、第２制御信号の電圧が映像信号の電圧と同一な場合には、動作ｎＴＦＴ（Ｎ２）を通じて液晶部２００に伝えられる映像信号の電圧が動作ｎＴＦＴ（Ｎ２）固有のしきい（ｔｈｒｅ−ｓｈｏｌｄ）電圧だけ電圧下降効果が発生するので、これを防止しようとレベルシフト部４００による第２電源（ＶＤ２）電圧の大きさまで電圧が上昇するようにして動作ｎＴＦＴ（Ｎ２）のゲート電極に加えたのである。つまり、レベルシフト部４００の動作は、図４に示すように、例えば、第２制御信号がハイ状態である場合に、第３インバータ回路（Ｐ５、Ｎ８）の出力電圧はロー状態になり、このロー状態の電圧を受けるレベルアップｐＴＦＴ（Ｐ４）は映像信号の電圧より大きい第２電源（ＶＤ２）の電圧を動作ｎＴＦＴ（Ｎ２）のゲート電極に加えるのである。
【００５９】
次に、液晶パネルの外部で制御することができるように備えられたスチールモード用キーやスイッチによってスチールモードで動作する時には、解像度によるフレーム周期でスキャン信号線にハイ状態の電圧とソース信号線に該当スチールモード映像信号とが供給されると、画素スイッチ（Ｎ１）の第２電極であるゲート電極にハイ状態の電圧がかかってオン状態になり、この時、ソース信号線に連結されている第１電極から第３電極３４０にスチールモード映像信号が伝えられる。この時、画面全体にわたって一つのフレームに該当するスチールモード映像信号が全て供給されると、動作モードに転換されるまで図２のスキャンドライバー２０とソースドライバー３０とがディスエーブル状態になってスキャン信号線とソース信号線とに供給される信号はなくなる。
【００６０】
ここでも、スチールモード映像信号は前述したフルカラーからなっている動作モード映像信号とは階調数が異なるものであり、各画素ごとにハイ状態またはロー状態のうちのいずれか一つのデジタル信号だけが印加されてメモリセル部３００にハイ状態またはロー状態のうちのいずれかがラッチされるものであって、この時のスチールモード映像信号はＲ（ｒｅｄ）、Ｇ（ｇｒｅｅｎ）、Ｂ（ｂｌｕｅ）の各画素にハイ状態またはロー状態のうちのいずれか一つのデジタル映像信号が伝えられるので、各画素が具現する２カラーによって総計８カラーが具現できる。
【００６１】
この時、第１制御信号線２２を通じて伝えられる第１制御信号がハイ状態になって、プッシュｎＴＦＴ（Ｎ３）がオン状態、プルｎＴＦＴ（Ｎ４）もオン状態になるので、メモリセル部３００は電源部（ＶＤ１、ＶＤ２、ＧＮＤ）から第１電源（ＶＤ１）、第２電源（ＶＤ２）及び第３電源（ＧＮＤ）の供給を受けて作動し、スチールｎＴＦＴ（Ｎ７）と動作ｎＴＦＴ（Ｎ２）とは、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、オンオフ状態を液晶パネルの特性に合うように周期的に反復することによって、画素スイッチ（Ｎ１）の第３電極３４０まで伝えられたスチールモード映像信号と第１インバータ回路（Ｐ１、Ｎ５）によるそのインバーティング信号３１１のうちのいずれか一つを液晶部２００に伝達する。ここで、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのは、前述したように、特に液晶部２００に供給される第３電源（ＧＮＤ）が別途の電源供給線を通じて図１に示された通常のＶｃｏｍ発生部で液晶パネルの解像度に合うように発生したラインインバージョンやドットインバージョンを具現するＡＣ信号を供給する場合に、そのＶｃｏｍ信号と同一の周期で液晶部２００に伝達される映像信号を反転させて通常のフリッカーを除去するためである。
【００６２】
次に、液晶部２００は、スチールモード映像信号を受ける電極３５０と第３電源（ＧＮＤ）との間の電圧の差異によって光を透過させたり遮断することによって停止映像をディスプレイするようになる。この時、スチールモードで動作中には動作モードに転換されるまで図２のスキャンドライバー２０とソースドライバー３０とがディスエーブル状態にあって、スキャン信号線とソース信号線とに供給される信号がなく、前記のようなメモリセル部３００の動作によって画素に映像情報が保存されるので、動作モードに転換されるまでは液晶パネル上で消費される電力は従来に比べて急激に減少する。
【００６３】
前記において、スチールｎＴＦＴ（Ｎ７）がオン状態になるのは、第２制御信号線２３を通じてレベルシフト部４００に伝達される第２制御信号がロー状態でありレベルシフト部４００の出力電圧がハイ状態になったためであるが、レベルシフト部４００の出力電圧がスチールモード映像信号の電圧と同一な場合には、スチールｎＴＦＴ（Ｎ７）を通じて液晶部２００に伝えられるスチールモード映像信号の電圧がスチールｎＴＦＴ（Ｎ７）固有のしきい電圧だけ電圧下降効果が発生するので、これを防止しようとレベルシフト部４００による第２電源（ＶＤ２）電圧の大きさまで電圧が上昇するようにしてスチールｎＴＦＴ（Ｎ７）のゲート電極４１０に加えたのである。つまり、レベルシフト部４００の動作は、図４に示すように、例えば、第２制御信号がロー状態である場合に、第３インバータ回路（Ｐ５、Ｎ８）の出力電圧はハイ状態になり、このハイ状態の電圧はスチールモード映像信号の電圧より大きい第２電源（ＶＤ２）の電圧であって、スチールｎＴＦＴ（Ｎ７）のゲート電極４１０に加えられるようになる。
【００６４】
前記において、各種電源（ＶＤ１、ＶＤ２、ＧＮＤ）と第１制御信号と第２制御信号とは、図１のようなメインＰＣＢ１０にあるタイミングコントローラー（Ｔ-ｃｏｎ）などによって適当なＤＣ電源やパルス信号Ｒが作られて、図５や図６のように液晶パネル上の入力パッド部７００を通じて画素まで伝えられると仮定した。
【００６５】
特に、図５と図６とに示すように、第１制御信号を通常のバッファー回路５００、６００又はバッファー回路８００、９００によって順次に遅延させ、横軸または縦軸のうちのいずれかの方向で二つの部分以上に分割された画素領域ごとに各々供給することによって、第１制御信号がハイ状態になり第２制御信号がロー状態になる時、つまり、スチールモードで動作する時に前記メモリセル部１００、３００のインバータ回路（Ｐ１、Ｎ５、Ｐ２、Ｎ６）が消費する電力を時間的に分散しようとするものである。つまり、ブロック単位に分割された各画素領域にあるインバータ回路（Ｐ１、Ｎ５、Ｐ２、Ｎ６）はバッファー回路５００、６００又はバッファー回路８００、９００によって遅延された時間差を有して動作するので、一回に液晶パネル全体でインバータ回路（Ｐ１、Ｎ５、Ｐ２、Ｎ６）が電力を消費することによって生じる信号の歪曲やパネルの劣化を防止することができるようになる。
【００６６】
第２制御信号においても、第２制御信号線２３が非常に多くのＴＦＴのゲートに連結されているので、負荷を減らすために前記のように第２制御信号も通常のバッファー回路５００、６００又はバッファー回路８００、９００によって順次に遅延させ、横軸または縦軸のうちのいずれかの方向で二つの部分以上に分割された画素領域ごとに各々供給するようすることが可能である。
【００６７】
前述したように、本発明の第１実施例によって、正常な動作モードの時には、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態になり、第１制御信号線２２を通じて伝えられる第１制御信号がロー状態になって、プッシュｎＴＦＴ（Ｎ３）がオフ状態、プルｎＴＦＴ（Ｎ４）もオフ状態、スチールｐＴＦＴ（Ｐ３）もオフ状態になるので、メモリセル部１００は電源部（ＶＤ１、ＧＮＤ）からフローティング状態になって作動せず、動作ｎＴＦＴ（Ｎ２）はオン状態になって画素スイッチの第３電極１４０まで伝えられた動作モード映像信号が液晶部２００に伝えられてフルカラーで動映像を具現し、スチールモードで動作する時には、第１制御信号線２２を通じて伝えられる第１制御信号がハイ状態になって、プッシュｎＴＦＴ（Ｎ３）がオン状態、プルｎＴＦＴ（Ｎ４）もオン状態になるので、メモリセル部１００は電源部（ＶＤ１、ＧＮＤ）から第１電源（ＶＤ１）と第２電源（ＧＮＤ）との供給を受けて作動し、スチールｐＴＦＴ（Ｐ３）と動作ｎＴＦＴ（Ｎ２）とは、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、オンオフ状態を液晶パネルの特性に合うように周期的に反復することによって画素スイッチの第３電極まで伝えられたスチールモード映像信号１４０と第１インバータ回路によるそのインバーティング信号１１１とのうちのいずれか一つを液晶部２００に伝達して８カラーの停止映像を具現した。
本発明の第２実施例による低電力液晶表示装置は、第１実施例と比較する時に、レベルシフト部４００が追加されたこととその出力信号を受けるスチールｎＴＦＴ（Ｎ７）に変わったこととを除いて第１実施例と類似して動作する。さらに、第２制御信号がハイ状態にあるとき第２制御信号を第２電源（ＶＤ２）の出力電圧まで上昇させるので、第２制御信号と映像信号との大きさが近い場合にも、映像信号を電圧降下なく液晶部２００に印加することができる。また、レベルシフト部４００の出力がハイ状態であるとき第２電源（ＶＤ２）によりスチールｎＴＦＴ（Ｎ７）を駆動するため、第１インバータ回路（Ｐ１，Ｐ５）の出力を電圧降下なく液晶部２００に伝達することができる。
本発明の第１及び第２実施例によれば、スチールモードで動作する時には前記のようなメモリセル部１００、３００によって画素に映像情報が保存されるので、動作モードに転換されるまでは液晶パネル上で消費される電力が既存に比べて急激に減少する。
【００６８】
【発明の効果】
本発明によれば、スチールモードの時には８カラーで動作し、動映像モードの時にはフルカラーで動作するようにすることによって、スチールモードの時に不必要に行われるメインＰＣＢ上の映像信号処理と、処理された信号の液晶パネルの信号線への出力とに伴う浪費的な電力損失を防止することができるようになった。これにより、ノートブックＰＣ、携帯型の小型ＰＤＡ、特に反射型ＰＤＡなどに採用される液晶表示装置を駆動するために本発明の画素構成回路を採用すると、使用者が外出してバッテリーを使用する場合にも長時間駆動することが可能である。
【図面の簡単な説明】
【図１】 通常の液晶表示装置の回路全体の構成図を説明するための図面。
【図２】 従来の液晶表示装置の画素の構成を説明するための図面。
【図３】 本発明の第１実施例による低電力液晶表示装置の液晶パネルを構成する画素回路を示す図面。
【図４】 本発明の第２実施例による低電力液晶表示装置の液晶パネルを構成する画素回路を示す図面。
【図５】 画素回路に第１制御信号を供給する方法を示す図面（その１）。
【図６】 画素回路に第１制御信号を供給する方法を示す図面（その２）。
【符号の説明】
ＣＳ 蓄積容量
Ｎ１ 画素スイッチ
Ｎ２ 動作ｎＴＦＴ
Ｎ３ プッシュｎＴＦＴ
Ｎ４ プルｎＴＦＴ
Ｎ７ スチールｎＴＦＴ
Ｎ８ ｎＴＦＴ
Ｐ１、Ｎ５ 第１インバータ回路
Ｐ３ スチールｐＴＦＴ
Ｐ２、Ｎ６ 第２インバータ回路
Ｐ４、Ｐ５ ｐＴＦＴ
ＶＤ１、ＶＤ２、ＧＮＤ 電源部
２０ スキャンドライバー
３０ ソースドライバー
２２、２３ 制御信号線部
１００ メモリセル部
１１０、１２０ ソース電極
１１１、４１０ ドレーン電極
１４０ 第３電極
１５０ 電極
２００ 液晶部
３００ メモリセル部
３１１ インバーティング信号
３４０ 第３電極
３５０ スチールモード映像信号を受ける電極
４００ レベルシフト部
４２０ ソース電極
５００、６００ バッファー回路
【発明の属する技術分野】
本発明は、液晶表示装置に関し、より詳しくは、低電力で駆動される画素構成回路を備える液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、一般に、二枚のガラス基板の間に液晶セルがマトリックス形態に配列されている液晶パネル、液晶パネルの後面にバックライトユニット（Ｂａｃｋ Ｌｉｇｈｔ Ｕｎｉｔ）などから構成される液晶表示モジュール、液晶パネルを駆動するＰＣＢモジュール、及びこれらを保護して一体化させるためのケースから構成される。ここで、ＰＣＢモジュールは、外部からＲ（ｒｅｄ）、Ｇ（ｇｒｅｅｎ）、Ｂ（ｂｌｕｅ）映像データや同期信号などの入力を受け処理して液晶パネルに映像データ、スキャニング信号、タイミング制御信号などを供給し、液晶パネルが正常にコンピュータ映像、テレビ（ｔｅｌｅｖｉｓｉｏｎ）映像、その他の応用映像などをディスプレイすることができるようにする駆動回路に該当する。このように液晶パネルに映像信号などを供給して各種映像をディスプレイするようにする駆動回路であるＰＣＢモジュールは、数個のＰＣＢとこれらＰＣＢの間に信号の伝達のための数個のＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃａｂｌｅ）とからなる。
【０００３】
一方、図１に示された従来の液晶表示装置の回路全体の構成図からわかるように、通常、液晶パネル４０のディスプレイ後面で液晶パネル４０を駆動するＳＶＧＡ（６００*８００）級など比較的低解像度でのＰＣＢモジュールは、外部からＲ、Ｇ、Ｂ映像データと同期信号ｓｙｎｃなどの入力を受けＦＰＧＡ（Ｆｌａｔ Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）形態のカスタムＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であるタイミングコントローラー（Ｔ-ｃｏｎ:Ｔｉｍｉｎｇ-ｃｏｎｔｒｏｌｌｅｒ）などにより処理して液晶パネルの構造に合うように映像データと各種制御信号とを処理して生成するメインＰＣＢ１０、メインＰＣＢ１０から受けたスキャンドライバー制御信号によってスキャン信号線にスキャニング信号を供給するスキャンドライバーＩＣタブ（ＴＡＢ:Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄ）が付着されるスキャンドライバーＰＣＢ２０、及びメインＰＣＢ１０で処理された映像データと制御信号とを受けて液晶パネル４０に映像データを供給するソースドライバーＩＣタブが付着されるソースドライバーＰＣＢ３０からなる。
【０００４】
このように駆動される液晶パネル上の画素の構成は、図２に示すように、通常、スキャンドライバーＰＣＢ２０のスキャンドライバーＩＣタブから供給されるスキャニング信号を伝達するスキャン信号線２１、ソースドライバーＰＣＢ３０のソースドライバーＩＣタブから供給される映像信号を伝達するソース信号線３１、及びスキャニング信号と映像信号とを受けて液晶に信号を伝達するＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のＴＦＴ（Ｔｈｉｎ
Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）４１、液晶４２、及び蓄積容量４３からなっている。この時、ＴＦＴ４１はゲート電極を通じてスキャニング信号を受けてオンオフされ、スキャニング信号がハイ（ｈｉｇｈ）状態である時には、ソース電極を通じてソース信号線３１から映像信号を受けて液晶４２と蓄積容量４３とに伝達する。次に、スキャニング信号がロー（ｌｏｗ）状態である時には、液晶４２と蓄積容量４３とに保存された映像信号が解像度ごとに決められている１フレーム時間の間に維持される。
【０００５】
【発明が解決しようとする課題】
しかし、ノートブックコンピュータ、携帯型（ｐｏｒｔａｂｌｅ）の小型ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、反射型ＰＤＡなどに採用される液晶表示装置を駆動するために消費される電力はその液晶パネルの大きさによって数ワットから数十ワットに至る。このような消費電力は使用者が外出して長時間バッテリーを用いる場合に問題になるので、できるだけ長く使用することができれば、営業上競争力が確保できる。
【０００６】
従って、本発明の目的は液晶表示装置を駆動することにおいて、駆動時に必要な消費電力を低減することができるようにする画素の構成回路及びその方法を提供ことにある。
【０００７】
【課題を解決するための手段】
このような技術的課題を達成するための本発明に係る液晶表示装置は、液晶パネルを構成する画素にスキャニング信号を供給するスキャン信号線;液晶パネルを構成する画素に映像信号を供給するソース信号線;第１から第３電極を有しており、前記スキャン信号線に連結された第２電極の電圧状態がハイであるかローであるかによって、前記ソース信号線に連結された第１電極から映像信号を第３電極に出力したり遮断する画素スイッチ;第１及び第２電源を有しており、第１及び第２電源からの出力を別途に液晶パネルの画素領域外から全ての画素にまで伝達する電源部;第１制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第１制御信号線と第２制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第２制御信号線とを有する制御信号線部;第４及び第５電極を有しており、第５電極は前記第２電源に接続されており、第４電極と第５電極間との間の電位差によって光を透過させたり遮断する液晶部；前記制御信号線部から前記第１制御信号と前記第２制御信号とを受け、前記第１制御信号がロー状態であり前記第２制御信号がハイ状態である時には、前記画素スイッチの第３電極から出力される動作モード映像信号を前記液晶部の第４電極に伝達し、前記第１制御信号がハイ状態である時には、前記第２制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、前記画素スイッチの第３電極から出力されるスチールモード映像信号又はそのインバーティング信号のうちのいずれか一つを前記液晶部の第４電極に伝達するメモリセル部；を備えている。
【０００８】
また本発明に係る液晶表示装置において、前記メモリセル部は、ｎＴＦＴとｐＴＦＴとがドレーン電極同士に連結され、ゲート電極は全て前記画素スイッチの第３電極に連結される第１インバータ回路;ｎＴＦＴとｐＴＦＴとがドレーン電極同士に連結される接点が前記画素スイッチの第３電極に連結され、ゲート電極は全て前記第１インバータ回路のドレーン電極に連結される第２インバータ回路;ドレーン電極は前記第１電源に連結され、ソース電極は前記第１インバータ回路及び第２インバータ回路にあるｐＴＦＴ全てのソース電極に連結され、ゲート電極は前記第１制御信号線に連結されるプッシュｎＴＦＴ;ソース電極は前記第２電源に連結され、ドレーン電極は前記第１インバータ回路及び第２インバータ回路にあるｎＴＦＴ全てのソース電極に連結され、ゲート電極は前記第１制御信号線に連結されるプルｎＴＦＴ;ゲート電極は前記第２制御信号線に連結され、その他の二つの電極は前記画素スイッチの第３電極と前記液晶部との間に連結される動作ｎＴＦＴ;及び、ゲート電極は前記第２制御信号線に連結され、その他の二つの電極は前記第１インバータ回路のドレーン電極と前記液晶部との間に連結されるスチールｐＴＦＴ；からなる場合がある。
【０００９】
また他の本発明に係る液晶表示装置は、液晶パネルを構成する画素にスキャニング信号を供給するスキャン信号線;液晶パネルを構成する画素に映像信号を供給するソース信号線;第１から第３電極を有しており、前記スキャン信号線に連結された第２電極の電圧状態がハイであるかローであるかによって、前記ソース信号線に連結された第１電極から映像信号を第３電極に出力したり遮断する画素スイッチ;第１から第３電源を有しており、第１から第３電源の出力を別途に液晶パネルの画素領域外から全ての画素にまで伝達する電源部;第１制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第１制御信号線と第２制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第２制御信号線とを有する制御信号線部;第４及び第５電極を有しており、第５電極は前記第３電源に接続されており、第４電極と第５電極間との間の電位差によって光を透過させたり遮断する液晶部; 入力される前記第２制御信号又はをインバーティングさせる第３インバータ回路を含み、前記第２制御信号がハイ状態である場合に、前記第２制御信号を前記第２電源の出力の大きさに上昇させ、前記第２制御信号がロー状態である場合に、前記第３インバータ回路の出力である第２制御信号のインバーティング信号を前記第２電源の出力の大きさに上昇させるレベルシフト部;前記制御信号線部から前記第１制御信号と前記第２制御信号と、前記レベルシフト部から出力された前記第２制御信号のインバーティング信号とを受けて、前記第１制御信号がロー状態であり前記第２制御信号がハイ状態である時には、前記画素スイッチの第３電極から出力される動作モード映像信号を前記液晶部の第４電極に伝達し、前記第１制御信号がハイ状態である時には、前記第２制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて前記画素スイッチの第３電極から出力されるスチールモード映像信号又はスチールモード映像信号のインバーティング信号のうちのいずれか一つを前記液晶部の第４電極に伝達するメモリセル部；を備えている。
【００１０】
また他の本発明に係る液晶表示装置において、前記メモリセル部は、ｎＴＦＴ及びｐＴＦＴのドレーン電極同士が連結され、ゲート電極は全て前記画素スイッチの第３電極に連結される第１インバータ回路; ｎＴＦＴ及びｐＴＦＴのドレーン電極同士が連結される接点が前記画素スイッチの第３電極に連結され、ゲート電極は全て前記第１インバータ回路のドレーン電極に連結される第２インバータ回路;ドレーン電極は前記第１電源に連結され、ソース電極は前記第１インバータ回路及び第２インバータ回路にあるｐＴＦＴ全てのソース電極に連結され、ゲート電極は前記第１制御信号線に連結されるプッシュｎＴＦＴ;ソース電極は前記第３電源に連結され、ドレーン電極は前記第１インバータ回路及び第２インバータ回路にあるｎＴＦＴ全てのソース電極に連結され、ゲート電極は前記第１制御信号線に連結されるプルｎＴＦＴ;ゲート電極は前記第２制御信号線に連結され、その他の二つの電極は前記画素スイッチの第３電極と前記液晶部との間に連結される動作ｎＴＦＴ;及び、ゲート電極は前記レベルシフト部から出力される第２制御信号のインバーティング信号を受けるように連結され、その他の二つの電極は前記第１インバータ回路のドレーン電極と前記液晶部との間に連結されるスチールｎＴＦＴ；からなる場合がある。
【００１１】
また他の本発明の液晶表示装置において、前記レベルシフト部は、ｎＴＦＴ及びｐＴＦＴのドレーン電極同士が連結され、ゲート電極は全て前記第２制御信号線に連結され、ｐＴＦＴのソース電極は前記第２電源に連結され、ｎＴＦＴのソース電極は前記第３電源に連結される第３インバータ回路;及びゲート電極は前記第３インバータ回路のドレーン電極に連結され、ソース電極は前記第２電源に連結され、ドレーン電極は前記第２制御信号線に連結されるレベルアップｐＴＦＴからなる場合がある。
【００１２】
また前記制御信号線部は、液晶パネルの画素領域が横軸または縦軸のうちのいずれかの方向で二つの部分以上に領域分割された場合に、第１又は第２制御信号をバッファー回路によって順次に遅延して対応する画素領域に伝達する場合がある。
【００１３】
これにより、正常な動作モードの時には、第２制御信号がハイ状態になり第１制御信号がロー状態になって、プッシュｎＴＦＴがオフ状態、プルｎＴＦＴもオフ状態、スチールｐＴＦＴもオフ状態になるので、メモリセル部は電源部からフローティング状態になって作動せず、動作ｎＴＦＴはオン状態になって画素スイッチの第３電極まで伝達された動作モード映像信号が液晶部に伝達されてフルカラーで動映像を具現し、スチールモードで動作する時には、第１制御信号がハイ状態になって、プッシュｎＴＦＴがオン状態、プルｎＴＦＴもオン状態になるので、メモリセル部は電源の供給を受けて作動し、スチールｐＴＦＴと動作ｎＴＦＴとは、第２制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、オンオフ状態を液晶パネルの特性に合うように周期的に反復することによって画素スイッチの第３電極まで伝達されたスチールモード映像信号と第１インバータ回路によるそのインバーティング信号のうちのいずれか一つを液晶部に伝達して８カラーの停止映像を具現することができる。この時、スチールモードで動作する時には、メモリセル部によって画素に映像情報が保存されるので、動作モードに転換されるまでは液晶パネル上で消費される電力は既存に比べて急激に減少する。
【００１４】
本発明に係る液晶表示装置の駆動方法は、スキャン信号線とソース信号線とからスキャニング信号と映像信号とを各々受ける画素スイッチが、第１制御信号と第２制御信号とによって動作するメモリセル部に映像信号を出力したり遮断してディスプレイする液晶パネルの駆動方法において、（ａ）前記第１制御信号がロー状態であり前記第２制御信号がハイ状態である時には、前記メモリセル部が前記画素スイッチから出力される動作モード映像信号を液晶に伝達してディスプレイする段階;及び、（ｂ）前記第１制御信号がハイ状態である時には、前記第２制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、前記メモリセル部からスチールモード映像信号又はそのインバーティング信号のうちのいずれか一つを液晶に伝達することによってディスプレイする段階；を含んでいる。
また前記液晶表示装置の駆動方法は、（ｃ）液晶パネルの画素領域が横軸または縦軸のうちのいずれかの方向で二つの部分以上に領域分割された場合に、第１又は第２制御信号をバッファー回路によって順次に遅延して対応する画素領域に伝達する段階をさらに含む場合がある。
【００１５】
【発明の実施の形態】
以下、本発明の属する技術分野において通常の知識を有する者が本発明を容易に実施することができる好ましい実施例による低電力液晶表示装置の具体的な構成及び動作を添付した図面を参照して詳細に説明する。
【００１６】
図３は、本発明の第１実施例による低電力液晶表示装置の液晶パネルを構成する画素回路を示す図面である。
【００１７】
図３に示すように、本発明の第１実施例による低電力液晶表示装置の液晶パネルを構成する画素回路は、液晶パネル上にマトリックス形態に設置されたスキャン信号線とソース信号線との間に、画素スイッチ（Ｎ１）、電源部（ＶＤ１、ＧＮＤ）、制御信号線部２２、２３、液晶部２００、及びメモリセル部１００からなる。
【００１８】
通常の液晶パネルでのように、スキャン信号線は液晶パネルを構成する画素にスキャニング信号を供給し、ソース信号線は液晶パネルを構成する画素に映像信号を供給する。
【００１９】
画素スイッチ（Ｎ１）は、前記スキャン信号線に連結された第２電極の電圧状態がハイであるかローであるかによって、各々映像信号を前記ソース信号線に連結された第１電極から第３電極１４０に出力したり遮断する。
【００２０】
電源部（ＶＤ１、ＧＮＤ）は、第１電源（ＶＤ１）及び第２電源（ＧＮＤ）を別途に液晶パネルの画素領域外から全ての画素にまで伝達する。ここで第２電源（ＧＮＤ）は通常接地を意味するがこれに限定されず、第１電源（ＶＤ１）の電圧がどのくらいであるかによって任意のＤＣ電圧にすることもでき、特に液晶部２００に供給される第２電源（ＧＮＤ）は別途の電源供給線を通じて図１に示されたＶｃｏｍ発生部で発生したＶｃｏｍ信号を供給してラインインバージョン（ｉｎｖｅｒｓｉｏｎ）やドット（ｄｏｔ）インバージョンを具現するＡＣ信号である場合もある。
【００２１】
制御信号線部２２、２３は、第１制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第１制御信号線２２と、第２制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第２制御信号線２３とが別途になっている。
【００２２】
液晶部２００は、映像信号を受ける電極１５０と前記第２電源（ＧＮＤ）との間の電圧の差異によって光を透過させたり遮断する。図３に示された液晶部２００は、通常用いられる液晶表示（ＬＣ）と蓄積容量（ＣＳ）とで示したが、ここで蓄積容量（ＣＳ）は常に必要であるわけではない。
【００２３】
メモリセル部１００は、前記制御信号線部２２、２３から前記第１制御信号と前記第２制御信号とを受け、前記第１制御信号がロー状態であり前記第２制御信号がハイ状態である時には、前記画素スイッチ（Ｎ１）の第３電極から出力される動作モード映像信号を前記液晶部２００に伝達し、前記第１制御信号がハイ状態である時には、前記第２制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて前記画素スイッチの第３電極１４０から出力されるスチールモード映像信号またはそのインバーティング信号のうちのいずれか一つを前記液晶部２００に伝達する。
【００２４】
このようなメモリセル部１００は、また、第１インバータ回路（Ｐ１、Ｎ５）、第２インバータ回路（Ｐ２、Ｎ６）、プッシュｎＴＦＴ（Ｎ３）、プルｎＴＦＴ（Ｎ４）、動作ｎＴＦＴ（Ｎ２）、スチールｐＴＦＴ（Ｐ３）からなる。
【００２５】
第１インバータ回路（Ｐ１、Ｎ５）は、ｎＴＦＴ（Ｎ５）とｐＴＦＴ（Ｐ１）とがドレーン電極１１１同士に連結され、ゲート電極は全て前記画素スイッチ（Ｎ１）の第３電極１４０に連結される。
【００２６】
第２インバータ回路（Ｐ２、Ｎ６）は、ｎＴＦＴ（Ｎ６）とｐＴＦＴ（Ｐ２）とがドレーン電極同士に連結される接点が前記画素スイッチ（Ｎ１）の第３電極１４０に連結され、ゲート電極は全て前記第１インバータ回路（Ｐ１、Ｎ５）のドレーン電極１１１に連結される。
【００２７】
プッシュｎＴＦＴ（Ｎ３）は、ドレーン電極が前記第１電源（ＶＤ１）１３０に連結され、ソース電極は前記第１インバータ回路（Ｐ１、Ｎ５）及び第２インバータ回路（Ｐ２、Ｎ６）にあるｐＴＦＴ（Ｐ１、Ｐ２）全てのソース電極１１０に連結され、ゲート電極は前記第１制御信号線２２に連結される。
【００２８】
プルｎＴＦＴ（Ｎ４）は、ソース電極が前記第２電源（ＧＮＤ）に連結され、ドレーン電極は前記第１インバータ回路（Ｐ１、Ｎ５）及び第２インバータ回路（Ｐ２、Ｎ６）にあるｎＴＦＴ全て（Ｎ５、Ｎ６）のソース電極１２０に連結され、ゲート電極は前記第１制御信号線２２に連結される。
【００２９】
動作ｎＴＦＴ（Ｎ２）は、ゲート電極が前記第２制御信号線２３に連結され、その他の二つの電極は前記画素スイッチ（Ｎ１）の第３電極１４０と前記液晶部２００との間に連結される。
【００３０】
スチールｐＴＦＴ（Ｐ３）は、ゲート電極が前記第２制御信号線２３と連結され、その他の二つの電極は前記第１インバータ回路（Ｐ１、Ｎ５）のドレーン電極１１１と前記液晶部２００との間に連結される。
【００３１】
このような構造からなる本発明の第１実施例による低電力液晶表示装置の動作をより詳細に説明する。
【００３２】
まず、正常な動作モードの時に、解像度によるフレーム周期でスキャン信号線にハイ状態の電圧とソース信号線に該当動作モード映像信号とが供給されると、画素スイッチ（Ｎ１）の第２電極であるゲート電極にハイ状態の電圧がかかってオン状態になり、この時、ソース信号線に連結されている第１電極から第３電極１４０に映像信号が伝達される。この時、第２制御信号線２３を通じて伝達される第２制御信号がハイ状態になり第１制御信号線２２を通じて伝達される第１制御信号がロー状態になってプッシュｎＴＦＴ（Ｎ３）がオフ（ｏｆｆ）状態、プルｎＴＦＴ（Ｎ４）もオフ状態、スチールｐＴＦＴ（Ｐ３）もオフ状態になるので、メモリセル部１００は電源部（ＶＤ１、ＧＮＤ）からフローティング状態になって作動せず、動作ｎＴＦＴ（Ｎ２）はオン状態になって画素スイッチ（Ｎ１）の第３電極１４０まで伝達された映像信号が液晶部２００に伝達される。ここで液晶部２００は映像信号を受ける電極１５０と第２電源（ＧＮＤ）との間の電圧の差異によって光を透過させたり遮断して動映像などをディスプレイするようになる。
【００３３】
次に、液晶パネルの外部で制御することができるように備えられたスチールモード用キー（ｋｅｙ）やスイッチによってスチールモードで動作する時には、解像度によるフレーム周期でスキャン信号線にハイ状態の電圧が供給され、ソースドライバ３０からソース信号線に該当スチールモード映像信号が供給されると、画素スイッチ（Ｎ１）の第２電極であるゲート電極にハイ状態の電圧がかかってオン状態になり、この時、ソース信号線に連結されている第１電極から第３電極１４０にスチールモード映像信号が伝えられる。この時、画面全体にわたって一つのフレームに該当するスチールモード映像信号が全て供給されると、動作モードに転換されるまで図２のスキャンドライバー２０とソースドライバー３０とがディスエーブル状態になってスキャン信号線とソース信号線とに供給される信号はなくなる。
【００３４】
ここで、スチールモード映像信号は、前述したフルカラーからなっている動作モード映像信号とは階調数が異なるものであり、各画素ごとにハイ状態またはロー状態のうちのいずれか一つのデジタル信号だけが印加されてメモリセル部１００にハイ状態またはロー状態のうちのいずれかがラッチされるものであって、この時のスチールモード映像信号はＲ（ｒｅｄ）、Ｇ（ｇｒｅｅｎ）、Ｂ（ｂｌｕｅ）の各画素にハイ状態またはロー状態のうちのいずれか一つのデジタル映像信号が伝達されるので、各画素が具現する２カラーによって総計８カラーが具現できる。
【００３５】
この時、第１制御信号線２２を通じて伝達される第１制御信号がハイ状態になって、プッシュｎＴＦＴ（Ｎ３）がオン状態、プルｎＴＦＴ（Ｎ４）もオン状態になるので、メモリセル部１００は電源部（ＶＤ１、ＧＮＤ）から第１電源（ＶＤ１）と第２電源（ＧＮＤ）との供給を受けて作動し、スチールｐＴＦＴ（Ｐ３）と動作ｎＴＦＴ（Ｎ２）とは、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、オンオフ状態を液晶パネルの特性に合うように周期的に反復することによって画素スイッチ（Ｎ１）の第３電極１４０まで伝えられたスチールモード映像信号と第１インバータ回路（Ｐ１、Ｎ５）によるそのインバーティング信号１１１のうちのいずれか一つを液晶部２００に伝達する。ここで、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのは、前述したように、特に液晶部２００に供給される第２電源（ＧＮＤ）が別途の電源供給線を通じて図１に示された通常のＶｃｏｍ発生部で液晶パネルの解像度に合うように発生したラインインバージョンやドットインバージョンを具現するＡＣ信号を供給する場合に、そのＶｃｏｍ信号と同一の周期で液晶部２００に伝達される映像信号を反転させて通常のフリッカーを除去するためのものである。
【００３６】
次に、液晶部２００は、スチールモード映像信号を受ける電極１５０と第２電源（ＧＮＤ）との間の電圧の差異によって光を透過させたり遮断することによって停止映像をディスプレイするようになる。この時、スチールモードで動作中には動作モードに転換されるまで図２のスキャンドライバー２０とソースドライバー３０とがディスエーブル状態にあって、スキャン信号線とソース信号線とに供給される信号がなく、前記のようなメモリセル部３００の動作によって画素に映像情報が保存されるので、動作モードに転換されるまでは液晶パネル上で消費される電力は既存に比べて急激に減少する。
【００３７】
図４は、本発明の第２実施例による低電力液晶表示装置の液晶パネルを構成する画素回路を示す図面である。
【００３８】
図４に示すように、本発明の第２実施例による低電力液晶表示装置の液晶パネルを構成する画素回路は、液晶パネル上にマトリックス形態に設置されたスキャン信号線とソース信号線との間に、画素スイッチ（Ｎ１）、電源部（ＶＤ１、ＶＤ２、ＧＮＤ）、制御信号線部２２、２３、液晶部２００、レベルシフト部４００、及びメモリセル部３００からなる。
【００３９】
通常の液晶パネルでのように、スキャン信号線は液晶パネルを構成する画素にスキャニング信号を供給し、ソース信号線は液晶パネルを構成する画素に映像信号を供給する。
【００４０】
画素スイッチ（Ｎ１）は、前記スキャン信号線に連結された第２電極の電圧状態がハイであるかローであるかによって、各々映像信号を前記ソース信号線に連結された第１電極から第３電極３４０に出力したり遮断する。
【００４１】
電源部（ＶＤ１、ＶＤ２、ＧＮＤ）は、第１電源（ＶＤ１）、第２電源（ＶＤ２）、及び第３電源（ＧＮＤ）を別途に液晶パネルの画素領域外から全ての画素にまで伝達する。ここで第３電源（ＧＮＤ）は通常接地を意味するがこれに限定されず、第１電源（ＶＤ１）と第２電源（ＶＤ２）との電圧がどのくらいであるかによって任意のＤＣ電圧にすることもでき、特に液晶部２００に供給される第３電源（ＧＮＤ）は別途の電源供給線を通じて図１に示されたＶｃｏｍ発生部で発生したＶｃｏｍ信号を供給してラインインバージョンやドットインバージョンを具現するＡＣ信号である場合もある。
【００４２】
制御信号線部２２、２３は、第１制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第１制御信号線２２と第２制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第２制御信号線と２３が別途になっている。
【００４３】
液晶部２００は、映像信号を受ける電極３５０と前記第３電源（ＧＮＤ）との間の電圧の差異によって光を透過させたり遮断する。図４に示された液晶部２００は、通常用いられる液晶表示（ＬＣ）と蓄積容量（ＣＳ）とで示したが、ここで蓄積容量（ＣＳ）は常に必要であるわけではない。
【００４４】
レベルシフト部４００は、前記第２制御信号の入力を受けてハイ状態を前記第２電源（ＶＤ２）の大きさだけ上昇させて、インバーティング信号を作って前記メモリセル部３００に出力する。
【００４５】
このようなレベルシフト部４００は、また、第３インバータ回路（Ｐ５、Ｎ８）及びレベルアップｐＴＦＴ（Ｐ４）からなっている。
【００４６】
第３インバータ回路（Ｐ５、Ｎ８）は、ｎＴＦＴ（Ｎ８）とｐＴＦＴ（Ｐ５）とがドレーン電極４１０同士に連結され、ゲート電極は全て前記第２制御信号線２３に連結され、ｐＴＦＴ（Ｐ５）のソース電極４２０は前記第２電源（ＶＤ２）に連結され、ｎＴＦＴ（Ｎ８）のソース電極は前記第３電源（ＧＮＤ）に連結される。
【００４７】
レベルアップｐＴＦＴ（Ｐ４）は、ゲート電極が前記第３インバータ回路（Ｐ５、Ｎ８）のドレーン電極４１０に連結され、ソース電極は前記第２電源（ＶＤ２）４２０に連結されて、ドレーン電極は前記第２制御信号線２３に連結される。
【００４８】
メモリセル部３００は、前記制御信号線部２２、２３から前記第１制御信号と前記第２制御信号とを受け、前記レベルシフト部４００から出力された前記第２制御信号のインバーティング信号を受けて、前記第１制御信号がロー状態であり前記第２制御信号がハイ状態である時には、前記画素スイッチの第３電極から出力される動作モード映像信号を前記液晶部２００に伝達し、前記第１制御信号がハイ状態である時には、前記第２制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて前記画素スイッチの第３電極３４０から出力されるスチールモード映像信号またはそのインバーティング信号のうちのいずれか一つを前記液晶部２００に伝達する。
【００４９】
このようなメモリセル部３００は、また、第１インバータ回路（Ｐ１、Ｎ５）、第２インバータ回路（Ｐ２、Ｎ６）、プッシュｎＴＦＴ（Ｎ３）、プルｎＴＦＴ（Ｎ４）、動作ｎＴＦＴ（Ｎ２）、スチールｎＴＦＴ（Ｎ７）からなる。
【００５０】
第１インバータ回路（Ｐ１、Ｎ５）は、ｎＴＦＴ（Ｎ５）とｐＴＦＴ（Ｐ１）とがドレーン電極１１１同士に連結され、ゲート電極は全て前記画素スイッチの第３電極３４０に連結される。
【００５１】
第２インバータ回路（Ｐ２、Ｎ６）は、ｎＴＦＴ（Ｎ６）とｐＴＦＴ（Ｐ２）とがドレーン電極同士に連結する接点が前記画素スイッチの第３電極３４０に連結され、ゲート電極は全て前記第１インバータ回路（Ｐ１、Ｎ５）のドレーン電極１１１に連結される。
【００５２】
プッシュｎＴＦＴ（Ｎ３）は、ドレーン電極が前記第１電源（ＶＤ１）１３０に連結され、ソース電極は前記第１インバータ回路（Ｐ１、Ｎ５）及び第２インバータ回路（Ｐ２、Ｎ６）にあるｐＴＦＴ全て（Ｐ１、Ｐ２）のソース電極３１０に連結され、ゲート電極は前記第１制御信号線２２に連結される。
【００５３】
プルｎＴＦＴ（Ｎ４）は、ソース電極が前記第３電源（ＧＮＤ）に連結され、ドレーン電極は前記第１インバータ回路（Ｐ１、Ｎ５）及び第２インバータ回路（Ｐ２、Ｎ６）にあるｎＴＦＴ全て（Ｎ５、Ｎ６）のソース電極３２０に連結され、ゲート電極は前記第１制御信号線２２に連結される。
【００５４】
動作ｎＴＦＴ（Ｎ２）は、ゲート電極が前記第２制御信号線２３に連結され、その他の二つの電極は前記画素スイッチ（Ｎ１）の第３電極３４０と前記液晶部２００との間に連結される。
【００５５】
スチールｎＴＦＴ（Ｎ７）は、ゲート電極が前記レベルシフト部４００から出力される第２制御信号のインバーティング信号４１０を受けるように連結され、その他の二つの電極は前記第１インバータ回路（Ｐ１、Ｎ５）のドレーン電極３１１と前記液晶部２００との間に連結される。
【００５６】
このような構造からなる本発明の第２実施例による低電力液晶表示装置の動作は、第１実施例と比較する時に、レベルシフト部４００が追加されたこととその出力信号を受けるスチールｎＴＦＴ（Ｎ７）に変わったこととだけを考慮して説明する。
【００５７】
まず、正常な動作モードの時に、解像度によるフレーム周期でスキャン信号線にハイ状態の電圧とソース信号線に該当動作モード映像信号とが供給されると、画素スイッチ（Ｎ１）の第２電極であるゲート電極にハイ状態の電圧がかかってオン状態になり、この時、ソース信号線に連結されている第１電極から第３電極３４０に映像信号が伝達される。この時、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態になり、第１制御信号線２２を通じて伝えられる第１制御信号がロー状態になって、プッシュｎＴＦＴ（Ｎ３）がオフ状態、プルｎＴＦＴ（Ｎ４）もオフ状態、スチールｎＴＦＴ（Ｎ７）もオフ状態になるので、メモリセル部３００は電源部（ＶＤ１、ＶＤ２、ＧＮＤ）からフローティング状態になって作動せず、動作ｎＴＦＴ（Ｎ２）はオン状態になって画素スイッチ（Ｎ１）の第３電極３４０まで伝えられた映像信号が液晶部２００に伝えられる。この時、液晶部２００は映像信号を受ける電極３５０と第３電源（ＧＮＤ）との間の電圧の差異によって光を透過させたり遮断して動映像などをディスプレイするようになる。
【００５８】
ここで、動作ｎＴＦＴ（Ｎ２）がオン状態になるのは、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態になったためであるが、第２制御信号の電圧が映像信号の電圧と同一な場合には、動作ｎＴＦＴ（Ｎ２）を通じて液晶部２００に伝えられる映像信号の電圧が動作ｎＴＦＴ（Ｎ２）固有のしきい（ｔｈｒｅ−ｓｈｏｌｄ）電圧だけ電圧下降効果が発生するので、これを防止しようとレベルシフト部４００による第２電源（ＶＤ２）電圧の大きさまで電圧が上昇するようにして動作ｎＴＦＴ（Ｎ２）のゲート電極に加えたのである。つまり、レベルシフト部４００の動作は、図４に示すように、例えば、第２制御信号がハイ状態である場合に、第３インバータ回路（Ｐ５、Ｎ８）の出力電圧はロー状態になり、このロー状態の電圧を受けるレベルアップｐＴＦＴ（Ｐ４）は映像信号の電圧より大きい第２電源（ＶＤ２）の電圧を動作ｎＴＦＴ（Ｎ２）のゲート電極に加えるのである。
【００５９】
次に、液晶パネルの外部で制御することができるように備えられたスチールモード用キーやスイッチによってスチールモードで動作する時には、解像度によるフレーム周期でスキャン信号線にハイ状態の電圧とソース信号線に該当スチールモード映像信号とが供給されると、画素スイッチ（Ｎ１）の第２電極であるゲート電極にハイ状態の電圧がかかってオン状態になり、この時、ソース信号線に連結されている第１電極から第３電極３４０にスチールモード映像信号が伝えられる。この時、画面全体にわたって一つのフレームに該当するスチールモード映像信号が全て供給されると、動作モードに転換されるまで図２のスキャンドライバー２０とソースドライバー３０とがディスエーブル状態になってスキャン信号線とソース信号線とに供給される信号はなくなる。
【００６０】
ここでも、スチールモード映像信号は前述したフルカラーからなっている動作モード映像信号とは階調数が異なるものであり、各画素ごとにハイ状態またはロー状態のうちのいずれか一つのデジタル信号だけが印加されてメモリセル部３００にハイ状態またはロー状態のうちのいずれかがラッチされるものであって、この時のスチールモード映像信号はＲ（ｒｅｄ）、Ｇ（ｇｒｅｅｎ）、Ｂ（ｂｌｕｅ）の各画素にハイ状態またはロー状態のうちのいずれか一つのデジタル映像信号が伝えられるので、各画素が具現する２カラーによって総計８カラーが具現できる。
【００６１】
この時、第１制御信号線２２を通じて伝えられる第１制御信号がハイ状態になって、プッシュｎＴＦＴ（Ｎ３）がオン状態、プルｎＴＦＴ（Ｎ４）もオン状態になるので、メモリセル部３００は電源部（ＶＤ１、ＶＤ２、ＧＮＤ）から第１電源（ＶＤ１）、第２電源（ＶＤ２）及び第３電源（ＧＮＤ）の供給を受けて作動し、スチールｎＴＦＴ（Ｎ７）と動作ｎＴＦＴ（Ｎ２）とは、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、オンオフ状態を液晶パネルの特性に合うように周期的に反復することによって、画素スイッチ（Ｎ１）の第３電極３４０まで伝えられたスチールモード映像信号と第１インバータ回路（Ｐ１、Ｎ５）によるそのインバーティング信号３１１のうちのいずれか一つを液晶部２００に伝達する。ここで、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのは、前述したように、特に液晶部２００に供給される第３電源（ＧＮＤ）が別途の電源供給線を通じて図１に示された通常のＶｃｏｍ発生部で液晶パネルの解像度に合うように発生したラインインバージョンやドットインバージョンを具現するＡＣ信号を供給する場合に、そのＶｃｏｍ信号と同一の周期で液晶部２００に伝達される映像信号を反転させて通常のフリッカーを除去するためである。
【００６２】
次に、液晶部２００は、スチールモード映像信号を受ける電極３５０と第３電源（ＧＮＤ）との間の電圧の差異によって光を透過させたり遮断することによって停止映像をディスプレイするようになる。この時、スチールモードで動作中には動作モードに転換されるまで図２のスキャンドライバー２０とソースドライバー３０とがディスエーブル状態にあって、スキャン信号線とソース信号線とに供給される信号がなく、前記のようなメモリセル部３００の動作によって画素に映像情報が保存されるので、動作モードに転換されるまでは液晶パネル上で消費される電力は従来に比べて急激に減少する。
【００６３】
前記において、スチールｎＴＦＴ（Ｎ７）がオン状態になるのは、第２制御信号線２３を通じてレベルシフト部４００に伝達される第２制御信号がロー状態でありレベルシフト部４００の出力電圧がハイ状態になったためであるが、レベルシフト部４００の出力電圧がスチールモード映像信号の電圧と同一な場合には、スチールｎＴＦＴ（Ｎ７）を通じて液晶部２００に伝えられるスチールモード映像信号の電圧がスチールｎＴＦＴ（Ｎ７）固有のしきい電圧だけ電圧下降効果が発生するので、これを防止しようとレベルシフト部４００による第２電源（ＶＤ２）電圧の大きさまで電圧が上昇するようにしてスチールｎＴＦＴ（Ｎ７）のゲート電極４１０に加えたのである。つまり、レベルシフト部４００の動作は、図４に示すように、例えば、第２制御信号がロー状態である場合に、第３インバータ回路（Ｐ５、Ｎ８）の出力電圧はハイ状態になり、このハイ状態の電圧はスチールモード映像信号の電圧より大きい第２電源（ＶＤ２）の電圧であって、スチールｎＴＦＴ（Ｎ７）のゲート電極４１０に加えられるようになる。
【００６４】
前記において、各種電源（ＶＤ１、ＶＤ２、ＧＮＤ）と第１制御信号と第２制御信号とは、図１のようなメインＰＣＢ１０にあるタイミングコントローラー（Ｔ-ｃｏｎ）などによって適当なＤＣ電源やパルス信号Ｒが作られて、図５や図６のように液晶パネル上の入力パッド部７００を通じて画素まで伝えられると仮定した。
【００６５】
特に、図５と図６とに示すように、第１制御信号を通常のバッファー回路５００、６００又はバッファー回路８００、９００によって順次に遅延させ、横軸または縦軸のうちのいずれかの方向で二つの部分以上に分割された画素領域ごとに各々供給することによって、第１制御信号がハイ状態になり第２制御信号がロー状態になる時、つまり、スチールモードで動作する時に前記メモリセル部１００、３００のインバータ回路（Ｐ１、Ｎ５、Ｐ２、Ｎ６）が消費する電力を時間的に分散しようとするものである。つまり、ブロック単位に分割された各画素領域にあるインバータ回路（Ｐ１、Ｎ５、Ｐ２、Ｎ６）はバッファー回路５００、６００又はバッファー回路８００、９００によって遅延された時間差を有して動作するので、一回に液晶パネル全体でインバータ回路（Ｐ１、Ｎ５、Ｐ２、Ｎ６）が電力を消費することによって生じる信号の歪曲やパネルの劣化を防止することができるようになる。
【００６６】
第２制御信号においても、第２制御信号線２３が非常に多くのＴＦＴのゲートに連結されているので、負荷を減らすために前記のように第２制御信号も通常のバッファー回路５００、６００又はバッファー回路８００、９００によって順次に遅延させ、横軸または縦軸のうちのいずれかの方向で二つの部分以上に分割された画素領域ごとに各々供給するようすることが可能である。
【００６７】
前述したように、本発明の第１実施例によって、正常な動作モードの時には、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態になり、第１制御信号線２２を通じて伝えられる第１制御信号がロー状態になって、プッシュｎＴＦＴ（Ｎ３）がオフ状態、プルｎＴＦＴ（Ｎ４）もオフ状態、スチールｐＴＦＴ（Ｐ３）もオフ状態になるので、メモリセル部１００は電源部（ＶＤ１、ＧＮＤ）からフローティング状態になって作動せず、動作ｎＴＦＴ（Ｎ２）はオン状態になって画素スイッチの第３電極１４０まで伝えられた動作モード映像信号が液晶部２００に伝えられてフルカラーで動映像を具現し、スチールモードで動作する時には、第１制御信号線２２を通じて伝えられる第１制御信号がハイ状態になって、プッシュｎＴＦＴ（Ｎ３）がオン状態、プルｎＴＦＴ（Ｎ４）もオン状態になるので、メモリセル部１００は電源部（ＶＤ１、ＧＮＤ）から第１電源（ＶＤ１）と第２電源（ＧＮＤ）との供給を受けて作動し、スチールｐＴＦＴ（Ｐ３）と動作ｎＴＦＴ（Ｎ２）とは、第２制御信号線２３を通じて伝えられる第２制御信号がハイ状態とロー状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、オンオフ状態を液晶パネルの特性に合うように周期的に反復することによって画素スイッチの第３電極まで伝えられたスチールモード映像信号１４０と第１インバータ回路によるそのインバーティング信号１１１とのうちのいずれか一つを液晶部２００に伝達して８カラーの停止映像を具現した。
本発明の第２実施例による低電力液晶表示装置は、第１実施例と比較する時に、レベルシフト部４００が追加されたこととその出力信号を受けるスチールｎＴＦＴ（Ｎ７）に変わったこととを除いて第１実施例と類似して動作する。さらに、第２制御信号がハイ状態にあるとき第２制御信号を第２電源（ＶＤ２）の出力電圧まで上昇させるので、第２制御信号と映像信号との大きさが近い場合にも、映像信号を電圧降下なく液晶部２００に印加することができる。また、レベルシフト部４００の出力がハイ状態であるとき第２電源（ＶＤ２）によりスチールｎＴＦＴ（Ｎ７）を駆動するため、第１インバータ回路（Ｐ１，Ｐ５）の出力を電圧降下なく液晶部２００に伝達することができる。
本発明の第１及び第２実施例によれば、スチールモードで動作する時には前記のようなメモリセル部１００、３００によって画素に映像情報が保存されるので、動作モードに転換されるまでは液晶パネル上で消費される電力が既存に比べて急激に減少する。
【００６８】
【発明の効果】
本発明によれば、スチールモードの時には８カラーで動作し、動映像モードの時にはフルカラーで動作するようにすることによって、スチールモードの時に不必要に行われるメインＰＣＢ上の映像信号処理と、処理された信号の液晶パネルの信号線への出力とに伴う浪費的な電力損失を防止することができるようになった。これにより、ノートブックＰＣ、携帯型の小型ＰＤＡ、特に反射型ＰＤＡなどに採用される液晶表示装置を駆動するために本発明の画素構成回路を採用すると、使用者が外出してバッテリーを使用する場合にも長時間駆動することが可能である。
【図面の簡単な説明】
【図１】 通常の液晶表示装置の回路全体の構成図を説明するための図面。
【図２】 従来の液晶表示装置の画素の構成を説明するための図面。
【図３】 本発明の第１実施例による低電力液晶表示装置の液晶パネルを構成する画素回路を示す図面。
【図４】 本発明の第２実施例による低電力液晶表示装置の液晶パネルを構成する画素回路を示す図面。
【図５】 画素回路に第１制御信号を供給する方法を示す図面（その１）。
【図６】 画素回路に第１制御信号を供給する方法を示す図面（その２）。
【符号の説明】
ＣＳ 蓄積容量
Ｎ１ 画素スイッチ
Ｎ２ 動作ｎＴＦＴ
Ｎ３ プッシュｎＴＦＴ
Ｎ４ プルｎＴＦＴ
Ｎ７ スチールｎＴＦＴ
Ｎ８ ｎＴＦＴ
Ｐ１、Ｎ５ 第１インバータ回路
Ｐ３ スチールｐＴＦＴ
Ｐ２、Ｎ６ 第２インバータ回路
Ｐ４、Ｐ５ ｐＴＦＴ
ＶＤ１、ＶＤ２、ＧＮＤ 電源部
２０ スキャンドライバー
３０ ソースドライバー
２２、２３ 制御信号線部
１００ メモリセル部
１１０、１２０ ソース電極
１１１、４１０ ドレーン電極
１４０ 第３電極
１５０ 電極
２００ 液晶部
３００ メモリセル部
３１１ インバーティング信号
３４０ 第３電極
３５０ スチールモード映像信号を受ける電極
４００ レベルシフト部
４２０ ソース電極
５００、６００ バッファー回路
Claims (8)
- 液晶パネルを構成する画素にスキャニング信号を供給するスキャン信号線;
液晶パネルを構成する画素に映像信号を供給するソース信号線;
第１から第３電極を有しており、前記スキャン信号線に連結された第２電極の電圧状態がハイであるかローであるかによって、前記ソース信号線に連結された第１電極から映像信号を第３電極に出力したり遮断する画素スイッチ;
第１及び第２電源を有しており、第１及び第２電源からの出力を別途に液晶パネルの画素領域外から全ての画素にまで伝達する電源部;
第１制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第１制御信号線と第２制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第２制御信号線とを有する制御信号線部;
第４及び第５電極を有しており、第５電極は前記第２電源に接続されており、第４電極と第５電極間との間の電位差によって光を透過させたり遮断する液晶部；
前記制御信号線部から前記第１制御信号と前記第２制御信号とを受け、前記第１制御信号がロー状態であり前記第２制御信号がハイ状態である時には、前記画素スイッチの第３電極から出力される動作モード映像信号を前記液晶部の第４電極に伝達し、前記第１制御信号がハイ状態である時には、前記第２制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、前記画素スイッチの第３電極から出力されるスチールモード映像信号又はそのインバーティング信号のうちのいずれか一つを前記液晶部の第４電極に伝達するメモリセル部；
を含む液晶表示装置。 - 液晶パネルを構成する画素にスキャニング信号を供給するスキャン信号線;
液晶パネルを構成する画素に映像信号を供給するソース信号線;
第１から第３電極を有しており、前記スキャン信号線に連結された第２電極の電圧状態がハイであるかローであるかによって、前記ソース信号線に連結された第１電極から映像信号を第３電極に出力したり遮断する画素スイッチ;
第１から第３電源を有しており、第１から第３電源の出力を別途に液晶パネルの画素領域外から全ての画素にまで伝達する電源部;
第１制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第１制御信号線と第２制御信号を液晶パネルの画素領域外から全ての画素にまで伝達する第２制御信号線とを有する制御信号線部;
第４及び第５電極を有しており、第５電極は前記第３電源に接続されており、第４電極と第５電極間との間の電位差によって光を透過させたり遮断する液晶部;
入力される前記第２制御信号をインバーティングさせる第３インバータ回路を含み、前記第２制御信号がハイ状態である場合に、前記第２制御信号を前記第２電源の出力の大きさに上昇させ、前記第２制御信号がロー状態である場合に、前記第３インバータ回路の出力である第２制御信号のインバーティング信号を前記第２電源の出力の大きさに上昇させるレベルシフト部;
前記制御信号線部から前記第１制御信号と前記第２制御信号と、前記レベルシフト部から出力された前記第２制御信号のインバーティング信号とを受けて、前記第１制御信号がロー状態であり前記第２制御信号がハイ状態である時には、前記画素スイッチの第３電極から出力される動作モード映像信号を前記液晶部の第４電極に伝達し、前記第１制御信号がハイ状態である時には、前記第２制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて前記画素スイッチの第３電極から出力されるスチールモード映像信号又はスチールモード映像信号のインバーティング信号のうちのいずれか一つを前記液晶部の第４電極に伝達するメモリセル部；
を含む液晶表示装置。 - 前記メモリセル部は、
ｎＴＦＴ及びｐＴＦＴのドレーン電極同士が連結され、ゲート電極は全て前記画素スイッチの第３電極に連結される第１インバータ回路;
ｎＴＦＴ及びｐＴＦＴのドレーン電極同士が連結される接点が前記画素スイッチの第３電極に連結され、ゲート電極は全て前記第１インバータ回路のドレーン電極に連結される第２インバータ回路;
ドレーン電極は前記第１電源に連結され、ソース電極は前記第１インバータ回路及び第２インバータ回路にあるｐＴＦＴ全てのソース電極に連結され、ゲート電極は前記第１制御信号線に連結されるプッシュｎＴＦＴ;
ソース電極は前記第２電源に連結され、ドレーン電極は前記第１インバータ回路及び第２インバータ回路にあるｎＴＦＴ全てのソース電極に連結され、ゲート電極は前記第１制御信号線に連結されるプルｎＴＦＴ;
ゲート電極は前記第２制御信号線に連結され、その他の二つの電極は前記画素スイッチの第３電極と前記液晶部との間に連結される動作ｎＴＦＴ;及び
ゲート電極は前記第２制御信号線に連結され、その他の二つの電極は前記第１インバータ回路のドレーン電極と前記液晶部との間に連結されるスチールｐＴＦＴ
からなることを特徴とする、請求項１に記載の液晶表示装置。 - 前記メモリセル部は、
ｎＴＦＴ及びｐＴＦＴのドレーン電極同士が連結され、ゲート電極は全て前記画素スイッチの第３電極に連結される第１インバータ回路;
ｎＴＦＴ及びｐＴＦＴのドレーン電極同士が連結される接点が前記画素スイッチの第３電極に連結され、ゲート電極は全て前記第１インバータ回路のドレーン電極に連結される第２インバータ回路;
ドレーン電極は前記第１電源に連結され、ソース電極は前記第１インバータ回路及び第２インバータ回路にあるｐＴＦＴ全てのソース電極に連結され、ゲート電極は前記第１制御信号線に連結されるプッシュｎＴＦＴ;
ソース電極は前記第３電源に連結され、ドレーン電極は前記第１インバータ回路及び第２インバータ回路にあるｎＴＦＴ全てのソース電極に連結され、ゲート電極は前記第１制御信号線に連結されるプルｎＴＦＴ;
ゲート電極は前記第２制御信号線に連結され、その他の二つの電極は前記画素スイッチの第３電極と前記液晶部との間に連結される動作ｎＴＦＴ;及び
ゲート電極は前記レベルシフト部から出力される第２制御信号のインバーティング信号を受けるように連結され、その他の二つの電極は前記第１インバータ回路のドレーン電極と前記液晶部との間に連結されるスチールｎＴＦＴ
からなることを特徴とする、請求項２に記載の液晶表示装置。 - 前記レベルシフト部は、
ｎＴＦＴ及びｐＴＦＴのドレーン電極同士が連結され、ゲート電極は全て前記第２制御信号線に連結され、ｐＴＦＴのソース電極は前記第２電源に連結され、ｎＴＦＴのソース電極は前記第３電源に連結される前記第３インバータ回路;及び
ゲート電極は前記第３インバータ回路のドレーン電極に連結され、ソース電極は前記第２電源に連結され、ドレーン電極は前記第２制御信号線に連結されるレベルアップｐＴＦＴ
からなることを特徴とする、請求項２又は４に記載の液晶表示装置。 - 前記制御信号線部は、
液晶パネルの画素領域が横軸または縦軸のうちのいずれかの方向で二つの部分以上に領域分割された場合に、第１及び第２制御信号をバッファー回路によって順次に遅延して対応する画素領域に伝達することを特徴とする、
請求項１から５のいずれかに記載の液晶表示装置。 - スキャン信号線とソース信号線とからスキャニング信号と映像信号とを各々受ける画素スイッチが、第１制御信号と第２制御信号とによって動作するメモリセル部に映像信号を出力したり遮断してディスプレイする液晶パネルの駆動方法において、
（ａ）前記第１制御信号がロー状態であり前記第２制御信号がハイ状態である時には、前記メモリセル部が前記画素スイッチから出力される動作モード映像信号を液晶に伝達してディスプレイする段階;及び
（ｂ）前記第１制御信号がハイ状態である時には、前記第２制御信号がロー状態とハイ状態とを液晶パネルの特性に合うように周期的に反復するのに応じて、前記メモリセル部からスチールモード映像信号又はそのインバーティング信号のうちのいずれか一つを液晶に伝達することによってディスプレイする段階；
を含む液晶表示装置の駆動方法。 - 前記液晶表示装置の駆動方法は、
（ｃ）液晶パネルの画素領域が横軸または縦軸のうちのいずれかの方向で二つの部分以上に領域分割された場合に、第１又は第２制御信号をバッファー回路によって順次に遅延して対応する画素領域に伝達する段階をさらに含む、
請求項７に記載の液晶表示装置の駆動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000-79350 | 2000-12-20 | ||
| KR1020000079350A KR100783695B1 (ko) | 2000-12-20 | 2000-12-20 | 저전력 액정 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002229526A JP2002229526A (ja) | 2002-08-16 |
| JP4762431B2 true JP4762431B2 (ja) | 2011-08-31 |
Family
ID=19703339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001112124A Expired - Fee Related JP4762431B2 (ja) | 2000-12-20 | 2001-04-11 | 液晶表示装置及びこれの駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7095391B2 (ja) |
| JP (1) | JP4762431B2 (ja) |
| KR (1) | KR100783695B1 (ja) |
| TW (1) | TW538297B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4297629B2 (ja) * | 2001-04-13 | 2009-07-15 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
| JP4278314B2 (ja) * | 2001-04-13 | 2009-06-10 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
| JP4204204B2 (ja) * | 2001-04-13 | 2009-01-07 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
| JP2002311911A (ja) * | 2001-04-13 | 2002-10-25 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP4297628B2 (ja) * | 2001-04-13 | 2009-07-15 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
| KR100846459B1 (ko) * | 2001-12-26 | 2008-07-16 | 삼성전자주식회사 | 통합형 커넥터를 갖는 액정표시모듈과 이를 구비하는액정표시장치 |
| JP4027691B2 (ja) * | 2002-03-18 | 2007-12-26 | 株式会社日立製作所 | 液晶表示装置 |
| GB0307320D0 (en) * | 2003-03-29 | 2003-05-07 | Koninkl Philips Electronics Nv | Active matrix display device |
| JP4399190B2 (ja) * | 2003-05-19 | 2010-01-13 | パナソニック株式会社 | 表示パネル駆動装置 |
| KR100573156B1 (ko) * | 2004-08-06 | 2006-04-24 | 삼성에스디아이 주식회사 | 초기화 스위칭 수단 및 전원공급용 수단을 서로 공유하는발광픽셀을 구비하는 유기 전계 발광표시장치 |
| CN1987979A (zh) * | 2005-12-21 | 2007-06-27 | 群康科技(深圳)有限公司 | 液晶显示面板驱动电路和采用该驱动电路的液晶显示面板 |
| TWI391890B (zh) * | 2006-10-11 | 2013-04-01 | Japan Display West Inc | 顯示裝置 |
| KR101361083B1 (ko) * | 2006-10-23 | 2014-02-13 | 삼성디스플레이 주식회사 | 데이터 구동 장치와 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법 |
| JP5019859B2 (ja) * | 2006-12-05 | 2012-09-05 | ソニーモバイルディスプレイ株式会社 | 液晶装置および電子機器 |
| KR100865329B1 (ko) * | 2007-03-29 | 2008-10-27 | 삼성전자주식회사 | 디스플레이 구동 회로, 상기 디스플레이 구동 회로를 구비하는 디스플레이 장치 및 그의 신호 제어 방법 |
| EP2328013B1 (en) | 2008-09-24 | 2013-03-27 | Sharp Kabushiki Kaisha | Liquid crystal display device, active matrix substrate, and electronic device |
| JP2010107732A (ja) * | 2008-10-30 | 2010-05-13 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| CN101727801B (zh) * | 2008-10-31 | 2012-04-11 | 扬智科技股份有限公司 | 用共享接脚控制显示模块及第一电路模块运作的集成电路 |
| KR101117646B1 (ko) * | 2009-08-27 | 2012-03-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 구동 방법 |
| KR101696474B1 (ko) * | 2010-07-16 | 2017-01-24 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP5832181B2 (ja) | 2010-08-06 | 2015-12-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR101929426B1 (ko) | 2011-09-07 | 2018-12-17 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| KR101909675B1 (ko) | 2011-10-11 | 2018-10-19 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP6115056B2 (ja) * | 2012-09-18 | 2017-04-19 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
| JP6255709B2 (ja) * | 2013-04-26 | 2018-01-10 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
| JP6263862B2 (ja) * | 2013-04-26 | 2018-01-24 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
| KR102261962B1 (ko) | 2015-07-21 | 2021-06-07 | 삼성전자주식회사 | 디스플레이 구동 장치, 이를 포함하는 디스플레이 장치 및 시스템 |
| JP2017173513A (ja) * | 2016-03-23 | 2017-09-28 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
| JP6631614B2 (ja) * | 2017-12-27 | 2020-01-15 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| CN107945763B (zh) * | 2018-01-05 | 2020-06-26 | 京东方科技集团股份有限公司 | 像素电路、阵列基板、显示面板和显示装置 |
| CN109874308B (zh) * | 2018-04-26 | 2022-09-27 | 京东方科技集团股份有限公司 | 像素记忆电路及其驱动方法、阵列基板和显示装置 |
| CN112863415A (zh) * | 2019-11-28 | 2021-05-28 | 京东方科技集团股份有限公司 | 像素驱动电路和显示设备 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06102530A (ja) * | 1992-09-18 | 1994-04-15 | Sharp Corp | 液晶表示装置 |
| US5471225A (en) * | 1993-04-28 | 1995-11-28 | Dell Usa, L.P. | Liquid crystal display with integrated frame buffer |
| JP3102666B2 (ja) * | 1993-06-28 | 2000-10-23 | シャープ株式会社 | 画像表示装置 |
| TW247359B (en) * | 1993-08-30 | 1995-05-11 | Hitachi Seisakusyo Kk | Liquid crystal display and liquid crystal driver |
| JPH07253764A (ja) * | 1994-03-15 | 1995-10-03 | Sharp Corp | 液晶表示装置 |
| JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
| US5945972A (en) * | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
| US5860076A (en) * | 1996-01-11 | 1999-01-12 | Alliance Semiconductor Corporation | 48-bit wide memory architecture addressing scheme reconfigurable for 8-bit, 16-bit and 32-bit data accesses |
| JP3305946B2 (ja) * | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
| JP3261519B2 (ja) * | 1996-06-11 | 2002-03-04 | 株式会社日立製作所 | 液晶表示装置 |
| JPH10228012A (ja) * | 1997-02-13 | 1998-08-25 | Nec Niigata Ltd | Ｌｃｄ表示装置 |
| JP3292093B2 (ja) * | 1997-06-10 | 2002-06-17 | 株式会社日立製作所 | 液晶表示装置 |
| US6005558A (en) * | 1998-05-08 | 1999-12-21 | Aurora Systems, Inc. | Display with multiplexed pixels for achieving modulation between saturation and threshold voltages |
| JPH11326874A (ja) * | 1998-05-15 | 1999-11-26 | Seiko Epson Corp | 反射型液晶装置及び反射型プロジェクタ |
| US6636194B2 (en) * | 1998-08-04 | 2003-10-21 | Seiko Epson Corporation | Electrooptic device and electronic equipment |
| US6323866B1 (en) * | 1998-11-25 | 2001-11-27 | Silicon Integrated Systems Corp. | Integrated circuit device having a core controller, a bus bridge, a graphical controller and a unified memory control unit built therein for use in a computer system |
| JP4469469B2 (ja) * | 2000-07-10 | 2010-05-26 | 東芝モバイルディスプレイ株式会社 | 平面表示装置 |
-
2000
- 2000-12-20 KR KR1020000079350A patent/KR100783695B1/ko active IP Right Grant
-
2001
- 2001-03-20 TW TW090106494A patent/TW538297B/zh not_active IP Right Cessation
- 2001-04-11 JP JP2001112124A patent/JP4762431B2/ja not_active Expired - Fee Related
- 2001-08-23 US US09/934,590 patent/US7095391B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020075252A1 (en) | 2002-06-20 |
| KR100783695B1 (ko) | 2007-12-07 |
| JP2002229526A (ja) | 2002-08-16 |
| US7095391B2 (en) | 2006-08-22 |
| KR20020050018A (ko) | 2002-06-26 |
| TW538297B (en) | 2003-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4762431B2 (ja) | 液晶表示装置及びこれの駆動方法 | |
| JP4269582B2 (ja) | 液晶表示装置およびその制御方法、ならびに携帯端末 | |
| JP4985020B2 (ja) | 液晶装置、その駆動方法および電子機器 | |
| US20060071897A1 (en) | Liquid crystal display and method for driving thereof | |
| US20060071893A1 (en) | Source driver, electro-optic device, and electronic instrument | |
| GB2571606A (en) | Display device | |
| JP4860370B2 (ja) | 液晶モジュール及び液晶モジュールの駆動方法 | |
| US7330170B2 (en) | Driver circuit for liquid crystal panel and LCD using the same | |
| JP5137873B2 (ja) | 表示装置および駆動装置 | |
| JP3613942B2 (ja) | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 | |
| US7352351B2 (en) | Active matrix-type display device and method of driving the same | |
| JP2003131630A (ja) | 液晶表示装置 | |
| JP3443059B2 (ja) | 残像消去方法および該残像消去方法を用いた表示装置 | |
| KR101112063B1 (ko) | 게이트드라이버 및 이를 구비한 액정표시장치 | |
| JP2002091397A (ja) | 表示装置 | |
| KR100859469B1 (ko) | 액정표시장치 및 구동방법 | |
| KR100998119B1 (ko) | 액정표시장치 | |
| JPH11352937A (ja) | 液晶表示装置 | |
| JP2002287112A (ja) | 液晶ディスプレイ及びその駆動方法 | |
| KR100878273B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR100861276B1 (ko) | 액정표시장치 | |
| JP2004139111A (ja) | 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及び電子機器 | |
| JP2004233446A (ja) | 電気光学パネルの駆動方法及び駆動回路、これを用いた電気光学パネル、並びに電子機器 | |
| JP2007140191A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR101623187B1 (ko) | 액정표시장치 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071001 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071203 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110608 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4762431 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |