JP4619109B2 - Ｐｗｍ信号生成回路 - Google Patents

Description

本発明は、ＰＷＭ信号生成回路に関する。

モータをＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御で駆動する場合、モータの駆動コイルに駆動電流を供給する出力トランジスタをＰＷＭ信号によって制御している。また、ＰＷＭ信号のデューティを変化させることによって、出力トランジスタのオン／オフのデューティを変化させている。そして、出力トランジスタのオン／オフのデューティの変化に応じてモータの駆動電流を増減させている。例えば３相モータの場合、各相の駆動コイルにソース側の出力トランジスタ（以下ソーストランジスタとする）とシンク側の出力トランジスタ（以下シンクトランジスタとする）がそれぞれ接続されている。そして、３相モータをＰＷＭ制御する場合、ある相のソーストランジスタがオンしている期間に、他の相のシンクトランジスタを、ＰＷＭ信号に応じて間欠的にオン／オフさせる。このシンクトランジスタのオン／オフに応じて駆動コイルに流れる駆動電流を増減させ、モータの回転数を制御している。

このようなＰＷＭ信号は、例えばマイクロコンピュータ（以下マイコンとする）から出力されるＤＣ電圧と、三角波の大きさの大小を比較することによって発生することができる（例えば、特許文献１参照）。また、三角波を発生する回路として、電源電圧を分圧した上限電圧となるまでコンデンサを充電し、さらに上限電圧に達すると電源電圧を上限電圧と異なる抵抗値で分圧した下限電圧となるまでコンデンサを放電させる動作を繰り返して三角波を発生する三角波発生回路が知られている（例えば、特許文献２参照）。この三角波発生回路の出力は、電源電圧に依存して電圧振幅が変化する三角波となる。

図４はＰＷＭ信号の発生を説明するための図である。なお、電源電圧に依存する三角波をＶＴＷＶとし、例えばマイコンなどから出力されるＤＣ電圧をＶＣＴＬとする。ＶＴＷＶは不図示のコンパレータの反転入力端子（以下−端子とする）に印加され、ＶＣＴＬはコンパレータの非反転入力端子（以下＋端子とする）に印加される。コンパレータからはＶＣＴＬ＞ＶＴＷＶの期間に「ＨＩＧＨレベル（以下Ｈとする）」、ＶＣＴＬ＜ＶＴＷＶの期間に「ＬＯＷレベル（以下Ｌとする）」のＰＷＭ信号（ＶＰＷＭ）が出力される。なお、ＶＣＴＬを用いてＰＷＭ信号を発生する場合、ＶＴＷＶの１周期が、ＰＷＭ信号の１周期（図４のＴ、以下Ｔ期間とする）となる。

図５はＶＣＴＬとＶＴＷＶとの比較の関係を説明するための図である。なお、図５においてＶＨはＶＣＴＬの電圧範囲の最大値であり、ＶＬはＶＣＴＬの電圧範囲の最小値である。またＶＡはＶＴＷＶの上限電圧であり、ＶＢはＶＴＷＶの下限電圧である。
ＶＣＴＬが図５のｂで示す範囲内にある場合、ＶＣＴＬを変化させるとＶＣＴＬの変化に応じて０％〜１００％の範囲でＶＰＷＭの「Ｈ」と「Ｌ」の割合が変化する（デューティが変化する）。この時、ＶＰＷＭはＶＣＴＬの電圧に応じてデューティが変化するＰＷＭ信号となる。例えば、ｂの範囲内においてＶＣＴＬを上昇させるとＴ期間におけるＶＰＷＭの「Ｈ」のデューティが増加する。
また、ＶＣＴＬが図５のａで示す範囲内にある場合、すなわちＶＡよりもＶＣＴＬが高い場合には、ＶＰＷＭは「Ｈ」に固定される。このとき、Ｔ期間におけるＰＷＭ信号の「Ｈ」のデューティは１００％となる。
一方、ＶＣＴＬが図５のｃで示す範囲内にある場合、すなわちＶＢよりもＶＣＴＬが低い場合には、ＶＰＷＭは「Ｌ」に固定される。このとき、Ｔ期間におけるＰＷＭ信号の「Ｈ」のデューティは０％となる。

以上のようにして得られたＶＰＷＭを、ある相のソーストランジスタがオンしている期間に他の相のシンクトランジスタに印加する。そして、例えばＶＰＷＭが「Ｈ」の時にシンクトランジスタがオンとなり、ＶＰＷＭが「Ｌ」の時にシンクトランジスタがオフとなるとすると、ＶＣＴＬを上昇させるとシンクトランジスタのオンする期間が増加し、駆動電流が増えるためモータの回転数が上がる。逆にＶＣＴＬを低下させるとシンクトランジスタのオンする期間が減少し、モータの回転数が低下する。
なお、ＶＣＴＬがＶＡよりも高い場合は出力トランジスタのオンする期間が１００％であるため、モータはフル駆動になり、ＶＣＴＬがＶＢよりも低い場合は出力トランジスタのオンする期間が０％であるため、モータは停止状態になる。

このように従来のＰＷＭ信号生成回路は、例えば電源電圧から得られるＶＴＷＶと、マイコンから出力されるＶＣＴＬとの大きさの大小比較によってデューティが０％〜１００％のＰＷＭ信号を発生していた。そして、このＰＷＭ信号生成回路をモータのＰＷＭ制御に適用した場合、ＶＣＴＬとＶＴＷＶの大小に応じて、モータを停止状態、ＰＷＭ駆動状態、フル駆動状態に切り替えていた。
特開平３−５７３１３号公報 特開平６−２１６７２２号公報

ＶＣＴＬとしてマイコンから出力されるＤＣ電圧を使用しているが、マイコンが出力可能なＤＣ電圧範囲はＶＬ（例えば１．０ボルト）〜ＶＨ（例えば３．３ボルト）と決まっている。そして、このＶＣＴＬとＶＴＷＶとの比較から得られるＶＰＷＭを０％〜１００％のデューティパルスに変換するにはＶＴＷＶの電圧振幅はこのＶＣＴＬの範囲内でなければならない。
ところが、ＶＴＷＶの上限電圧ＶＡおよび下限電圧ＶＢは、通常、電源電圧をそれぞれ異なる分圧比によって分圧して得られるものである。従って、電源電圧が低下した場合、ＶＡおよびＶＢも電源電圧の低下に伴って低下することになる。

図６は電源電圧が図５に示す状態から低下し、ＶＴＷＶの下限電圧ＶＢがＶＣＴＬの電圧範囲外になった場合のＶＴＷＶとＶＣＴＬの関係を説明するための図である。
ＶＣＴＬが図６のｄで示す範囲内にある場合、すなわちＶＴＷＶの上限電圧ＶＡよりもＶＣＴＬが高い場合には、ＶＰＷＭは「Ｈ」に固定される。このとき、ＰＷＭ信号の「Ｈ」のデューティは１００％となる。
ＶＣＴＬが図６のｅで示す範囲内にある場合、ＶＴＷＶの上限電圧と下限電圧の範囲でＶＣＴＬを変化させると、ＶＣＴＬの大きさに応じたデューティのＰＷＭ信号が得られる。しかし、ＶＣＴＬを最小電圧ＶＬより低下させることが出来ないため、ＶＣＴＬがＶＬのときの「Ｈ」のデューティを仮に２０％とすると、ＶＰＷＭの「Ｈ」のデューティは２０％〜１００％で変化する。つまり、このときＶＰＷＭの「Ｈ」のデューティを２０％より小さくできないことになる。

従ってＰＷＭ信号生成回路をモータのＰＷＭ制御に使用した場合、ＶＣＴＬをＶＬ〜ＶＨ間の電圧範囲で増減させても、出力トランジスタのオンする期間は２０％〜１００％で変化することになり、駆動停止状態または０％〜２０％のＰＷＭ駆動状態にすることができない。これは電源電圧が低下した場合にはＶＣＴＬによってモータを停止させることができない、あるいは低速回転で制御することが出来ないということになる。特に、ＶＣＴＬによってモータを停止することが出来ないということは、モータの制御に関して重大な問題である。

このように従来のＰＷＭ信号生成回路では、電源電圧が低下した場合、０％のデューティを実現できないという問題点があった。
そこで、本発明は、電源電圧が低下した場合でも、０％のデューティを実現できるＰＷＭ信号生成回路を提供することを目的とする。

前記課題を解決するための主たる発明は、電源電圧に依存して電圧振幅が変化する三角波を発生する三角波発生回路と、前記電源電圧が第１レベルのときの前記三角波の上限電圧より高い最大電圧から、前記電源電圧が前記第１レベルのときの前記三角波の下限電圧より低い最小電圧までの間で前記電源電圧に関係なく変化する直流電圧と、前記三角波との大小を比較し、当該比較結果をＰＷＭ信号として出力する比較回路と、を備えたＰＷＭ信号生成回路において、前記電源電圧が前記第１レベルのときの前記下限電圧と、前記最小電圧との間の閾値電圧を発生する閾値電圧発生回路と、前記電源電圧が前記第１レベルから当該第１レベルより低い第２レベルに低下することによって、前記三角波の下限電圧が前記閾値電圧に達した場合、当該下限電圧を前記閾値電圧に保持する下限保持回路と、を備えた、ことを特徴とする。

本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。

本発明によれば、電源電圧の値にかかわらず０％〜１００％のデューティを実現できる。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝ＰＷＭ信号生成回路の構成＝＝＝
図１を用いて本発明のＰＷＭ信号生成回路の構成について説明する。図１は本発明のＰＷＭ信号生成回路の構成の一例を示す回路図である。
本発明のＰＷＭ信号生成回路１００は、三角波発生回路３４と比較回路３６とを有している。以下、三角波発生回路３４と比較回路３６の構成および動作について説明する。

＜＜＜三角波発生回路３４＞＞＞
三角波発生回路３４は、図１に示すように、ＰＮＰ型バイポーラトランジスタ（以下ＰＮＰトランジスタとする）１０２、１０４、１０６、１０８、１１０、１１２、１１４、１１６、１１８、１５０、１５２、１４８、１５８、１３４、ＮＰＮ型バイポーラトランジスタ（以下ＮＰＮトランジスタとする）１２６、１３６、１４４、１５４、１５６、１６２、１６４、１６６、１６８、抵抗１２８、１３０、１３２、１３８、１４０、１４２、１４６、１６０を有している。

ＰＮＰトランジスタ１０２、１０４、１０６、１０８、１１０、１１２、１１４、１１６、１１８のエミッタには、電源ＶＣＣから例えば５ボルトの電圧が印加される。さらにＰＮＰトランジスタ１０２、１０４、１０６、１０８、１１０、１１２、１１４、１１６、１１８のベースは共通に接続され、ＰＮＰトランジスタ１０２はダイオード接続されている。従って、ＰＮＰトランジスタ１０２、１０４、１０６、１０８、１１０、１１２、１１４、１１６、１１８は電流ミラー回路を構成しており、トランジスタサイズ比が全て等しいとすると、ＰＮＰトランジスタ１０４、１０６、１０８、１１０、１１２、１１４、１１６、１１８は、ＰＮＰトランジスタ１０２のコレクタ電流と等倍のコレクタ電流を流そうとする。

ＮＰＮトランジスタ１２６のコレクタはＰＮＰトランジスタ１０２のコレクタに接続され、エミッタは抵抗１２８を介して接地ＶＳＳされている。また、ＮＰＮトランジスタ１２６のベースには基準電圧ＶＲＥＦが印加されている。なお、基準電圧ＶＲＥＦは、例えばバンドギャップ型基準電圧回路によって得られる一定電圧である。また、基準電圧ＶＲＥＦは電源電圧ＶＣＣによって得られる電圧であってもよいし、電源電圧ＶＣＣと別電源から得られる電圧であってもよい。ＮＰＮトランジスタ１２６は基準電圧ＶＲＥＦの印加によって常にオンとなり例えば１００μＡのコレクタ電流を流す。すると、ＰＮＰトランジスタ１０２がオンとなり、ＰＮＰトランジスタ１０２と電流ミラー回路を構成するＰＮＰトランジスタ１０４、１０６、１０８、１１０、１１２、１１４、１１６、１１８も同様に１００μＡのコレクタ電流（『定電流』）を流そうとする。

ＰＮＰトランジスタ１５０とＰＮＰトランジスタ１４８はダーリントン接続されている。また、ＰＮＰトランジスタ１５０のエミッタはＰＮＰトランジスタ１０８のコレクタに接続され、ＰＮＰトランジスタ１４８のエミッタはＰＮＰトランジスタ１０６のコレクタに接続されている。ＰＮＰトランジスタ１５０のコレクタは、ＮＰＮトランジスタ１５４のコレクタに接続され、ＰＮＰトランジスタ１４８のコレクタは接地ＶＳＳされている。またＰＮＰトランジスタ１４８のベースは、電源ＶＣＣと接地ＶＳＳ間に直列接続された抵抗１３８、１４０、１４２の抵抗１３８と抵抗１４０との間（以下Ｘ点とする）に接続されている。

ＰＮＰトランジスタ１５２とＰＮＰトランジスタ１５８はダーリントン接続されている。また、ＰＮＰトランジスタ１５２のエミッタはＰＮＰトランジスタ１０８のコレクタに接続され、ＰＮＰトランジスタ１５８のエミッタはＰＮＰトランジスタ１１０のコレクタに接続されている。ＰＮＰトランジスタ１５２のコレクタは、ＮＰＮトランジスタ１５６のコレクタに接続され、ＰＮＰトランジスタ１５８のコレクタは接地ＶＳＳされている。またＰＮＰトランジスタ１５８のベースは、コンデンサ１７０の非接地側の電極（以下、Ｙ点とする）に接続されている。

ダイオード接続されたＮＰＮトランジスタ１５６と、ＮＰＮトランジスタ１５４とは電流ミラー回路を構成しており、エミッタは共に接地ＶＳＳされている。

ＰＮＰトランジスタ１３４のエミッタは、ＰＮＰトランジスタ１０４のコレクタに接続され、ＰＮＰトランジスタ１３４のコレクタは接地ＶＳＳされている。また、ＰＮＰトランジスタ１３４のベースには、基準電圧ＶＲＥＦを直列抵抗１３０、１３２によって分圧した電圧ＶＣが印加される。なお、このときＰＮＰトランジスタ１３４のベース−エミッタ間電圧をＶＢＥとすると、ＰＮＰトランジスタ１３４のエミッタの電圧はＶＣ＋ＶＢＥとなる。

ＮＰＮトランジスタ１３６のコレクタには電源ＶＣＣが印加され、エミッタは、Ｘ点に接続されている。またＮＰＮトランジスタ１３６のベースはＮＰＮトランジスタ１３４のエミッタに接続されている。よって、ＮＰＮトランジスタ１３６のベース−エミッタ間電圧をＶＢＥとすると、１３４のエミッタの電圧はＶＣ＋ＶＢＥなので、ＮＰＮトランジスタ１３６がオンしたときのエミッタの電圧は、ＶＣとなる。

ＮＰＮトランジスタ１４４のコレクタは、抵抗１４０と抵抗１４２との間に接続され、エミッタは接地ＶＳＳされている。またＮＰＮトランジスタ１４４のベースは抵抗１４６を介してＮＰＮトランジスタ１５４のコレクタに接続されている。

ＮＰＮトランジスタ１６２のコレクタは、ＰＮＰトランジスタ１１２のコレクタに接続され、エミッタは接地ＶＳＳされている。またＮＰＮトランジスタ１６２のベースは抵抗１６０を介してＮＰＮトランジスタ１５４のコレクタに接続されている。

ＮＰＮトランジスタ１６４のコレクタは、ＰＮＰトランジスタ１１４のコレクタおよびＰＮＰトランジスタ１１６のコレクタに接続され、エミッタは接地ＶＳＳされている。また、ＮＰＮトランジスタ１６４のベースはＮＰＮトランジスタ１６２のコレクタに接続されている。

ＮＰＮトランジスタ１６６とＮＰＮトランジスタ１６８は電流ミラー回路を構成している。ダイオード接続されたＮＰＮトランジスタ１６６のコレクタは、ＮＰＮトランジスタ１６４のコレクタに接続され、ＮＰＮトランジスタ１６８のコレクタはＰＮＰトランジスタ１１８（『第１定電流回路』）のコレクタに接続されている。また、ＮＰＮトランジスタ１６６とＮＰＮトランジスタ１６８のエミッタはともに接地ＶＳＳされている。

なお、ＰＮＰトランジスタ１１４、１１６およびＮＰＮトランジスタ１６６、１６８は第２定電流回路を構成し、ＰＮＰトランジスタ１０６、１０８、１１０、１４８、１５０、１５２、１５８、ＮＰＮトランジスタ１５４、１５６は三角波用比較回路を構成している。また、ＰＮＰトランジスタ１１２、ＮＰＮトランジスタ１６２、１６４は充放電切替回路を構成し、ＮＰＮトランジスタ１４４、抵抗１３８、１４０、１４２は比較電圧設定回路を構成している。

さらに、ＰＮＰトランジスタ１３４、ＮＰＮトランジスタ１３６は閾値設定回路を構成している。

以下、三角波発生回路３４の動作について説明する。

≪Ｘ点の電圧＞Ｙ点の電圧の場合≫
Ｘ点の電圧＞Ｙ点の電圧の場合、ＰＮＰトランジスタ１５０がオフとなり、ＰＮＰトランジスタ１５２がオンとなる。ＰＮＰトランジスタ１５２がオンすることによって電流ミラー回路を構成するＮＰＮトランジスタ１５４、１５６がオンとなる。すると、ＮＰＮトランジスタ１４４、１６２はベースに電流が供給されなくなりオフとなる。

ＮＰＮトランジスタ１４４がオフとなることでＸ点の電圧（『比較電圧』）は電源電圧ＶＣＣを抵抗１３８の抵抗値と、直列抵抗１４０、１４２の抵抗値とで分圧した値ＶＡが設定される。

また、ＮＰＮトランジスタ１６２がオフとなることで、ＮＰＮトランジスタ１６４は、ベースにＰＮＰトランジスタ１１２のコレクタ電流が供給されてオンとなる。そして、ＮＰＮトランジスタ１６４がオンすることで電流ミラー回路を構成するＮＰＮトランジスタ１６６、１６８はオフとなる。従ってコンデンサ１７０はＰＮＰトランジスタ１１８のコレクタ電流（『第１定電流』）で充電される。

≪Ｘ点の電圧＜Ｙ点の電圧の場合≫
一方、Ｘ点の電圧がＹ点の電圧より低い場合、ＰＮＰトランジスタ１５２がオフとなり、ＰＮＰトランジスタ１５０がオンとなる。ＰＮＰトランジスタ１５２がオフすることによって電流ミラー回路を構成するＮＰＮトランジスタ１５４、１５６がオフとなる。すると、ＮＰＮトランジスタ１４４、１６２は、ベースにＰＮＰトランジスタ１５０のコレクタ電流が供給されるので共にオンとなる。

ＮＰＮトランジスタ１４４がオンとなることでＸ点の電圧は電源電圧ＶＣＣを抵抗１３８の抵抗値と、抵抗１４０の抵抗値とで分圧した値ＶＢが設定される。また、Ｘ点にはＮＰＮトランジスタ１３６のエミッタが接続されている。このＮＰＮトランジスタ１３６のベースの電圧はＶＣ＋ＶＢＥなので、電源電圧ＶＣＣが低下してＶＢ≦ＶＣとなる場合には、ＮＰＮトランジスタ１３６がオンすることによって、Ｘ点の電圧はＶＣ（『閾値電圧』）に保持される。なお、このＶＣは、電源電圧ＶＣＣが高いとき（『第１レベル』）のＶＢの値と、ＶＣＴＬの最小値ＶＬとの間の電圧が設定されていることとする。そしてＶＢがＶＣと等しくなるまで、電源ＶＣＣが低下（『第２レベル』）すると、ＶＴＷＶの下限電圧としてＶＣが設定される。

また、ＮＰＮトランジスタ１６２がオンとなることで、ＮＰＮトランジスタ１６４は、ベースに電流が供給されなくなりオフとなる。ＮＰＮトランジスタ１６４がオフすることによって、電流ミラー回路を構成するＮＰＮトランジスタ１６６、１６８はオンとなる。そして、ＮＰＮトランジスタ１６８は、ＰＮＰトランジスタ１１６とＰＮＰトランジスタ１１４のコレクタ電流の加算電流（『第２定電流』）と等倍のコレクタ電流（例えば２００μＡ）を流そうとする。従ってコンデンサ１７０はＰＮＰトランジスタ１１８のコレクタ電流と、ＮＰＮトランジスタ１６８のコレクタ電流との差分の電流（例えば１００μＡ）で放電されることになる。

つまり、Ｙ点の電圧がＸ点より低い場合には、Ｘ点にＶＴＷＶの上限電圧ＶＡが設定され、コンデンサ１７０はＰＮＰトランジスタ１１８のコレクタ電流によって充電される。よって、Ｙ点の電圧は上昇する。
やがて、Ｙ点の電圧がＸ点より高くなる。すると、Ｘ点の電圧は電源電圧ＶＣＣを抵抗１３８と抵抗１４０で分圧した下限電圧ＶＢまたは、ＮＰＮトランジスタ１３６がオンすることによって保持される電圧ＶＣのうちの高い方が設定される。

また、コンデンサ１７０は、ＰＮＰトランジスタ１１８のコレクタ電流とＮＰＮトランジスタ１６８のコレクタ電流の差分の電流で放電される。
やがて、Ｙ点の電圧がＸ点より低くなる。するとＸ点にはＶＴＷＶの上限電圧ＶＡが設定され、コンデンサ１７０はＰＮＰトランジスタ１１８のコレクタ電流によって充電される。

以下、同様にＸ点の電圧の切り替えおよびコンデンサ１７０の充放電の切り替えを行う。以上の動作を繰り返し行うことによって、Ｙ点から、上限電圧がＶＡで、下限電圧がＶＢまたはＶＣの三角波が得られる。

＜＜＜比較回路３６＞＞＞
比較回路３６は、図１に示すようにＰＮＰトランジスタ１２０、１２２、１２４、１７２、１７４、１７６、１７８、およびＮＰＮトランジスタ１８０、１８２、１８４、抵抗１８６を有している。

ＰＮＰトランジスタ１２０、１２２、１２４のエミッタには、電源ＶＣＣから例えば５Ｖの電圧が印加される。また、ＰＮＰトランジスタ１２０、１２２、１２４とＰＮＰトランジスタ１０２は電流ミラー回路を構成している。従って、ＰＮＰトランジスタ１２０、１２２、１２４とＰＮＰトランジスタ１０２とのサイズ比が等しい場合、ＰＮＰトランジスタ１０２のコレクタ電流と等倍の定電流がＰＮＰトランジスタ１２０、１２２、１２４のコレクタ電流として流れる。

ＰＮＰトランジスタ１７２とＰＮＰトランジスタ１７６はダーリントン接続されている。そして、ＰＮＰトランジスタ１７２のエミッタはＰＮＰトランジスタ１２２のコレクタに接続され、ＰＮＰトランジスタ１７６のエミッタはＰＮＰトランジスタ１２０のコレクタに接続されている。ＰＮＰトランジスタ１７２のコレクタは、ＮＰＮトランジスタ１８０のコレクタに接続され、ＰＮＰトランジスタ１７６のコレクタは接地ＶＳＳされている。またＰＮＰトランジスタ１７６のベースには、三角波発生回路３４のＹ点の電圧（ＶＴＷＶ）が印加される。

ＰＮＰトランジスタ１７４とＰＮＰトランジスタ１７８はダーリントン接続されている。そして、ＰＮＰトランジスタ１７４のエミッタはＰＮＰトランジスタ１２２のコレクタに接続され、ＰＮＰトランジスタ１７８のエミッタはＰＮＰトランジスタ１２４のコレクタに接続されている。ＰＮＰトランジスタ１７４のコレクタは、ＮＰＮトランジスタ１８２のコレクタと接続され、ＰＮＰトランジスタ１７８のコレクタは接地ＶＳＳされている。またＰＮＰトランジスタ１７８のベースには、ＶＣＴＬが印加される。

ダイオード接続されたＮＰＮトランジスタ１８０と、ＮＰＮトランジスタ１８２とは電流ミラー回路を構成しており、エミッタは共に接地ＶＳＳされている。また、ＮＰＮトランジスタ１８２のコレクタはＮＰＮトランジスタ１８４のベースに接続されている。

ＮＰＮトランジスタ１８４のコレクタは、抵抗１８６を介して電源ＶＣＣと接続され、ＮＰＮトランジスタ１８４のエミッタは接地されている。また、ＮＰＮトランジスタ１８４のコレクタと抵抗１８６の間からＶＰＷＭが出力される。

以下、比較回路３６の動作について説明する。

≪ＶＣＴＬ＞ＶＴＷＭの場合≫
以上の構成により、ＶＣＴＬ＞ＶＴＷＭの場合は、ＰＮＰトランジスタ１７２がオンとなり、ＰＮＰトランジスタ１７４がオフとなる。ＰＮＰトランジスタ１７２がオンとなることによって電流ミラー回路を構成するＮＰＮトランジスタ１８０、１８２は、共にオンとなる。ＮＰＮトランジスタ１８２がオン、ＰＮＰトランジスタ１７４がオフなので、ＮＰＮトランジスタ１８４はオフとなる。よって出力ＶＰＷＭからは「Ｈ」に対応する論理電圧が出力される。

≪ＶＣＴＬ＜ＶＴＷＭの場合≫
一方、ＶＣＴＬ＜ＶＴＷＭの場合は、ＰＮＰトランジスタ１７４がオンとなり、ＰＮＰトランジスタ１７２がオフとなる。ＰＮＰトランジスタ１７２がオフとなることにより電流ミラー回路を構成するＮＰＮトランジスタ１８０、１８２は、共にオフとなる。ＮＰＮトランジスタ１８２がオフ、ＰＮＰトランジスタ１７４がオンなので、ＮＰＮトランジスタ１８４はオンとなる。よって出力ＶＰＷＭからは、「Ｌ」に対応する論理電圧が出力される。
このように、比較回路３６は、ＶＣＴＬ＞ＶＴＷＭの期間に「Ｈ」を出力し、ＶＣＴＬ＜ＶＴＷＭの期間に「Ｌ」を出力する。

なお、三角波発生回路３４、比較回路３６を構成するトランジスタとしてバイポーラトランジスタのみならず、ＭＯＳＦＥＴを使用してもよい。

＝＝＝ＰＷＭ信号生成回路１００の動作＝＝＝
次にＰＷＭ信号生成回路１００の動作について説明する。

≪電源電圧ＶＣＣが高い（例えば５ボルト）の場合≫
三角波発生回路３４のＹ点の電圧がＸ点の電圧より低い場合にはＸ点に上限電圧ＶＡが設定されるとともにコンデンサ１７０を定電流で充電する。またＹ点の電圧がＸ点より高い場合にはＸ点に下限電圧としてＶＢが設定されるとともにコンデンサ１７０を定電流で放電させる。よって三角波発生回路３４の出力は、図５に示すように上限電圧がＶＡ、下限電圧がＶＢのＶＴＷＶとなる。

このＶＴＷＶと、ＶＬ〜ＶＨの電圧範囲のＶＣＴＬとの比較を比較回路３６で行うことによって、ＶＴＷＶがＶＣＴＬより大の期間に「Ｌ」、ＶＴＷＶがＶＣＴＬより小の期間に「Ｈ」となるＰＷＭ信号を発生する。このＶＣＴＬを変化させることによって、ＰＷＭ信号のデューティを０％〜１００％に設定することが可能である。

≪電源電圧ＶＣＣが低い場合（例えば３ボルト）の場合≫
三角波発生回路３４のＹ点の電圧がＸ点の電圧より低い場合にはＸ点に上限電圧ＶＡが設定されるとともにコンデンサ１７０を定電流で充電する。またＹ点の電圧がＸ点より高い場合にはＸ点にＶＢまたはＶＣのうち高い方が下限電圧として設定されるとともにコンデンサ１７０を定電流で放電させる。よって三角波発生回路３４の出力はＶＢ＞ＶＣのときには上限電圧がＶＡ、下限電圧がＶＢのＶＴＷＶとなり、ＶＢ≦ＶＣのときには上限電圧がＶＡ、下限電圧がＶＣのＶＴＷＶとなる。

図３は、電源電圧ＶＣＣが低下してＶＢ≦ＶＣとなった場合について説明するための図である。この場合、前述のようにＶＴＷＶの下限電圧はＮＰＮトランジスタ１３６がオンすることによってＶＣに保持されている。なお、このＶＣはＶＬより高くなるように設定されている。よって、ＶＴＷＶの電圧振幅は、電源電圧ＶＣＣが低下しても、ＶＣＴＬの電圧範囲（ＶＨ〜ＶＬ）に含まれることになる。

このＶＴＷＶと、ＶＬ〜ＶＨの電圧範囲のＶＣＴＬとの比較を比較回路３６で行うことによって、ＶＴＷＶがＶＣＴＬより大の期間に「Ｌ」、ＶＴＷＶがＶＴＣＬより小の期間に「Ｈ」となるＰＷＭ信号が発生される。そしてＶＬ〜ＶＨ間でＶＣＴＬを変化させることによって、ＰＷＭ信号のデューティを０％〜１００％に設定することが可能である。

＝＝＝モータ駆動回路＝＝＝
以下本発明のＰＷＭ信号生成回路をモータ駆動回路に適用した場合について説明する。特に、本実施の形態では３相ブラシレスモータのモータ駆動回路に本発明のＰＷＭ信号生成回路を適用した場合について説明する。

図２は、本発明のＰＷＭ信号生成回路を適用したモータ駆動回路の構成の一例を示すブロック図である。なお本実施の形態において、モータは、ロータ位置を検出するためのセンサ（例えばホール素子）を有する３相モータであることとするが、これに限定されるものではない。例えばセンサレスモータや単相モータの駆動回路にも本発明のＰＷＭ信号生成回路を適用することができる。

Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６は、スター結線されるとともに電気角１２０度の位相差を有してステータに巻回されたものである。
ＮＰＮトランジスタ８は、電源ＶＣＣからＵ相コイル２へ駆動電流を供給するためのソーストランジスタであり、ＮＰＮトランジスタ１０は、Ｕ相コイル２から接地ＶＳＳへ電流を供給するためのシンクトランジスタである。これらのＮＰＮトランジスタ８、１０のコレクタ−エミッタ路は、電源ＶＣＣと接地ＶＳＳの間に直列接続され、これらのＮＰＮトランジスタ８、１０のコレクタ−エミッタ接続部は、Ｕ相コイル２の一端と接続されている。

また、ＮＰＮトランジスタ１２は、電源ＶＣＣからＶ相コイル４へ駆動電流を供給するためのソーストランジスタであり、ＮＰＮトランジスタ１４は、Ｖ相コイル４から接地ＶＳＳへ電流を供給するためのシンクトランジスタである。これらのＮＰＮトランジスタ１２、１４のコレクタ−エミッタ路は、電源ＶＣＣと接地ＶＳＳの間に直列接続され、これらのＮＰＮトランジスタ１２、１４のコレクタ−エミッタ接続部は、Ｖ相コイル４の一端と接続されている。

さらに、ＮＰＮトランジスタ１６は、電源ＶＣＣからＷ相コイル６へ駆動電流を供給するためのソーストランジスタであり、ＮＰＮトランジスタ１８は、Ｗ相コイル６から接地ＶＳＳへ電流を供給するためのシンクトランジスタである。これらのＮＰＮトランジスタ１６、１８のコレクタ−エミッタ路は、電源ＶＣＣと接地ＶＳＳの間に直列接続され、これらのＮＰＮトランジスタ１６、１８のコレクタ−エミッタ接続部は、Ｗ相コイル６の一端と接続されている。

そして、ＮＰＮトランジスタ８、１０、１２、１４、１６、１８が適宜のタイミングでオン／オフすると、モータは、Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６に駆動電流が供給されて予め定められた方向へ回転（例えば正転）することとなる。これにより、Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６の一端には電気角１２０度の位相差を有するコイル電圧が現れることとなる。なおソーストランジスタおよびシンクトランジスタとしてバイポーラトランジスタのみならず、ＭＯＳＦＥＴを使用することも可能である。

ホール素子２０、２２、２４は、電気角１２０度の位相差を生じるロータの外周位置に設けられており、ロータが回転したときの磁極の変化に応じて、電気角１２０度の位相差を有する正弦波形のホール信号を出力するものである。このホール信号は、ロータの回転位置を示す信号である。ホールアンプ２６は、微小な振幅を有するホール信号を増幅するものである。なお、ホールアンプ２６は、後段の制御回路においてホール信号に基づくロジック処理が可能となるまで、ホール信号の振幅を増幅する。

駆動ロジック２８は、マイクロコンピュータ等からの指示に応じて、モータに正転トルクを与えるための正転ロジックまたはモータに逆転トルクを与えるための逆転ロジックの一方が設定される。詳しくは、駆動ロジック２８は、正転ロジックが設定されているとき、ロータの回転位置を示すホールアンプ２６の増幅信号に応じて、モータに正転トルクを与える適宜の順序でＮＰＮトランジスタ８、１０、１２、１４、１６、１８をオン／オフするためのロジック信号を出力する。また、駆動ロジック２８は、逆転ロジックが設定されているとき、ロータの回転位置を示すホールアンプ２６の増幅信号に応じて、モータに逆転トルクを与える適宜の順序でＮＰＮトランジスタ８、１０、１２、１４、１６、１８をオン／オフするためのロジック信号を出力する。

プリドライバ３０は、駆動ロジック２８からのロジック信号に応じて、ＮＰＮトランジスタ８、１２、１６をオン／オフするための制御信号を出力するものである。
プリドライバ３２は、駆動ロジック２８からのロジック信号に応じて、ＮＰＮトランジスタ１０、１４、１８をオン／オフするための制御信号を出力するものである。これによりＵ相コイル２、Ｖ相コイル４、Ｗ相コイル６へ駆動電流が供給されることとなる。

さらに、プリドライバ３２はＰＷＭ信号生成回路１００の出力のＶＰＷＭに応じて、ある相のソーストランジスタがオンしている期間に、他の相のシンクトランジスタを間欠的にオン／オフするＰＷＭ制御を行う。このＶＰＷＭのデューティに応じてＵ相コイル２、Ｖ相コイル４、Ｗ相コイル６に流れる駆動電流量が変化することになる。

ＰＷＭ信号生成回路１００は、電源ＶＣＣと基準電圧ＶＲＥＦとから三角波を発生させる三角波発生回路３４と、三角波発生回路３４の出力とＶＣＴＬとの大きさの比較を行う比較回路３６とを有している。そしてＰＷＭ信号生成回路は、比較回路３６の比較結果としてＶＰＷＭを発生し、プリドライバ３２に出力する。

次に、図２に示すモータ駆動回路の動作について説明する。
ＰＷＭ信号発生回路１００によって発生するＰＷＭ信号ＶＰＷＭがプリドライバ３２に入力される。
プリドライバ３０は駆動ロジック２８のロジック信号に基づいて、ソーストランジスタであるＮＰＮトランジスタ８、１２、１６をオン／オフする。
また、プリドライバ３２は、駆動ロジック２８のロジック信号に基づいて、シンクトランジスタであるＮＰＮトランジスタ１０、１４、１８をオン／オフする。

さらに、プリドライバ３２は、ＰＷＭ信号発生回路１００から入力されるＶＰＷＭによって、駆動ロジック２８によってオンとなるシンク側のＮＰＮトランジスタ１０、１４、１８の何れかを、所定周波数で間欠的にオン／オフする。そして、そのデューティに応じた駆動電流をコイルに供給することでモータを駆動させる。このＰＷＭ信号のデューティは、ＶＣＴＬを変化させることによって変更することが出来る。
例えば、ＶＣＴＬをＶＴＷＶの上限電圧ＶＡ以上とすることで、ＶＰＷＭの「Ｈ」のデューティが１００％となりモータはフル駆動となる。またＶＣＴＬをＶＴＷＶの電圧振幅内とすることで、ＶＰＷＭのデューティはＶＣＴＬの大きさに応じて変化する。
また、ＶＣＴＬをＶＴＷＶの下限電圧（ＶＢまたはＶＣ）未満とすることでＶＰＷＭの「Ｈ」のデューティが０％となりモータは停止駆動となる。
本発明のＰＷＭ信号発生回路１００では、電源電圧ＶＣＣが低下した場合でもＶＴＷＶの電圧振幅はＶＣＴＬのＶＨとＶＬの間に含まれているため、ＶＣＴＬを変化させることで、０％〜１００％のデューティのＶＰＷＭを発生させることが可能である。

このように、ＰＷＭ信号生成回路１００をモータのＰＷＭ制御に適用した場合、ＰＷＭ信号のデューティを０％〜１００％で変化させることによって、モータを停止状態、ＰＷＭ駆動状態、フル駆動状態に切り替える。このとき、電源電圧ＶＣＣが低下してもＶＴＷＶの下限電圧はＶＣに保持される。そしてＶＣＴＬを電圧範囲ＶＨ〜ＶＬ間で変化させると、モータを停止状態、ＰＷＭ駆動状態、フル駆動状態に切り替えることができる。

なお、ＶＰＷＭをプリドライバ３０に印加してソース側のＮＰＮトランジスタ８、１２、１６をＰＷＭ制御してもよい。この場合、ある相のシンクトランジスタがオンしている期間に、他の相のソーストランジスタをＶＰＷＭに応じて間欠的にオン／オフすることによって駆動電流が制御されることになる。

以上、説明したように、本発明のＰＷＭ信号生成回路は、電源電圧ＶＣＣが低下した場合でも、ＶＴＷＶの下限電圧がＶＬより高いＶＣで保持されるのでＶＣＴＬの大きさを変化させることによって０％〜１００％のデューティを実現することができる。
このＶＣは、電源電圧ＶＣＣに依存しない基準電圧ＶＲＥＦから発生させるので、電源電圧ＶＣＣが低下した場合でも一定の値とすることができる。
また、三角波発生回路３４において、Ｘ点の電圧とＹ点の電圧との比較を行いＸ点の電圧＞Ｙ点の電圧の場合にＸ点に上限電圧を設定すると共に、コンデンサ１７０を充電し、Ｘ点の電圧＜Ｙ点の電圧の場合にＸ点に下限電圧を設定すると共に、コンデンサ１７０を放電する。この動作をくりかえすことによってＶＴＷＶを発生することができる。
さらに、ＰＮＰトランジスタ１３４のエミッタにＶＣ＋ＶＢＥを発生させ、電源電圧ＶＣＣが低下した場合はＮＰＮトランジスタ１３６がオンすることによって、Ｘ点の電圧をＶＣに保持することができる。
また、ＶＴＷＶの下限電圧をＶＬより高いＶＣに保持するので、電源電圧ＶＣＣの大きさに関係なく比較回路３６の出力の「Ｈ」のデューティを０％とすることが可能である。

以上、本実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

本発明の実施形態にかかるＰＷＭ信号生成回路の構成を示す回路図である。 本発明のＰＷＭ信号生成回路をモータ駆動回路に適用した場合の構成を示すブロック図である。 ＶＣＴＬとＶＴＷＶとの比較の関係を説明するための波形図である。 ＰＷＭ信号の発生を説明するための図である。 ＶＣＴＬとＶＴＷＶとの比較の関係を説明するための波形図である。 ＶＣＴＬとＶＴＷＶとの比較の関係を説明するための波形図である。

符号の説明

２ Ｕ相コイル ４ Ｖ相コイル
６ Ｗ相コイル ８ ＮＰＮトランジスタ
１０、１２、１４、１６、１８ ＮＰＮトランジスタ
１２６、１３６、１４４ ＮＰＮトランジスタ
１５４、１５６ ＮＰＮトランジスタ
１６２、１６４、１６６、１６８ ＮＰＮトランジスタ
１８０、１８２、１８４ ＮＰＮトランジスタ
１０２、１０４、１０６、１０８ ＰＮＰトランジスタ
１１０、１１２、１１４、１１６、１１８ ＰＮＰトランジスタ
１２０、１２２、１２４ ＰＮＰトランジスタ
１３４、１４８、１５０、１５２、１５８ ＰＮＰトランジスタ
１７２、１７４、１７６、１７８ ＰＮＰトランジスタ
１２８、１３０、１３２、１３８ 抵抗
１４０、１４２、１４６、１６０、１８６ 抵抗
１００ ＰＷＭ信号発生回路
２０、２２、２４ ホール素子 ２６ ホールアンプ
２８ 駆動ロジック ３０、３２ プリドライバ
３４ 三角波発生回路 ３６ 比較回路

Claims (5)

1. 電源電圧に依存して電圧振幅が変化する三角波を発生する三角波発生回路と、
   前記電源電圧が第１レベルのときの前記三角波の上限電圧より高い最大電圧から、前記電源電圧が前記第１レベルのときの前記三角波の下限電圧より低い最小電圧までの間で前記電源電圧に関係なく変化する直流電圧と、前記三角波との大小を比較し、当該比較結果をＰＷＭ信号として出力する比較回路と、
   を備えたＰＷＭ信号生成回路において、
   前記電源電圧が前記第１レベルのときの前記下限電圧と、前記最小電圧との間の閾値電圧を発生する閾値電圧発生回路と、
   前記電源電圧が前記第１レベルから当該第１レベルより低い第２レベルに低下することによって、前記三角波の下限電圧が前記閾値電圧に達した場合、当該下限電圧を前記閾値電圧に保持する下限保持回路と、
   を備えた、ことを特徴とするＰＷＭ信号生成回路。
2. 前記閾値電圧発生回路は、
   前記電源電圧に依存しない基準電圧から前記閾値電圧を発生する、
   ことを特徴とする請求項１に記載のＰＷＭ信号生成回路。
3. 前記三角波発生回路は、
   コンデンサに直列接続され、第１定電流で前記コンデンサを充電する第１定電流回路と、
   前記コンデンサに並列接続され、第２定電流で前記コンデンサを放電する第２定電流回路と、
   前記三角波の上限電圧または下限電圧となる比較電圧と、前記コンデンサの充電電圧との大きさの比較を行う三角波用比較回路と、
   前記コンデンサの充電電圧が前記比較電圧より小であることを示す前記三角波用比較回路の出力に基づいて、前記第２定電流回路の動作を禁止し、前記コンデンサの充電電圧が前記比較電圧より大であることを示す前記三角波用比較回路の出力に基づいて、前記第２定電流回路を動作させる充放電切替回路と、
   前記コンデンサの充電電圧が前記比較電圧より小であることを示す前記三角波用比較回路の出力に基づいて、前記比較電圧を前記上限電圧に設定し、前記コンデンサの充電電圧が前記比較電圧より大であることを示す前記三角波用比較回路の出力に基づいて、前記比較電圧を前記下限電圧に設定する比較電圧設定回路と、
   を備え、
   前記三角波は、
   前記上限電圧と前記下限電圧の間で前記コンデンサを交互に充電、放電させることによって得られる電圧である、
   ことを特徴とする請求項１または２に記載のＰＷＭ信号生成回路。
4. 前記下限保持回路は、
   定電流を発生する定電流回路と、
   前記定電流が供給されて動作し、入力した前記閾値電圧を前記比較電圧設定回路の前記比較電圧の設定部に印加する閾値設定回路と、
   を備え、
   前記比較電圧設定回路に設定される前記三角波の下限電圧が、前記電源電圧の低下によって前記閾値電圧に達した場合、当該下限電圧を前記閾値電圧に保持する、ことを特徴とする請求項３に記載のＰＷＭ信号発生回路。
5. 前記比較回路は、
   前記コンデンサの充電電圧と、前記直流電圧との大小に応じて動作する差動回路と、
   前記コンデンサの充電電圧が前記直流電圧より大であることを示す前記差動回路の出力に基づいて一方の論理値を出力し、前記コンデンサの充電電圧が前記直流電圧より小であることを示す前記差動回路の出力に基づいて他方の論理値を出力する出力回路と、
   を備え
   前記電源電圧の大きさに関わらず、前記三角波の下限電圧を前記直流電圧の最小電圧より高くした、ことを特徴とする請求項３または４に記載のＰＷＭ信号生成回路。
   
   

Images