Nothing Special   »   [go: up one dir, main page]

JP4668001B2 - ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法 - Google Patents

ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP4668001B2
JP4668001B2 JP2005237411A JP2005237411A JP4668001B2 JP 4668001 B2 JP4668001 B2 JP 4668001B2 JP 2005237411 A JP2005237411 A JP 2005237411A JP 2005237411 A JP2005237411 A JP 2005237411A JP 4668001 B2 JP4668001 B2 JP 4668001B2
Authority
JP
Japan
Prior art keywords
layer
wire
dicing
insulating layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005237411A
Other languages
English (en)
Other versions
JP2007053240A (ja
Inventor
修 山崎
智則 篠田
正啓 古館
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2005237411A priority Critical patent/JP4668001B2/ja
Publication of JP2007053240A publication Critical patent/JP2007053240A/ja
Application granted granted Critical
Publication of JP4668001B2 publication Critical patent/JP4668001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Description

本発明は、ダイシング・ダイボンド兼用シートおよびこれを用いたスタック型半導体装置の製造方法に関する。
半導体装置の高速化、小型化を図るために、単一基板内に複数個の半導体チップ(以後、単にチップとも呼ぶ)を二次元的に実装することが行われている。このような半導体装置をマルチチップモジュールと呼んでいるが、さらに小型化を進めた構成として、チップを三次元的に積層したものがある。このように、チップが三次元的に積層したパッケージは、「スタック型半導体装置」とも呼ばれている。
このような装置としては、大きなチップ上に小さなチップを積層した装置(特開昭57−34466号、特開平7−38053号参照)、チップの位置をずらして積層した装置(特開昭57−34466号参照)、周縁部に段差が形成されたチップを積層した装置(特開平6−244360号参照)、2つのチップを背中合わせに接合し、一方のチップは直接基板に接合し、他方のチップはボンディングワイヤで基板に接合した装置(特開平7−273275号参照)などが提案されている。
しかしながら、前記構成の装置はそれぞれ以下に示す欠点を有している。
大きなチップ上に小さなチップを積層する構成では、当然のことながら同一サイズのチップが積層出来ず、チップの位置をずらして積層する場合には、チップの全周に電極パッドが設けられないという構造的な欠点を有する。通常、流通しているチップは、全周にパッドが設けられていることが多い。チップ位置に制限を設けた場合、これらのチップを利用できなくという問題が生じる。
また、周縁部に段差が形成されたチップを積層する構成では、段差によって電極パッド部分に空間が生じるため、同じ大きさのチップを積層してもボンディングワイヤに損傷を与えることはないが、段差を形成するための加工が必要であり、そのためチップの収率が低下するという欠点がある。さらに、チップ周縁部は、板厚が薄いために機械的強度が低下しており、ワイヤボンディングの際に機械的な損傷が生じる場合があった。
また、背中合わせに接合したチップを用いる構成では、チップを2枚までしか積層出来ない、チップを直接基板に接合するために電極パッド上にバンプを形成する必要がある、チップを基板に接続する方式が2枚のチップで異なり、フリップチップ用ダイボンダーとワイヤボンダーの2種類のボンダーが必要であるといった不都合があった。
このような課題を解消するため、特許文献1には、複数個の半導体チップが基板上に積層された半導体装置であって、該半導体チップの周縁部に電極パッドが形成され、かつ電極パッドと該基板とがボンディングワイヤで接続されており、半導体チップ相互間には厚さ25μm以上、300μm以下の接着剤層が介在していることを特徴とする半導体装置が開示されている。
このような特許文献1の発明によれば、チップに特別な加工を施したり、チップのサイズや電極パッドの配置等に格別な制限を設けなくとも、同一サイズのチップを三次元的に積層できるという利点がある。
しかし、特許文献1における接着剤層は、液状接着剤を塗布硬化させることで形成されているため、接着剤層の厚さおよび領域をコントロールすることが困難である。このため、接着剤層を構成する接着剤の染み出し(ブリード)等による基板や半導体チップの汚染や、積層された半導体チップに傾きが生じる等の問題を招来する。
特に、半導体チップを多層化する場合においては、半導体装置の高さのバラツキ、基板から最上層の半導体チップの表面までの高さのバラツキ、および最上層の半導体チップの傾き等が大きくなる為、半導体チップの上面にワイヤボンドを行うための位置認識ができなくなるなど、安定した生産が困難になるという問題を招来する。すなわち、積層数が2個の場合においては、前記のバラツキおよび傾きは大きな問題とならなくとも、積層される半導体チップの数が3個、4個と増加するに従って、前記高さのバラツキおよび傾きが大きくなるため、半導体装置の安定した生産が困難になるという問題を招来する。
また、特許文献2には、基板上に複数個の半導体チップが積層されており、かつ半導体チップのそれぞれに設けられている電極端子はボンディングワイヤにより基板に電気的に接続されている半導体装置であって、ボンディングワイヤと、該ボンディングワイヤが接続されている半導体チップの該ボンディングワイヤ側に積層されている半導体チップとの間に絶縁層が形成されていることを特徴とする半導体装置が開示されている。この半導体装置の製造法として、特許文献2の請求項11には、「絶縁層と接着剤層とからなるシートを、半導体チップが分割される前のウエハに、該シートの絶縁層側が該ウエハに接するように貼り付けるシート貼り付け工程と、前記シートが貼り付けられたウエハをダイシングにより半導体チップに分割する分割工程と、前記接着剤層により、該接着剤層の貼り付けられた半導体チップを、ボンディングワイヤにより基板と電気的に接続されている半導体チップに接着する接着工程とを含むことを特徴とする半導体装置の製造方法」が開示されている。
絶縁層としては、耐熱性に優れており、100℃〜200℃での塑性変形が少ない樹脂、特にポリイミド系の樹脂が好ましい旨が記載されている(0060段落参照)。
接着剤層としては、加熱により固体から液体へと溶融し、その後に硬化する熱硬化性樹脂が好ましく、その中でも特にエポキシ樹脂が好ましいと記載されている(0063段落参照)。
絶縁層と接着剤層とからなるシートを半導体ウエハに貼付するためには、絶縁層がある程度流動性を示し接着力を発現する温度以上、すなわち100℃〜200℃あるいはそれ以上に加熱を行なう必要がある。しかし、このような高温への加熱により、接着剤層を構成する熱硬化性樹脂が液化し、また場合によっては硬化してしまうおそれがある。
接着剤層が液化した場合には、絶縁層を貼付する際に圧力により、接着剤層が流動し、接着剤層の厚み精度が損なわれる場合がある。このように接着剤層の厚み精度が損なわれると、前記特許文献1における液状の接着剤の場合と同様に、半導体装置の高さのバラツキ、基板から最上層の半導体チップの表面までの高さのバラツキ、および最上層の半導体チップの傾き等が大きくなる為、安定した生産が困難になるという問題を招来する。
また、接着剤層が硬化してしまうと、半導体チップを接着する際に、ワイヤを押し潰してしまう。
したがって、特許文献2(請求項11)の方法においては、シートの貼付を、絶縁層が接着性を発現する温度で、かつ接着剤層が流動あるいは硬化しない温度で行う必要があり、温度制御が困難となる。
特開平10-027880号公報 特開2002-222913号公報
本発明は、前記したいわゆる「スタック型半導体装置」の製造に際して使用されるダイシング・ダイボンド兼用シートであって、煩雑な温度制御を要することなく半導体ウエハに貼付でき、しかもスタック時に発生するボンディングワイヤの損傷を低減するとともに、半導体チップ同士を接着する接着剤層の厚みの精度不良に起因する半導体装置の高さのバラツキ、基板から最上層の半導体チップの表面までの高さのバラツキ、および最上層の半導体チップの傾き等を低減できるダイシング・ダイボンド兼用シートを提供することを目的としている。
このような課題を解決する本発明は、以下の事項を要旨として含む。
(1)基材と、該基材上に剥離可能に積層されたワイヤ埋込層と、該ワイヤ埋込層上に積層された絶縁層とからなり、
該ワイヤ埋込層の120℃における貯蔵弾性率が1×104Pa以下であり、
該絶縁層が、60℃以下の温度で被着体に貼付可能な粘着性を有し、
120℃における絶縁層とワイヤ埋込層の弾性率比(絶縁層/ワイヤ埋込層)が10以上であり、
ワイヤ埋込層および絶縁層の体積抵抗率がともに1×1013Ω・cm以上であるダイシング・ダイボンド兼用シート。
(2)基材と、該基材上に剥離可能に積層されたワイヤ埋込層と、該ワイヤ埋込層上に積層された耐熱性絶縁フィルムと、該耐熱性絶縁フィルム上に形成された接着剤層とからなり、
該ワイヤ埋込層の120℃における貯蔵弾性率が1×104Pa以下であり、
ワイヤ埋込層、耐熱性絶縁フィルムおよび接着剤層の体積抵抗率がいずれも1×1013Ω・cm以上であるダイシング・ダイボンド兼用シート。
(3)該ワイヤ埋込層が、エネルギー線硬化性を有し、請求項1および2記載の弾性率が、エネルギー線硬化後のワイヤ埋込層について120℃で測定した値である(1)または(2)記載のダイシング・ダイボンド兼用シート。
(4)スタック型半導体装置の半導体チップ間の接着固定に用いる(1)または(2)に記載のダイシング・ダイボンド兼用シート。
(5)スタック型半導体装置の第2層よりも上層を構成する半導体チップが形成された半導体ウエハの裏面に(1)に記載のダイシング・ダイボンド兼用シートを貼付し、
該半導体ウエハを半導体チップ毎に、絶縁層およびワイヤ埋込層とともにフルカットダイシングを行い、
裏面に絶縁層およびワイヤ埋込層を有する半導体チップを基材からピックアップし、
別途、ワイヤが結線されている第1層を構成する半導体チップが搭載されている基板を用意し、該基板を加熱し、
前記半導体チップのワイヤ埋込層面を該基板のワイヤ形成面に埋め込み、ワイヤ埋込層面が第1層を構成する半導体チップ表面に接触させる工程を含むスタック型半導体装置の製造方法。
(6)スタック型半導体装置の第2層よりも上層を構成する半導体チップが形成された半導体ウエハの裏面に(2)に記載のダイシング・ダイボンド兼用シートを貼付し、
該半導体ウエハを半導体チップ毎に、接着剤層、耐熱性絶縁フィルムおよびワイヤ埋込層とともにフルカットダイシングを行い、
裏面に接着剤層、耐熱性絶縁フィルムおよびワイヤ埋込層を有する半導体チップを基材からピックアップし、
別途、ワイヤが結線されている第1層を構成する半導体チップが搭載されている基板を用意し、該基板を加熱し、
前記半導体チップのワイヤ埋込層面を該基板のワイヤ形成面に埋め込み、ワイヤ埋込層面が第1層を構成する半導体チップ表面に接触させる工程を含むスタック型半導体装置の製造方法。
このような本発明によれば、煩雑な温度制御を要することなく半導体ウエハに貼付可能なダイシング・ダイボンド兼用シートが提供され、かかる発明により、いわゆるスタック型半導体装置において、スタック時に発生するボンディングワイヤの損傷を低減するとともに、半導体チップ同士を接着する接着剤層の厚みの精度不良に起因する半導体装置の高さのバラツキ、基板から最上層の半導体チップの表面までの高さのバラツキ、および最上層の半導体チップの傾き等が解消され、半導体装置の品質、生産性の向上に寄与することができる。
以下、本発明について図面を参照しながらさらに具体的に説明する。
本発明に係る第1のダイシング・ダイボンド兼用シート10は、図1に示すように、基材11と、該基材11上に剥離可能に積層されたワイヤ埋込層12と、該ワイヤ埋込層12上に積層された絶縁層13とからなる。
また、本発明に係る第2のダイシング・ダイボンド兼用シート20は、図2に示すように、基材21と、該基材21上に剥離可能に積層されたワイヤ埋込層22と、該ワイヤ埋込層22上に積層された耐熱性絶縁フィルム24と、該耐熱性絶縁フィルム24上に形成された接着剤層23とからなる。
本発明のダイシング・ダイボンド兼用シート10および20は、テープ状、ラベル状などあらゆる形状をとりうる。
以下、基材、ワイヤ埋込層、絶縁層、接着剤層および耐熱性絶縁フィルムをそれぞれ説明する。
「基材11、21」
第1および第2のダイシング・ダイボンド兼用シートにおける基材11および21の具体例、好適例は、同様である。
基材としては、たとえば、ポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリウレタンフィルム、エチレン酢ビフィルム、アイオノマー樹脂フィルム、エチレン・(メタ)アクリル酸共重合体フィルム、エチレン・(メタ)アクリル酸エステル共重合体フィルム、ポリスチレンフィルム、ポリカーボネートフィルム、ポリイミドフィルム、フッ素樹脂フィルム等のフィルムが用いられる。またこれらの架橋フィルムも用いられる。さらにこれらの積層フィルムであってもよい。さらにこれらのフィルムは、透明フィルム、着色フィルムあるいは不透明フィルムであってもよい。後述のワイヤ埋込層、絶縁層、接着剤層が光(紫外線)硬化性の場合は、透明フィルムまたは着色透明フィルムが選択される。なお、後述のワイヤ埋込層、絶縁層、接着剤層、耐熱性絶縁フィルムを総称して「シート構成層」と呼ぶことがある。
本発明に係る半導体装置の製造方法においては、後述するように、チップの裏面にシート構成層を固着残存させて基材からピックアップするため、基材とワイヤ埋込層12、22とは剥離可能なように積層されている。このため、基材のワイヤ埋込層に接する面の表面張力は、好ましくは40mN/m 以下、さらに好ましくは37mN/m 以下、特に好ましくは35mN/m 以下であることが望ましい。このような表面張力が低い基材は、材質を適宜に
選択して得ることが可能であるし、また基材の表面に、シリコーン樹脂やアルキッド樹脂などの離型剤を塗布して離型処理を施すことで得ることもできる。
このような基材の膜厚は、通常は10〜500μm、好ましくは15〜300μm、特に好ましくは20〜250μm程度である。
「ワイヤ埋込層」
第1および第2のダイシング・ダイボンド兼用シートにおける基材11および21の具体例、好適例は、同様である。
ワイヤ埋込層の120℃における貯蔵弾性率は、1×104Pa以下であり、好ましく
は5.0×103Pa以下、さらに好ましくは1.0×102〜5.0×103Paである
。また、ワイヤ埋込層の体積抵抗率は、1×1013Ω・cm以上であり、好ましくは1.0×1014Ω・cm以上である。さらにワイヤ埋込層は、好ましくは常温感圧接着性でありかつ熱硬化性を有し、さらにエネルギー線硬化性を有することが望ましい。
このような本発明のダイシング・ダイボンド兼用シートにおいては、シート構成層の一部としてワイヤ埋込層を、ウエハダイシング時のウエハ固定に用いるとともに、最終的に半導体チップ同士の固着にも用いる。特に、後述する本発明のスタック型半導体装置の製法においては、半導体ウエハをダイシング・ダイボンド兼用シートで固定しつつウエハのダイシングを行いその後、裏面にシート構成層を有する半導体チップを基材からピックアップし、該半導体チップに転写されたワイヤ埋込層を基板のワイヤ形成面に徐々に埋め込み、ワイヤ埋込層面を、第1層を構成する半導体チップ表面に接触させる。この際、ワイヤ形成面は、該ワイヤ埋込層の溶融温度よりやや高く、かつその硬化温度以下の温度に加熱される。このため、ワイヤ埋込層が軟化し過ぎると、ワイヤ埋込層の厚み精度が低下するおそれがある。ワイヤ形成面の加熱温度は、特に限定はされないが、通常は120℃近傍である。
本発明において、ワイヤ埋込層の120℃における貯蔵弾性率は、前記範囲にある。ワイヤ埋込層の貯蔵弾性率がこのような範囲にあると、スタック型半導体装置の製造時におけるワイヤ埋込層の変形が起こりにくく、ワイヤ埋込層の厚み精度が保たれる。
また、半導体チップの圧接時において、ワイヤ埋込層が硬すぎると、ワイヤが潰れたり、断線するおそれがある。一方、ワイヤ埋込層が軟らか過ぎると、ワイヤ埋込層が流動化し、ワイヤ埋込層の厚み精度不良に起因する諸問題が発生する。なお、ワイヤ埋込層の貯蔵弾性率は、120℃にて、動的粘弾性測定装置により測定周波数1Hzにて測定される。
なお、本発明において、ワイヤ埋込層は、前記したように、好ましくは熱硬化性でありかつエネルギー線硬化性を有する。この場合、体積抵抗率を除く前記の諸物性は、エネルギー線硬化後、熱硬化前の特性を示す。体積抵抗率は、熱硬化後の値を示す。
ワイヤ埋込層は、最終的には半導体装置の一部を構成し、ワイヤの短絡や、ワイヤと半導体チップとの電気的接続を防止する機能を有する。したがって、ワイヤ埋込層は、絶縁性であり、前記したような体積抵抗率を有する。
前記ワイヤ埋込層は、好ましくは下記粘着成分(A)、熱硬化性成分(B)、エネルギー線硬化性成分(C)を含み、必要に応じ、その他の添加物(D)が配合される。
以下、前記成分(A)〜(D)を説明する。
「粘着成分(A)」
粘着成分(A)としては、通常アクリル系重合体が好ましく使用される。アクリル系重合体の繰り返し単位としては、(メタ)アクリル酸エステルモノマーおよび(メタ)アクリル酸誘導体から導かれる繰り返し単位が挙げられる。ここで(メタ)アクリル酸エステルモノマーとしては、(メタ)アクリル酸シクロアルキルエステル、(メタ)アクリル酸ベンジルエステル、アルキル基の炭素数が1〜18である(メタ)アクリル酸アルキルエステルが用いられる。これらの中でも、特に好ましくはアルキル基の炭素数が1〜18である(メタ)アクリル酸アルキルエステル、たとえばアクリル酸メチル、メタクリル酸メチル、アクリル酸エチル、メタクリル酸エチル、アクリル酸プロピル、メタクリル酸プロピル、アクリル酸ブチル、メタクリル酸ブチル等が用いられる。また、(メタ)アクリル酸誘導体としては、たとえば(メタ)アクリル酸グリシジル等を挙げることができる。
特に(メタ)アクリル酸グリシジル単位と、少なくとも1種類の(メタ)アクリル酸アルキルエステル単位を含むが好ましい。この場合、共重合体中における(メタ)アクリル酸グリシジルから誘導される成分単位の含有率は通常は0〜80質量%、好ましくは5〜50質量%である。グリシジル基を導入することにより、後述する熱硬化性成分としてのエポキシ樹脂との相溶性が向上し、また硬化後のTgが高くなり耐熱性も向上する。また(メタ)アクリル酸アルキルエステルとしては、(メタ)アクリル酸メチル、(メタ)アクリル酸エチル、(メタ)アクリル酸ブチル等を用いることが好ましい。また、アクリル酸ヒドロキシエチル等の水酸基含有モノマーを導入することにより、被着体との密着性や粘着物性のコントロールが容易になる。
アクリル系重合体の重量平均分子量は、好ましくは10万以上、さらに好ましくは15万〜100万である。
「熱硬化性成分(B)」
熱硬化性成分(B)は、エネルギー線によっては硬化しないが、加熱を受けると三次元網状化し、被着体を強固に接着する性質を有する。このような熱硬化性成分(B)は、一般的にはエポキシ、フェノール、レゾルシノール、ユリア、メラミン、フラン、不飽和ポリエステル、シリコーン等の熱硬化性樹脂と、適当な硬化促進剤とから形成されている。このような熱硬化性成分は種々知られており、本発明においては特に制限されることなく従来より公知の様々な熱硬化性成分を用いることができる。このような熱硬化性成分の一例としては、(B−1)エポキシ樹脂と(B−2)熱活性型潜在性エポキシ樹脂硬化剤とからなる接着成分を挙げることができる。
エポキシ樹脂(B−1)としては、従来より公知の種々のエポキシ樹脂が用いられるが、通常は、重量平均分子量300〜2000程度のものが好ましく、特に300〜500、好ましくは330〜400の常態液状のエポキシ樹脂と、重量平均分子量400〜2000、好ましくは500〜1500の常態固体のエポキシ樹脂とをブレンドした形で用いるのが望ましい。また、本発明において好ましく使用されるエポキシ樹脂のエポキシ当量は通常50〜5000g/eqである。このようなエポキシ樹脂としては、具体的には、ビスフェノールA、ビスフェノールF、レゾルシノール、フェニルノボラック、クレゾールノボラックなどのフェノール類のグリシジルエーテル;ブタンジオール、ポリエチレングリコール、ポリプロピレングリコールなどのアルコール類のグリシジルエーテル;フタル酸、イソフタル酸、テトラヒドロフタル酸などのカルボン酸のグリシジルエーテル;アニリンイソシアヌレートなどの窒素原子に結合した活性水素をグリシジル基で置換したグリ
シジル型もしくはアルキルグリシジル型のエポキシ樹脂;ビニルシクロヘキサンジエポキシド、3,4−エポキシシクロヘキシルメチル−3,4−ジシクロヘキサンカルボキシレート、2−(3,4−エポキシ)シクロヘキシル−5,5−スピロ(3,4−エポキシ)シクロヘ
キサン−m−ジオキサンなどのように、分子内の炭素−炭素二重結合をたとえば酸化することによりエポキシが導入された、いわゆる脂環型エポキシドを挙げることができる。また分子内にジシクロペンタジエン骨格と、反応性のエポキシ基を有するジシクロペンタジエン骨格含有エポキシ樹脂を用いても良い。
これらの中でも、本発明では、ビスフェノール系グリシジル型エポキシ樹脂、o-クレ
ゾールノボラック型エポキシ樹脂およびフェノールノボラック型エポキシ樹脂が好ましく用いられる。
これらエポキシ樹脂は、1種単独で、または2種以上を組み合わせて用いることができる。
熱活性型潜在性エポキシ樹脂硬化剤(B−2)とは、室温ではエポキシ樹脂と反応せず、ある温度以上の加熱により活性化し、エポキシ樹脂と反応するタイプの硬化剤である。
熱活性型潜在性エポキシ樹脂硬化剤(B−2)の活性化方法には、加熱による化学反応で活性種(アニオン、カチオン)を生成する方法;室温付近ではエポキシ樹脂(B−1)中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法;モレキュラーシーブ封入タイプの硬化剤で高温で溶出して硬化反応を開始する方法;マイクロカプセルによる方法等が存在する。
これら熱活性型潜在性エポキシ樹脂硬化剤は、1種単独で、または2種以上を組み合わせて用いることができる。特に前記の中でも、ジシアンジアミド、イミダゾール化合物あるいはこれらの混合物が好ましい。
前記のような熱活性型潜在性エポキシ樹脂硬化剤(B−2)は、エポキシ樹脂(B−1)100質量部に対して通常0.1〜20質量部、好ましくは0.5〜15質量部、特に好ましくは1〜10質量部の割合で用いられる。
「エネルギー線硬化性成分(C)」
ワイヤ埋込層には、好ましくはエネルギー線硬化性成分(C)が配合されてなる。エネルギー線硬化性成分(C)を硬化させることで、ワイヤ埋込層の粘着力を低下させることができるため、基材とワイヤ埋込層との層間剥離を容易に行えるようになる。
エネルギー線硬化性成分(C)は、紫外線、電子線等のエネルギー線の照射を受けると重合硬化する化合物である。このエネルギー線重合性化合物は、具体的には、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレートあるいは1,4−ブチレングリコールジアクリレート、1,6−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレート、オリゴエステルアクリレート、ウレタンアクリレート系オリゴマー、エポキシ変性アクリレート、ポリエーテルアクリレート、イタコン酸オリゴマーなどのアクリレート系化合物が用いられる。このような化合物は、分子内に少なくとも1つの重合性二重結合を有し、通常は、重量平均分子量が100〜30000、好ましくは300〜10000程度である。
さらにエネルギー線重合性化合物の他の例として、ジシクロペンタジエン骨格を有する化合物等も使用することができる。
エネルギー線硬化性成分(C)は、前記成分(A)と(B)との合計100質量部に対して、0〜50質量部、好ましくは1〜30質量部、特に好ましくは2〜20質量部程度の割合で用いられる。
前記のようなエネルギー線硬化性成分(C)を含有する粘接着剤組成物は、エネルギー線照射により硬化する。エネルギー線としては、具体的には、紫外線、電子線等が用いられる。
エネルギー線として紫外線を用いる場合には、光重合開始剤を混入することにより、重合硬化時間ならびに光線照射量を少なくすることができる。
このような光重合開始剤としては、具体的には、ベンゾフェノン、アセトフェノン、ベンゾイン、ベンゾインメチルエーテル、ベンゾインエチルエーテル、ベンゾインイソプロピルエーテル、ベンゾインイソブチルエーテル、ベンゾイン安息香酸、ベンゾイン安息香酸メチル、ベンゾインジメチルケタール、2,4−ジエチルチオキサンソン、α-ヒドロキシシクロヘキシルフェニルケトン、ベンジルジフェニルサルファイド、テトラメチルチウラムモノサルファイド、アゾビスイソブチロニトリル、ベンジル、ジベンジル、ジアセチル、β−クロールアンスラキノンあるいは2,4,6−トリメチルベンゾイルジフェニルフォスフィンオキサイドなどが挙げられる。
光重合開始剤は、前記エネルギー線硬化性成分(C)100質量部に対して、0.01〜20質量部、好ましくは0.1〜15質量部程度の割合で用いることが好ましい。
「その他の成分(D)」
ワイヤ埋込層には、カップリング剤(D1)を配合しても良い。カップリング剤(D1)は、前記(A)〜(C)成分、好ましくは成分(B)が有する官能基と反応する基を有することが望ましい。
カップリング剤(D1)は硬化反応時に、カップリング剤中の有機官能基が熱硬化性成分(B)(特に好ましくはエポキシ樹脂)と反応すると考えられ、硬化物の耐熱性を損なわずに、接着性、密着性を向上させることができ、さらに耐水性(耐湿熱性)も向上する。
カップリング剤(D1)としては、その汎用性とコストメリットなどからシラン系(シランカップリング剤)が好ましい。また、前記のようなカップリング剤(D1)は、前記熱硬化性成分(B)100質量部に対して通常0.1〜20質量部、好ましくは0.3〜15質量部、特に好ましくは0.5〜10質量部の割合で用いられる。
ワイヤ埋込層の初期接着力および凝集力を調節するために、有機多価イソシアナート化合物、有機多価イミン化合物等の架橋剤(D2)を添加することもできる。
前記有機多価イソシアナート化合物としては、芳香族多価イソシアナート化合物、脂肪族多価イソシアナート化合物、脂環族多価イソシアナート化合物およびこれらの多価イソシアナート化合物の三量体、ならびにこれら多価イソシアナート化合物とポリオール化合物とを反応させて得られる末端イソシアナートウレタンプレポリマー等をあげることができる。有機多価イソシアナート化合物のさらに具体的な例としては、たとえば2,4−トリレンジイソシアナート、2,6−トリレンジイソシアナート、1,3−キシリレンジイソシアナート、1,4−キシレンジイソシアナート、ジフェニルメタン−4,4'−ジイ
ソシアナート、ジフェニルメタン−2,4'−ジイソシアナート、3−メチルジフェニル
メタンジイソシアナート、ヘキサメチレンジイソシアナート、イソホロンジイソシアナート、ジシクロヘキシルメタン−4,4'−ジイソシアナート、ジシクロヘキシルメタン−
2,4'−ジイソシアナート、リジンイソシアナートなどがあげられる。
前記有機多価イミン化合物の具体例としては、N,N'−ジフェニルメタン−4,4'−ビス(1−アジリジンカルボキシアミド)、トリメチロールプロパン-トリ-β-アジリジニルプロピオナート、テトラメチロールメタン-トリ-β‐アジリジニルプロピオナート、N,N'-トルエン‐2,4‐ビス(1−アジリジンカルボキシアミド)トリエチレンメラミン等をあ
げることができる。前記のような架橋剤(D2)は、粘着成分(A)100質量部に対して通常0.1〜20質量部、好ましくは0.2〜10質量部の割合で配合される。
また、ワイヤ埋込層の熱応答性(溶融物性)を制御するため、60〜150℃にガラス転移点を有する熱可塑性樹脂(D3)を配合してもよい。熱可塑性樹脂(D3)としては、たとえばポリエステル樹脂、ポリビニルアルコール樹脂、ポリビニルブチラール、ポリ塩化ビニル、ポリスチレン、ポリアミド樹脂、セルロース、ポリエチレン、ポリイソブチレン、ポリビニルエーテル、ポリイミド樹脂、フェノキシ樹脂、ポリメチルメタクリレート、スチレン−イソプレン−スチレンブロック共重合体、スチレン−ブタジエン−スチレンブロック共重合体などが挙げられる。これらの中でも、ワイヤ埋込層の他の成分との相溶性に優れることで、ポリエステル樹脂やフェノキシ樹脂が特に好ましい。
ワイヤ埋込層における熱可塑性樹脂(D3)の配合割合は、粘着成分(A)と熱硬化性成分(B)の合計100質量部当たり、好ましくは1〜50質量部、さらに好ましくは2〜40質量部、特に好ましくは3〜30質量部の割合で用いられる。また、粘着成分(A)として、アクリル系重合体が用いられる場合、アクリル系重合体と、熱可塑性樹脂との重量比(アクリル系重合体/熱可塑性樹脂)が、9/1〜3/7であること好ましい。
また、前記ワイヤ埋込層には、さらに、石綿、シリカ、ガラス、雲母、酸化クロム、酸化チタン、顔料などのフィラーを添加してもよい。これらのフィラーは、ワイヤ埋込層を構成する成分(フィラーを除く)の合計100質量部に対して、0〜400質量部程度の割合で配合されていてもよい。
本発明のワイヤ埋込層は、前記のような物性を有する。
ワイヤ埋込層の物性を左右する第1の要因としては、前記配合物中の粘着成分(A)と熱硬化性成分(B)との割合があげられる。粘着成分(A)は高分子量体であるため、添加量が増えるにつれ加熱時の流動性を阻害し、添加量が少ないと流動性を発現する。一方、熱硬化性成分(B)は低分子量であり、エネルギー線照射によって変化する事はなく、流動性を発現する。よって、適切な流動性を示し、なお且つブリードしないような流動性を兼ね備えるためには、熱硬化性成分(B)に対する粘着成分(A)の配合量が重要である。熱硬化性成分(B)の好ましい配合割合は、粘着剤成分(A)と熱硬化性成分(B)とのの合計((A)+(B))100質量部中に、好ましくは10〜99質量部、さらに好ましくは50〜97質量部、特に好ましくは83〜95質量部である。
また、ワイヤ埋込層がエネルギー線硬化性成分(C)を含む場合、ワイヤ埋込層はエネルギー線硬化性成分を硬化した後にダイボンディングされるため、エネルギー線硬化性成分が多く含むと、架橋密度が高くなりワイヤ埋込層が硬くなるため、流動性が低下し、ダイボンディング性が悪くなる。
さらに、熱可塑性樹脂を多量に含む場合、流動性が過剰になり、所望の弾性率や溶融粘度が得られない場合がある。
したがって、エネルギー線硬化性成分(C)や熱可塑性成分を配合する場合、これらの配合割合を前記した範囲で、目的とする弾性率や溶融粘度を見合うように適宜に選定する。
前記のような成分からなるワイヤ埋込層の厚さは、ワイヤ高さ(ワイヤの頂部とそのワ
イヤが結線された半導体チップ上表面との距離、図5に示す「A」)よりも−5〜50μm程度厚い厚さが好ましい。ワイヤ高さは、半導体装置の種類や製造方法によって異なる
が、一般的に20〜80μm程度であるので、ワイヤ埋込層の厚さは、15〜130μm
が好ましく、塗布作業性を考慮すると40〜100μmであることが好ましい。ワイヤ埋
込層の厚さが薄いと、ワイヤがワイヤ埋込層を貫通し、チップ裏面に接触し変形するおそれがある。また、場合によってはワイヤが絶縁層をも貫通するおそれがある。ワイヤが絶縁層を貫通すると、上部に積層される半導体チップとワイヤが接触して短絡する。また、ワイヤ埋込層の厚さが薄いと、ボンディングの圧力で断線させたりする虞がでてくる。
前記のような好ましい成分からなるワイヤ埋込層は感圧接着性と加熱硬化性とを有し、ダイシングの際には基材に密着してウエハの固定に寄与し、マウントの際にはチップとワイヤ形成面とを接着する接着剤として使用することができる。特に本発明のワイヤ埋込層は、上述したような特異な高温物性を示すので、加熱されたワイヤ形成面に圧接しても、ワイヤを損傷することはなく、またワイヤ埋込層の流動化も必要最小限に抑えられるので、ワイヤ埋込層の厚み精度を損なうこともない。そして熱硬化を経て最終的には耐衝撃性の高い硬化物を与えることができ、しかも剪断強度と剥離強度とのバランスにも優れ、厳しい熱湿条件下においても充分な接着物性を保持しうる。
「絶縁層13」
本発明に係る第1のダイシング・ダイボンド兼用シート10は、前記ワイヤ埋込層12上に絶縁層13が積層されてなる。絶縁層13は、スタック型半導体装置において、2段目以上を構成する半導体チップの下面に位置する。このため、下段の半導体チップに接続されたワイヤがワイヤ埋込層を貫通した場合であっても、絶縁層13によってワイヤと上部チップとの接触が妨げられる。この目的のため、絶縁層13は、ワイヤ埋込層12よりも貯蔵弾性率(120℃)が高い。絶縁層13の貯蔵弾性率がワイヤ埋込層と同程度であると、ワイヤ埋込層を貫通したワイヤが絶縁層13をも貫通し、ワイヤと上部チップとが接触する虞がある。
このため、120℃における絶縁層とワイヤ埋込層の弾性率比(絶縁層/ワイヤ埋込層)が10以上、好ましくは15〜106倍の範囲である。なお、絶縁層13の弾性率は、
前記ワイヤ埋込層と同様にして測定される。
また、絶縁層13は、最終的には半導体装置の一部を構成し、ワイヤと半導体チップとの電気的接続を防止する機能を有する。したがって、絶縁層13は、前記ワイヤ埋込層と同様の体積抵抗率を有する。
本発明の第1のダイシング・ダイボンド兼用シート10は、絶縁層13によって半導体ウエハ等の被着体に貼着し、ダイシング工程の間これを固定している。絶縁層13を被着体に貼付する際には加温してもよいが、過度の加熱を行なうと、前述したようにワイヤ埋込層が流動化し、ワイヤ埋込層の厚み精度を保てない虞がある。したがって、絶縁層13は、60℃以下の温度、好ましくは40℃以下で、半導体ウエハ等の被着体に貼付可能な粘着性を有する。
絶縁層13の組成は、前記物性を有する限り特に限定はされないが、前記ワイヤ埋込層12と同様に、好ましくは熱硬化性でありかつエネルギー線硬化性を有する。この場合、前記の諸物性は、エネルギー線硬化後、熱硬化前の特性を示す。
したがって、絶縁層13の好ましい組成例は、前記ワイヤ埋込層12に関して例示したものと同様である。この場合、120℃における絶縁層とワイヤ埋込層の弾性率比(絶縁層/ワイヤ埋込層)が10以上となるように、絶縁層13の組成を適宜に設定する。具体
的な手法として、粘着成分(A)に対するエポキシ樹脂(B)の配合割合が、ワイヤ埋込層の値よりも絶縁層の値が大となるようにすることがあげられる。このように高分子量である粘着成分(A)の配合割合に差を設けることで、ワイヤ埋込層と絶縁層との界面で流動性が急激に小さくなり、ワイヤの変形を促しチップ裏面まで貫通を防止することができる。
また、エネルギー線硬化性成分(C)や架橋剤(D2)が使用される場合、その配合割合をワイヤ埋込層における成分(C)の割合よりも、絶縁層への配合割合を大きくすることによっても同様の効果が得られる。
その他に絶縁層の粘着成分の分子量をワイヤ埋込層の粘着成分よりも高分子化すること、絶縁層のエポキシ樹脂のTgをワイヤ埋込層のエポキシ樹脂よりも高Tg化すること、フィラーの添加量を調節することによっても絶縁層とワイヤ埋込層の弾性率を調節することができる。絶縁層とワイヤ埋込層をこのような配合とすることによって、120℃における弾性率比(絶縁層/ワイヤ埋込層)を10以上となるように適宜設定する。
絶縁層13の厚さは、ワイヤがワイヤ埋込層を貫通した場合であっても、半導体チップとワイヤとの接触を防止できる程度であれば充分であり、好ましくは1〜50μm、さらに好ましくは5〜30μmである。
「耐熱性絶縁フィルム24」
本発明に係る第2のダイシング・ダイボンド兼用シート20においては、前記第1のダイシング・ダイボンド兼用シート10の絶縁層13に代えて、耐熱性絶縁フィルム24と接着剤層23との積層物を用いる。すなわち、第2のダイシング・ダイボンド兼用シート20は、図2に示すように、基材21と、該基材21上に剥離可能に積層されたワイヤ埋込層22と、該ワイヤ埋込層22上に積層された耐熱性絶縁フィルム24と、該耐熱性絶縁フィルム24上に形成された接着剤層23とからなる。
基材21およびワイヤ埋込層22は、前記第1のダイシング・ダイボンド兼用シートで説明したものと同様である。
第2のダイシング・ダイボンド兼用シート20に用いる耐熱性絶縁フィルム24は、ワイヤ埋込層22と接着剤層23との間に介在し、下段の半導体チップに接続されたワイヤがワイヤ埋込層を貫通した場合であっても、耐熱性絶縁フィルム24によってワイヤと上部チップとの接触が妨げられる。したがって、耐熱性絶縁フィルム24は、
ワイヤ埋込層をワイヤに埋め込む温度において、溶融軟化しない程度の耐熱性を有し、またワイヤと半導体チップとの電気的接続を防止するため、前記ワイヤ埋込層と同様の体積抵抗率を有する。
耐熱性絶縁フィルム24は、少なくとも融点が260℃以上を示すもの、より好ましくは300℃以上のものが望ましい。融点が存在しないフィルムであってもその熱分解温度が260℃以上となるものであってもよい。このような耐熱性絶縁フィルム24としては、たとえば、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリイミドフィルム、ポリエーテルイミドフィルム、ポリアラミドフィルム、ポリエーテルケトンフィルム、ポリエーテル・エーテルケトンフィルム、ポリフェニレンサルフィドフィルム、ポリエーテルスルホンフィルム、ポリ(4−メチルペンテン−1)フィルム、液晶ポリマーフィルム等が用いられ、好ましくはポリイミドフィルム、液晶ポリマーフィルムが用いられる。
耐熱性絶縁フィルム24の厚さは、特に限定はされないが、操作性を考慮して、好ましくは5〜100μm、さらに好ましくは10〜50μm、特に好ましくは10〜30μm
である。
「接着剤層23」
第2のダイシング・ダイボンド兼用シート20においては、前記耐熱性絶縁フィルム24上に、接着剤層23が積層されてなる。
第2のダイシング・ダイボンド兼用シート20において、接着剤層23は、ダイシング工程においては、半導体ウエハ等の被着体を固定する。接着剤層23は、最終的には半導体装置の一部を構成するため、好ましくは絶縁性であり、前記ワイヤ埋込層と同様の体積抵抗率を有する。また、最終的に得られる半導体装置において、耐熱性、耐久性等の観点から、接着剤層23は硬化した状態にあることが好ましい。
したがって、接着剤層23の好適例は、前記ワイヤ埋込層12および前記絶縁層13に関して説明したものと同様であり、好ましくは熱硬化性を有するが、エネルギー線硬化性は必ずしも必要ではない。また、弾性率も特に限定はされない。
「ダイシング・ダイボンド兼用シート」
第1のダイシング・ダイボンディング兼用シート10は、基材11上にワイヤ埋込層12が剥離可能に積層され、該ワイヤ埋込層12上に絶縁層13が積層された構成であり、絶縁層13を保護するために、絶縁層13の上面に剥離フィルムを積層しておいてもよい。剥離フィルムとしてはポリエチレンテレフタレート等のフィルムにシリコーン樹脂等の剥離剤で剥離処理を施した汎用の剥離フィルムが使用可能である。
このようなダイシング・ダイボンド兼用シート10の製造方法は、特に限定はされず、基材11上に、ワイヤ埋込層12、絶縁層13を構成する組成物を順次塗布乾燥することで製造してもよく、またワイヤ埋込層、絶縁層をそれぞれ別の剥離フィルム上に設け、これを順次基材に転写することで製造してもよい。
また、絶縁層13の表面外周部には、リングフレームを固定するためのリングフレーム固定用粘着シートが設けられていてもよい。
第2のダイシング・ダイボンディング兼用シート20は、基材21上にワイヤ埋込層22が剥離可能に積層され、該ワイヤ埋込層22上に耐熱性絶縁フィルム24および接着剤層23が順次積層された構成である。第1のダイシング・ダイボンド兼用シートと同様に、接着剤層23を保護するために、前記した剥離フィルムを積層しておいてもよい。
このようなダイシング・ダイボンド兼用シート20の製造方法は、特に限定はされず、基材21上に、ワイヤ埋込層22を構成する組成物を塗布乾燥し、その上に耐熱性絶縁フィルム24を積層し、さらに接着剤層23を構成する組成物を順次塗布乾燥することで製造してもよく、またワイヤ埋込層、絶縁層をそれぞれ別の剥離フィルム上に設け、ワイヤ埋込層を基材に転写し、その上に耐熱性絶縁フィルム24を積層し、さらに接着剤層23を転写することで製造してもよい。
また、絶縁層23の表面外周部には、リングフレームを固定するためのリングフレーム固定用粘着シートが設けられていてもよい。
なお、以下の説明において、シート構成層とは、第1のダイシング・ダイボンド兼用シート10においては、ワイヤ埋込層12および絶縁層13を意味し、第2のダイシング・ダイボンド兼用シート20においては、ワイヤ埋込層22、耐熱性絶縁フィルム24および接着剤層23を意味する。
「スタック型半導体装置の製造方法」
次に前記ダイシング・ダイボンド兼用シートを用いた本発明に係るスタック型半導体装置の製造方法について説明する。以下、第1のダイシング・ダイボンド兼用シート10を例にとり説明するが、第2のダイシング・ダイボンド兼用シート20も同様の工程に適用できる。
本発明の製法においては、まず、スタック型半導体装置の第2層よりも上層を構成する半導体チップが形成された半導体ウエハの裏面に前記のダイシング・ダイボンド兼用シート10の絶縁層13を貼付し、
該半導体ウエハを半導体チップ毎に、シート構成層とともにフルカットダイシングを行い、裏面にチップと同形状に切断されたシート構成層を有する半導体チップを基材からピックアップし、裏面にシート構成層を有する半導体チップを得る。
具体的には、まず、図3に示すように、ダイシング・ダイボンド兼用シート10をダイシング装置上に、リングフレーム1により固定し、半導体ウエハ2の一方の面をダイシング・ダイボンド兼用シート10の絶縁層13上に載置し、軽く押圧し、ウエハ2を固定する。なお、第2のダイシング・ダイボンド兼用シートにおいては、接着剤層23にウエハ2を固定する。
その後、ワイヤ埋込層12がエネルギー線硬化性を有する場合には、基材11側からエネルギー線を照射し、ワイヤ埋込層12の凝集力を上げ、ワイヤ埋込層12と基材11との間の接着力を低下させておく。なお、エネルギー線照射は、ダイシングの後に行ってもよく、また後述のエキスパンド工程の後に行ってもよい。
次いで、ダイシングソーなどの切断手段を用いて、図4に示すように、前記の半導体ウエハ2を回路毎に切断し半導体チップを得る。この際の切断深さは、半導体ウエハの厚みと、シート構成層(絶縁層13およびワイヤ埋込層12)の厚みとの合計およびダイシングソーの磨耗分を加味した深さにし、ウエハ2とともにシート構成層も切断する。なお、第2のダイシング・ダイボンド兼用シート20においては、ウエハ2とともにシート構成層である接着剤層23、耐熱性絶縁フィルム24およびワイヤ埋込層22を切断する。
次いで必要に応じ、ダイシング・ダイボンド兼用シートのエキスパンドを行うと、半導体チップ間隔が拡張し、半導体チップのピックアップをさらに容易に行えるようになる。この際、ワイヤ埋込層と基材との間にずれが発生することになり、ワイヤ埋込層と基材との間の接着力が減少し、チップのピックアップ性が向上する。
このようにして半導体チップのピックアップを行うと、チップと同形状に切断された絶縁層13およびワイヤ埋込層12を半導体チップ3裏面に固着残存させて基材から剥離することができる。
一方、前記とは別に、図5に示すように、ワイヤ4が結線されている第1層を構成する半導体チップ5が搭載されている基板6を用意しておく。ワイヤ4は、半導体チップ5上の電極端子と基板6上のアウターリードとを電気的に接続するものであり、通常は金線などにより構成されている。このような構成の半導体チップ5が搭載された基板6は、公知の種々の方法により得ることができる。また、基板6と半導体チップ5との接着は、エポキシ系接着剤のような通常の熱硬化型接着剤や、汎用のダイシング・ダイボンド兼用粘接着シートの粘接着剤層を介して行われ、また本発明のダイシング・ダイボンド兼用シート1のワイヤ埋込層3を介して接着されていてもよい。
半導体チップ5のワイヤ形成面側に、半導体チップ3のワイヤ埋込層12を圧接することで、半導体チップの積層が行われる。この際、下部の基板6を加熱することで、ワイヤ
4および半導体チップ5を、ワイヤ埋込層12の溶融温度以上に加熱しておく。ワイヤ埋込層12は前記したような物性を有するので、ワイヤ4にワイヤ埋込層12が接触すると、接触部においてワイヤ埋込層が速やかに溶融軟化するとともに、ワイヤから離れた位置のワイヤ埋込層の樹脂は、ワイヤからも下部のチップ本体からも伝導する熱が少ないので、溶融軟化が遅れる。このため、ワイヤ4には損傷を与えることなく、ワイヤがワイヤ埋込層12中に埋め込まれていくが、ワイヤから離れた位置では溶融軟化による変形は小さく抑えられる。その後、ワイヤ埋込層12は、半導体チップ5の表面に密着し、ワイヤ埋込層12にボンディング装置による所定の圧力が加えられる。このとき、ワイヤ埋込層の大部分はまだ充分に加熱されていないので高い粘度を維持しており、半導体チップの端部より樹脂がはみ出すブリードアウトやボンディング圧力のムラによるチップの傾きが起こらない。その後は、下部のチップ本体からワイヤ埋込層12に熱が充分伝わってくるが、ボンディング装置による加圧も終わり、ワイヤ埋込層12の硬化も進行するため、ワイヤ埋込層12の変形は抑えられる。
また、仮にワイヤ埋込層12が過度に軟化し、ワイヤ4がワイヤ埋込層12を貫通した場合であっても、ワイヤ埋込層12上に形成された絶縁層13により、ワイヤ4と半導体チップ3が接触することは阻止される。すなわち、絶縁層13の120℃における貯蔵弾性率は、ワイヤ埋込層12の貯蔵弾性率の10倍以上であるため、ワイヤ埋込層が軟化した場合であっても、絶縁層13はある程度の剛性を維持するため、ワイヤが絶縁層13を貫通することは阻止される。また、第2のダイシング・ダイボンド兼用シート20を用いた場合には、耐熱性絶縁フィルム24が、前記絶縁層13と同じ機能を果たす。
このようにして、第2層として半導体チップ3を半導体チップ5上に積層し、半導体チップ3の電極チップと基板6のアウターリードとをワイヤ7で接続することで、図6に示す2層構造のスタック型半導体装置が得られる。また、第2のダイシング・ダイボンド兼用シート20を使用した場合には、図7に示す構成のスタック型半導体装置が得られる。第2層の半導体チップ3の表面に、前記と同様にして、さらに3層目の半導体チップを積層し、ワイヤボンディングを行ってもよく、またさらに4層、5層と多層化してもよい。
このようにして得られたスタック型半導体装置においては、特異な高温物性を有するワイヤ埋込層を用いているので、ワイヤの潰れや断線が発生し難く、またワイヤ埋込層の厚みの精度不良に起因する諸問題も解消される。
得られたスタック型半導体装置には、必要に応じ、樹脂封止のように半導体装置製造において公知の種々の仕上げ処理を施してもよい。
(実施例)
以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるものではない。
なお、以下の実施例および比較例において、「貯蔵弾性率」、「体積抵抗率」、「ワイヤ貫通試験」、「ワイヤへの損傷」は次のようにして評価した。
「貯蔵弾性率」
ワイヤ埋込層または絶縁層においては、単層で作成し、樹脂層のうち樹脂組成物(1)、(2)および(4)については厚み200μmになるように積層し、両面から紫外線を照射し、さらに厚さ3mmとなるように積層して測定用のサンプルとした。また樹脂組成物(3)および(5)についてはそのまま厚み3mmとなるように積層して測定用のサンプルとした。これらのサンプルについては、動的粘弾性測定装置(レオメトリクス社製RDA-II)を用いて周波数1Hzで剪断弾性率(G’)を測定し、この120℃の値を120℃における貯蔵弾性率とした。
また、絶縁フィルムの貯蔵弾性率は、動的粘弾性測定装置(ティー・エイ・インスツルメントジャパン(株)製Q−800)を使用し、昇温速度3℃/分、周波数1Hzで引張弾性率(E’)を測定してG’=E’/3を計算し、120℃におけるG’を120℃における貯蔵弾性率とした。
「体積抵抗率」
ワイヤ埋込層、絶縁層および接着剤層に関しては、これらを形成する樹脂層を厚み200μmになるように積層し、両面から紫外線を照射し、加熱硬化を行いサンプルを得た。加熱硬化条件は、160℃、60分で行なった。
得られたサンプルおよび耐熱性絶縁フィルムの体積抵抗率をデジタル・エレクトロメータ(アドバンテスト社製R8252)を用いて測定した。
「ワイヤ貫通試験」、「ワイヤへの損傷」
実施例、比較例で製造した半導体装置について、第1層目の半導体チップに配線されたワイヤの導通試験を行って、チップ裏面への接触の有無およびワイヤの損傷の有無を評価した。
ワイヤ埋込層、絶縁層および接着剤層を構成する各成分を以下に説明する。
粘着成分A1:アクリル酸ブチル55質量部と、アクリル酸メチル10質量部と、メタクリル酸グリシジル20質量部と、アクリル酸2-ヒドロキシエチル15質量部とを共重合してなる重量平均分子量約800,000、ガラス転移温度−28℃の共重合体
粘着成分A2:アクリル酸メチル85質量部と、アクリル酸2-ヒドロキシエチル15質量部とを共重合してなる重量平均分子量約800,000、ガラス転移温度4℃の共重合体
熱硬化成分B1:アクリルゴム微粒子分散ビスフェノールA型液状エポキシ樹脂(日本触媒社製、BPA328、エポキシ当量230)
熱硬化成分B2:ビスフェノールA型固形エポキシ樹脂(日本触媒社製、エピコート1055、エポキシ当量875〜975)
熱硬化成分B3:o-クレゾールノボラック型エポキシ樹脂(日本化薬社製、EOCN-104S、
エポキシ当量213〜223)
熱硬化成分B4:オリゴマー型変性ビスフェノールA型液状エポキシ樹脂(大日本インキ製、エピクロンEXA-4850-150)
熱硬化成分B5:ジシアンジアミド硬化剤(旭電化社製、アデカハードナー3636AS)
熱硬化成分B6:イミダゾール硬化促進剤(四国化成工業社製、キュアゾール2PHZ)
エネルギー線硬化性成分C1:ジペンタエリスリトールヘキサアクリレート(日本化薬社製、カヤラッドDPHA)
エネルギー線硬化性成分C2:ジシクロペンタジエン骨格含有アクリレート(日本化薬社製、カヤラッドR684)
光重合開始剤C3:2,4,6‐トリメチルベンゾイルジフェニルフォスフィンオキサイド)
その他の成分:
D1:シランカップリング剤(三菱化学社製、MKCシリケートMSEP2)
D2:ポリイソシアナート系架橋剤(東洋インキ製造社製、オリバインBHS8515)
D3:可とう性成分(東洋紡績社製、バイロン220)
ワイヤ埋込層、絶縁層および接着剤層を構成する各成分の配合および配合された樹脂組成物の物性を下記に示す。
Figure 0004668001
また、ポリイミド樹脂として、宇部興産製UL−27を用いた。該樹脂の120℃における弾性率は3.0×105Paであり、体積抵抗率は2.3×1014W・cmであった。
またポリイミドフィルムとして、東レ・デュポン社製カプトン100H(厚さ25μm)を用いた。該フィルムの120℃における弾性率は6.3×108Paであり、体積抵
抗率は1.0×1015W・cmであった。
(実施例1)
(1)ダイシング・ダイボンディング兼用シートの製造
樹脂組成物(2)を剥離フィルム(リンテック社製、厚さ38μm、SP‐PET3811)の剥離処理面に、乾燥膜厚が40μmとなるように、ロールナイフコーターを用いて塗布し、乾燥(100℃、2.5分)し、厚み100μmの基材(ポリエチレンフィルム、表面張力31mN/m)に積層しワイヤ埋込層用樹脂層を得た。同様に、樹脂組成物(1)を剥離フィルム(リンテック社製、厚さ38μm、SP‐PET3811)の剥離処理面に、乾燥膜厚が20μmとなるように、ロールナイフコーターを用いて塗布し、乾燥(100℃、1.5分)し絶縁層用樹脂層を作製し、前記ワイヤ埋込層用樹脂層から剥離フィルムを剥離しながら積層し、シートを作製した。
リングフレーム固定用粘着シートとしてポリ塩化ビニルフィルム(80μm)に再剥離
型のアクリル粘着剤(10μm)が形成された粘着シート(内径165mmの円形が切断除去された形状)を用意した。前記で作成したシートの絶縁層面とポリ塩化ビニルフィルム面を
積層し、外径207mmの同心円のドーナツ状に切断して、外周部にリングフレーム固定用粘
着シートを有するダイシング・ダイボンディング兼用シートを得た。
(2)ワイヤ埋込層付きの半導体チップの製造
シリコンウエハ(150mm径)の鏡面にボンディングパッド部を有する模擬的な回路(アルミニウム配線)をスパッタリングにより形成した。このシリコンウエハの裏面をウエハ研削装置により厚さを350μmまで研削した。
次に(1)で得られたダイシング・ダイボンディング兼用シートをシリコンウエハの裏面
にテープラミネーター(リンテック製、Adwill RAD2500m/8)によりテーブル温度を40
℃に加温して貼着し、ダイシング用リングフレーム(ディスコ社製、2−6−1)に固定した。その後、紫外線照射装置(リンテック社製、Adwill RAD2000)を用いて基材面から紫外線を照射した(照度350mW/cm2、光量180mJ/cm2)。次に、ダイシング装置(東京精密社製、AWD-4000B)を使用して、シリコンウエハを5.0×5.0mmのチップサイズにダイシン
グした。このとき、ワイヤ埋込層を越えてさらに基材を20μm切込むようにして行った
(3)2段スタック型の半導体装置の製造
ICパッケージ用の模擬基板として、ソルダーレジストがコートされたガラスエポキシ基板(90μm)を用意した。なお、模擬基板の片面のソルダーレジストが無塗布の部分に銅箔、ニッケルメッキおよび金メッキを順にパターン処理してワイヤボンド用の端子とし、模擬基板の反対面に設けたハンダボール搭載用のエリアとビアホールで導通させた。
前記(2)で作成したワイヤ埋込層付の半導体チップ(ダイシング・ダイボンディング兼用シートにまだ固定されている)をダイボンド装置(NECマシナリー社製、CPS-100
)によりピックアップを行い、模擬基板のダイパッド部に120℃、60kPa、1秒の条
件で圧着し、続いて、160℃、60分の条件でワイヤ埋込層を硬化させ、第1層目の半導体チップのチップマウントを行った。次に、ワイヤボンド装置(新川社製、UTC-400)
により、第1層目の半導体チップのダイパッド部と基板のダイパッド部をワイヤボンディングを行った。このときワイヤ高さは、約40μmであった。
更に、第2層目の半導体チップのダイボンド工程、ワイヤボンド工程を第1層目の半導体チップの場合と同様の装置、同様の条件で、第1層目の半導体チップの上面に対して行った。
(実施例2)
樹脂組成物(2)を剥離フィルム(リンテック社製、厚さ38μm、SP‐PET3811)の剥離処理面に、乾燥膜厚が50μmとなるように、ロールナイフコーターを用いて塗布し、乾燥(100℃、2.5分)し、厚み100μmの基材(ポリエチレンフィルム、表面張力31mN/m)に積層しワイヤ埋込層用樹脂層を得た。次に樹脂組成物(3)をポリイミドフィルム(東レ・デュポン社製カプトン100H、厚さ25μm)に、乾燥膜厚が10μmとなるように、ロールナイフコーターを用いて塗布し、乾燥(100℃、1分)し耐熱性絶縁フィルムと接着剤層との積層シートを作製した。前記ワイヤ埋込層用樹脂層から剥離フィルムを剥離しながら、積層シートのポリイミドフィルム側を前記ワイヤ埋込層用樹脂層に積層し、シートを作製した。
以下、実施例1と同様にして、ダイシング・ダイボンド兼用シートを得た。
(実施例3)
ワイヤ埋込層として、樹脂組成物(5)を使用した以外は、実施例1と同様に行いダイシング・ダイボンド兼用シートを得た。
(比較例1)
絶縁層として熱可塑性ポリイミド樹脂(宇部興産製UL−27)を使用し、130℃、2.5分乾燥し絶縁層用樹脂層を作製した。また実施例1と同様にしてワイヤ埋込層用樹脂層を作成し、ワイヤ埋込層用樹脂層から剥離フィルムを剥離しながら絶縁層用樹脂層を積層し、シートを作製した。
実施例1で用いたリングフレーム固定用粘着シートのポリ塩化ビニルフィルム側に強粘着型の粘着剤層(10μm)をさらに設け、実施例1と同じサイズにカットした両面粘着シートを用意した。この両面粘着シートの強粘着型の粘着剤層を前記で作製したシートの絶縁層面と積層し、外径207mmの同心円のドーナツ状に切断して、外周部にリングフレーム固定用粘着シートを有するダイシング・ダイボンド兼用シートを得た。
(比較例2)
絶縁層として、樹脂組成物(4)を使用し作製した以外は、実施例1と同様に行い、ダイシング・ダイボンド兼用シートを得た。
(比較例3)
ワイヤ埋込層として樹脂組成物(1)を使用した以外は、実施例1と同様に行いダイシング・ダイボンド兼用シートを得た。
結果を表2に示す。
Figure 0004668001
1)第2のダイシング・ダイボンド兼用シート
2)ポリイミドフィルム
3)ポリイミド樹脂
4)100℃による加温ではウエハに貼付できなかった。
本発明によれば、煩雑な温度制御を要することなく半導体ウエハに貼付可能なダイシング・ダイボンド兼用シートが提供され、かかる発明により、いわゆるスタック型半導体装置において、スタック時に発生するボンディングワイヤの損傷を低減するとともに、半導体チップ同士を接着する接着剤層の厚みの精度不良に起因する半導体装置の高さのバラツキ、基板から最上層の半導体チップの表面までの高さのバラツキ、および最上層の半導体チップの傾き等が解消され、半導体装置の品質、生産性の向上に寄与することができる。
本発明に係る第1のダイシング・ダイボンド兼用シートを示す。 本発明に係る第2のダイシング・ダイボンド兼用シートを示す。 本発明に係る製造方法の一工程を示す。 本発明に係る製造方法の一工程を示す。 本発明に係る製造方法の一工程を示す。 本発明により得られるスタック型半導体装置の一例を示す。 本発明により得られるスタック型半導体装置の一例を示す。
符号の説明
1…リングフレーム
2…半導体ウエハ
3…半導体チップ(スタック用チップ(第2層))
4,7…ワイヤ
5…半導体チップ(ボトムチップ(第1層))
6…基板
10,20…ダイシング・ダイボンド兼用シート
11,21…基材
12,22…ワイヤ埋込層
13…絶縁層
23…接着剤層
24…耐熱性絶縁フィルム

Claims (5)

  1. 基材と、該基材上に剥離可能に積層されたワイヤ埋込層と、該ワイヤ埋込層上に積層された絶縁層とからなり、
    該ワイヤ埋込層の120℃における貯蔵弾性率が1.0×10 2 1×104aであり、
    該絶縁層が、60℃以下の温度で半導体ウエハに貼付可能な粘着性を有し、
    絶縁層におけるエネルギー線硬化性成分(C)の配合割合が、ワイヤ埋込層におけるエネルギー線硬化性成分(C)の配合割合よりも大きく、
    120℃における絶縁層とワイヤ埋込層の貯蔵弾性率比(絶縁層/ワイヤ埋込層)が10以上であり、
    ただし、貯蔵弾性率はエネルギー線硬化後の値であり、
    ワイヤ埋込層および絶縁層の体積抵抗率がともに1×1013Ω・cm以上であり、
    スタック型半導体装置の半導体チップ間の接着固定に用いるダイシング・ダイボンド兼用シート。
  2. 該ワイヤ埋込層が、粘着成分(A)、熱硬化性成分(B)およびエネルギー線硬化性成分(C)を含み、かつ熱硬化性およびエネルギー線硬化性を有し、
    該絶縁層が、粘着成分(A)、熱硬化性成分(B)およびエネルギー線硬化性成分(C)を含み、かつ熱硬化性およびエネルギー線硬化性を有する、
    請求項記載のダイシング・ダイボンド兼用シート。
  3. ワイヤ埋込層において、熱硬化性成分(B)の配合割合が、粘着成分(A)と熱硬化性成分(B)との合計100質量部中に、10〜99質量部であり、エネルギー線硬化性成分(C)の配合割合が、粘着成分(A)と熱硬化性成分(B)との合計100質量部に対して、1〜50質量部である、請求項2記載のダイシング・ダイボンド兼用シート。
  4. スタック型半導体装置の第2層よりも上層を構成する半導体チップが形成された半導体ウエハの裏面に請求項1〜3のいずれか一項に記載のダイシング・ダイボンド兼用シートを貼付し、
    該半導体ウエハを半導体チップ毎に、絶縁層およびワイヤ埋込層とともにフルカットダイシングを行い、ただし、ダイシングの前または後に前記シートの基材側からエネルギー線を照射し、
    裏面に絶縁層およびワイヤ埋込層を有する半導体チップを基材からピックアップし、
    別途、ワイヤが結線されている第1層を構成する半導体チップが搭載されている基板を用意し、該基板を加熱し、
    前記半導体チップのワイヤ埋込層面を該基板のワイヤ形成面に埋め込み、ワイヤ埋込層面が第1層を構成する半導体チップ表面に接触させる工程を含むスタック型半導体装置の製造方法。
  5. 前記基板を加熱することで、ワイヤおよび第1層を構成する半導体チップを加熱する、請求項4記載のスタック型半導体装置の製造方法。
JP2005237411A 2005-08-18 2005-08-18 ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法 Active JP4668001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005237411A JP4668001B2 (ja) 2005-08-18 2005-08-18 ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005237411A JP4668001B2 (ja) 2005-08-18 2005-08-18 ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007053240A JP2007053240A (ja) 2007-03-01
JP4668001B2 true JP4668001B2 (ja) 2011-04-13

Family

ID=37917484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005237411A Active JP4668001B2 (ja) 2005-08-18 2005-08-18 ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4668001B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100173164A1 (en) * 2007-06-22 2010-07-08 Sumitomo Bakelite Company Limited Adhesive film and semiconductor device having the same
JP5149554B2 (ja) * 2007-07-17 2013-02-20 株式会社日立製作所 半導体装置
JP5137538B2 (ja) * 2007-11-28 2013-02-06 リンテック株式会社 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JPWO2010092804A1 (ja) * 2009-02-12 2012-08-16 住友ベークライト株式会社 ダイシングシート付き半導体保護膜形成用フィルム、これを用いた半導体装置の製造方法及び半導体装置
JP5754072B2 (ja) * 2010-02-25 2015-07-22 日立化成株式会社 粘接着剤組成物、回路部材接続用粘接着剤シート及び半導体装置の製造方法
JP5544927B2 (ja) * 2010-02-26 2014-07-09 日立化成株式会社 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP5666335B2 (ja) * 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
JP5830250B2 (ja) * 2011-02-15 2015-12-09 日東電工株式会社 半導体装置の製造方法
JP6208521B2 (ja) * 2013-10-07 2017-10-04 株式会社ディスコ ウエーハの加工方法
JP5696205B2 (ja) * 2013-12-11 2015-04-08 日東電工株式会社 ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
JP6332764B2 (ja) * 2016-11-17 2018-05-30 大日本印刷株式会社 接着剤組成物およびそれを用いた接着シート
JPWO2019044398A1 (ja) * 2017-08-31 2020-08-13 リンテック株式会社 樹脂シート、半導体装置、および樹脂シートの使用方法
KR102491831B1 (ko) 2018-01-30 2023-01-27 쇼와덴코머티리얼즈가부시끼가이샤 필름형 접착제 및 그 제조 방법과, 반도체 장치 및 그 제조 방법
CN111630126B (zh) 2018-01-30 2023-07-25 株式会社力森诺科 粘接剂组合物、膜状粘接剂、粘接片材及半导体装置的制造方法
WO2019150433A1 (ja) 2018-01-30 2019-08-08 日立化成株式会社 熱硬化性樹脂組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
KR102673452B1 (ko) 2018-03-23 2024-06-07 린텍 가부시키가이샤 다이 본딩 필름, 다이싱 다이 본딩 시트, 및 반도체 칩의 제조 방법
US11127716B2 (en) * 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
CN113261084A (zh) 2018-12-28 2021-08-13 昭和电工材料株式会社 半导体装置的制造方法、膜状黏合剂及切割晶粒接合一体型膜
WO2020157805A1 (ja) 2019-01-28 2020-08-06 日立化成株式会社 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
WO2020183581A1 (ja) 2019-03-11 2020-09-17 日立化成株式会社 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2004072009A (ja) * 2002-08-09 2004-03-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法
JP2004072009A (ja) * 2002-08-09 2004-03-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007053240A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
JP4668001B2 (ja) ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法
US20080241995A1 (en) Adhesive Sheet For Both Dicing And Die Bonding And Semiconductor Device Manufacturing Method Using The Adhesive Sheet
JP4536660B2 (ja) ダイシング・ダイボンド用粘接着シートおよび半導体装置の製造方法
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
JP4717052B2 (ja) ダイシング・ダイボンドフィルム
JP5174092B2 (ja) ダイシングシート付き接着フィルム及びその製造方法
JP4939574B2 (ja) 熱硬化型ダイボンドフィルム
JP4067308B2 (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2011187571A (ja) ダイシング・ダイボンドフィルム
JP4762959B2 (ja) 半導体チップおよび半導体装置
JP2011174042A (ja) 半導体装置製造用フィルム及び半導体装置の製造方法
KR20040030979A (ko) 점착테이프
JP2006303472A (ja) ダイシング・ダイボンドフィルム
KR20080047990A (ko) 점접착제 조성물, 점접착 시트 및 반도체 장치의 제조방법
JP2010129816A (ja) 半導体チップ積層体および半導体チップ積層用接着剤組成物
JP2008135448A (ja) ダイシング・ダイボンドフィルム
JP2008231366A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5515811B2 (ja) 半導体装置の製造方法及び回路部材接続用接着シート
JP2004260190A (ja) チップ用保護膜形成用シート
JP2004095844A (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2020053453A (ja) 電子デバイスパッケージ用テープ
JP5005325B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP2009173796A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP4372463B2 (ja) 半導体装置の製造方法
JP5224710B2 (ja) 半導体装置の製造方法に用いられる接着剤

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4668001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250