Nothing Special   »   [go: up one dir, main page]

JP4540327B2 - フォトマスクのパターン形成方法 - Google Patents

フォトマスクのパターン形成方法 Download PDF

Info

Publication number
JP4540327B2
JP4540327B2 JP2003377439A JP2003377439A JP4540327B2 JP 4540327 B2 JP4540327 B2 JP 4540327B2 JP 2003377439 A JP2003377439 A JP 2003377439A JP 2003377439 A JP2003377439 A JP 2003377439A JP 4540327 B2 JP4540327 B2 JP 4540327B2
Authority
JP
Japan
Prior art keywords
pattern
mask
film
photomask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003377439A
Other languages
English (en)
Other versions
JP2005140997A (ja
Inventor
琢也 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2003377439A priority Critical patent/JP4540327B2/ja
Priority to TW093132169A priority patent/TWI363369B/zh
Priority to US10/974,813 priority patent/US7479366B2/en
Priority to DE102004053563A priority patent/DE102004053563A1/de
Priority to KR1020040089535A priority patent/KR101122891B1/ko
Publication of JP2005140997A publication Critical patent/JP2005140997A/ja
Priority to US12/332,395 priority patent/US7666577B2/en
Priority to US12/652,760 priority patent/US7883834B2/en
Application granted granted Critical
Publication of JP4540327B2 publication Critical patent/JP4540327B2/ja
Priority to US12/979,405 priority patent/US8530145B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70458—Mix-and-match, i.e. multiple exposures of the same area using a similar type of exposure apparatus, e.g. multiple exposures using a UV apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

この発明は、フォトマスク、及び、パターン形成方法に関するものである。更に、具体的には、被加工膜に、リソグラフィ技術により微細パターンを形成する場合に用いられるフォトマスク及び、これを用いたパターン形成方法に関するものである。
近年、半導体装置等の高度集積化、微細化に伴い、光リソグラフィ技術における解像力の向上が要求されている。光リソグラフィにおいて、解像できる限界のパターン寸法である限界解像度Ｒは、次式（１）で表される。
Ｒ＝ｋ１・λ／（ＮＡ） ・・・・（１）
なお、ここで、ｋ１は、結像条件と、レジスト条件とに依存する定数であり、λ（nm）は、露光光の波長、ＮＡは、投影レンズの開口数を表す。
従って、解像力を向上させるためには、露光光源の波長λを短くするか、あるいは、レンズの開口数を大きくすればよい。しかし、現在、露光技術において要求されるパターンサイズは、縮小化が進み、現段階において、実現可能な、露光光の波長λと、レンズの開口数ＮＡとによって決定される限界解像度Ｒより、更に、微細なパターンの形成が要求されている。
例えば、多層配線構造を有する半導体装置において、その最下層付近、即ち、コンタクトホールに近い部分においては、ゲートピッチと同じ、１：１でのライン・アンド・スペースパターン（以下、Ｌ／Ｓパターンと称する）の形成が必要とされる。例えば、６５nm技術ノードにおいて、ゲートピッチは、１３０nm程度であるから、この半導体装置の下層部付近では、この間隔のＬ／Ｓパターンの形成が必要となる。しかし、このような微細なパターンには、短波長化と、高開口数化のみで対応することは困難である。
従って、露光装置の限界解像度Ｒよりも、更に微細なパターンを形成するため、短波長化、高開口数化に加えて、いわゆる超解像と呼ばれる技術を併用することが考えられている。この超解像と呼ばれる技術には、照明に関するものと、マスクに関するものとがある。
具体的に、照明に関する超解像技術とは、変形照明法を用いる技術である。これは、露光光源の下に、アパーチャと呼ばれる絞りを加え、例えば、光の中央部を遮断し、３光束干渉による像成分を低減し、輪帯照明による２光束干渉成分を多くすることで、解像度を向上させるものである。
一方、マスクに関する超解像技術としては、位相シフトマスクを用いるものがある。従来のクロムマスクが、光の振幅のみを制御するものであるのに対して、位相シフトマスクは、光の位相差を利用して、解像度を向上させるものである。位相シフトマスクには、例えば、ハーフトーン型位相シフトマスクや、レベンソン型位相シフトマスク等がある（例えば、特許文献１参照）。
微細パターンの形成には、この２つの超解像技術、即ち、変形照明と、位相シフトマスクとを併用して使用することが多い。
特開平７−１８１６６８号公報
ところで、変形照明法は、パターン依存性が強い。例えば、縦方向、あるいは、横方向に走るラインに対してのみであれば、２点照明光源が最も光強度のコントラストが強く有効である。また、縦方向、横方向の両方向のラインパターンがある場合には、４点照明光源が有効である。更に、ラインの方向、あるいは、角度に制限がないような場合には、輪帯照明が有効である。
また、アパーチャの開口最適位置は、周期パターンのパターンピッチに依存する。従って、変形照明法は、特に、周期性のあるパターンに対して有効であり、パターンピッチをある程度一定にしないと、その効果が薄くなる。また、周期性から外れたパターン、例えば、異なったピッチのパターン、孤立したパターン、あるいは、パターンの端部に位置するパターンなどに関しては、逆に、光強度プロファイルが大きく異なってしまう。従って、このような周期性のないパターンの場合には、解像度、焦点深度が通常照明による露光よりも却って劣化する場合もある。
また、周期性の外れたパターンにおける寸法差を修正する対策として、例えば、光近接効果補正（ＯＰＣ；Optical Proximity Correction）による補正を行うことも考えられる。しかし、ＯＰＣは寸法の補正には効果があるが、焦点深度や、露光裕度といったプロセスの裕度は劣化したままとなる。
図４４は、パターンの形成されたフォトマスクを説明するための模式図である。図４５は、このフォトマスクのパターンを転写した場合に、デフォーカス（um）と、転写された各ラインパターンの寸法（nm）との関係を説明するためのグラフ図である。
ここで転写したパターンは、１３０nmピッチのＬ／Ｓパターンをレイアウトした５％の透過率をもつハーフトーン型位相シフトマスクである。
ここでは、ＯＰＣによる寸法補正を行っているため、図４５に示すように、各ラインとも、ベストフォーカスでの寸法は、ほぼ揃っている。しかし、デフォーカスした場合、周期性のある中央付近のライン２、ライン３の寸法は変わらないが、端部のライン１と、孤立したライン４の寸法は、小さくなり、寸法が大きく変化する。
このように、従来の変形照明法や、位相シフトマスク等を用いた場合、周期性の外れたパターンに対するプロセスマージンは低く、ＯＰＣによる寸法補正を用いても、正確なパターンの転写には限界がある。従って、周期性の外れたパターンを転写したパターン部分においては、設計値のパターン寸法とのズレが大きくなり、このため、この部分において、ショートや断線といった不良が発生することが多く、問題である。
従って、この発明は、以上のような問題を解決し、周期性の外れたパターンを形成する場合にも、被加工膜に、より正確にパターンを転写するため、フォトマスク及びパターン形成方法を提供するもである。
この発明のフォトマスクは、フォトリソグラフィにおいて用いられる第１、第２のフォトマスクからなる１対のフォトマスクであって、
前記第１のフォトマスクは、
被加工膜に形成する実際のパターンである実パターンと、パターンピッチが、所定の範囲内になるように加えたダミーパターンと、
を有し、
前記第２のフォトマスクは、
前記ダミーパターンの形成された領域と、
前記実パターンが形成された領域とを区分するパターン
を有するものである。
また、この発明のパターン形成方法は、基板に、被加工膜を形成する被加工膜形成工程と、
第１のフォトマスクを用いたリソグラフィにより、第１のマスクを形成する第１のマスク形成工程と、
前記被加工基板に、第２のフォトマスクを用いたリソグラフィにより、第２のマスクを形成する第２のマスク形成工程と、
前記第１のマスク及び前記第２のマスクをマスクとして、前記被加工膜をエッチングするエッチング工程と、
を備え、
前記第１のフォトマスクは、
前記被加工膜に実際に形成するパターンに対応する実パターンと、フォトマスク内のパターンピッチを所定の範囲内にするように加えたダミーパターンと、を有し、
前記第２のフォトマスクは、
前記第１のマスクの前記実パターンが形成された領域と、前記ダミーパターンの形成された領域とを区分するパターンを有するものである。
この発明によれば、露光において用いるフォトマスクを、第１、第２のフォトマスクの組み合わせにより構成する。この第１、第２のフォトマスクを用いて被加工膜上に形成された第１、第２のマスクを組み合わせたマスクは、実際に形成する実パターン部分のみに開口するマスクとなっている。そして、この第１、第２のマスクをマスクとして、被加工膜をエッチングすることにより、所望のパターンを形成することができる。ここで、第１のマスクにおいては、パターンピッチが所定の範囲内になるように調整されているため、超解像技術等、パターンにある程度の周期性を要する技術を用いても、正確にパターンを形成することができる。また、第２のマスクにより、パターンの不要部分が覆われる。従って、周期性から外れる部分を有するパターンを、パターン設計に忠実に形成することができる。
以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。
実施の形態１．
図１は、この発明の実施の形態１における第１のフォトマスクを説明するための上面図である。また、図２は、実施の形態１における第２のフォトマスクを説明するための上面図である。
図１に示すように、第１のフォトマスクは、５％透過率のハーフトーン型位相シフトマスクである。
第１のフォトマスクには、５％の光透過率を有する遮光部２と、遮光部２に形成された開口部である実パターン４と、ダミーパターン６とが形成されている。実パターン４は、最終的に、加工対象となる被加工膜に形成される溝パターンに対応するパターンであり、ダミーパターン６は、第１のフォトマスク１００全体の、ラインパターンのピッチが、ある程度一定になるように、実パターン４に追加して形成されたパターンである。この実パターン４とダミーパターン６とを合わせて、第１のフォトマスクには、パターンピッチ１３０nmの、１：１ライン・アンド・スペースパターン（以下、Ｌ／Ｓパターンとする）が形成されている。
第２のフォトマスクには、クロムによる遮光部８と、開口部１０とが形成されている。開口部１０は、第１のフォトマスクの実パターン４が形成された領域を囲むようにして開口する。また、遮光部８は、第１のフォトマスクのパターンが形成されていない外周の遮光部２と、ダミーパターン６とが形成された部分に対応して形成されている。
即ち、第１のフォトマスクと、第２のフォトマスクとを、重ね合わせた場合に、開口されているのは、実パターン４の部分のみとなるように形成されている。
図３は、この発明の実施の形態１において、第１、第２のフォトマスクを用いて形成される溝パターンを説明するための模式図であり、図３（ａ）は、上面、図３（ｂ）は、図３（ａ）のＡ−Ａ´における断面を表す。
図３に示すように、基板２０上には、低誘電率絶縁膜２２が形成されている。低誘電率絶縁膜２２は、実施の形態１において加工の対象となる被加工膜である。低誘電率膜２２には、第１、第２のフォトマスクを用いて形成された溝パターン２４が形成されている。
図３（ａ）に示すように、溝パターン２４は、第１のフォトマスクの実パターン４に対応するパターンである。また、言い換えると、溝パターン２４は、第１のフォトマスクと、第２のフォトマスクとを重ね合わせたパターンに対応するパターンである。
図４は、この発明の実施の形態１における溝パターン２４の形成方法について説明するためのフロー図である。また、図５〜図１３は、溝パターン２４の各形成過程における状態を説明するための断面模式図である。
以下、図４〜図１３を用いて、この発明の実施の形態１における溝パターン２４の形成方法について具体的に説明する。
まず、図５に示すように、基板２０上に、プラズマＣＶＤ（Chemical Vapor Deposition）により、低誘電率絶縁膜２２を蒸着する（ステップＳ２）。次に、低誘電率絶縁膜２２上に、シリコン窒化膜３０を蒸着する（ステップＳ４）。ここで、シリコン窒化膜３０は、プラズマＣＶＤ法により、膜厚約８０nmに形成する。シリコン窒化膜３０は、後にパターニングされ、第１のハードマスクとなる材料膜である。その後、有機反射防止膜３２を形成し（ステップＳ６）、更に、その上に、ポジ型の感光剤であるポジレジスト３４を形成する（ステップＳ８）。ここでは、例えば、Ｆ２リソグラフィ用フッ素主鎖ポジレジストなどをスピンコートにより塗布すればよい。
次に、図６に示すように、ポジレジスト３４の露光を行う（ステップＳ１０）。ここでは、波長１５７．６nmの、Ｆ２エキシマレーザを露光光源として、センターシグマσが０．４、σの半径が、０．０５の二点照明光源を用いる。また、レンズ開口数ＮＡは、０．９５とする。また、フォトマスクとして、上述した第１のフォトマスクを用いる。
その後、現像処理を行い（ステップＳ１２）、必要に応じて熱処理を施す。これにより、ポジレジスト３４に、第１のフォトマスクに対応するパターンを転写する。即ち、ポジレジスト３４に、実パターン４に対応する開口（実）３６と、ダミーパターン６に対応する開口（ダミー）３８とを形成する。
次に、図７に示すように、ポジレジスト３４のパターンをマスクとして、ドライエッチングを行う（ステップＳ１４）。エッチングガスとしては、例えば、四フッ化炭素と酸素とアルゴンとの混合ガスを用いる。これにより、有機反射防止膜３２と、シリコン窒化膜３０とがエッチングされ、開口３６、３８は、有機反射防止膜３２、及び、シリコン窒化膜３０にまで至り、開口底部において、低誘電率絶縁膜２２表面が露出する。
次に、ポジレジスト３４と、有機反射防止膜３２とを剥離する（ステップＳ１６）。これにより、低誘電率絶縁膜２２上には、シリコン窒化膜３０からなる第１のハードマスク４０が形成される。
次に、図８に示すように、第１のハードマスク４０上に、シリコン酸化膜４２を蒸着する（ステップＳ１８）。シリコン酸化膜４２は、プラズマＣＶＤ法により、約３０nmの膜厚に形成する。シリコン酸化膜４２は、後にパターニングされ、第２のハードマスクとなる材料膜である。
次に、図９に示すように、シリコン酸化膜４２上に、有機反射防止膜４４を形成し（ステップＳ２０）、更に、その上に、ポジレジスト４６を塗布する（ステップＳ２２）。ここで、ポジレジスト４６は、上述のポジレジスト３４と同様に、Ｆ２リソグラフィ用フッ素主鎖ポジレジスト等を用いて、スピンコートにより塗布すればよい。
次に、ポジレスト４６の露光を行う（ステップＳ２４）。ここでは、Ｆ２エキシマレーザを露光光源とし、上述の第２のフォトマスク用いて、露光を行う。その後、現像処理を行い（ステップＳ２６）、必要に応じて、熱処理を施す。これにより、図１０に示すように、ポジレジスト４６に、開口（実）３６の形成されている領域上にのみ開口する開口４８が形成される。この開口４８は、第２のフォトマスクの開口部１０に対応するものである。
次に、図１１に示すように、このポジレジスト４６をマスクとして、有機反射防止膜４４と、シリコン酸化膜４２のドライエッチングを行う（ステップＳ２８〜Ｓ３０）。ここでは、エッチングガスとして、例えば、八フッ化シクロブタン（Ｃ４Ｆ８）と、酸素と、アルゴンとの混合ガスを用いる。このエッチングガスは、第１のハードマスク４０であるシリコン窒化膜３０と、シリコン酸化膜４２との選択比が十分に大きいガスである。従って、このガスにより、シリコン酸化膜４２をエッチングしても、第１のハードマスク４０を、エッチングせずに残すことができる。
次に、ポジレジスト４６と、有機反射防止膜４４とを剥離する（ステップＳ３２）。これにより、図１２に示すように、低誘電率絶縁膜２２上に、第１のハードマスク４０と、第２のハードマスク５０とが形成される。ここで、低誘電率絶縁膜２２の表面を露出する開口は、第１のフォトマスクの実パターン４に対応する部分である開口（実）３６のみであり、第１のハードマスク４０の開口（ダミー）３８は、第２のハードマスク５０により覆われている。
次に、図１３に示すように、第１、第２のハードマスク４０、５０をマスクとして、低誘電率絶縁膜２２をドライエッチングにより加工する（ステップＳ３４）。その後、第１、第２のハードマスク４０、５０を除去する（ステップＳ３６）。これにより、図３に示すように、低誘電率絶縁膜２２上に所望の溝パターンが形成される。
以上説明したように、実施の形態１においては、実パターン４に、ダミーパターン６を加えて、パターンピッチを揃えた第１のフォトマスクをハーフトーン型位相シフトマスクとし、更に、露光条件として、二点照明光源を用いた。これにより、周期的な微細パターンを正確に転写し、パターン設計に忠実なパターン寸法を有する第１のハードマスク４０を形成することができる。
また、その後、第１のハードマスク４０上に、必要な実パターン４が形成された領域にのみ開口１０を有する第２のフォトマスクを用いて、第２のハードマスク５０を形成する。ここで、第２のフォトマスクは、実パターン４が形成された領域と、ダミーパターン６が形成された領域とを区分する比較的簡単なパターンであり、従って、通常の露光によっても比較的正確なパターンの転写を行うことができる。
そして、第１のハードマスク４０と、第２のハードマスク５０とが重ねられ、２層のハードマスクをマスクとして用いることにより、低誘電率絶縁膜２２をエッチングすることができる。
従って、パターンピッチが周期的でない場合や、孤立したパターンを有するようなパターンを形成する場合にも、微細な加工が必要な部分においては、変形照明や、ハーフトーン型位相シフトマスク等の超解像技術を利用することができ、従って、正確に微細パターンを形成することができる。
なお、実施の形態１においては、簡略化して、２の溝パターン２４のみを図に表しているが、この発明は必要に応じて、複数箇所に複数のパターンを形成することができる。
また、第１、第２のフォトマスクは、図１、２において表したものに限るものではない。この発明において、第１のフォトマスクは、実パターンに、ダミーパターンを加えて、パターンピッチをある程度揃えたものであればよく、また、第２のフォトマスクは、これを用いて形成した第２のマスクが、第１のマスクのダミーパターン部分を覆うものであればよい。
また、第１のフォトマスクとして、ハーフトーン型位相シフトマスクを用いた。しかし、この発明はこれに限るものではなく、例えば、レベンソン型位相シフトマスク等を用いてもよい。また、形成するパターンの寸法によっては、クロムマスク等であってもよい。また、第２のフォトマスクとして、クロムマスクを用いた。しかし、第２のフォトマスクの周期性を考慮すれば、第１のフォトマスクと同様に、位相シフトマスクを用いることも可能である。
また、実施の形態１においては、第１のハードマスク４０を形成する際の露光条件として、Ｆ２エキシマレーザを露光光源として、二点照明光源を用いる場合について説明した。しかし、この発明においては、これに限るものではなく、他の波長の光源を用いてもよい。また、四点照明光源や輪帯照明光源等、他の変形照明を用いたものであってもよく、変形照明を用いないものであってもよい。これらは、第１のフォトマスクのパターン形状や、パターン寸法等を考慮して適宜選択すればよい。
また、実施の形態１においては、被加工膜として、低誘電率膜２２を用いた。しかし、この発明においては、これに限るものではなく、他の膜のパターニングにおいても、用いることができる。
また、実施の形態１においては、第１のハードマスク４０としてシリコン窒化膜３０、第２のハードマスクとして、シリコン酸化膜４２を用いる場合について説明した。しかし、この発明においては、これに限るものではなく、他の膜を用いたものであってもよい。但し、ハードマスクの材料の選択においては、エッチング条件等を考慮して、各のハードマスクと被加工膜とのエッチング選択性、及び、２つのハードマスク間でのエッチング選択性を、十分に大きく取れる膜を選択する必要がある。
また、実施の形態１においては、ポジレジスト３４、４６として、Ｆ２リソグラフィ用フッ素主査ポジレジストを用いる場合について説明した。しかし、この発明において、レジストはこれにかぎるものではなく、他のレジストであってもよい。また、フォトマスク
のパターンを考慮して、ネガ型のものを用いてもよい。
また、この発明において、各膜の形成方法や、材料、あるいは、エッチング条件、露光条件等は、実施の形態１において説明したものに限るものではない。これらは、この発明の範囲内で、必要に応じて、適宜選択しうるものである。
実施の形態２．
図１４は、この発明の実施の形態２における第１のフォトマスクを説明するための上面図であり、図１５は、この発明の実施の形態２における第２のフォトマスクを説明するための上面図である。更に、図１６は、この第１のフォトマスクと、第２のフォトマスクとを重ね合わせた状態を説明するための模式図である。
図１４に示すように、実施の形態２における第１のフォトマスクは、ハーフトーン型位相シフトマスクである。第１のフォトマスクには、遮光部５２と、実際に被加工膜に形成するラインパターンに対応する実パターン５４と、第１のフォトマスク全体のパターンピッチを所定範囲内に調節するようために形成した、ダミーパターン５６とにより構成される。
図１５に示すように、第２のフォトマスクは、遮光部５８と、開口部６０とを備える。開口部６０は、第１のフォトマスクの実パターン５４が形成された領域を囲む位置に形成されている。また、遮光部５８は、第１のフォトマスクのダミーパターン５６と、外側のパターンが形成されていない遮光部５２とを覆う位置に形成されている。
従って、第１のフォトマスクと、第２のフォトマスクとを重ねあわせると、図１６に示すように、実パターン５４の部分のみが開口されたパターンとなる。
実施の形態２における、被加工膜への微細パターンの形成方法は、実施の形態１において説明した場合と同様である。即ち、被加工膜上に、第１のフォトマスクを用いて第１のハードマスクを形成し（ステップＳ４〜Ｓ１６）、その後、第１のハードマスク上に、第２のフォトマスクを用いて、第２のハードマスクを形成する（ステップＳ１８〜Ｓ３２）。次に、第１のハードマスクと、第２のハードマスクとをマスクとして、被加工膜をエッチングして（ステップＳ３４）、第１、第２のハードマスクを除去する（ステップＳ３６）。これにより、被加工膜に、実パターン５４に対応するラインパターンを形成することができる。
図１７は、実施の形態２において形成したラインパターンのラインの寸法と、デフォーカスとの関係を説明するためのグラフ図であり、縦軸は、パターン寸法（nm）を示し、横軸は、デフォーカス（um）を示す。また、図１７において、ライン１（◇のプロット）、ライン２（□のプロット）、ライン３（△のプロット）、ライン４（○のプロット）で示されて線は、それぞれ、図１４に示した第１のフォトマスクの、ライン１、ライン２、ライン３、ライン４が転写されたラインパターンを示している。
図１７に示すように、実施の形態２の方法によれば、周期性を有さないパターン、例えば、実パターン５４のうち端部のライン１、及び、孤立した部分に位置するライン４についてデフォーカスした場合にも、形成されるライン寸法の変化は、図４６に示す従来の場合に比べて小さくなっている。即ち、周期性のないパターンの転写においても、大幅に、焦点深度が向上していることがわかる。
その他の部分は、実施の形態１と同様であるから説明を省略する。
実施の形態３．
図１８は、この発明の実施の形態３における第１のフォトマスクを説明するための上面図であり、図１９は、この発明の実施の形態３における第２のフォトマスクを説明するための上面図である。更に、図２０は、この第１のフォトマスクと、第２のフォトマスクを重ね合わせた状態を説明するための模式図である。
図１８に示すように、実施の形態３における第１のフォトマスクは、５％透過率のハーフトーン型位相シフトマスクである。第１のフォトマスクには、遮光部６２と、実際に被加工膜に形成するパターンに対応する実パターン６４と、第１のフォトマスク全体のパターンピッチを所定範囲内に調節するようために配置したダミーパターン６６とにより構成される。第１のフォトマスクには、実パターン６４と、ダミーパターン６６とを合わせて、パターンピッチ１３０nmの、穴パターンが形成されている。
また、図１９に示すように、実施の形態３における第２のフォトマスクは、遮光部６８と、開口部７０とを備える。開口部７０は、第１のフォトマスクの実パターン６４が形成された領域に開口するように形成されている。また、遮光部６８は、第１のフォトマスクのダミーパターン６６と、外側の遮光部６２を覆うように形成されている。
従って、第１のフォトマスクと、第２のフォトマスクとを重ねあわせると、図２０に示すように、実パターン６４部分においてのみ開口されたパターンとなる。
このような穴パターンのフォトマスクを用いる場合にも、被加工膜への微細パターンの形成方法は、実施の形態１において説明した場合と同様である。以下に具体的に説明する。
まず、基板上に、被加工膜として、低誘電率膜を形成する（ステップＳ２）。その後、低誘電率膜上に、実施の形態３における第１のフォトマスクを用いて第１のハードマスクを形成し（ステップＳ４〜Ｓ１６）、その後、低誘電率膜及び第１のハードマスク上に、実施の形態３における第２のフォトマスクを用いて、第２のハードマスクを形成する（ステップＳ１８〜Ｓ３２）。その後、第１のハードマスクと、第２のハードマスクとをマスクとして、低誘電率膜をエッチングして（ステップＳ３４）、第１、第２のハードマスクを剥離する。このようにして、低誘電率膜に、第１のハードマスクの実パターン６４に対応する穴パターンを形成することができる。
但し、この実施の形態３においては、低誘電率膜の膜厚は、２５０nmとする。また、形成するパターンが穴パターンである。従って、穴パターンが規則的に配列された第１のフォトマスクを用いた露光（ステップＳ１０）を行う際には、照明光源として、センターシグマ（σ）０．４、σの半径が０．０５の、四点照明光源を用いる。
以上説明したように、加工するパターンが、穴パターンの場合にも、位相シフトマスクと、変形照明とを用いて、まず周期的なパターンを正確に形成した後、不要部分を覆う第２のハードマスクを形成する。そして、この第１のハードマスクと、第２のハードマスクとを２層のマスクとして、エッチングを行う。これにより、加工するパターンが、微細な穴パターンの場合にも、正確なパターンを形成することができる。
その他の部分は、実施の形態１と同様であるから説明を省略する。
実施の形態４．
図２１は、この発明の実施の形態４におけるパターンの形成方法について説明するためのフロー図である。また、図２２〜図２７は、この発明の実施の形態４におけるパターン形成過程の状態を説明するための断面模式図である。
実施の形態４において、パターン形成に用いるフォトマスクは、実施の形態１において説明したのと同様の第１、第２のフォトマスクである。また形成する微細パターンも、実施の形態１において説明した溝パターン２４と同様のものである。
但し、実施の形態１では、低誘電率絶縁膜２２のエッチングにおいて、第１、第２のハードマスク４０、５０を用いたのに対して、実施の形態４においては、２層のレジストマスクを用いてエッチングを行う。即ち、第１のフォトマスクにより第１のレジストマスクを形成し、第２のフォトマスクにより第２のレジストマスクを形成し、これをマスクとして、低誘電率絶縁膜２２のエッチングを行う。以下、詳細に説明する。
まず、図２２に示すように、実施の形態１のステップＳ２と同様に、基板２０上に被加工膜である低誘電率絶縁膜２２を形成する（ステップＳ４０）。その後、低誘電率絶縁膜２２上に、有機反射防止膜７２を形成し（ステップＳ４２）、ポジレジスト７４を、スピンコートにより、塗布する（ステップＳ４４）。なお、有機反射防止膜７２は、後のエッチングの際の条件を考慮して、ポジレジスト７４に対して、十分に大きなエッチング選択比を取れるものを選択する。
その後、実施の形態１において説明した第１のフォトマスクをマスクとして、露光、現像処理、ベークを行う（ステップＳ４８〜Ｓ５２）。これにより、図２３に示すように、ポジレジスト７４がパターニングされ、第１のフォトマスクの実パターン４、ダミーパターン６にそれぞれ対応する開口（実）７６、開口（ダミー）７８を有する第１のレジストマスク８０が形成される。なお、ここでの露光条件等は、実施の形態１において説明したものと同様である。
次に、図２４に示すように、第１のレジストマスク８０及び有機反射防止膜７２上に、開口８２、８４を埋め込むようにして、有機反射防止膜８２を形成する（ステップＳ５４）。また、有機反射防止膜８２により、第１のレジストマスク８０を埋め込んで、有機反射防止膜８２の表面に、第１のレジストマスク８０による凹凸がないようにする。また、ここで、有機反射防止膜８２は、後のエッチング時の条件を考慮して、第１のレジストマスク８０に対して、十分に大きなエッチング選択比を取れるものを選択する。また、有機反射防止膜８２の膜厚は、後の露光に使用する光を十分に吸収できる膜厚とする。その後、有機反射防止膜８２上に、ポジレジスト８４をスピンコートにより塗布する（ステップＳ５６）。
次に、実施の形態１における第２のフォトマスクをマスクとして、露光、現像、ベークを行う（ステップＳ５８〜Ｓ６２）。ここでの露光条件等も、実施の形態１において説明した条件と同様である。これにより、第１のレジストパターン８０の開口（実）７６部分において開口する開口８６を有する第２のレジストマスク８８形成される。なお、ここで、第１のレジストマスク８０の上には、露光光を十分に吸収する膜厚で、有機反射防止膜８２が形成されている。従って、この露光の際において、ポジレジスト８４と共に、第１のレジストマスク８０が感光してしまうのを防ぐことができる。
次に、図２６に示すように、第２のレジストマスク８８をマスクとして、開口８６底部において露出する有機反射防止膜７２、８２をエッチングする（ステップＳ６４）。その後、第１のレジストマスク８０と、第２のレジストマスク８８とをマスクとして、低誘電率絶縁膜２２のエッチングを行う（ステップＳ６６）。ここで、第１のレジストマスク８０と第２のレジストマスク８８とが重なりあっている図２６の状態においては、低誘電率絶縁膜２２の表面が露出しているのは、実パターンに対応する開口（実）７６においてのみである。従って、図２７に示すように、開口（実）７６の部分がエッチングされ、低誘電率膜２２に溝パターン２４が形成される。
その後、第１のレジストマスク８０と、第２のレジストマスク８８とを剥離する（ステップＳ６８）。以上のようにしても、実施の形態１にした図３と同様の微細なパターンを形成することができる。
以上説明したように、実施の形態４によれば、ハードマスクを用いず、レジストマスクを用いている。従って、実施の形態１においては、１度レジストパターンを形成した後で、レジストパターンをマスクとして、ハードマスクをエッチングしているのに対して、実施の形態４では、第１、第２のレジストマスクを形成して、このレジストマスクを、低誘電率絶縁膜２２エッチングの際のマスクとして直接用いている。従って、微細パターン形成の工程数を減少させることができ、半導体装置や、液晶装置のスループット向上を図ることができる。
また、実施の形態４においても、第１のレジストマスク形成においては、パターンピッチを一定に揃えた、ハーフトーン型位相シフトマスクを用い、また、露光光源として、２点照明光源を用いている。従って、ポジレジスト７２を正確にパターニングすることができる。また、第２のレジストマスク８８は、第１のレジストマスク８０の不要部分を覆うように形成される。従って、微細なパターンを有するマスクを正確に形成することができ、正確なパターンの形成を行うことができる。
また、実施の形態４においては、第２のレジストマスク８８形成のためのポジレジスト８４の塗布前に、有機反射防止膜８２を形成する（ステップＳ５４）。これにより、有機反射防止膜８２の形成により、第１のレジストマスク８０による凹凸を平坦にすることができ、ポジレジスト８４を均一に塗布することができる。また、更に、有機反射防止膜８２を十分な膜厚に形成することにより、露光光を吸収させ、第１のレジストマスク８０が、ポジレジスト８４の露光の際に、同時に感光されることを防止することができる。従って、有機反射防止膜８２を形成することにより、より正確な微細パターンの形成を実現することができる。
しかし、この発明は、このように、有機反射防止膜８２の膜厚を、露光光を吸収する膜厚に形成する場合に限るものではない。この発明においては、例えば、感度の違う２種類のレジストを、それぞれ、第１のレジストマスク８０、第２のレジストマスク８８として用いたものであってもよい。このようにしても、第２のレジストマスク８８形成時の露光において、第１のレジストマスク８０が感光するのを抑えることができる。
また、この実施の形態においては、第１、第２のマスクともに、レジストマスクを用いたが、この発明は、これに限るものではない。例えば、より微細なパターンの露光、現像が必要な、第１層のマスクにのみ、実施の形態１と同様に、第１のハードマスク４０を形成し（ステップＳ４〜Ｓ１６）、第２層のマスクには、実施の形態４において説明したようなレジストマスク８８を用いてもよい。このようにすれば、比較的、微細なパターンの少ない第２層のマスク形成において、ハードマスク用材料膜のエッチング工程を削除することができ、スループットの向上を図りつつ、より正確な微細パターンを形成することができる。
例えば、一般に、実施の形態１のようにハードマスクを用いる場合、ハードマスクと、加工対象膜とのエッチング選択比を十分に大きく取れば、ハードマスク自体は、比較的薄くすることができる。従って、ハードマスク形成用に用いるレジストの膜厚も薄くすることができ、正確な露光を行うことができる。これに対して、実施の形態４のように、膜厚の比較的厚い加工対象膜を、レジストマスクを用いて直接加工するためには、ある程度レジストの膜厚を確保する必要がある。従って、ハードマスクを用いる実施の形態１〜３と比べた場合には、微細加工の精度は劣っている。一方、レジストマスクを用いる場合には、ハードマスク形成の場合より、工程数を少なくすることができる。
従って、微細パターンの形成の際には、パターン加工に必要な精度や、生産性等を考慮して、ハードマスクを用いるか、あるいは、レジストマスクを用いるか、あるいは、第１のマスクをハードマスクとし第２のマスクをレジストマスクとして用いるかを選択すればよい。
その他の部分は、実施の形態１と同様であるから説明を省略する。
実施の形態５．
図２８は、この発明の実施の形態５における半導体装置について説明するための断面模式図である。また、図２９は、この発明の実施の形態５における半導体装置の製造方法について説明するためのフロー図である。また、図３０〜図４３は、実施の形態５における半導体装置の各製造過程における状態を説明するための断面模式図である。
実施の形態５においては、上述した実施の形態１〜４の微細パターン形成方法を用いて、シングルダマシン法による配線構造を有する半導体装置の製造を行う。以下、図２８〜４４を用いて具体的に説明する。
図２８に示すように、半導体装置の基板９０上には、トランジスタ９２が形成されている。また、基板９０上に、トランジスタ９２を埋め込んで、シリコン酸化膜９４が形成されている。シリコン酸化膜９４は、層間絶縁膜であり、その膜厚は、約６００nmである。シリコン酸化膜９４には、トランジスタ９２のソース／ドレインに至るコンタクトプラグ９６が形成されている。コンタクトプラグ９６は、コンタクトホール９８に、窒化チタン、チタンの２層からなるバリアメタル１００を介して、タングステン１０２が埋め込まれて構成されている。
シリコン酸化膜９４上には、低誘電率絶縁膜１０４が形成されている。低誘電率絶縁膜１０４の膜厚は、約１３０nmである。低誘電率絶縁膜１０４を貫通して、コンタクトプラグ９６に接続する金属配線１０６が形成されている。金属配線１０６は、ホール１０８に、窒化タンタル、タンタルの２層からなるバリアメタル１１０を介して、銅（Cu）１１２が埋め込まれて構成されている。
低誘電率絶縁膜１０４上には、低誘電率絶縁膜１１４が形成されている。低誘電率絶縁膜１１４の膜厚は、約２５０nmである。低誘電率絶縁膜１１４を貫通して、金属配線１０６に接続するビアプラグ１１６が形成されている。ビアプラグ１１６は、ビアホール１１８に、窒化タンタル、タンタルの２層からなるバリアメタル１２０を介して、銅１２２が埋め込まれて構成されている。
以上のように構成された半導体装置を製造する場合には、シリコン酸化膜９４、低誘電率絶縁膜１０４、１１４に、それぞれ必要な開口を形成する際に、実施の形態１〜４において説明したような方法を用いる。これについて、以下に具体的に説明する。
まず、基板９０上に、ゲート、ソース／ドレイン等を形成して、トランジスタ９２を形成する（ステップＳ１０２）。
次に、基板９０上に、トランジスタ９２を埋め込んで、層間絶縁膜として、シリコン酸化膜９４を形成する（ステップＳ１０４）。ここでは、プラズマＣＶＤ法を用いて、シリコン酸化膜を堆積した後、ＣＭＰにより平坦化を行う。平坦化後、基板９０表面からのシリコン酸化膜９４の膜厚が、約６００nmとなるようにする。
次に、シリコン酸化膜９４に、コンタクトホール９８を開口する（ステップＳ１０６）。このコンタクトホール９８の開口においては、実施の形態４において説明した方法を用いる。
まず、実施の形態１のステップＳ４〜Ｓ１６と同様に、第１のハードマスクを形成する。具体的には、図３０に示すように、実施の形態１のシリコン酸化膜９４上に、膜厚８０nmのシリコン窒化膜１３０、及び、有機反射防止膜１３２、ポジレジスト１３４を形成する。その後、コンタクトホール９８に対応する実パターンと、ダミーパターンとを備える第１のフォトマスクを用いて、ポジレジスト１３４の露光、現像をおこなう。更に、ポジレジスト１３４をマスクとして、有機反射防止膜１３２、シリコン窒化膜１３０のエッチングを行った後、ポジレジスト１３４及び有機反射防止膜１３２を除去する。これにより、図３１に示すように、コンタクトホール９８を形成する位置上の開口（実）１３６と、パターンピッチを揃えるために形成された開口（ダミー）１３８とを有する第１のハードマスク１４０が形成される。
次に、実施の形態４のステップＳ５４〜Ｓ６４と同様に、第２のレジストマスクを形成する。具体的には、図３２に示すように、シリコン酸化膜９４及び第１のハードマスク１４０上に、有機反射防止膜１４４を形成する。有機反射防止膜１４４は、第１のハードマスク１４０の凹凸を覆い、表面がある程度平坦になるように形成する。その後、有機反射防止膜１４４上に、ポジレジスト１４６を形成する。次に、第１のフォトマスクの実パターンが形成された領域を囲むように開口し、ダミーパターンの形成された領域において遮光部の形成された第２のフォトマスクを用いて、ポジレジスト１４６の露光、現像を行う。その後、図３３に示すように、ポジレジスト１４６をマスクとして、有機反射防止膜１４４のエッチングを行う。これにより、開口（実）１３６上に開口１４８を有する第２のレジストマスク１５０が形成される。
次に、第１のハードマスク１４０と、第２のレジストマスク１５０とをマスクとして、シリコン酸化膜９４のエッチングを行い、エッチング後、第１のハードマスク１４０と第２のレジストマスク１５０とを除去する。これにより、図３４に示すように、シリコン酸化膜９４に、コンタクトホール９８が形成される。
次に、コンタクトホール９８にバリアメタル１００として、窒化チタン、チタンの２層の膜を蒸着する（ステップＳ１０８）。更に、コンタクトホール９８内に、タングステン１０２を埋め込み（ステップＳ１１０）、表面にシリコン酸化膜９４が露出するよう、エッチバックを行う（ステップＳ１１２）。これにより、図３５に示すように、シリコン酸化膜９４に、ソース／ドレインに接続するコンタクトプラグ９６が形成される。
次に、シリコン酸化膜９４上に、低誘電率絶縁膜１０４を形成する（ステップＳ１１４）。低誘電率絶縁膜１０４は、プラズマＣＶＤ法により、膜厚１３０nmに堆積する。その後、低誘電率絶縁膜１０４に、微細なホールを形成する（ステップＳ１１６）。このホールの形成においては、実施の形態１において説明したパターン形成の方法を用いる。
具体的には、まず、実施の形態Ｓ４〜Ｓ１６と同様に、低誘電率絶縁膜１０４上に、第１のハードマスクを形成する。ここでは、第１のハードマスクの材料膜として、膜厚８０nmのシリコン窒化膜２３０を、低誘電率絶縁膜１０４上に形成した後、シリコン窒化膜２３０上に、有機反射防止膜２３２、ポジレジスト２３４を形成する。その後、第１のフォトマスクをマスクとして露光を行う。ここで、第１のフォトマスクとしては、ホール１０８に対応する実パターンと、この実パターンを含めて、フォトマスク全体のパターンピッチを一定にするために配置したダミーパターンとを含むものを用いる。また、ここでの露光条件は、実施の形態３と同様に、波長１５７nmのＦ２エキシマレーザを露光光源として、センターシグマ（σ）０．４、σの半径が０．０５の四点照明光源を用いる。また、レンズの開口数ＮＡは０．９５とする。
その後、ポジレジスト２３４の現像処理を行い、レジストパターンを形成し、これをマスクとして、有機反射防止膜２３２、シリコン窒化膜２３０のエッチングを行う。これにより、図３６に示すように、ホール１０８に対応する開口（実）２３６と、パターンピッチを揃えるための開口（ダミー）２３８が形成される。その後、ポジレジスト２３４と、有機反射防止膜２３２とを剥離する（ステップＳ１６）。これにより、低誘電率絶縁膜８１０４上に、第１のハードマスク２５０が形成される。
次に、実施の形態１のＳ１８〜Ｓ３２と同様に、図３７に示すように、低誘電率絶縁膜１０４上に、第２のハードマスクを形成する。ここでは、まず、低誘電率絶縁膜１０４と第１のハードマスク２４０の表面上に、第２のハードマスクの材料膜として、膜厚３０nmのシリコン酸化膜２４２形成し、その上に、有機反射防止膜２４４、ポジレジスト２４６を形成する。
次に、露光を行う。ここで用いる第２のフォトマスクは、クロムマスクであり、第１のハードマスクの、実パターンとダミーパターンとを区分して、実パターン部分のみを開口させるものである。露光後、現像処理を行い、レジストパターンを形成し、これをマスクとして、有機反射防止膜２４４、シリコン酸化膜２４２のエッチングを行う。これにより、図３８に示すように、開口（実）２３６上に開口２４８が形成される。その後、ポジレジスト２４６、有機反射防止膜２４４を剥離する。これにより、第２のハードマスク２５０が形成される。
次に、図３９に示すように、第１のハードマスク２４０、第２のハードマスク２５０をマスクとして、低誘電率絶縁膜１０４のエッチングを行う。その後、第１、第２のハードマスク２４０、２５０を剥離する。これにより、低誘電率絶縁膜１０４に、ホール１０８が形成される。
なお、ホール１０８の形成のための露光やエッチング条件等は、特記した場合を除き、実施の形態１と同様である。
次に、ホール１０８の内壁に、バリアメタル１１０を形成する（ステップＳ１１８）。バリアメタル１１０は、窒化タンタルと、タンタルの２層膜を、プラズマＣＶＤで蒸着することにより形成する。その後、ホール１０８内に、電界メッキ法により、銅１１２を埋め込み（ステップＳ１２０）、ＣＭＰによる平坦化をおこなう（ステップＳ１２２）。これにより、図４０に示すように、低誘電率絶縁膜１０４に、コンタクトプラグ９６に接続する金属配線１０６が形成される。
次に、低誘電率絶縁膜１０４上に、低誘電率絶縁膜１１４を形成する（ステップＳ１２４）。低誘電率絶縁膜１１４は、プラズマＣＶＤ法により、膜厚約２５０nmに堆積する。その後、低誘電率絶縁膜１１４に、ビアホール１１８を形成する（ステップＳ１２６）。ビアホール１１８の形成においても、ホール１０８の形成と同様に、実施の形態１におけるステップＳ４〜Ｓ３６と同様の方法を用いる。
具体的には、低誘電率絶縁膜１１４上に、シリコン窒化膜３３０、有機反射防止膜３３２、ポジレジスト３３４を成膜する。その後、ビアホール１１８に対応する実パターンと、パターンピッチを調節するダミーパターンとを含む第１のフォトマスクを用いて、露光し、現像処理を行い、さらに、ポジレジスト３３４をマスクとして、有機反射防止膜３３２、シリコン窒化膜３３０のエッチング等を行うことにより、図４１に示すように、実パターンに対応する開口（実）３３６と、ダミーパターンに対応する開口（ダミー）３３８とを含む第１のハードマスク３４０を形成する。
ポジレジスト３３４と有機反射防止膜３３２の剥離後、低誘電率絶縁膜１１４及び第１のハードマスク３４０上に、シリコン酸化膜３４２、有機反射防止膜３４４、ポジレジスト３４６を成膜し、露光により、図４２に示すように、開口（ダミー）３３８上を覆い、開口（実）３３６の形成された領域において開口する開口３４８を有する第２のハードマスク３５０を形成する。
ポジレジスト３４６と有機反射防止膜３４４の剥離後、図４３に示すように、第１、第２のハードマスク３４０、３５０をマスクとして、低誘電率絶縁膜１１４のエッチングを行い、ビアホール１１８を形成した後、第１、第２のハードマスク３４０、３５０を除去する。
なお、ビアホール１１８の形成のための露光やエッチング条件等は、特記した場合を除き、実施の形態１と同様である。
次に、ビアホール１１８内壁に、窒化タンタルとタンタルの２層膜からなるバリアメタル１２０を形成し（ステップＳ１２８）、電界メッキ法により銅を埋め込み（ステップＳ１３０）、ＣＭＰによる平坦化をおこなう（ステップＳ１３２）。これにより、図２８に示すように、低誘電率絶縁膜１１４に、ビアプラグ１１６が形成される。
以上のようにして、シングルダマシン構造の多層配線層を有する半導体装置が形成される。なお、必要に応じて、更に上層に、配線層を積層すればよい。
以上説明したように、この発明の実施の形態５によれば、実施の形態１〜４において説明した２層のマスクを形成し、この２層のマスクを用いてパターンの形成を行う。従って、微細なパターンをパターン設計に忠実に形成することができ、信頼性の高い半導体装置を得ることができる。
なお、実施の形態５においては、簡略化のため、図に、１つのコンタクトプラグ９６、金属配線１０６、ビアプラグ１１６を表している。しかし、この発明においては、これに限られるものではなく、必要な箇所に、必要な配線層を、実施の形態５と同様の方法により製造することができる。
また、この実施の形態５においては、シングルダマシン構造の配線層を有する半導体装置を形成する場合について説明した。しかし、この発明は、他の半導体装置や、あるいは液晶装置など、微細パターンを形成する必要がある場合に広く適用することができる。
また、実施の形態５においては、コンタクトホール９８形成において、ハードマスク上に、レジストマスクを組み合わせて、シリコン酸化膜９４のエッチングを行う場合について説明した。また、ホール１０８、ビアホール１１８の形成において、２層のハードマスクを用いる場合について説明した。しかし、この発明においては、これに限るものではなく、実施の形態１に説明した２層のハードマスクを組み合わせるもの、実施の形態４に説明した、２層のレジストマスクを組み合わせるもの、あるいは、ハードマスクとレジストマスクとを組み合わせるものなど、他のマスクの組み合わせとしたものであってもよい。このようなマスクの選択は、上述したように、必要なパターンの寸法や、生産性等を考慮して、適宜選択すればよい。但し、例えば、ハードマスクを組み合わせたマスクにより、エッチングを行う際には、被加工膜（例えば、シリコン酸化膜９４等）とのエッチング選択比を十分に大きく取れる材料を用いることが必要である。
なお、例えば、実施の形態１のステップＳ２、実施の形態３のステップＳ４０を実行することにより、この発明の被加工膜形成工程が実行される。また、例えば、実施の形態１のステップＳ４〜Ｓ１６、あるいは、実施の形態３のステップＳ４２〜Ｓ５２を実行することにより、この発明の第１のマスク形成工程が実行され、実施の形態１のステップＳ１８〜Ｓ３２、あるいは、実施の形態３のステップＳ５４〜Ｓ６４を実行することにより、この発明の第２のマスク形成工程が実行される。また、実施の形態１、３のステップＳ３４、Ｓ６６を実行することにより、この発明のエッチング工程が実行される。
また、例えば、実施の形態１において、ステップＳ４、Ｓ１８を実行することにより、それぞれ、この発明の第１、第２の材料膜形成工程が実行され、ステップＳ８〜Ｓ１２、ステップＳ２２〜Ｓ２６を実行することにより、それぞれ、第１、第２のレジストパターン形成工程が実行され、ステップＳ１４、Ｓ３０を実行することにより、それぞれ、第１、第２のエッチング工程が実行される。
また、例えば、実施の形態３において、ステップＳ４２、Ｓ５６を実行することにより、第１、第２のレジスト塗布工程が実行され、ステップＳ４８〜Ｓ５２、ステップＳ５６〜Ｓ６２を実行することにより、それぞれ、第１、第２のレジストマスク形成工程が実行され、ステップＳ６４を実行することにより、反射防止膜エッチング工程が実行される。
この発明の実施の形態１における第１のフォトマスクを説明するための模式図である。 この発明の実施の形態１における第２のフォトマスクを説明するための模式図である。 この発明の実施の形態１において形成した溝パターンを説明するための模式図である。 この発明の実施の形態１における溝パターンの形成方法を説明するためのフロー図である。 この発明の実施の形態１における溝パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における溝パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における溝パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における溝パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における溝パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における溝パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における溝パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における溝パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態１における溝パターンの形成過程における状態を説明するための断面模式図である。 この発明の実施の形態２における第１のフォトマスクを説明するための模式図である。 この発明の実施の形態２における第２のフォトマスクを説明するための模式図である。 この発明の実施の形態２における、第１のフォトマスクと、第２のフォトマスクとを重ね合わせた状態を説明するための模式図である。 この発明の実施の形態２において形成したラインパターンの寸法と、デフォーカスとの関係を説明するためのグラフ図である。 この発明の実施の形態３における第１のフォトマスクを説明するための模式図である。 この発明の実施の形態３における第２のフォトマスクを説明するための模式図である。 この発明の実施の形態３における第１のフォトマスクと、第２のフォトマスクを重ね合わせた状態を説明するための模式図である。 この発明の実施の形態４における溝パターンの形成方法について説明するためのフロー図である。 この発明の実施の形態４における溝パターン形成過程の状態を説明するための断面模式図である。 この発明の実施の形態４における溝パターン形成過程の状態を説明するための断面模式図である。 この発明の実施の形態４における溝パターン形成過程の状態を説明するための断面模式図である。 この発明の実施の形態４における溝パターン形成過程の状態を説明するための断面模式図である。 この発明の実施の形態４における溝パターン形成過程の状態を説明するための断面模式図である。 この発明の実施の形態４における溝パターン形成過程の状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置ついて説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造方法について説明するためのフロー図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 この発明の実施の形態５における半導体装置の製造過程における状態を説明するための断面模式図である。 従来のパターンの形成されたフォトマスクを説明するための模式図である。 従来のフォトマスクのパターンを転写した場合に、デフォーカス（um）と、転写された各ラインの寸法（nm）との関係を説明するためのグラフ図である。
符号の説明
２、５２、６２ 遮光部
４、５４、６４ 実パターン
６、５６、６６ ダミーパターン
８、５８、６８ 遮光部
１０、６０、７０ 開口
２０ 基板
２２ 低誘電率絶縁膜
２４ 溝パターン
３０、１３０、２３０、３３０ シリコン窒化膜
３２、１３２、２３２、３３２ 有機反射防止膜
３４、１３４、２３４、４３２ ポジレジスト
３６、１３６、２３６、３３６ 開口（実）
３８、１３８、２３８、３３８ 開口（ダミー）
４０、１４０、２４０、３４０ 第１のハードマスク
４２、２４２、３４２ シリコン酸化膜
４４、１４４、２４４、３４４ 有機反射防止膜
４６、１４６、２４６、３４６ ポジレジスト
４８、１４８、２４８、３４８ 開口
５０、２５０、３５０ 第２のハードマスク
７２ 有機反射防止膜
７４ ポジレジスト
７６ 開口（実）
７８ 開口（ダミー）
８０ 第１のレジストマスク
８２ 有機反射防止膜
８４ ポジレジスト
８６ 開口
８８ 第２のレジストマスク
９０ 基板
９２ トランジスタ
９４ シリコン酸化膜
９６ コンタクトプラグ
９８ コンタクトプラグ
１００ バリアメタル
１０２ タングステン
１０４ 低誘電率絶縁膜
１０６ 金属配線
１０８ ホール
１１０ バリアメタル
１１２ 銅
１１４ 低誘電率絶縁膜
１１６ ビアプラグ
１１８ ビアホール
１２０ バリアメタル
１２２ 銅
１５０ 第２のレジストマスク

Claims (7)

  1. 基板を覆うように、被加工膜を形成する被加工膜形成工程と、
    前記被加工膜の上に、第１のフォトマスクを用いたリソグラフィにより、シリコン窒化膜よりなる第１のマスクを形成する第１のマスク形成工程と、
    前記第1のマスク形成工程の後、前記被加工膜の上と前記第１のマスクの上に、第２のフォトマスクを用いたリソグラフィにより、シリコン酸化膜よりなる第２のマスクを形成する第２のマスク形成工程と、
    前記第２のマスク形成工程の後、前記第１のマスク及び前記第２のマスクが前記被加工膜の上にある状態で、前記被加工膜をエッチングするエッチング工程と、
    を備え、
    前記第１のフォトマスクは、
    前記被加工膜に実際に形成するパターンに対応する実パターンと、フォトマスク内のパターンピッチを所定の範囲内にするように加えたダミーパターンと、を有し、
    前記第２のフォトマスクは、
    前記第１のマスクの前記実パターンが形成された領域と、前記ダミーパターンの形成された領域とを区分するパターンを有することを特徴とするパターン形成方法。


  2. 前記第１のマスク形成工程は、
    前記被加工膜上に、第１のマスクの材料となるシリコン窒化膜を形成するシリコン窒化膜形成工程と、
    前記シリコン窒化膜の上に、リソグラフィにより、前記第１のフォトマスクのパターンを転写して加工した第１のレジストパターンを形成する第１のレジストパターン形成工程と、
    前記第１のレジストパターンをマスクとして、前記シリコン窒化膜をエッチングする第１のエッチング工程と、を含み、
    前記第２のマスク形成工程は、
    前記第１のマスク上と前記被加工膜上に、第２のマスクの材料膜となるシリコン酸化膜を形成するシリコン酸化膜形成工程と、
    前記シリコン酸化膜上に、リソグラフィにより、前記第２のフォトマスクのパターンを転写して加工した第２のレジストパターンを形成する第２のレジストパターン形成工程と、
    前記第２のレジストパターンをマスクとして、前記材料膜をエッチングする第２のエッチング工程と、
    を含むことを特徴とする請求項１に記載のパターン形成方法。
  3. 前記第１のマスク形成工程におけるリソグラフィの際、露光の照明として、四点照明光源を用いることを特徴とする請求項１又は２に記載のパターン形成方法。
  4. 前記第１のマスク形成工程におけるリソグラフィの際、露光の照明として、二点照明光源を用いることを特徴とする請求項１又は２に記載のパターン形成方法。
  5. 前記第１のマスク形成工程におけるリソグラフィの際、露光の照明として、輪帯照明光源を用いることを特徴とする請求項１又は２に記載のパターン形成方法。
  6. 前記第１のフォトマスクはハーフトーン型位相シフトマスクであることを特徴とする請求項１から５のいずれかに記載のパターン形成方法。
  7. 前記第１のフォトマスクはレベンソン型位相シフトマスクであることを特徴とする請求項１から５のいずれかに記載のパターン形成方法。
JP2003377439A 2003-11-06 2003-11-06 フォトマスクのパターン形成方法 Expired - Fee Related JP4540327B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003377439A JP4540327B2 (ja) 2003-11-06 2003-11-06 フォトマスクのパターン形成方法
TW093132169A TWI363369B (en) 2003-11-06 2004-10-22 Photomask, and method for forming pattern
US10/974,813 US7479366B2 (en) 2003-11-06 2004-10-28 Method for forming pattern
KR1020040089535A KR101122891B1 (ko) 2003-11-06 2004-11-05 포토 마스크 및 패턴 형성 방법
DE102004053563A DE102004053563A1 (de) 2003-11-06 2004-11-05 Photomaske und Verfahren zum Bilden eines Musters
US12/332,395 US7666577B2 (en) 2003-11-06 2008-12-11 Method for forming pattern
US12/652,760 US7883834B2 (en) 2003-11-06 2010-01-06 Method for forming pattern
US12/979,405 US8530145B2 (en) 2003-11-06 2010-12-28 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003377439A JP4540327B2 (ja) 2003-11-06 2003-11-06 フォトマスクのパターン形成方法

Publications (2)

Publication Number Publication Date
JP2005140997A JP2005140997A (ja) 2005-06-02
JP4540327B2 true JP4540327B2 (ja) 2010-09-08

Family

ID=34544395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003377439A Expired - Fee Related JP4540327B2 (ja) 2003-11-06 2003-11-06 フォトマスクのパターン形成方法

Country Status (5)

Country Link
US (4) US7479366B2 (ja)
JP (1) JP4540327B2 (ja)
KR (1) KR101122891B1 (ja)
DE (1) DE102004053563A1 (ja)
TW (1) TWI363369B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4540327B2 (ja) * 2003-11-06 2010-09-08 ルネサスエレクトロニクス株式会社 フォトマスクのパターン形成方法
JP4598575B2 (ja) * 2005-03-17 2010-12-15 ルネサスエレクトロニクス株式会社 パターン形成方法、半導体装置の製造方法、位相シフトマスク及び位相シフトマスクの設計方法
KR100613461B1 (ko) * 2005-06-29 2006-08-17 주식회사 하이닉스반도체 이중노광기술을 이용한 이중노광방법과 이를 위한포토마스크
US7501227B2 (en) * 2005-08-31 2009-03-10 Taiwan Semiconductor Manufacturing Company System and method for photolithography in semiconductor manufacturing
JP4952009B2 (ja) * 2006-03-23 2012-06-13 凸版印刷株式会社 インプリント用モールドの製造方法
US8691843B2 (en) * 2006-07-12 2014-04-08 Novus International, Inc. Antioxidant combinations for use in ruminant feed rations
US7910604B2 (en) * 2006-07-12 2011-03-22 Novus International, Inc. Antioxidant combinations for use in feed rations to increase milk production and milk fat
KR100798738B1 (ko) * 2006-09-28 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 제조 방법
JP2008091720A (ja) * 2006-10-03 2008-04-17 Toshiba Corp 半導体装置の製造方法
KR100771891B1 (ko) * 2006-11-10 2007-11-01 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100930378B1 (ko) * 2006-12-14 2009-12-08 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7867912B2 (en) * 2007-02-20 2011-01-11 Qimonda Ag Methods of manufacturing semiconductor structures
CN101622572B (zh) * 2007-03-05 2012-01-11 夏普株式会社 液晶显示装置及其制造方法
KR100862315B1 (ko) * 2007-03-23 2008-10-13 주식회사 하이닉스반도체 마스크 리워크 방법
TWI334163B (en) * 2007-03-30 2010-12-01 Nanya Technology Corp Method of pattern transfer
KR100894393B1 (ko) 2007-06-11 2009-04-20 주식회사 동부하이텍 마스크의 설계방법 및 반도체소자
KR100959440B1 (ko) * 2007-11-30 2010-05-25 주식회사 동부하이텍 마스크, 마스크의 제조 방법 및 이를 이용하여 제조된 반도체 소자
US8404714B2 (en) * 2008-01-04 2013-03-26 Novus International, Inc. Combinations to improve animal health and performance
KR100960887B1 (ko) 2008-06-12 2010-06-04 주식회사 동부하이텍 반도체 소자의 마스크 제조 방법
US8163466B2 (en) * 2009-02-17 2012-04-24 International Business Machines Corporation Method for selectively adjusting local resist pattern dimension with chemical treatment
US8598032B2 (en) * 2011-01-19 2013-12-03 Macronix International Co., Ltd Reduced number of masks for IC device with stacked contact levels
JP5882364B2 (ja) * 2011-02-18 2016-03-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ウエハレベルのシンギュレーションのための方法
EP2492753A2 (en) * 2011-02-28 2012-08-29 Rohm and Haas Electronic Materials LLC Developer compositions and methods of forming photolithographic patterns
US8697537B2 (en) * 2012-02-01 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning for a semiconductor device
US9841170B2 (en) 2012-04-19 2017-12-12 Philips Lighting Holding B.V. LED grid device and a method of manufacturing a LED grid device
US9349639B2 (en) 2014-10-08 2016-05-24 United Microelectronics Corp. Method for manufacturing a contact structure used to electrically connect a semiconductor device
TWI648857B (zh) 2015-05-07 2019-01-21 聯華電子股份有限公司 半導體元件及其製作方法
US9368365B1 (en) 2015-05-12 2016-06-14 United Microelectronics Corp. Method for forming a semiconductor structure
US9991167B2 (en) 2016-03-30 2018-06-05 Globalfoundries Inc. Method and IC structure for increasing pitch between gates
CN112951803B (zh) * 2019-11-26 2023-12-01 华邦电子股份有限公司 微影制程的关键尺寸的监控结构
JP2023037770A (ja) * 2021-09-06 2023-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07181668A (ja) * 1993-03-03 1995-07-21 Toshiba Corp 微細パターン形成方法及び露光用マスク
JPH07211619A (ja) * 1994-01-25 1995-08-11 Hitachi Ltd 回路パターンの形成方法及びそれに用いられるレチクル
JPH08255737A (ja) * 1995-03-16 1996-10-01 Toshiba Corp レジストパターン形成方法
JPH08288200A (ja) * 1995-04-14 1996-11-01 Oki Electric Ind Co Ltd パターン形成方法
JPH09115810A (ja) * 1995-10-19 1997-05-02 Hitachi Ltd 半導体集積回路装置の製造方法
JPH09205057A (ja) * 1996-01-25 1997-08-05 Hitachi Ltd 半導体装置の製造方法
JPH11214280A (ja) * 1998-01-20 1999-08-06 Nec Corp パターン形成方法
JP2001257156A (ja) * 2000-03-13 2001-09-21 Toshiba Corp 半導体装置の製造方法
JP2002158157A (ja) * 2000-11-17 2002-05-31 Nikon Corp 照明光学装置および露光装置並びにマイクロデバイスの製造方法
JP2003051495A (ja) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc 半導体素子におけるコンタクト孔の形成方法
JP2003209167A (ja) * 2002-01-10 2003-07-25 Sony Corp 半導体装置の製造方法および半導体装置
WO2004061918A1 (ja) * 2002-12-27 2004-07-22 Nikon Corporation パターン形成方法、電子デバイス製造方法、及び電子デバイス、並びにフォトマスク

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523258A (en) * 1994-04-29 1996-06-04 Cypress Semiconductor Corp. Method for avoiding lithographic rounding effects for semiconductor fabrication
AU2828900A (en) 1999-04-28 2000-11-17 Nikon Corporation Exposure method, exposure device, exposure system, mask and device manufacturingmethod
US6451508B1 (en) 2000-04-28 2002-09-17 International Business Machines Corporation Plural interleaved exposure process for increased feature aspect ratio in dense arrays
JP4417527B2 (ja) 2000-05-15 2010-02-17 大日本印刷株式会社 マスクパタンの形成方法、およびフォトマスク
US6368979B1 (en) * 2000-06-28 2002-04-09 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6905800B1 (en) * 2000-11-21 2005-06-14 Stephen Yuen Etching a substrate in a process zone
JP2002189279A (ja) 2000-12-19 2002-07-05 Sony Corp フォトマスクの製造方法、フォトマスクの製造装置およびフォトマスク
JP2002324743A (ja) * 2001-04-24 2002-11-08 Canon Inc 露光方法及び装置
US7014955B2 (en) * 2001-08-28 2006-03-21 Synopsys, Inc. System and method for indentifying dummy features on a mask layer
TW491967B (en) 2001-11-14 2002-06-21 Taiwan Semiconductor Mfg Mask combination and method of use
JP2003248296A (ja) 2002-02-27 2003-09-05 Sony Corp 露光マスクおよびその製造方法、ならびに転写パターンの形成方法
US6929887B1 (en) * 2002-04-18 2005-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Printable assist lines and the removal of such
JP4342767B2 (ja) * 2002-04-23 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7223517B2 (en) * 2003-08-05 2007-05-29 International Business Machines Corporation Lithographic antireflective hardmask compositions and uses thereof
JP4540327B2 (ja) * 2003-11-06 2010-09-08 ルネサスエレクトロニクス株式会社 フォトマスクのパターン形成方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07181668A (ja) * 1993-03-03 1995-07-21 Toshiba Corp 微細パターン形成方法及び露光用マスク
JPH07211619A (ja) * 1994-01-25 1995-08-11 Hitachi Ltd 回路パターンの形成方法及びそれに用いられるレチクル
JPH08255737A (ja) * 1995-03-16 1996-10-01 Toshiba Corp レジストパターン形成方法
JPH08288200A (ja) * 1995-04-14 1996-11-01 Oki Electric Ind Co Ltd パターン形成方法
JPH09115810A (ja) * 1995-10-19 1997-05-02 Hitachi Ltd 半導体集積回路装置の製造方法
JPH09205057A (ja) * 1996-01-25 1997-08-05 Hitachi Ltd 半導体装置の製造方法
JPH11214280A (ja) * 1998-01-20 1999-08-06 Nec Corp パターン形成方法
JP2001257156A (ja) * 2000-03-13 2001-09-21 Toshiba Corp 半導体装置の製造方法
JP2002158157A (ja) * 2000-11-17 2002-05-31 Nikon Corp 照明光学装置および露光装置並びにマイクロデバイスの製造方法
JP2003051495A (ja) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc 半導体素子におけるコンタクト孔の形成方法
JP2003209167A (ja) * 2002-01-10 2003-07-25 Sony Corp 半導体装置の製造方法および半導体装置
WO2004061918A1 (ja) * 2002-12-27 2004-07-22 Nikon Corporation パターン形成方法、電子デバイス製造方法、及び電子デバイス、並びにフォトマスク

Also Published As

Publication number Publication date
DE102004053563A1 (de) 2005-06-09
US20100104986A1 (en) 2010-04-29
US7479366B2 (en) 2009-01-20
US7666577B2 (en) 2010-02-23
JP2005140997A (ja) 2005-06-02
US8530145B2 (en) 2013-09-10
US7883834B2 (en) 2011-02-08
US20050100799A1 (en) 2005-05-12
TWI363369B (en) 2012-05-01
US20090092932A1 (en) 2009-04-09
US20110091819A1 (en) 2011-04-21
KR20050043680A (ko) 2005-05-11
TW200518172A (en) 2005-06-01
KR101122891B1 (ko) 2012-06-05

Similar Documents

Publication Publication Date Title
JP4540327B2 (ja) フォトマスクのパターン形成方法
KR100231937B1 (ko) 멀티레벨 레티클 시스템 및 멀티레벨 포토레지스트 프로파일 형성 방법
JP3177404B2 (ja) フォトマスクの製造方法
US6100014A (en) Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers
US20080286661A1 (en) Photomask, Photomask Fabrication Method, Pattern Formation Method Using the Photomask and Mask Data Creation Method
US6187480B1 (en) Alternating phase-shifting mask
JP2005534978A (ja) リム位相シフトマスクの形成方法および該リム位相シフトマスクを使用した半導体デバイスの構築
JP2005150494A (ja) 半導体装置の製造方法
KR100475083B1 (ko) 미세한 콘택홀 어레이를 위한 포토마스크, 그 제조방법 및사용방법
US7741016B2 (en) Method for fabricating semiconductor device and exposure mask
JP2005159264A (ja) パターン形成方法及び半導体装置の製造方法
US7754397B2 (en) Phase-shift mask, manufacturing method thereof and manufacturing method of semiconductor element
US20070069387A1 (en) Semiconductor device and method of forming the same
JP2001174976A (ja) ハーフトーン型位相シフトマスク及びハーフトーン型位相シフトマスクブランク
JPH09269590A (ja) フォトマスク及びフォトマスクの製造方法
JP4579609B2 (ja) マスクの製造方法
JP3322007B2 (ja) ハーフトーン方式位相シフトマスク及びレジスト露光方法
JP3344098B2 (ja) ハーフトーン方式位相シフトマスク及びレジスト露光方法
JP3173314B2 (ja) 位相シフトマスクの製造方法
US7838181B2 (en) Photo mask and method for manufacturing semiconductor device using the same
JP2002278040A (ja) ハーフトーン型位相シフトマスク及びホールパターン形成方法
JP4655532B2 (ja) 露光用マスクの製造方法
US7632611B2 (en) Method of manufacturing rim type of photomask and photomask made by such method
JP2008071838A (ja) 半導体装置の製造方法
JP2007123356A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4540327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees