Nothing Special   »   [go: up one dir, main page]

JP4416456B2 - エレクトロルミネッセンス装置 - Google Patents

エレクトロルミネッセンス装置 Download PDF

Info

Publication number
JP4416456B2
JP4416456B2 JP2003305081A JP2003305081A JP4416456B2 JP 4416456 B2 JP4416456 B2 JP 4416456B2 JP 2003305081 A JP2003305081 A JP 2003305081A JP 2003305081 A JP2003305081 A JP 2003305081A JP 4416456 B2 JP4416456 B2 JP 4416456B2
Authority
JP
Japan
Prior art keywords
transistor
current
switch
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003305081A
Other languages
English (en)
Other versions
JP2004145296A (ja
JP2004145296A5 (ja
Inventor
素明 川崎
正己 井関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003305081A priority Critical patent/JP4416456B2/ja
Priority to US10/650,776 priority patent/US7126565B2/en
Publication of JP2004145296A publication Critical patent/JP2004145296A/ja
Priority to US11/440,182 priority patent/US7221341B2/en
Publication of JP2004145296A5 publication Critical patent/JP2004145296A5/ja
Application granted granted Critical
Publication of JP4416456B2 publication Critical patent/JP4416456B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3283Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0238Improving the black level
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、電流信号を出力する電流信号出力回路に関する。また該電流信号出力回路を用いた表示装置に関する。
従来から種々の表示装置が知られている。表示装置の一例としてエレクトロルミネセンス素子を用いた表示装置がある。その例が、特許文献1に記載されている。
米国特許第6373454号明細書
本発明者は、表示装置の構成として種々の構成を検討してきた。
以下にエレクトロルミネセンス素子を用いた表示装置として検討してきた構成を説明する。
エレクトロルミネセンス(EL)素子は一般にTFTで構成された画素表示回路を2次元に配列したパネル型画像表示システム(以後ELパネルと言う)等に応用されている。このEL素子の発光設定方式としては電圧設定方式と電流設定方式とを挙げることができる。
<電圧設定方式によるELパネル>
電圧設定方式によるカラー化したELパネルの回路構成を図12に示す。
入力映像信号10は、赤、緑、青(RGB)各色ごとに設けられたELパネルの水平画素数の3倍数設けられた列制御回路22に適宜入力される。また、水平走査制御信号11aは入力回路6に入力され水平走査制御信号11を出力し、該水平走査制御信号11は水平画素数のレジスタからなる水平シフトレジスタ3に入力される。水平走査制御信号11は水平クロック信号と水平走査開始信号からなる。そして水平シフトレジスタ3の各端子から出力される水平サンプリング信号群17は各々が受け持つ列制御回路22に入力される。
列制御回路22の構成は、図14に示す様に水平サンプリング信号SPがM100/Gに接続され、M100/Sに入力映像信号video(ここではRGBの1つ)が接続され、M100/Dに列制御信号14である映像電圧データv(data)を出力する非常に簡単な構成である。
尚、本明細書中においては説明の便宜上、トランジスタのゲート電極、ソース電極、ドレイン電極をそれぞれ/G、/S、/Dの略号にて示し、また信号とそれを供給する信号線とを区別せずに表現する。
画像表示領域9には各々同等の構成を有する画素回路2が2次元に配置され、各々RGBのEL表示素子の駆動を受け持ち、3個対の画素回路2で1画素の表示を受け持つことになる。
列制御回路22から出力される映像電圧データv(data)は、同じ列に配置された画素回路2群に入力される。また、垂直走査制御信号12aは入力回路7を介して垂直走査制御信号12を出力し、該垂直走査制御信号12はELパネルの垂直画素数に等しいレジスタを含む垂直シフトレジスタ5に入力される。この垂直走査制御信号12は垂直クロック信号と垂直走査開始信号からなる。そして垂直シフトレジスタの各出力端子から出力される行制御信号20は、同じ行に配置されている画素回路2に入力される。
〔電圧設定方式の画素回路〕
電圧設定方式の画素回路2の構成を図13に示す。
電圧データv(data)はM300/Sに接続される。また、行制御信号20はP13、P14、P15に対応し、各々M300/G、M200/G、M400/Gに接続される。M300/Dは容量C200に接続され、容量C200はソースが電源に接続されたM100/Gと容量C100に接続される。そしてM100/DとM100/Gは各々M200/DとM200/Sに接続され、M100/DはM400/Sに接続されM400/Dは一端が接地されたEL素子の電流注入端子に接続される。
次に図12のELパネルの動作について図15のタイムチャートを使用して説明する。(a)は入力映像信号videoを示し、(b)は水平サンプリング信号SP、(c)〜(e)は該当行の行制御信号P13〜P15を示す。尚、図15では3水平期間、つまり3行期間を示している。
まず入力映像信号の水平ブランキング期間内の時間t1〜t2において各水平サンプリングパルスSPは一斉にHレベルに変化し、このとき入力映像信号であるブランキング電圧が列制御信号14とされる。尚、図15(b)のSPにおいては、該当列の水平サンプリング信号を太線で示している。
◇時刻t5以前(発光保持期間)
時間t1〜t5において該当行の画素回路2の行制御信号P13〜P15は、各々Hレベル、Hレベル、Lレベルになっており、時間t1〜t2において各水平サンプリングパルスSPが一斉にHレベルに変化しても、該当画素回路2のM200、M300、M400が各々OFF、OFF、ONのままであるので、容量C100及びM100のゲート容量の保持電圧である該当画素回路2のM100/G電圧によって決定されるM100のドレイン電流が該当EL素子に注入され発光を継続している。尚、水平ブランキング期間内の時間t1〜t2においては、入力映像信号video電圧は図15に示すように黒レベル近傍の電圧Vblである。
◇時刻t5〜t9(発光設定期間)
時刻t5において、該当行の行制御信号P13及びP15はLレベル及びHレベルに変化する。時間t5〜t6において、再び各水平サンプリングパルスSPは一斉にHレベルに変化するとともに、このとき入力映像信号であるブランキング電圧が列制御信号14とされる。
このとき、該当行の図13に示す画素回路2において、M400はOFFして該当EL素子への電流供給は無くなるため該当EL素子は消灯する。またM200及びM300は各々ON及びON状態になっているので(VCC−M100/G)電圧がM100の閾電圧Vthに漸近するように容量C100、C200及びM100のゲート容量は放電動作するため、M100のドレイン電流は非常に小さい値にリセットされる。尚、水平ブランキング期間内の時間t5〜t6においても、入力映像信号video電圧は図15に示すようにt1〜t2と同様に黒レベル近傍の電圧Vblである。
時刻t6において、SP及びP14は各々Lレベル及びHレベルになるが、該当画素回路2の(VCC−M100/G)電圧は引き続きM100の閾電圧Vthである。
時間t7〜t8において該当列のSPがHレベルになり、この時の入力映像信号値d2がv(data)として該当画素回路2に入力される。このとき該当画素回路2のM100/G電圧は電圧ΔVだけ電圧変化する。電圧ΔVは概略(1)式に示される。
ΔV=−d2×C200÷(C200+C100+C(M100)) ・・・(1)
ここで、C(M100)は該当画素回路2内のM100のゲート入力容量を示している。
時刻t8において再びSPはLレベルに変化して(1)式で示されるM100/G電圧の変化は保持され、時刻t9までこの状態を保持する。
◇時刻t9以降(発光保持期間)
時刻t9において、P13及びP15は再びHレベル及びLレベルに変化して、該当画素回路2のM300及びM400はOFF及びON状態になる。こうして変化した該当画素回路のM100/G電圧によって決定されるM100のドレイン電流が該当EL素子に注入され、発光量の変化が起こり、この状態が保持される。
時間t9〜t10及び時間t11〜t12において該当のSP信号はHレベルに変化するが、該当画素回路2のM300がOFFであるので該当EL素子の発光動作に影響はない。
(1)式は、発光量が入力映像信号videoの水平ブランキング期間中のVblを基準とした電圧値(d2)によって設定できることを意味している。画素回路2のM100のドレイン電流Idは、(2)式によって概略示すことができる。
Id=β×ΔV2 ・・・(2)
EL素子は基本的に注入電流に比例した発光動作をするので、図12で示した電圧設定方式のELパネルにおいて、各画素のEL素子の発光量はブランキング電圧を基準とした入力映像信号レベルの2乗に比例した値で制御可能であることが(2)式より分かる。電圧設定方式のELパネルは、画素回路2を除くと実績のある液晶パネルの回路構成を流用できる。
<電流設定方式によるELパネル>
電流設定方式によるカラー化したELパネルの回路構成を図3に示す。まず、図12の電圧設定方式によるELパネルとの違いについて説明する。
補助列制御信号13aは入力回路8を介して補助列制御信号13を出力し、該補助列制御信号13はゲート回路4及び16に入力される。また、水平シフトレジスタ3の各端子に出力される水平サンプリング信号群17はゲート回路15に入力され、変換された水平サンプリング信号群18が列制御回路1に入力される。ゲート回路15にはゲート回路16から出力される制御信号21が入力される。列制御回路1にはゲート回路4から出力される制御信号19が入力される。
〔列制御回路〕
電流設定方式のELパネルの水平画素数と同数配列される列制御回路1の構成を図8に示す。
入力映像情報は入力映像信号video及び基準信号REFであり、各々M100/S、M200/S及びM500/S、M600/Sに入力される。また、ゲート回路15より出力される水平サンプリング信号群18は各々SPa及びSPbからなり、列制御回路1のM100/G、M500/G及びM200/G、M600/Gに接続される。そしてM100/D、M200/D、M500/D及びM600/Dには各々容量C100、C200、C300及びC400が接続されるとともに、M300/S、M400/S、M700/S、及びM800/Sが接続される。制御信号19はP11及びP12であり各々M300/G、M700/G及びM400/G、M800/Gに接続される。M300/DとM400/D及びM700/DとM800/Dは各々接続されてv(data)及びv(REF)として電圧電流変換回路gmに入力される。また、電圧電流変換回路gmには基準電流設定バイアスVBが入力され列制御信号14として使用される電流信号i(data)を出力する。
電圧電流変換回路の構成例を図10(a)に示す。基本的動作は一般的なので説明は省くが、留意点としては省電力を目指すELパネルにおいて例えば200ppiELパネルを想定すると、各画素のEL素子への注入電流が小さく、最大電流で1μAを大きく下回り100nAを想定していることである。この条件で、できる限り線形な電圧電流変換特性を得るためには、M200,M300のゲート領域のW/L比を小さくして、電流駆動能力を小さくしておく必要がある。
図10(b)に図10(a)の電圧電流変換特性を示す。図10(a)の電圧電流変換回路では最小電圧V1(黒レベル)における最小電流I1(黒電流)をゼロ電流にする設計が難しい。黒電流I1がゼロ電流にできないと画像表示パネルとして重要なコントラストが確保できなくなる。
この点に関して対策した電圧電流変換回路の構成例を図11(a)に示す。第1のソースカップル回路M200、M300の各ドレイン端子に各々ソースが接地されドレインとゲートが短絡されたM600、M700を接続する。さらにソースが電源に接続されゲートが基準電流バイアスVBに接続された第2の基準電流源として動作するM800を設け、M800/Dを第2のソースカップル回路M900、M1000に接続し、M900/G及びM1000/Gを各々M700/D、M600/Dに接続する。そしてM1000/Dから図10(a)の電圧電流変換回路と同様にM400及びM500のカレントミラー回路を介して列制御信号14となる電流信号i(data)を出力する。図11(a)においてM600及びM700の電流駆動能力をM900及びM1000より小さくするため、M600及びM700のゲート領域のW/L比をM900及びM1000のゲート領域のW/L比より小さくしておく。
このように設計された図11(a)の電圧電流変換回路の電圧電流変換特性を図11(b)に示す。黒レベルV1における黒電流I1が小さくすることができるとともに、電圧電流変換特性の線形性を崩すことなく実現できる。
列制御回路の動作を図9のタイムチャートで説明する。
時刻t1において制御信号P11、P12は各々Lレベル、Hレベルに変化する。
時間t1〜t4の入力映像信号の有効期間において水平サンプリング信号群SPaが発生する。この時間t2〜t3において該当列のSPaが発生して、この時点のvideo及びREFを容量C100及びC300にサンプリングして時刻t3以降ホールドする。
時刻t4において、制御信号P11、P12は各々Hレベル、Lレベルに変化し、電圧電流変換回路に入力される(v(data)−v(REF))はd1となり、時間t2〜t3に取り込まれた映像情報に基づいて時間t4〜t7の間電流信号i(data)を列制御信号14として出力する。
時間t4〜t7の入力映像信号の有効期間において水平サンプリング信号群SPbが発生し、時間t5〜t6において該当列のSPbが発生してこの時点の入力video及びREFが容量C200及びC400にサンプリングされ、時刻t6以降ホールドされる。
時刻t7において、制御信号P11、P12は再び各々Lレベル、Hレベルに変化し、電圧電流変換回路に入力される(v(data)−v(REF))はd2となり、時間t5〜t6に取り込まれた映像情報に基づいて時間t7から1水平走査期間、電流信号i(data)を列制御信号14として出力する。
時間t7から1水平走査期間の入力映像信号の有効期間において再び水平サンプリング信号群SPaが発生し、時間t8〜t9において該当列のSPa発生してこの時点の入力video及びREFが容量C200及びC400にサンプリングされ時刻t9以降ホールドされる。
以上の動作を繰り返すことによって、列制御信号14である電流信号i(data)は入力映像信号videoの水平走査周期毎に更新される線順次信号に変換される。
〔電流設定方式の画素回路〕
図6は電流設定方式の画素回路2の構成例である。P9及びP10が行制御信号20に対応し、列制御信号14として電流信号i(data)が入力され、M100/Dは接地されたEL素子の電流注入端子に接続されている。
図7のタイムチャートを使用して動作を説明する。時刻t0以前において、該当m行のP9及びP10はHレベルであるのでM300及びM400は共にOFFであり容量C100及びM100のゲート容量に保持された充電電圧によって決定されたM100/G電圧によってEL素子に電流が注入され、これに応じて該当EL素子は発光している。
時刻t0において、該当行のP9、P10は共にLレベルに変化するとともに、m行目の電流信号i(m)が確定する。即ち、M300、M400がともにONになるためM200に電流信号i(m)が供給され、これに応じてM200/G電圧が設定され容量C100及びM100、M200のゲート容量は充電され、電流信号i(m)に対応した電流が該当EL素子に注入され始める。
電流信号i(m)が確定している時刻t1において、P10はHレベルに変化してM300はOFF状態になり、M200/G電圧の設定動作は終了して保持動作に移行する。時刻t2においてP9もHレベルに変化してM200への電流供給を停止するが、電流信号i(m)によって設定されたM200/G電圧は保持されたままであり、引き続き再設定された注入電流によって該当EL素子が再設定されて発光を継続する。
図4は電流設定方式の画素回路2の他の構成例である。P7及びP8が行制御信号20に対応し、列制御信号14として電流信号i(data)が入力され、M400/Dは接地されたEL素子の電流注入端子に接続されている。
図5のタイムチャートを使用して動作を説明する。時刻t0以前において、該当m行のP7及びP8は各々Lレベル及びHレベルであるのでM200及びM300は共にOFFでありM400がONであるので容量C100及びM100のゲート容量に保持された充電電圧によって決定されたM100/G電圧によってEL素子に電流が注入されこれに応じて該当EL素子は発光している。
時刻t0において、該当行のP7及びP8は各々Hレベル及びLレベルに変化するとともに、m行目の電流信号i(m)が確定する。M200、M300がともにONしM400がOFFするため、該当行EL素子への電流注入は停止して該当行のEL素子は消灯する。さらにM100に電流信号i(m)が供給されるため、これに応じてM100/G電圧が設定され容量C100及びM100のゲート容量は充電される。
電流信号i(m)が確定している時刻t1において、P8は再びHレベルに変化してM200はOFF状態になり、M100/G電圧の設定動作は終了して保持動作に移行する。
時刻t2においてP7はLレベルに変化してM100への電流供給を停止するとともにM400がONしてM100/G電圧で設定されたM100のドレイン電流が該当EL素子に注入されこれに応じて該当EL素子は時刻t1以前の再設定された発光を開始しこれを再び設定されるまで継続する。
本発明は以上の検討結果を踏まえ、これまで知られていなかった新規な電流信号出力回路を実現し、特にばらつきを抑制した出力を得られる電流信号出力回路を実現することを課題とする。また、それを用いて表示むらの少ない表示装置を実現することを課題とする。
本発明に係る電流信号出力回路の発明の一つは以下のように構成される。すなわち、
入力される電圧信号に応じて電流信号を出力する電流信号出力回路であって、
電流信号制御回路を有しており、
該電流信号制御回路は、
少なくとも、第1から第6のスイッチと、第1、第2の容量素子と、第1、第2のトランジスタとを備えており、
第1のスイッチの第1端子は電圧信号を与える電圧信号線に接続され、第1のスイッチの第2端子は第1の容量素子の第1端子に接続され、
第1の容量素子の第2端子は第1のトランジスタのゲート電極に接続され、
第3のスイッチの第1端子と第2端子とは第1のトランジスタのゲート電極と第2主電極とに夫々接続され、
第1のトランジスタの第1主電極は第1の電源に接続され、
第1のトランジスタの第2主電極は第4のスイッチの第1端子に接続され、
第2のスイッチの第1端子は電圧信号を与える電圧信号線に接続され、第2のスイッチの第2端子は第2の容量素子の第1端子に接続され、
第2の容量素子の第2端子は第2のトランジスタのゲート電極に接続され、
第5のスイッチの第1端子と第2端子とは第2のトランジスタのゲート電極と第2主電極とに夫々接続され、
第2のトランジスタの第1主電極は第1の電源に接続され、
第2のトランジスタの第2主電極は第6のスイッチの第1端子に接続され、
第4及び第6のスイッチの第2端子は互いに接続されて前記電流信号を出力する電流信号出力端子とされ、
第1から第6のスイッチの制御端子は、夫々第1から第6の制御信号線に接続されていることを特徴とする電流信号出力回路、である。
なお本発明においては、スイッチの第1端子、第2端子とは、スイッチがその間の導通を制御するところの2端子を意味しており、スイッチの導通はスイッチの制御端子に入力される制御信号により制御される。また、トランジスタの第1主電極、第2主電極とは、ゲート電極以外の2電極、即ちソース電極とドレイン電極とのいずれかを表している。また、容量素子の第1端子、第2端子とは、容量素子の2端子の各々を便宜上示すものに過ぎず、特別区別する意味を有するものではない。
本発明に係る電流信号出力回路の他の発明は以下のように構成される。すなわち、
入力される電圧信号に応じて電流信号を出力する電流信号出力回路であって、
電流信号制御回路を有しており、
該電流信号制御回路は、
少なくとも、第1から第8のスイッチと、第1、第2の容量素子と、第1から第4のトランジスタとを備えており、
第1のスイッチの第1端子は電圧信号を与える電圧信号線に接続され、第1のスイッチの第2端子は第1の容量素子の第1端子に接続され、
第1の容量素子の第2端子は第1のトランジスタのゲート電極に接続され、
第3のスイッチの第1端子と第2端子とは第1のトランジスタのゲート電極と第2主電極とに夫々接続され、
第1のトランジスタの第1主電極は第1の電源に接続され、
第1のトランジスタの第2主電極は第4のスイッチの第1端子と第7のスイッチの第1端子とに接続され、
第7のスイッチの第2端子は第3のトランジスタの第1主電極に接続され、
第3のトランジスタはゲート電極と第1主電極又は第2主電極とが短絡されており且つ第2主電極は第2の電源に接続され、
第2のスイッチの第1端子は電圧信号を与える電圧信号線に接続され、第2のスイッチの第2端子は第2の容量素子の第1端子に接続され、
第2の容量素子の第2端子は第2のトランジスタのゲート電極に接続され、
第5のスイッチの第1端子と第2端子とは第2のトランジスタのゲート電極と第2主電極とに夫々接続され、
第2のトランジスタの第1主電極は第1の電源に接続され、
第2のトランジスタの第2主電極は第6のスイッチの第1端子と第8のスイッチの第1端子とに接続され、
第8のスイッチの第2端子は第4のトランジスタの第1主電極に接続され、
第4のトランジスタはゲート電極と第1主電極又は第2主電極とが短絡されており且つ第2主電極は第2の電源に接続され、
第4及び第6のスイッチの第2端子は互いに接続されて外部に前記電流信号を出力する電流信号出力端子とされ、
第1から第8のスイッチの制御端子は、夫々第1から第8の制御信号線に接続されていることを特徴とする電流信号出力回路である。
具体的には、第3のスイッチと第7のスイッチの双方が導通する期間を設ける及び/又は第5のスイッチと第8のスイッチの双方が導通する期間を設けるようにすると好適である。
また本発明に係る電流信号出力回路の他の発明として、以下を挙げることができる。すなわち、
(4)
入力される電圧信号に応じて電流信号を出力する電流信号出力回路であって、
電流信号制御回路を有しており、
該電流信号制御回路は、
少なくとも、第1及び第3のスイッチと、第1の容量素子と、第1のトランジスタとを備えており、
第1のスイッチの第1端子は電圧信号を与える電圧信号線に接続され、第1のスイッチの第2端子は第1の容量素子の第1端子に接続され、
第1の容量素子の第2端子は第1のトランジスタのゲート電極に接続され、
第3のスイッチの第1端子と第2端子とは第1のトランジスタのゲート電極と第2主電極とに夫々接続され、
第1のトランジスタの第1主電極は第1の電源に接続されていることを特徴とする電流信号出力回路である。
ここで、
(5)
前記第3のスイッチを介して第1のトランジスタのゲート電極を充電した後、第1のトランジスタのゲート電極の電圧が閾値電圧に近づくように放電させてから、前記第1のスイッチに与えられる電圧信号に応じた電圧に第1のトランジスタのゲート電極を充電し、該充電された状態に応じた電流信号を前記第1のトランジスタの第2主電極から電流信号を出力する構成を好適に採用できる。
また、前記第3のスイッチの第2端子には第3のスイッチを介して第1のトランジスタのゲート電極を充電するための電流供給経路が接続されている構成を好適に採用できる。該電流供給経路に流れる電流を制御するスイッチを更に有する構成を好適に採用できる。
本発明に係る電流信号出力回路の他の発明は以下のように構成される。すなわち、
(6)
入力される電圧信号に応じて電流信号を出力する電流信号出力回路であって、
電流信号制御回路を有しており、
該電流信号制御回路は、
少なくとも、第1のスイッチと、第1の容量素子と、第1のトランジスタとを備えており、
第1のスイッチの第1端子は電圧信号を与える電圧信号線に接続され、第1のスイッチの第2端子は第1の容量素子の第1端子に接続され、
第1の容量素子の第2端子は第1のトランジスタのゲート電極に接続され、
第1のトランジスタの第1主電極は第1の電源に接続されていることを特徴とする電流信号出力回路である。
ここで、(7)前記第1のトランジスタのゲート電極の電圧が閾値電圧に近づくように放電させてから、前記第1のスイッチに与えられる電圧信号に応じた電圧に第1のトランジスタのゲート電極を充電し、該充電された状態に応じた電流信号を前記第1のトランジスタの第2主電極から出力する構成を好適に採用できる。
また、(8)前記第1のトランジスタのゲート電極の電圧が閾値電圧に近づくように放電させる構成においては、第1のスイッチに与えられる電圧信号が基準レベルになっている期間において、前記第1のトランジスタのゲート電極の電圧が閾値電圧に近づくように放電させる構成を好適に採用できる。
また(9)上記(4)から(8)のいずれかに記載の電流信号制御回路を少なくとも2つ有しており、一方の電流信号制御回路において前記電流信号を出力しているときに、他方の電流信号制御回路において第1のトランジスタのゲート電極を電圧信号に応じた電圧に充電する構成を好適に採用できる。
各電流信号制御回路が前記第1のトランジスタの第2主電極から出力される電流信号を外部に出力するか否かを制御するスイッチを有しており、一方の電流信号制御回路の該スイッチが第1のトランジスタの第2主電極から出力される電流信号を外部に出力する状態にあるときに、他方の電流信号制御回路の該スイッチが第1のトランジスタの第2主電極から出力される電流信号を外部に出力しない状態に制御しておく構成を好適に採用できる。
また本発明は表示装置の発明として、(10)上記の電流信号出力回路と、複数の表示素子とを備えており、前記電流信号出力回路が複数の前記表示素子に対して順次前記電流信号を供給することを特徴とする表示装置の発明を含んでいる。
特に、(11)上記(9)に記載の電流信号出力回路と、複数の表示素子とを備えており、前記電流信号出力回路が複数の前記表示素子に対して順次前記電流信号を供給するように構成されており、前記電流信号出力回路を構成する少なくとも2つの電流信号制御回路と前記複数の表示素子それぞれとの対応関係が非固定的に制御されることを特徴とする表示装置の発明を含んでいる。
電流信号出力回路を構成する少なくとも2つの電流信号制御回路と前記複数の表示素子それぞれとの対応関係が非固定的に制御されるとは、複数の表示素子に対する電流信号の順次の供給を複数回行う際に、ある一巡の順次供給の際に所定の表示素子に対して一方の電流信号制御回路からの出力電流が供給された場合には、該一巡に続く一巡など前記一巡とは異なる一巡の順次供給の際には前記所定の表示素子に対しては他方の電流信号制御回路からの出力電流が供給されるようにすることを言う。複数の表示素子により画面を構成する場合、例えば1フレーム毎など画面の更新(表示画面の内容が変化しない場合を含む)ごとに各表示素子に対応する電流信号制御回路が変化する構成が特に好適である。
なお、表示装置としては前記電流信号出力回路を列方向信号の入力に用い、更に業方向信号の制御を行う行方向制御回路を持つ構成を好適に採用できる。具体的には、上記(10)もしくは(11)に記載の電流信号出力回路と、該電流信号出力回路が順次電流信号を供給する複数の表示素子とを組として、該組を複数備えており、各組に属する表示素子によって表示素子のマトリックスが構成されており、前記電流信号出力回路は該マトリックスの列方向の制御を行うものであり、更に該マトリックスの行方向の制御を行う行制御回路を有する構成を好適に採用できる。
また、上記第4のスイッチ及び第6のスイッチを持つ構成に関して言うと、電流信号出力回路を備えており、該電流信号出力信号からの信号の供給を受ける表示素子を2次元の領域に複数配置した表示装置であって、
第4及び第6のスイッチを選択的に動作させる機能を有し、表示する映像信号のフレームによって第4及び第6のスイッチの動作を奇数行または偶数行で変更する表示装置を好適に採用できる。第4及び第6のスイッチに相当する他のスイッチがなければ第4及び第6のスイッチを相補的に動作させればよい。
また、電流信号制御回路と表示素子との対応関係を非固定にする構成として、電流信号制御回路が各色に対応する信号を切り替えながら出力する構成を好適に採用できる。
なお、以上の構成における表示素子としては、電子放出素子と該電子放出素子が放出する電子によって発光する発光体とを組み合わせたものなど種々の構成の表示素子を採用できるが、特に好適なのはエレクトロルミネセンス素子を用いた表示素子である。更に具体的に言うと、エレクトロルミネセンス素子と該エレクトロルミネセンス素子を駆動する画素回路とを有する表示素子を好適に用いることができる。
また前記表示素子が画素回路を有しており、該画素回路は前記電流信号出力回路からの信号に対応した電圧値を保持し、該保持した電圧値に応じた電流値を出力するものである構成を特に好適に採用できる。
これらのうち、本発明のエレクトロルミネッセンス装置は、
エレクトロルミネッセンス素子(EL)と、該エレクトロルミネッセンス素子を発光させる駆動電流を供給するための駆動トランジスタ(M100)と、該駆動トランジスタのゲートに接続された容量(C100)と、を有する画素回路(2)の複数と、
トランジスタ(M3)、該トランジスタのゲートに容量素子(C1)を介して映像電圧信号を書き込むための第1のスイッチ(M1)、該トランジスタの一方の主電極をダイオード接続されたトランジスタ(M5)を介して参照電源(Vcc)に接続するための第2のスイッチ(M4)、該トランジスタの該一方の主電極とゲート電極とを接続するための第3のスイッチ(M2)、ならびに該トランジスタの該一方の主電極から前記複数の画素回路に電流信号を供給するための第4のスイッチ(M6)、を有する列制御回路(1)と、
を具備し、
前記列制御回路から前記画素回路に供給された電流信号は、当該画素回路の容量(C100)に充電電圧として保持され、該保持された充電電圧に基づいて前記駆動トランジスタ(M100)が前記エレクトロルミネッセンス素子に前記駆動電流を供給する、エレクトロルミネッセンス装置において、
前記列制御回路は、
前記第1のスイッチ(M1)を閉じてブランキングレベルの電圧を前記容量素子(C1)に入力した状態で、前記第2のスイッチ(M4)を閉じて前記トランジスタ(M3)の前記一方の主電極をダイオード接続されたトランジスタ(M5)を介して前記参照電源(Vcc)に接続し、第3のスイッチ(M2)を閉じて前記トランジスタ(M3)のゲート容量(C2)を充電し、
前記充電を停止して、前記トランジスタ(M3)のゲート容量(C2)に充電された電荷を、前記第3のスイッチ(M2)を介して放電し、
前記第3のスイッチ(M2)を切り離し、前記第2のスイッチ(M4)を閉じた状態で、前記第1のスイッチ(M1)を介して映像電圧信号を前記容量素子(C1)に入力し、前記第1のスイッチ(M1)を切り離して前記トランジスタ(M3)のゲート容量(C2)の電圧を保持し、
前記第2のスイッチ(M4)を切り離し、前記第4のスイッチ(M6)を閉じて、前記トランジスタ(M3)の前記一方の主電極から電流信号を前記画素回路に供給する、
回路であることを特徴とするエレクトロルミネッセンス装置であり、前記列制御回路(1)を2組備え、前記複数の画素回路(2)への電流信号の供給を交互に行う構成を好適に採用でき、前記複数の画素回路(2)の各々に供給される電流信号は、前記映像電圧信号のフレームごとに、前記列制御回路(1)の2組から交互に供給される構成をより好適に採用できる。
本発明によると、良質な電流信号を発生することができる。また良質な表示を実現することができる。
以下に本発明に係る各実施の形態を説明するが、特に次に示す具体的な問題点を解消できるような実施の形態を説明している。
本発明者は、以下に示す具体的な課題に着目した。
まず図13の電圧設定方式の画素回路を用いた場合、閾電圧Vthのトランジスタ間バラツキをリセットできているが、チャネルの移動度μバラツキが主因の駆動係数βのバラツキに対して対応できていない。チャネルの移動度μバラツキを抑えるには電流駆動トランジスタM100のゲート領域面積を拡大するのが良いが、画素回路面積への制約の大きい200ppiを目指す小型且つ高精細パネルでは駆動トランジスタM100のゲート領域面積によって駆動係数βのバラツキを大きく改善できない。
従って、特に小型の表示パネルを想定した場合に、個々の画素の輝度がランダムに変動した固定ノイズを有した画像となり高画質な表示パネルを実現できないという問題がある。
また、図4の電流設定方式の画素回路を用いた場合、個々の画素回路2においては、小型且つ高精細な表示パネルにおいても閾電圧Vth及び駆動係数βのバラツキのリセットが可能であるが、電流設定方式の場合、点順次信号から線順次信号に電圧電流変換して電流信号i(data)を列制御信号14として出力する列制御回路が必要になる。
しかし、図10(a)及び図11(a)で示すソースカップル回路及びカレントミラー回路を含む電圧電流変換回路gmではTFTの閾電圧Vth及び駆動係数βのバラツキによって各画素列の電圧電流変換特性が均一化されず画像として縦縞の固定パターンを有する表示パネルとなり、高画質化が困難である。
また、上記のように入力映像信号に忠実な電流信号を画素回路に出力しようとすると、列制御回路の構成が複雑化し、表示パネルの小型化に適したものとは言えなかった。
図1は図3に示すような電流設定方式のELパネルに使用する、エレクトロルミネセンス素子駆動制御回路に含まれる電流信号制御回路(以下では主に列制御回路として記す)の一実施形態である。以下、図1に示す具体的な実施態様を参照して本発明を詳細に説明するが、本発明はこの形態に限定されるものではない。
図1に示す好ましい形態においては、列制御回路1は、少なくとも、第1から第8のスイッチ(M1、M7、M2、M6、M8、M10、M4、M11)と、第1、第2の容量素子(C1、C3)と、第1から第4のトランジスタ(M3、M9、M5、M12)とを含み、第1のスイッチM1の第1端子は情報電圧信号を与える情報電圧信号線(映像信号video)に接続され、第1のスイッチM1の第2端子は第1の容量素子C1の第1端子に接続され、第1の容量素子C1の第2端子は第1のトランジスタM3のゲート電極に接続され、第3のスイッチM2の第1端子と第2端子とは第1のトランジスタM3のゲート電極と第2主電極とに夫々接続され、第1のトランジスタM3の第1主電極は第1の電源(GND)に接続され、第1のトランジスタM3の第2主電極は第4のスイッチM6の第1端子と第7のスイッチM4の第1端子とに接続され、第7のスイッチM4の第2端子は第3のトランジスタM5の第1主電極に接続され、第3のトランジスタM5はゲート電極と第1主電極又は第2主電極とが短絡されており且つ第2主電極は第2の電源(VCC)に接続され、第2のスイッチM7の第1端子は情報電圧信号を与える情報電圧信号線(映像信号video)に接続され、第2のスイッチM7の第2端子は第2の容量素子C3の第1端子に接続され、第2の容量素子C3の第2端子は第2のトランジスタM9のゲート電極に接続され、第5のスイッチM8の第1端子と第2端子とは第2のトランジスタM9のゲート電極と第2主電極とに夫々接続され、第2のトランジスタM9の第1主電極は第1の電源GNDに接続され、第2のトランジスタM9の第2主電極は第6のスイッチM10の第1端子と第8のスイッチM11の第1端子とに接続され、第8のスイッチM11の第2端子は第4のトランジスタM12の第1主電極に接続され、第4のトランジスタM12はゲート電極と第1主電極又は第2主電極とが短絡されており且つ第2主電極は第2の電源VCCに接続され、第4及び第6のスイッチM6及びM10の第2端子は互いに接続されて外部に前記電流信号を出力する電流信号出力端子とされ、第1から第8のスイッチ(M1、M7、M2、M6、M8、M10、M4、M11)の制御端子は、夫々第1から第8の制御信号線(SPa、SPb、P1、P3、P4、P6、P2、P5)に接続されている。なお、図1の形態においては、列制御回路1は第3の容量素子(C2)及び第4の容量素子(C4)をも含み、第3の容量素子C2の第1端子は第1の電源に接続され、第2端子は第1のトランジスタM3のゲート電極に接続され、第4の容量素子C4の第1端子は第1の電源に接続され、第2端子は第2のトランジスタM9のゲート電極に接続されているが、これらC2、C4はM3及びM9のゲート入力容量(チャネル容量)のみで実現してもよく、この場合容量C2及びC4は必要ない。
次に、トランジスタのチャネル特性を図1に示すようにM1はnチャネル、M5はpチャネルというように特定した場合について、より具体的に本発明の構成を示し、その動作を説明するが、これは一例に過ぎず、第1の電源GNDと、第2の電源VCCとの間の電位の関係や、各トランジスタのチャネル特性を逆転させたりした場合には、それに合わせて適宜構成を変更すれば良い。
列制御回路1には、映像信号video、サンプリング信号SPa、SPb、制御信号19であるP1〜P6が入力される。
映像信号videoはM1/S及びM7/Sに接続されサンプリング信号SPa及びSPbは各々M1/G、M7/Gに接続される。M1/Dは容量C1に接続され容量C1の他端は一端が接地された容量C2とソースが接地されたM3/Gに接続される。M3/D及びM3/GはM2/D及びM2/Sと接続され、M2/GにはP1が接続される。M3/DはM4/Sと接続され、M4/Dはソースが電源VCCに接続されゲートとドレインが短絡されたM5に接続され、M4/GにはP2が接続される。さらにM3/DにはM6/Sが接続され、M6/Dは電流信号i(data)を出力する端子に接続され、M6/GはP3と接続されている。一方、M7/Dは容量C3に接続され容量C3の他端は一端が接地された容量C4とソースが接地されたM9/Gに接続される。M9/D及びM9/GはM8/D及びM8/Sと接続され、M8/GにはP4が接続される。M9/DはM11/Sと接続され、M11/Dはソースが電源VCCに接続されゲートとドレインが短絡されたM12に接続され、M11/GにはP5が接続される。さらにM9/DにはM10/Sが接続され、M10/Dは電流信号i(data)を出力する端子に接続され、M10/GはP6と接続されている。また各トランジスタのゲートサイズ(W、L)及び容量値は、
M1=M7、M3=M9、M2=M8、M5=M12、C1=C3、C2=C4 ・・・(3)
となっている。
〔列制御回路の動作説明〕
図2は図1の動作を説明するタイムチャートである。図2は映像信号の3水平走査期間、ELパネルからすると3行分の動作を示したものである。
◇時刻t1直前
SPa、SPbは各々L、Lレベルであり、P1〜P6は各々L、L、H、L、H、Lレベルである。したがって、各SW動作をするトランジスタは
M1=OFF、M2=OFF、M4=OFF、M6=ON
M7=OFF、M8=OFF、M11=ON、M10=OFF となる。
この時、M3及びM9は各々ゲート電極に付随する容量に充電された保持電圧Va1及びVb1によって電流駆動している。即ち、M3/D電流Ia1が電流信号i(data)に出力され列制御信号14となる。M9/D電流はM12に供給されM9/D電圧が決定される。
◇時刻t1〜t7
時刻t1において、入力映像信号videoはブランキングレベルVblになっているとともに、SPa、P2、P3、P5、P6は各々H、H、L、L、Hレベルに変化する。
したがって、各SW動作をするトランジスタは
M1=ON、M2=OFF、M4=ON、M6=OFF
M7=OFF、M8=OFF、M11=OFF、M10=ON となる。
この時、M9/G電圧のVb1によって駆動されたM9/D電流Ib1がM3/D電流Ib2に替わって電流信号i(data)に出力されるようになる。電流信号i(data)はELパネルの列長を通過し多数の列画素数に対応する素子に接続する為、大きな寄生容量を駆動しなければならないので、図に示すように画素回路への有効電流供給遷移Ia1→Ib1に時間を要する。時刻t2になる前にP1はHレベルになりM2=ONとなり、この時点から時刻t2の短時間においてM3/GはM5によって充電される。
時刻t2でM3/GのM5による充電動作は停止して、M3/Gは自身の閾電圧Vthに漸近するように自己放電動作を行う。
時刻t3においてSPaはLレベルに変化してM1=OFFになる。時刻t4になる前にP1がLレベルに変化しM2=OFFになり、この時点でM3の自己放電動作は終了する。この時点から時刻t4までの期間、M2及びM4はともにOFFになりM3/Dは急速にLレベルに変化する為、ドレイン−ゲート容量などによってM3/Gは図に示すように多少電圧降下が発生する。
P2がHレベルに変化する時刻t4においてM4=ONになるので再びM3/Dは上昇する為、再びM3/Gは図に示すように再び電圧上昇しほぼ元の状態に戻る。この時点でM3/Gは自身の閾電圧Vth近傍であるのでM3/D電流はほとんどゼロである。時刻t1〜t7の映像信号videoの有効期間内では、水平サンプリング信号群SPaが発生するがSPbは発生しない。時刻t5〜t6において該当する列の水平サンプリング信号SPaが発生して自身の閾電圧Vth近傍に保持されているM3/G電圧を、この時点でのブランキングレベルを基準とする映像信号レベルd1によって遷移電圧ΔV1変化させる。
ΔV1は(4)式で概略示される。
ΔV1=d1×C1÷(C1+C2+C(M3)) ・・・(4)
C(M3)はM3ゲート入力容量を示す。このときM3/D電流は(2)式で示される。該当するSPaがLレベルに変化するとM1=OFFなり、M1の寄生容量動作によって多少電圧降下したVa2に変化して再びM3/G電圧は保持状態になる。
◇時刻t7〜t13
時刻t7において、入力映像信号videoはブランキングレベルVblになっているとともに、SPb、P2、P3、P5、P6は各々H、L、H、H、Lレベルに変化する。
したがって、各SW動作をするトランジスタは
M1=OFF、M2=OFF、M4=OFF、M6=ON
M7=ON、M8=OFF、M11=ON、M10=OFF となる。
この時、M3/G電圧のVa2によって駆動されたM3/D電流Ia2がM9/D電流Ib1に替わって電流信号i(data)に出力されるようになる。電流信号i(data)はELパネルの列長を通過し多数の列画素数に対応する素子に接続する為、大きな寄生容量を駆動しなければならないので、図に示すように画素回路への有効電流供給遷移Ib1→Ia2に時間を要する。時刻t8になる前にP4はHレベルになりM8=ONとなり、この時点から時刻t8までの短時間においてM9/GはM12によって充電される。
時刻t8でM9/GのM12による充電動作は停止して、M9/Gは自身の閾電圧Vthに漸近するように自己放電動作を行う。
時刻t9においてSPbはLレベルに変化してM7=OFFになる。時刻t10になる前にP4がLレベルに変化しM8=OFFになり、この時点でM9の自己放電動作は終了する。この時点から時刻t10までの期間、M8及びM11はともにOFFになりM9/Dは急速にLレベル変化する為、ドレイン−ゲート容量などによってM9/Gは図に示すように多少電圧降下が発生する。
P5がHレベルに変化する時刻t10においてM11=ONになるので再びM9/Dは上昇する為、再びM9/Gは図に示すように再び電圧上昇しほぼ元の状態に戻る。この時点でM9/Gは自身の閾電圧Vth近傍であるのでM9/D電流はほとんどゼロである。時刻t7〜t13の映像信号videoの有効期間内で水平サンプリング信号群SPbが発生するがSPaは発生しない。
時間t11〜t12において該当する列の水平サンプリング信号SPbが発生して自身の閾電圧Vth近傍に保持されているM9/G電圧を、この時点でのブランキングレベルを基準とする映像信号レベルd2によって遷移電圧ΔV2だけ変化させる。ΔV2は(5)式で概略示される。
ΔV2=d2×C3÷(C3+C4+C(M9)) ・・・(5)
C(M9)はM9ゲート入力容量を示す。このときM9/D電流は(2)式で示される。該当するSPbがLレベルに変化するとM7=OFFなり、M7の寄生容量動作によって多少電圧降下したVb2に変化して再びM9/G電圧は保持状態になる。
◇時刻t13〜1水平走査期間
時刻t13において、入力映像信号videoはブランキングレベルVblになっているとともに、SPa、P2、P3、P5、P6は各々H、H、L、L、Hレベルに変化する。
したがって、各SW動作をするトランジスタは
M1=ON、M2=OFF、M4=ON、M6=OFF
M7=OFF、M8=OFF、M11=OFF、M10=ON となる。
この時、M9/G電圧のVb2によって駆動されたM9/D電流Ib2がM3/D電流Ia2に替わって電流信号i(data)に出力されるようになる。電流信号i(data)はELパネルの列長を通過し多数の列画素数に対応する素子に接続する為、大きな寄生容量を駆動しなければならないので、Ia2とIb2とが異なる場合には、Ib1→Ia2の変化と同様に画素回路への有効電流供給遷移Ia2→Ib2の変化に時間を要する。時刻t14になる前にP1はHレベルになりM2=ONとなり、この時点から時刻t14の短時間においてM3/GはM5によって充電される。
時刻t14でM3/GのM5による充電動作は停止してM3/Gは自身の閾電圧Vthに漸近するように自己放電動作を行う。
時刻t15においてSPaはLレベルに変化してM1=OFFになる。時刻t16になる前にP1がLレベルに変化しM2=OFFになり、この時点でM3の自己放電動作は終了する。この時点から時刻t16までの期間、M2及びM4はともにOFFになりM3/Dは急速にLレベルに変化する為、ドレイン−ゲート容量などによってM3/Gは図に示すように多少電圧降下が発生する。
P2がHレベルに変化する時刻t16においてM4=ONになるので再びM3/Dは上昇する為、再びM3/Gは図に示すように再び電圧上昇しほぼ元の状態に戻る。この時点でM3/Gは自身の閾電圧Vth近傍であるのでM3/D電流はほとんどゼロである。
時間t16〜t17の映像信号videoの有効期間内では、水平サンプリング信号群SPaが発生するがSPbは発生しない。
時間t17〜t18において該当する列の水平サンプリング信号SPaが発生し、自身の閾電圧Vth近傍に保持されているM3/G電圧を、この時点でのブランキングレベルを基準とする映像信号レベルd3によって遷移電圧ΔV3だけ変化させる。
ΔV3は(6)式で概略示される。
ΔV3=d3×C1÷(C1+C2+C(M3)) ・・・(6)
C(M3)はM3ゲート入力容量を示す。このときM3/D電流は(2)式で示される。該当するSPaがLレベルに変化するとM1=OFFとなり、M1の寄生容量動作によって多少電圧降下したVa2に変化して再びM3/G電圧は保持状態になる。
本発明のELパネルは、図3に示すようなアクティブマトリクス型の電流設定方式のELパネルにおいて、列制御回路1として上記本発明の電流信号制御回路を用いることにより実現され、列制御回路1を上記のように制御する以外は従来と同様にして動作させることができる。従って、画素回路2についても、言うまでもなく図4や図6に示す形態のものが使用できる。
また本発明は、エレクトロルミネセンス素子と一対に配置され、入力される電流信号に応じて各々のエレクトロルミネセンス素子に注入電流を供給する画素回路が、2次元の領域に複数配置されたエレクトロルミネセンスパネルにおいて、外部から入力される情報電圧信号に応じて画素回路に対して電流信号を供給するための電流信号制御回路を複数備え、夫々の電流信号制御回路が、単一の情報電圧信号を入力とし、該当する制御回路書き込み期間に入力される情報電圧信号に対応した第1の電圧値を保持し、該保持した第1の電圧値に対応した電流信号を制御回路出力期間に選択された画素回路に出力する機能を有し、夫々の画素回路が、該当する画素回路書き込み期間に入力される電流信号に対応した第2の電圧値を保持し、該保持した第2の電圧値に対応した注入電流をエレクトロルミネセンス素子に対して該当する発光期間に供給し続ける機能を有するものを含んでいる。
このようなエレクトロルミネセンスパネルは、上記に詳述した本発明の電流信号制御回路を用い、図4〜図7に示すような電流設定方式の画素回路を用いた図3のようなELパネルをその具体的な実施形態として包むものである。図1、図2に基づく本発明の電流信号制御回路の構成及び動作についての説明、及び図4〜図7に基づく従来の画素回路の構成及び動作についての説明と対応させると、次のようになる。
まず、電流信号制御回路が入力する単一の情報電圧信号とは、videoに対応し、図8に示すような従来例と異なり基準信号REFは不要である。
該当する制御回路書き込み期間とは、図1のような一つの電流信号制御回路において、サンプリング信号SPaにより、第1のスイッチM1がONしている期間(例えば図2におけるt5〜t6の間のSPaがHである期間)等に対応する。この期間に該当する電流信号制御回路に入力された情報電圧信号に対応した第1の電圧値は、例えば、第1の容量素子C1にて保持し、C1にゲート電極が接続された第1のトランジスタM3を出力手段として用いて前記保持した第1の電圧値に対応した電流信号を出力することができる。この電流信号は、制御回路出力期間に選択された画素回路に出力するが、制御回路出力期間とは、図1のような一つの電流信号制御回路において、第4の制御信号P3により第4のスイッチM6がONしている期間(例えば図2におけるt7〜t13のP3がHである期間)等に対応している。また、画素回路が選択されているとは、例えば図4に示すような画素回路2の場合には、図5におけるt0〜t2の期間のように、行制御信号のP7がHでありM300がONしてM100/Gの設定動作の状態にあることを指しており、これは画素回路書き込み期間でもある。
夫々の画素回路において、上記画素回路書き込み期間に電流信号制御回路から入力される電流信号に対応した第2の電圧値は、例えば図4の画素回路の場合には、第2電圧保持手段として容量素子C100を利用して保持し、C100にゲート電極が接続されたトランジスタM3を注入手段として用いて前記保持した第2の電圧値に対応した注入電流をEL素子に対して該当する発光期間に供給し続けることができる。ここで該当する発光期間とは、例えば図5におけるt2以降のP7がLでありM300がOFFし、M400がONしてEL素子に注入電流が供給できる期間である。
以上説明したような本発明は、入力映像信号video等の情報電圧信号を基に線順次電流信号i(data)を出力することができるものである。
図1の列制御回路1には電圧設定回路が搭載されているので、電流駆動トランジスタであるM3及びM9の動作に留意する必要がある。ELパネルにおいて、列制御回路1は画素回路に比べると面積的な余裕があるため、M3及びM9のゲート面積を大きくできる。一般にTFTの基本サイズの駆動係数バラツキΔβは20%pp程度であるが、本発明のようにM3及びM9のゲート面積を大きくできることにより、例えばこれらを画素回路に設ける場合よりも16倍のサイズで構成した場合、駆動係数バラツキΔβを1/4の5%pp程度とすることが期待できる。
さらに図2で示す動作において、SPa、P1、P2,P3とSPb、P4、P5、P6の各々のペアの制御信号を、映像信号フレーム毎に受け持つ水平走査期間を奇数⇔偶数と切り替え、第4及び第6のスイッチ(M6、M10)を相補的に動作させると、各画素の電流信号i(data)はM3及びM9によって発生したものになるので駆動係数バラツキΔβはさらに1/√2の3.5%ppになる。
また、該当列の列制御回路の処理する色を決定せず映像信号フレーム毎に入力映像信号によって、例えばR→G→B、G→B→R、B→R→Gの様に切り替え、同一画素の3色の列制御回路1からの電流信号i(data)を切り替えるようにすることもできる。即ち、情報電圧信号として3色の映像信号群が少なくとも入力されるものであるとき、3つの列制御回路を一組とし、該一組の列制御回路から出力される各色の映像信号に対応する電流信号を、映像信号フレーム単位で前記一組の列制御回路に含まれる3つの列制御回路間で切り替えて出力させるようにする。この場合、駆動係数バラツキΔβはさらに1/√3の2.0%ppにできる。
また、本発明において、SPa、P1、P2、P3を使用するM1〜M6及びC1、C2を含む第1のブロックと、SPb、P4,P5,P6を使用するM7〜M12及びC3、C4を含む第2のブロックとにより交互に電流信号i(data)を出力させることにより、サンプリング信号SPa群又はSPb群の終了時点から各列制御回路から所望の電流出力が得られるため、このような構成が好ましい。しかしながら、サンプリング信号SPa群の終了時点から次の行制御開始タイミングまで該当画素回路に電流供給するように構成すると、図1の列制御回路はSPb、P4,P5,P6を使用せずM7〜M12、C3、C4を除く列制御回路に構成しても良い。
また、図1において、P2、M4、M5及びP5、M11、M12から構成される、M3/D及びM9/Dのバイアス回路及びM3/G及びM9/Gの充電回路は、無くても本発明の基本的概念を崩すものでは無い。
さらに、図2において、P1及びP2の変化タイミングは時刻t1、t3、t13、t15としてSPaと等しくしても良い。また、P4及びP5の変化タイミングは時刻t8、t10としてSPbと等しくしても良い。
また、本発明においてはトランジスタとして、通常、特性のばらつきが問題となるTFTを用いた場合に顕著な効果を有するものであるが、単結晶シリコンを用いた絶縁ゲート型電界効果トランジスタで回路を構成した場合にも広く適用できるものである。
以上説明した様に本発明を適用したEL素子駆動制御回路を使用した場合、TFT等の絶縁ゲート型電界効果トランジスタの素子特性バラツキを簡単な回路構成によって高精細表示の要望を損うこと無く大幅に軽減できるため、均一な特性を有する表示画像が得られるELパネルを実現でき、高精細ELパネルの小型化にも著しい効果を有するものとなる。
図16は上記実施形態で説明したELパネルを表示装置として用いた情報表示装置の構成を説明する図である。この情報表示装置は携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラのいずれかの形態をとる。もしくはそれらの各機能の複数を実現する装置である。上記実施形態で説明してきたELパネルに相当するのが表示装置1601である。符号1602は情報入力部である。携帯電話の場合には情報入力部はアンテナを含んで構成され、例えばPDAや携帯パソコンの場合には情報入力部はネットワークに対するインターフェース部を含んで構成され、スチルカメラやムービーカメラの場合には情報入力部はCCDやCMOSなどによるセンサ部を含んで構成される。符号1603は情報入力部1602と表示装置1601を保持する筐体である。
エレクトロルミネセンス素子駆動制御回路に含まれる列制御回路の一実施形態である。 図1の列制御回路の動作を説明するタイムチャートである。 電流設定方式によるELパネル全体の回路図である。 電流設定方式の画素回路である。 図4の画素回路の動作を説明するタイムチャートである。 電流設定方式の画素回路である。 図6の画素回路の動作を説明するタイムチャートである。 電流設定方式のEL素子駆動制御回路に含まれる列制御回路の一例である。 図8の列制御回路の動作を説明するタイムチャートである。 図8の形態の列制御回路に使用される電圧電流変換回路を説明するための図である。(a)は回路図である。(b)は(a)の回路の電圧電流変換特性を説明する図である。 図8の形態の列制御回路に使用される別の電圧電流変換回路を説明するための図である。(a)は回路図である。(b)は(a)の回路の電圧電流変換特性を説明する図である。 電圧設定方式によるELパネル全体の回路図である。 電圧設定方式による画素回路である。 電圧設定方式による列制御回路である。 図12のELパネルの動作を説明するタイムチャートである。 情報表示装置の構成を示す図である。
符号の説明
1 列制御回路
2 画素回路
3 水平シフトレジスタ
4 ゲート回路
5 垂直シフトレジスタ
6,7,8 入力回路
9 画素表示領域
10 入力映像信号
11,11a 水平走査制御信号
12,12a 垂直走査制御信号
13,13a 補助列制御信号
14 列制御信号
15 水平サンプリング信号ゲート回路
16 ゲート回路
17 水平サンプリング信号
18 水平サンプリング信号
19 制御信号
20 行制御信号
21 制御信号
22 列制御回路

Claims (3)

  1. エレクトロルミネッセンス素子(EL)と、該エレクトロルミネッセンス素子を発光させる駆動電流を供給するための駆動トランジスタ(M100)と、該駆動トランジスタのゲートに接続された容量(C100)と、を有する画素回路(2)の複数と、
    トランジスタ(M3)、該トランジスタのゲートに容量素子(C1)を介して映像電圧信号を書き込むための第1のスイッチ(M1)、該トランジスタの一方の主電極をダイオード接続されたトランジスタ(M5)を介して参照電源(Vcc)に接続するための第2のスイッチ(M4)、該トランジスタの該一方の主電極とゲート電極とを接続するための第3のスイッチ(M2)、ならびに該トランジスタの該一方の主電極から前記複数の画素回路に電流信号を供給するための第4のスイッチ(M6)、を有する列制御回路(1)と、
    を具備し、
    前記列制御回路から前記画素回路に供給された電流信号は、当該画素回路の容量(C100)に充電電圧として保持され、該保持された充電電圧に基づいて前記駆動トランジスタ(M100)が前記エレクトロルミネッセンス素子に前記駆動電流を供給する、エレクトロルミネッセンス装置において、
    前記列制御回路は、
    前記第1のスイッチ(M1)を閉じてブランキングレベルの電圧を前記容量素子(C1)に入力した状態で、前記第2のスイッチ(M4)を閉じて前記トランジスタ(M3)の前記一方の主電極をダイオード接続されたトランジスタ(M5)を介して前記参照電源(Vcc)に接続し、第3のスイッチ(M2)を閉じて前記トランジスタ(M3)のゲート容量(C2)を充電し、
    前記充電を停止して、前記トランジスタ(M3)のゲート容量(C2)に充電された電荷を、前記第3のスイッチ(M2)を介して放電し、
    前記第3のスイッチ(M2)を切り離し、前記第2のスイッチ(M4)を閉じた状態で、前記第1のスイッチ(M1)を介して映像電圧信号を前記容量素子(C1)に入力し、前記第1のスイッチ(M1)を切り離して前記トランジスタ(M3)のゲート容量(C2)の電圧を保持し、
    前記第2のスイッチ(M4)を切り離し、前記第4のスイッチ(M6)を閉じて、前記トランジスタ(M3)の前記一方の主電極から電流信号を前記画素回路に供給する、
    回路であることを特徴とするエレクトロルミネッセンス装置。
  2. 前記列制御回路(1)を2組備え、前記複数の画素回路(2)への電流信号の供給を交互に行うことを特徴とする請求項1に記載のエレクトロルミネッセンス装置。
  3. 前記複数の画素回路(2)の各々に供給される電流信号は、前記映像電圧信号のフレームごとに、前記列制御回路(1)の2組から交互に供給されることを特徴とする請求項2に記載のエレクトロルミネッセンス装置。
JP2003305081A 2002-09-02 2003-08-28 エレクトロルミネッセンス装置 Expired - Fee Related JP4416456B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003305081A JP4416456B2 (ja) 2002-09-02 2003-08-28 エレクトロルミネッセンス装置
US10/650,776 US7126565B2 (en) 2002-09-02 2003-08-29 Current signal output circuit and display apparatus and information display apparatus using the current signal output circuit
US11/440,182 US7221341B2 (en) 2002-09-02 2006-05-25 Display apparatus driving method using a current signal

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002256432 2002-09-02
JP2003305081A JP4416456B2 (ja) 2002-09-02 2003-08-28 エレクトロルミネッセンス装置

Publications (3)

Publication Number Publication Date
JP2004145296A JP2004145296A (ja) 2004-05-20
JP2004145296A5 JP2004145296A5 (ja) 2006-08-10
JP4416456B2 true JP4416456B2 (ja) 2010-02-17

Family

ID=32396230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003305081A Expired - Fee Related JP4416456B2 (ja) 2002-09-02 2003-08-28 エレクトロルミネッセンス装置

Country Status (2)

Country Link
US (2) US7126565B2 (ja)
JP (1) JP4416456B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342560B2 (en) * 2004-04-01 2008-03-11 Canon Kabushiki Kaisha Voltage current conversion device and light emitting device
JP2005331900A (ja) * 2004-06-30 2005-12-02 Eastman Kodak Co 表示装置
JP4889205B2 (ja) * 2004-06-30 2012-03-07 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー アクティブマトリクス型表示装置
JP4843203B2 (ja) * 2004-06-30 2011-12-21 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー アクティブマトリクス型表示装置
JP4160032B2 (ja) * 2004-09-01 2008-10-01 シャープ株式会社 表示装置およびその駆動方法
KR101057275B1 (ko) * 2004-09-24 2011-08-16 엘지디스플레이 주식회사 유기발광소자
US20060120357A1 (en) * 2004-12-03 2006-06-08 Canon Kabushiki Kaisha Programming circuit, light emitting device using the same, and display device
JP2007271968A (ja) * 2006-03-31 2007-10-18 Canon Inc カラー表示装置及びアクティブマトリクス装置
US7852299B2 (en) * 2006-03-31 2010-12-14 Canon Kabushiki Kaisha Active-matrix device
JP2007271969A (ja) * 2006-03-31 2007-10-18 Canon Inc カラー表示装置及びアクティブマトリクス装置
JP2008009277A (ja) * 2006-06-30 2008-01-17 Canon Inc 電圧電流変換方法、電圧電流変換回路、及びアクティブマトリクス型表示装置
JP2008009276A (ja) * 2006-06-30 2008-01-17 Canon Inc 表示装置及びそれを用いた情報処理装置
JP4281765B2 (ja) 2006-08-09 2009-06-17 セイコーエプソン株式会社 アクティブマトリクス型発光装置、電子機器およびアクティブマトリクス型発光装置の画素駆動方法
JP5495510B2 (ja) * 2007-06-19 2014-05-21 キヤノン株式会社 表示装置及びそれを用いた電子機器
JP2009014836A (ja) * 2007-07-02 2009-01-22 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
CN101779229B (zh) * 2007-08-21 2012-11-07 佳能株式会社 显示装置及其驱动方法
JP2009080272A (ja) * 2007-09-26 2009-04-16 Canon Inc アクティブマトリクス型表示装置
JP2009109641A (ja) 2007-10-29 2009-05-21 Canon Inc 駆動回路、及びアクティブマトリクス型表示装置
US7989701B2 (en) * 2007-11-27 2011-08-02 Sabic Innovative Plastics Ip B.V. Multiconductor cable assembly and fabrication method therefor
JP5284198B2 (ja) * 2009-06-30 2013-09-11 キヤノン株式会社 表示装置およびその駆動方法
JP2011013415A (ja) * 2009-07-01 2011-01-20 Canon Inc アクティブマトリックス型表示装置
JP2011028135A (ja) * 2009-07-29 2011-02-10 Canon Inc 表示装置及びその駆動方法
JP2013110282A (ja) * 2011-11-21 2013-06-06 Canon Inc 発光素子の駆動回路および発光装置
JP6124573B2 (ja) 2011-12-20 2017-05-10 キヤノン株式会社 表示装置
CN106982337B (zh) * 2017-04-27 2019-07-23 京东方科技集团股份有限公司 一种cmos图像传感器及其像素电路、驱动方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144166B2 (ja) * 1992-11-25 2001-03-12 ソニー株式会社 低振幅入力レベル変換回路
US5675278A (en) * 1994-02-09 1997-10-07 Texas Instruments Incorporated/Hiji High-Tech Co., Ltd. Level shifting circuit
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JP3325780B2 (ja) 1996-08-30 2002-09-17 シャープ株式会社 シフトレジスタ回路および画像表示装置
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
KR100296113B1 (ko) * 1999-06-03 2001-07-12 구본준, 론 위라하디락사 전기발광소자
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
GB0008019D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
TW493153B (en) * 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
ATE524804T1 (de) * 2000-07-07 2011-09-15 Seiko Epson Corp Stromgesteuerte elektrooptische vorrichtung, z.b. elektrolumineszente anzeige, mit komplementären steuertransistoren, die gegen änderungen der schwellspannung wirksam sind
JP3593982B2 (ja) * 2001-01-15 2004-11-24 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP2002278504A (ja) * 2001-03-19 2002-09-27 Mitsubishi Electric Corp 自発光型表示装置
JP2002351401A (ja) * 2001-03-21 2002-12-06 Mitsubishi Electric Corp 自発光型表示装置
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法
JP3610923B2 (ja) * 2001-05-30 2005-01-19 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
TW554558B (en) * 2001-07-16 2003-09-21 Semiconductor Energy Lab Light emitting device
US6847171B2 (en) * 2001-12-21 2005-01-25 Seiko Epson Corporation Organic electroluminescent device compensated pixel driver circuit
JP3997109B2 (ja) * 2002-05-08 2007-10-24 キヤノン株式会社 El素子駆動回路及び表示パネル
JP3984938B2 (ja) * 2002-09-02 2007-10-03 キヤノン株式会社 シフトレジスタ及び表示装置及び情報表示装置
JP4350463B2 (ja) * 2002-09-02 2009-10-21 キヤノン株式会社 入力回路及び表示装置及び情報表示装置

Also Published As

Publication number Publication date
US20060208978A1 (en) 2006-09-21
US20040104909A1 (en) 2004-06-03
US7126565B2 (en) 2006-10-24
JP2004145296A (ja) 2004-05-20
US7221341B2 (en) 2007-05-22

Similar Documents

Publication Publication Date Title
JP4416456B2 (ja) エレクトロルミネッセンス装置
JP4194451B2 (ja) 駆動回路及び表示装置及び情報表示装置
US8614656B2 (en) Display apparatus, and driving circuit for the same
US7663615B2 (en) Light emission drive circuit and its drive control method and display unit and its display drive method
US7969389B2 (en) Pixel circuit for a current-driven light emitting element
JP3925435B2 (ja) 発光駆動回路及び表示装置並びにその駆動制御方法
US20020041278A1 (en) Electro-optical device and method of driving the same, organic electroluminescent display device, and electronic apparatus
US7196568B2 (en) Input circuit, display device and information display apparatus
US7307463B2 (en) Source follower, voltage follower, and semiconductor device
KR101102372B1 (ko) 반도체장치 및 발광 장치
JP2007179037A (ja) El表示装置及びel表示装置の駆動方法
US6137465A (en) Drive circuit for a LCD device
KR100615128B1 (ko) 능동 매트릭스형 유기 el 패널 구동 회로 및 유기 el디스플레이 장치
JP2005157322A (ja) 駆動回路、表示装置と駆動方法、制御方法、及び駆動装置
US7791570B2 (en) Electrical circuit arrangement for a display device
JP2005173434A (ja) 電圧電流変換回路、該回路を用いた表示装置
JP2011170289A (ja) 表示装置
JP2005165095A (ja) エレクトロルミネッセンス表示装置
KR20010039024A (ko) 전계방출디스플레이(fed) 및 그 구동방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees