Nothing Special   »   [go: up one dir, main page]

JP4496240B2 - インターフェイスモジュール付きlsiパッケージ - Google Patents

インターフェイスモジュール付きlsiパッケージ Download PDF

Info

Publication number
JP4496240B2
JP4496240B2 JP2007209526A JP2007209526A JP4496240B2 JP 4496240 B2 JP4496240 B2 JP 4496240B2 JP 2007209526 A JP2007209526 A JP 2007209526A JP 2007209526 A JP2007209526 A JP 2007209526A JP 4496240 B2 JP4496240 B2 JP 4496240B2
Authority
JP
Japan
Prior art keywords
interface module
guide pin
interposer
reference hole
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007209526A
Other languages
English (en)
Other versions
JP2009044059A (ja
Inventor
浩史 濱崎
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007209526A priority Critical patent/JP4496240B2/ja
Priority to US12/187,853 priority patent/US7667982B2/en
Publication of JP2009044059A publication Critical patent/JP2009044059A/ja
Application granted granted Critical
Publication of JP4496240B2 publication Critical patent/JP4496240B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/222Completing of printed circuits by adding non-printed jumper connections
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • G02B6/4284Electrical aspects of optical modules with disconnectable electrical connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10356Cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、高速信号を外部配線するための信号伝送用高速インターフェイスモジュールを備えたインターフェイスモジュール付LSIパッケージに係わり、特にインターフェイスモジュールとインターポーザとの位置合せ構造の改良をはかったインターフェイスモジュール付きLSIパッケージに関する。また、このLSIパッケージに用いるインターフェイスモジュールに関する。
近年、LSIのクロック周波数が高くなるに伴い、LSI間を接続するインターフェイスのスループット向上が強く望まれている。インターフェイスのスループット向上には、1端子当たりの信号周波数の上昇と端子数の増加が必要である。しかし、端子数を多くすると、LSIパッケージに占める配線の面積が大きくなり、接続のために必要な配線長が長くなる傾向にある。一方、1端子当たりの信号周波数を高くすると、単位長さ当たりの電気信号の減衰は大きくなり線路長に制限が生じる。そのため、周波数の高い高速信号でも減衰量を極力抑えた伝送線路を用いるなど工夫が必要である。
信号周波数依存の信号減衰の影響が少ない伝送路として、光伝送路を用いることが有効である。例えば光ファイバでは、数十m程度では伝送による信号減衰は殆ど無視できる。このような光伝送路を用いるためには、LSI直近で電気/光信号変換を行う方が有利であるため、光電変換機能を持つ光インターフェイスモジュールをLSIパッケージ直近に配置する構造の検討が行われている。
なかでも、信号処理LSIを搭載したインターポーザ(再配線基板)を実装基板(PWB)に通常の実装工程を用いてアセンブリした後、インターポーザに光インターフェイスモジュールを後から熱過程を経ずして搭載することにより、インターフェィスモジュールに熱的影響を与えないLSIパッケージが提案されている(例えば、特許文献1参照)。
しかしながら、(特許文献1)に記載の構造では、インターフェイスモジュールとインターポーザとの位置合せを行うのが極めて難しいという問題があった。この種の位置合わせとして基準穴とガイドピンを用いる方法もあるが、この場合、複数の基準穴にそれぞれガイドピンを挿入することが必要なため、基準穴とガイドピンとのクリアランスが必要となる。これは、基準穴の直径に比してガイドピンの直径を小さくしておかないと、基準穴間又はガイドピン間の僅かなずれ(ピッチずれ)が生じても、ガイドピンを基準穴に挿入することができなくなってしまうからである。そして、このクリアランスはそれぞれのピッチずれ、穴径及びピン径のばらつき誤差を含むため、高い精度の位置合わせを阻む要因となり、インターフェイスモジュールとインターポーザの電気接続の多ピン化に伴う狭ピッチ化が制限されると云う問題があった。
特開2004−253456号公報
本発明は、上記事情を考慮して成されたもので、その目的とするところは、インターフェイスモジュールとインターポーザとを高い精度で位置決めすることができ、電気接続の多ピン化に伴う狭ピッチ化にも対応し得るインターフェイスモジュール付きLSIパッケージ及びインターフェイスモジュールを提供することにある。
本発明の一態様は、信号処理LSIが搭載され、下面側に実装ボード接続用端子を有し、上面側に第1の電気接続端子を有するインターポーザと、外部配線するための伝送線路を有し、該伝送線路に信号を送出又は該伝送線路から信号を受信する駆動素子を内蔵し、下面側に前記駆動素子に電気的に接続された第2の電気接続端子を有するインターフェイスモジュールと、を具備してなり、前記第1の電気接続端子と前記第2の電気接続端子が接続されるインターフェイスモジュール付きLSIパッケージであって、前記インターポーザとインターフェイスモジュールの一方に第1の基準穴が設けられ、他方に基端の径が前記基準穴よりも大きく先端の径が前記基準穴よりも小さいテーパ部を持ち、前記インターポーザとインターフェイスモジュールとの対向方向に移動可能な第1のガイドピンが半固定状態で設けられ、前記ガイドピンのテーパ部を前記基準穴の開口縁に押し当てることで、前記インターフェイスモジュールと前記インターポーザの面内方向の相対位置が位置決めされることを特徴とする。
本発明によれば、インターフェイスモジュールとインターポーザとを高い精度で位置決めすることができ、これにより電気接続の多ピン化に伴う狭ピッチ化に対応することが可能となる。
以下、図面を参照して本発明の実施形態を説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係わるインターフェイスモジュール付きLSIパッケージの概略構成を示す断面図であり、(a)はインターフェイスモジュールの接続前、(b)は接続後の状態を示している。図2は、インターフェイスモジュールの接続後のインターフェイスモジュール付きLSIパッケージの要部構成を拡大して示す断面図である。
図中の1は信号処理LSIで、このLSI1はインターポーザ2の表面上に搭載されている。より具体的には、LSI1は、インターポーザ2に半田バンプ(図示せず)により電気接続され、アンダーフィル樹脂3で半田バンプ接続部が封止されている。
インターポーザ2の表面には高速信号配線4が設けられており、この配線4の一部はLSI1の信号入出力端子と接続されている。また、高速信号配線4の一部は、後述するインターフェイスモジュールの第2の電気接続端子と接続すべき第1の電気接続端子を成している。
インターポーザ2の裏面には、例えばボールグリッドアレイ(BGA)などで形成された実装ボード接続用電気端子5が設けられている。インターポーザ2は、電気端子5を用いて、実装ボード(図示せず)に半田リフロー実装される。そして、実装ボードから電源電圧や比較的低速の制御信号やGNDがインターポーザ2を通じてLSI1に供給されるようになっている。
図中の10はインターフェイスモジュールであり、このインターフェイスモジュール10は高速信号を外部配線するための伝送線路11と、伝送線路11に信号を送出又は伝送線路11から信号を受信する駆動素子部12を有している。
伝送線路11は、光ファイバや光導波路や細線同軸線路からなる。伝送線路11として光ファイバを用いた場合には、細線同軸線路に比較して伝送損失が数十mの長さでは殆ど無視できることや径を小さくでき小型化が可能であること、グランドラインを送信受信で分離できるなど利点は多い。
駆動素子部12には、発光素子や受光素子などの光素子とインターフェイスICが内蔵されている。そして、光素子やインターフェイスICへの配線は、内部配線14により内側(LSI1側)に引き出されて第2の電気接続端子16に接続されている。電気接続端子16は、インターポーザ2上に形成された電気配線4の一部(第1の電気接続端子)と電気的に接続されている。
インターフェイスモジュール10の中央部には開口が設けられており、インターポーザ2へインターフェイスモジュール10を搭載した時に、信号処理LSI1はこの開口内に挿入され、信号処理LSI1の上面とインターフェイスモジュール10の上面とが略同じ高さになるようにしている。これにより、信号処理LSI1及びインターフェイスモジュール10を共通のヒートシンク7で冷却するものとなっている。
ここまでの基本構成は、前述した(特許文献1)と実質的に同様であるが、本実施形態ではこれに加えて次のような位置決め機構が設けられている。
インターポーザ2には、インターポーザ2の表面に対して略垂直方向に貫通する位置決め用の円形の基準穴21が形成されている。一方、インターフェイスモジュール10には、基準穴21の直径より太い径を持つガイドピン22が保持穴23に圧入などにより半固定されている。ガイドピン22の先端は、テーパ状になっており、先端に行くほど細くなり先端の径は基準穴21よりも小さい構造となっている。保持穴23は、ガイドピン22の直径とほぼ同等の直径を有するものであり、インターフェイスモジュール10の表面に対し略垂直方向に貫通して設けられている。これにより、ガイドピン22はインターフェイスモジュール10とインターポーザ2との対向方向に移動可能となっている。
なお、ガイドピン22は保持穴23内に後端部の一部が圧入されて仮固定されており、抜けないようになっている。そして、ガイドピン22の先端部に一定以上の力が加わるとガイドピン22は後退するようになっている。
インターフェイスモジュール10をインターポーザ2に搭載する際には、ガイドピン22のテーパ部が基準穴21の開口縁に押し当てられた状態でインターフェイスモジュール10とインターポーザ2の横方向の相対位置が位置決めされる。このとき、電気接続端子16によりインターフェイスモジュール10の電気配線14とインターポーザ2の電気配線4が確実に電気接続されている必要があるため、インターフェイスモジュール10とインターポーザ2の間隔(図で上下方向)は所定の高さに調節されている必要がある。
これに対し、ガイドピン22が基準穴21の開口縁と接触する高さ方向の位置は、相対的な位置ずれや穴径、ガイドピン径に依存するため一定とはならない。従って、間隔を所定の値とするためには、高さ調節機構が必要となる。この高さ調節機構は、次のように実現されている。図3を参照して説明する。
まず、図3(a)に示すように、インターフェイスモジュール10を上方よりガイドピン22の先端がインターポーザ2の基準穴21に入るようにセットする。そして、図3(b)に示すように、ガイドピン22のテーパ部に基準穴21の開口縁を押し当てるようにすると、ガイドピン22と基準穴21のセンター位置がセルフアラインされ、ほぼ一致するようにガイドされる。この時点では、電気接続端子16は電気配線4と接続されていない。ここで、ガイドピン22は、予め保持穴23内に挿入されて仮固定されたものであっても良いし、インターフェイスモジュール10とインターポーザ2との接続の直前に保持穴23内に圧入されたものであっても良い。
次いで、図3(c)に示すように、インターフェイスモジュール10を押し当て荷重を増加することにより、半固定されていたガイドピン22が保持穴23内を上方に滑り始める。そして、図3(d)に示すように、インターフェイスモジュール10とインターポーザ2の面内方向の相対位置を保持したまま、インターフェイスモジュール10とインターポーザ2との間隔が狭まる。最終的に、電気接続端子16が電気配線4と接触した時点で、複数の電気接続端子16に荷重が分散されガイドピン22のすべりが止まり、位置決め及び電気接続が完了する。
ここで、ガイドピン22にテーパ部を設け、このテーパ部を基準穴21の開口縁に接触させているため、仮にピン径や穴径のばらつきがあっても、最終的にはガイドピン22の中心は基準穴21の中心に略一致することになる。従って、ピン径や穴径のばらつきの影響を受けることはない。
以上は1対のガイドピン22と基準穴21による位置合せの原理であるが、1対では、ガイドピン22の軸を回転軸とする回転方向によるずれが生じるため、同心円パターンのような回転方向に一様なパターンでない一般の場合には位置決めができない。従って、最低2対以上が必要となる。2対の場合について、図4及び図5を用いて更に説明する。
複数の位置決めピンを用いると、ガイドピン22のピッチと基準穴21のピッチが一般には一致しないため、図4で示すように、何れかのピッチが広い状態となる。図4(a)はガイドピン22のピッチの方が広い場合、図4(b)は基準穴21のピッチの方が広い場合を示している。図4(a)(b)から分かるように何れの場合にも、2本のガイドピン22のセンター位置と基準穴21のセンター位置はほぼ一致するようにガイドされる。従って、センター位置を基準にインターポーザ2及びインターフェイスモジュール10の各々の電極の位置を決定することにより、ガイドピン22と基準穴21のピッチずれによる位置ずれの影響は排除可能となる。
一方、従来のように基準穴121よりも直径の小さいガイドピン122を基準穴121に挿入する方法を、図5に示す。この場合、図5(a)に示すようにガイドピン122のピッチが広い場合、及び図5(b)に示すように基準穴122のピッチが広い場合の何れにおいても、ガイドピン122が基準穴121に挿入される必要がある。このため、図5(c)に示すように、最大ピッチずれに相当するガイドピン122と基準穴121との間のクリアランス120が必要となる。そして、図5(d)に示すように、最大ピッチずれ分に相当するセンター位置ずれAが生じ、位置決め誤差が余計に付加され高精度位置決めが困難となる。
次に、ガイドピン22と基準穴21との配置関係を、図6を参照して説明する。
図6(a)は、ガイドピン22及び基準穴21の配置を、基板の対角線近傍に設定したものである。この場合、基板のセンター位置とガイドピン22及び基準穴21のセンター位置が略一致するため、自動機でアセンブリする場合に回転中心が略一致するなどの利点が多い。
2対の場合には、2対を結ぶ線を軸として回転する成分が残るため、荷重をかけた場合に偏る可能性が大きくなることを考慮して、図6(b)に示したように、2対より多くのガイドピン22、基準穴21の対を使用することも可能である。この場合には、複数対のうち2対で決まる相対位置に対して残りのガイドピン22が基準穴21にテーパ部で押し当てられる程度にテーパ部によるクリアランスが大きければよく、複数本で荷重を支えることができるため、荷重のバランスが向上するという効果がある。
なお、1対のガイドピン22と基準穴21の場合、回転方向についてはずれが生じて位置決めができないが、回転方向のずれを規制するストッパを設けることによりこのずれを無くすことも可能である。この場合、中心位置の規定はできないが1点のみは合わせることができるため、インターポーザ2及びインターフェイスモジュール10において、基準穴21及びガイドピン22を基準に配線等のパターンを形成すればよい。
図7は、本実施形態の高速インターフェイスモジュール付LSIパッケージの実際の実装状態を示す斜視図である。
他の実装部品と共に信号処理LSI1が搭載されたインターポーザ2が実装ボード30に実装された後、図中矢印で示したようにインターフェイスモジュール10をインターポーザ2上に搭載することにより完成する。このとき、インターフェイスモジュール10のガイドピン22をインターポーザ2の基準穴21に合わせることにより、インターフェイスモジュール10とインターポーザは精度良く位置合わせされる。なお、実装ボード30上の32は配線、33はチップ部品である。また、光ファイバ等の伝送線路11の光インターフェイスモジュール10の反対端には、外部光ファイバとの接続用の光コネクタ31が接続されている。
このように、光インターフェイスモジュール10から離れた場所で光コネクタ31を接続することにより、光コネクタ構造が大きくなることによる、実装制限を解決することが可能である。
また、信号処理LSI1を搭載したインターポーザ2を、他の実装部品(例えば、キャパシタやリアクタンスといったチップ部品、或いは周辺のLSIやICなど)と共に、通常のリフロー工程による半田付けやソケットへの嵌合といった方法で電気実装を終了後、インターフェイスモジュール10に熱履歴を加えることなく、機械的な接続のみで後付けすることができる。このため、インターフェイスモジュール10に用いられる伝送線路を実装工程に制限されずに選択することが可能である。従って、伝送距離や周波数或いはコストに応じた適切な材料を選択でき、全体としてコストが低減可能という効果がある。
このように本実施形態によれば、インターポーザ2に位置決め用の基準穴21を設けると共に、インターフェイスモジュール10に本体の部分の直径が基準穴21よりも大きく先端径が基準穴21よりも小さくテーパ状に細くなっているガイドピン22を半固定の状態で設けることにより、ガイドピン22のテーパ部を基準穴21の基板表面での円周の縁に押し当てた状態でインターポーザ2とインターフェイスモジュール10とを面内方向に精度良く位置決めすることができる。しかも、インターフェイスモジュール10とインターポーザ2が所定の間隔となるようにガイドピン22が保持穴23をすべることにより、インターフェイスモジュール10とインターポーザ2との間隔を調節(高さ調節)することが可能となる。従って、電気接続の多ピン化に伴う狭ピッチ化にも対応することができ、大容量伝送可能なインターフェイスモジュール付きLSIパッケージを実現することができる。
また、インターポーザ2には基準穴21を形成するのみでよいため、既存のLSIパッケージアセンブリ工程(例えばリフロー工程など)をそのまま適用可能である。このため、ラインの調整や再構築をする必要がないと云う効果も得られる。
(第2の実施形態)
図8は、本発明の第2の実施形態に係わるインターフェイスモジュール付きLSIパッケージの要部構成を示す断面図である。なお、図3と同一部分には同一符号を付して、その詳しい説明は省略する。また、図8の(a)〜(d)は図3の(a)〜(d)に対応している。
本実施形態が先に説明した第1の実施形態と異なる点は、ガイドピン22の保持穴23に半固定された本体部分からテーパ部に至る途中に、本体部分よりも直径が不連続に大きくされたストッパ部24を設けたことにある。即ち、ガイドピン22のテーパ部の先端(最小径)は基準穴21の直径よりも小さく、基端(最大径)は基準穴21よりも大きく、且つ保持穴23よりも大きくなっている。この場合、ガイドピン22の本体の直径(保持穴23に挿入される部分の直径)は必ずしも基準穴21よりも大きくする必要はない。ガイドピン22の本体のテーパ部分の最小径が基準穴21より小さく、テーパ部分の最大径が基準穴21よりも大きければ、ガイドピン22の本体の直径は基準穴21よりも小さくても良い。
このような構成であれば、インターポーザ2とインターフェイスモジュール10との面内方向の相対位置が位置決めされた後に、ガイドピン22が保持穴23内を滑り始め、電気接続端子が接触して電気接続する。ここで、荷重が大きくさらにガイドピン22が滑った場合、ストッパ部24ですべりが止まるため、電気接続部が過剰につぶれすぎることを抑制できる。これにより、荷重に偏りが生じて設計より大きな力が偏ってかかった場合でも、ストッパ部24ですべりが止まり、別のガイドピン22に荷重が分散され均一に電気接続を行うことが可能であるという効果がある。
(第3の実施形態)
図9は、本発明の第3の実施形態に係わるインターフェイスモジュール付きLSIパッケージの要部構成を示す断面図である。なお、図2と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態では、インターポーザ2に第1の基準穴21とは別に粗位置決め用の第2の基準穴41が設けられている。この基準穴41は、インターポーザ2の表面から裏面へ略垂直方向に貫通して設けられている。基準穴41の個数は1個でも複数個でも良いが、確実に粗調整を行うには2個以上が望ましい。
一方、インターフェイスモジュール10には、第2の基準穴41に挿入される第2のガイドピン42が固定されている。このガイドピン42は、直径が基準穴41よりも小さくなっている。さらに、第2のガイドピン42の長さは第1のガイドピン22よりも長く、第1のガイドピン22のテーパ部が第1の基準穴21の開口縁に接する前に、第2のガイドピン42が第2の基準穴41に挿入されるようになっている。
このような構成であれば、第2のガイドピン42を第2の基準穴41に挿入することにより、インターフェイスモジュール10とインターポーザ2との面内方向の相対位置を粗調整することができる。これにより、予め第2のガイドピン42と第2の基準穴41で粗く位置決めすることができ、第1のガイドピン22の先端が第1の基準穴21から外れてしまうのを防ぎ、速やかで確実な位置合わせを行うことができる。
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、ガイドピンがインターフェイスモジュール側に半固定されている場合を説明したが、これとは逆にインターポーザ側にガイドピンを半固定で設置し、インターフェイスモジュール側に基準穴を設けるようにしても良い。また、ガイドピンと基準穴の対は1個でも良いし、複数個であっても良い。但し、ガイドピン間の中心位置の規定を正確に行うには2個以上が望ましい。
また、ガイドピンを半固定状態で設置する手法としては、実施形態で説明したようにガイドピンの本体部分の直径と保持穴の直径を同じにしてガイドピンを圧入により保持する場合に限らず、ガイドピンを半固定の状態に保持するための専用の機構を設けるようにしても良い。
また、電気接続端子は必ずしもバンプに限定されるものではなく、スタッドバンプで形成しておき超音波などにより押しつぶして接合させる構造であっても良い。さらに、接合部の信頼性を向上するためにアンダーフィル樹脂を挿入するような構造であっても良い。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
第1の実施形態に係わるインターフェイスモジュール付きLSIパッケージの概略構成を示す断面図。 第1の実施形態に係わるインターフェイスモジュール付きLSIパッケージの要部構成を拡大して示す断面図。 第1の実施形態における高さ調整機構の原理を説明するための断面図。 第1の実施形態により面内方向の位置決めができる様子を説明するための断面図。 従来例では良好な位置決めができない様子を説明するための断面図。 第1の実施形態におけるガイドピン及び基準穴の配置例を示す平面図。 第1の実施形態におけるパッケージの実際の実装状態を示す斜視図。 第2の実施形態に係わるインターフェイスモジュール付きLSIパッケージの要部構成を示す断面図。 第3の実施形態に係わるインターフェイスモジュール付きLSIパッケージの要部構成を示す断面図。
符号の説明
1…信号処理LSI
2…インターポーザ
3…アンダーフィル樹脂
4…電気配線(第1の電気接続端子)
5…BGA
10…インターフェイスモジュール
11…伝送線路
12…駆動素子部
14…電気配線
16…第2の電気接続端子
21…第1の基準穴
22…第1のガイドピン
23…保持穴
30…実装ボード
31…光コネクタ
32…配線
33…チップ部品
41…第2の基準穴
42…第2のガイドピン

Claims (4)

  1. 信号処理LSIが搭載され、下面側に実装ボード接続用端子を有し、上面側に第1の電気接続端子を有するインターポーザと、
    外部配線するための伝送線路を有し、該伝送線路に信号を送出又は該伝送線路から信号を受信する駆動素子を内蔵し、下面側に前記駆動素子に電気的に接続された第2の電気接続端子を有するインターフェイスモジュールと、
    を具備してなり、前記第1の電気接続端子と前記第2の電気接続端子が接続されるインターフェイスモジュール付きLSIパッケージであって、
    前記インターポーザとインターフェイスモジュールの一方に第1の基準穴が設けられ、他方に基端の径が前記基準穴よりも大きく先端の径が前記基準穴よりも小さいテーパ部を持ち、前記インターポーザとインターフェイスモジュールとの対向方向に移動可能な第1のガイドピンが半固定状態で設けられ、前記ガイドピンのテーパ部を前記基準穴の開口縁に押し当てることで、前記インターフェイスモジュールと前記インターポーザの面内方向の相対位置が位置決めされることを特徴とするインターフェイスモジュール付きLSIパッケージ。
  2. 前記インターポーザとインターフェイスモジュールの一方に第2の基準穴が設けられ、他方に径が前記第2の基準穴よりも小さい第2のガイドピンが設けられ、前記第2のガイドピンを前記第2の基準穴に挿入することにより、前記インターフェイスモジュールとインターポーザの面内方向の相対位置が粗調整されることを特徴とする請求項1記載のインターフェイスモジュール付きLSIパッケージ。
  3. 前記第1のガイドピン及び前記第1の基準穴を少なくとも2対以上有することを特徴とする請求項1又は2記載のインターフェイスモジュール付きLSIパッケージ。
  4. 前記第1のガイドピンは、該ガイドピンの本体から前記テーパ部に至る途中で径が不連続に大きくされたストッパ部を有することを特徴とする請求項1〜3の何れかに記載のインターフェイスモジュール付きLSIパッケージ。
JP2007209526A 2007-08-10 2007-08-10 インターフェイスモジュール付きlsiパッケージ Expired - Fee Related JP4496240B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007209526A JP4496240B2 (ja) 2007-08-10 2007-08-10 インターフェイスモジュール付きlsiパッケージ
US12/187,853 US7667982B2 (en) 2007-08-10 2008-08-07 LSI package with interface module and interface module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007209526A JP4496240B2 (ja) 2007-08-10 2007-08-10 インターフェイスモジュール付きlsiパッケージ

Publications (2)

Publication Number Publication Date
JP2009044059A JP2009044059A (ja) 2009-02-26
JP4496240B2 true JP4496240B2 (ja) 2010-07-07

Family

ID=40346304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007209526A Expired - Fee Related JP4496240B2 (ja) 2007-08-10 2007-08-10 インターフェイスモジュール付きlsiパッケージ

Country Status (2)

Country Link
US (1) US7667982B2 (ja)
JP (1) JP4496240B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217921B2 (ja) * 2008-11-10 2013-06-19 富士通株式会社 モジュール及びモジュールの実装構造
US8739392B2 (en) * 2009-06-30 2014-06-03 Intel Corporation Cast grid array (CGA) package and socket
US8837159B1 (en) 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
US9474156B2 (en) * 2011-02-10 2016-10-18 Apple Inc. Interposer connectors with alignment features
US20120206892A1 (en) * 2011-02-10 2012-08-16 Apple Inc. Circular interposers
US9033740B2 (en) 2011-04-25 2015-05-19 Apple Inc. Interposer connectors
JP5713858B2 (ja) * 2011-09-27 2015-05-07 株式会社ケーヒン 半導体制御装置
CN103023279B (zh) 2011-09-27 2015-05-13 株式会社京浜 半导体控制装置
US8708729B2 (en) * 2012-06-19 2014-04-29 Hon Hai Precision Industry Co., Ltd. Electrical connector assembly having independent loading mechanism facilitating interconnections for both CPU and cable
JP5952101B2 (ja) * 2012-06-20 2016-07-13 日本特殊陶業株式会社 光電気混載ユニット、素子搭載モジュール
EP2846015B1 (en) * 2013-09-10 2017-05-24 Inergy Automotive Systems Research (Société Anonyme) Assembly comprising a delivery module, an interconnection apparatus and an electronic control unit
TWI710183B (zh) 2015-01-11 2020-11-11 美商莫仕有限公司 電路板旁路組件及其構件
US10424856B2 (en) 2016-01-11 2019-09-24 Molex, Llc Routing assembly and system using same
US11151300B2 (en) 2016-01-19 2021-10-19 Molex, Llc Integrated routing assembly and system using same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177206A (ja) * 1992-12-09 1994-06-24 Sumitomo Electric Ind Ltd 半導体装置
JP2002373914A (ja) * 2001-06-15 2002-12-26 Ricoh Co Ltd 電子部品接続構造体
JP2004253456A (ja) * 2003-02-18 2004-09-09 Toshiba Corp インターフェイスモジュール付lsiパッケージ及びその実装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW381328B (en) * 1994-03-07 2000-02-01 Ibm Dual substrate package assembly for being electrically coupled to a conducting member
TW500257U (en) * 2001-11-16 2002-08-21 Via Tech Inc Pin-type integrated circuit connection device
JP4197234B2 (ja) 2001-12-28 2008-12-17 三菱電機株式会社 光通信器
US6906407B2 (en) * 2002-07-09 2005-06-14 Lucent Technologies Inc. Field programmable gate array assembly
JP4197668B2 (ja) 2004-08-17 2008-12-17 株式会社東芝 インターフェイスモジュール付lsiパッケージとインターフェイスモジュール及び接続保持機構

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177206A (ja) * 1992-12-09 1994-06-24 Sumitomo Electric Ind Ltd 半導体装置
JP2002373914A (ja) * 2001-06-15 2002-12-26 Ricoh Co Ltd 電子部品接続構造体
JP2004253456A (ja) * 2003-02-18 2004-09-09 Toshiba Corp インターフェイスモジュール付lsiパッケージ及びその実装方法

Also Published As

Publication number Publication date
JP2009044059A (ja) 2009-02-26
US20090040739A1 (en) 2009-02-12
US7667982B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
JP4496240B2 (ja) インターフェイスモジュール付きlsiパッケージ
KR100758396B1 (ko) Lsi 패키지 및 그 어셈블링 방법
JP4197668B2 (ja) インターフェイスモジュール付lsiパッケージとインターフェイスモジュール及び接続保持機構
KR100795493B1 (ko) 전자 부품용 콘택터 및 콘택트 방법
US7255493B2 (en) Optical semiconductor module and its manufacturing method
US7129730B2 (en) Probe card assembly
US7931411B2 (en) Optical transmission apparatus to which optical cable is connected
US8278744B2 (en) Semiconductor device and method for manufacturing same
JP2845847B2 (ja) 半導体集積回路
KR20060050250A (ko) Lsi 패키지, 실장체 및 그 제조 방법
JP2010129505A (ja) Icソケットおよびicソケット用ガイドプレート
JP2006059883A (ja) インターフェイスモジュール付lsiパッケージ
US9470856B2 (en) Method of manufacturing photoelectric composite substrate
US7141996B2 (en) Flip chip test structure
JP2013089464A (ja) Icソケット
US12119307B2 (en) Integrated self-aligned assembly
KR102533966B1 (ko) 반도체 소자 테스트 장치
US11503732B1 (en) Socket alignment and retention system
US20170131491A1 (en) Hybrid pin connecting apparatus for optoelectronic devices
CN111916419B (zh) 用于光电模块的电耦合配件和方法
JP2004117699A (ja) 光通信用コネクタの組立用治具及びその組立方法
JP2001257233A (ja) 半導体装置の取付方法
JPH0279377A (ja) コネクタ及びそれを用いた半導体装置
JP2003229515A (ja) Bga部品、bga部品の実装方法及び半導体装置
WO2006131976A1 (ja) レセプタクル及びレセプタクルの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees