JP4329661B2 - Semiconductor device, circuit board, and electro-optical device - Google Patents
Semiconductor device, circuit board, and electro-optical device Download PDFInfo
- Publication number
- JP4329661B2 JP4329661B2 JP2004274626A JP2004274626A JP4329661B2 JP 4329661 B2 JP4329661 B2 JP 4329661B2 JP 2004274626 A JP2004274626 A JP 2004274626A JP 2004274626 A JP2004274626 A JP 2004274626A JP 4329661 B2 JP4329661 B2 JP 4329661B2
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- electrode
- semiconductor device
- conductive film
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 83
- 239000011347 resin Substances 0.000 claims description 36
- 229920005989 resin Polymers 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 9
- 238000010292 electrical insulation Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 63
- 229910052751 metal Inorganic materials 0.000 description 43
- 239000002184 metal Substances 0.000 description 43
- 239000000758 substrate Substances 0.000 description 33
- 238000000034 method Methods 0.000 description 28
- 239000004973 liquid crystal related substance Substances 0.000 description 26
- 238000005401 electroluminescence Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000011521 glass Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 238000007789 sealing Methods 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 7
- 230000007797 corrosion Effects 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 230000013011 mating Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000010419 fine particle Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910006164 NiV Inorganic materials 0.000 description 2
- 229910008599 TiW Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electroluminescent Light Sources (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、半導体装置、回路基板、例えば液晶装置や、有機EL(Electro-Luminescence)装置、無機EL装置に代表される発光装置等の電気光学装置、および電子機器に関するものである。 The present invention relates to a semiconductor device, a circuit board, for example, a liquid crystal device, an electro-optical device such as a light emitting device represented by an organic EL (Electro-Luminescence) device, an inorganic EL device, and an electronic apparatus.
液晶表示装置の基板上に駆動用ICを実装するための接続方法としては、例えばCOG(Chip On Glass)接続が知られている。このCOG接続では、例えば駆動用ICにAuメッキバンプを形成し、異方性導電膜(ACF)や異方性導電ペースト(ACP)を介して相手側基板上に実装するといった方法が採られている。
このAuメッキバンプの形成については、半導体素子上にTiW/Auなどのシード層をスパッタし、レジストをパターニングした後に、高さ20μm程度の電解Auメッキを施すことで行っている。
As a connection method for mounting a driving IC on a substrate of a liquid crystal display device, for example, COG (Chip On Glass) connection is known. In this COG connection, for example, an Au plating bump is formed on a driving IC and mounted on a counterpart substrate via an anisotropic conductive film (ACF) or anisotropic conductive paste (ACP). Yes.
The Au plating bump is formed by sputtering a seed layer such as TiW / Au on the semiconductor element and patterning the resist, followed by electrolytic Au plating with a height of about 20 μm.
ところが、近年では前記駆動用ICの電極が狭ピッチ化(狭ギャップ化)するのに伴って、高アスペクト比のレジスト形成が必要になり、安定したAuメッキバンプ形成が困難になってきている。また、電極のギャップ寸法が異方性導電膜(ACF)中の導電性微粒子の寸法に近くなり、この導電性微粒子によってショートが起こる可能性も生じている。 However, in recent years, as the electrodes of the driving IC are narrowed (narrow gap), it is necessary to form a resist with a high aspect ratio, and it is difficult to form a stable Au plating bump. Further, the gap size of the electrode is close to the size of the conductive fine particles in the anisotropic conductive film (ACF), and there is a possibility that a short circuit occurs due to the conductive fine particles.
このような背景のもとで、特許文献1には、電極と離れた位置に樹脂製の突起部を設け、電極と突起部表面とを覆う接続パターン(金属層)を設けることにより、突起電極を形成する技術が開示されている。この技術では、樹脂製の突起部を圧縮変形させつつ駆動用ICと相手側基板との相対位置を固定することにより、突起電極が相手側基板に押し付けられるので、電気的接続の信頼性を向上させることができる。
Under such a background, in
また、この技術では、Auメッキバンプに比べて薄い金属層のパターニングを行えば足りるので、エッチング用のレジストについてはアスペクト比を低くすることができる。また、導電性微粒子によるショートの危険性についても、導電性微粒子が存在しない熱硬化性封止樹脂などを用いることができる。したがって、電極の狭ピッチ化に対応することが可能になる。
しかしながら、上述した突起部は、吸湿性が高い樹脂材料によって構成されている。この突起部が水分を吸収すると、突起部自体の寸法が変動するだけでなく、駆動用ICの能動面や金属層との接着力が低下したり、金属層を腐食させたりするなどの問題が生じる。
また、突起部が水分を吸収すると、圧縮変形した突起部の弾性力が低下する。そのため、駆動用ICと相手側基板との電気的接続の信頼性が低下するという問題が生じる。
However, the protrusion described above is made of a resin material having high hygroscopicity. If this protrusion absorbs moisture, not only will the dimensions of the protrusion itself fluctuate, but there will also be problems such as a decrease in adhesion to the active surface of the driving IC and the metal layer, and corrosion of the metal layer. Arise.
Further, when the protrusions absorb moisture, the elastic force of the protrusions that are compressively deformed is reduced. Therefore, there arises a problem that reliability of electrical connection between the driving IC and the counterpart substrate is lowered.
本発明は、上記課題を解決するためになされたものであって、樹脂製の突起体の吸湿を防止して、相手側部材との電気的接続の信頼性を向上させることが可能な半導体装置の提供を目的とする。
また、電気的接続の信頼性に優れた回路基板、電気光学装置および電子機器の提供を目的とする。
The present invention has been made to solve the above-described problem, and can prevent moisture absorption of a resin-made protrusion and improve the reliability of electrical connection with a counterpart member. The purpose is to provide.
It is another object of the present invention to provide a circuit board, an electro-optical device, and an electronic apparatus that have excellent electrical connection reliability.
上記目的を達成するため、本発明の半導体装置は、電極と、前記電極よりも外側に突出して形成された樹脂材料からなる突起体と、前記電極上から前記突起体の頂部に延設されるとともに前記電極と電気的に接続された導電膜とを有する半導体装置であって、前記突起体の表面全体が、非透湿性部材で覆われていることを特徴とする。
この構成によれば、樹脂材料からなる突起体の吸湿を防止して、相手側部材との電気的接続の信頼性を向上させることができる。
In order to achieve the above object, a semiconductor device of the present invention is provided with an electrode, a protrusion made of a resin material that protrudes outward from the electrode, and a top of the protrusion from above the electrode. In addition, the semiconductor device includes a conductive film electrically connected to the electrode, wherein the entire surface of the protrusion is covered with a moisture-impermeable member.
According to this configuration, it is possible to prevent the protrusion made of the resin material from absorbing moisture and to improve the reliability of the electrical connection with the counterpart member.
また、前記突起体は、前記電極ごとに形成され、前記導電膜は前記非透湿性部材を含んで構成され、前記突起体の表面全体に形成されていることが望ましい。
この構成によれば、導電膜を非透湿性部材として機能させることができるので、製造コストを低減することができる。
In addition, it is preferable that the protrusion is formed for each electrode, and the conductive film includes the moisture-impermeable member, and is formed on the entire surface of the protrusion.
According to this configuration, since the conductive film can function as a non-moisture permeable member, the manufacturing cost can be reduced.
また、前記突起体は、略半球状に形成されていることが望ましい。
この構成によれば、半導体装置を相手側部材に加圧し突起体を圧縮変形させて実装する際に、無加圧時および加圧時における突起体と相手側部材との接触面積の差が大きくなる。そして、例えば相手側透明基板の外側から上記接触面積を測定する方法等により、接続信頼性の検査を容易に実施することが可能になり、相手側部材との電気的接続の信頼性を向上させることができる。
Moreover, it is desirable that the protrusion is formed in a substantially hemispherical shape.
According to this configuration, when the semiconductor device is pressed against the mating member and the projection is compressed and deformed and mounted, the difference in the contact area between the projection and the mating member is large when no pressure is applied. Become. And, for example, it becomes possible to easily inspect the connection reliability by the method of measuring the contact area from the outside of the counterpart transparent substrate, and improve the reliability of the electrical connection with the counterpart member. be able to.
また、前記突起体は、複数の前記電極に沿って突条に形成され、前記突起体の表面全体が、電気絶縁性を有する前記非透湿性部材で覆われ、前記導電膜は、一つの前記電極上から前記突起体の頂部の前記非透湿性部材の表面に延設され、一つの前記電極と電気的に接続されていることが望ましい。
この構成によれば、一の突起体の頂部に複数の導電膜を狭ピッチで配列することが可能になり、電極の狭ピッチ化に対応することができる。
Further, the protrusion is formed in a protrusion along the plurality of electrodes, the entire surface of the protrusion is covered with the moisture-impermeable member having electrical insulation, It is desirable to extend from the top of the electrode to the surface of the moisture-impermeable member at the top of the protrusion and be electrically connected to one of the electrodes.
According to this configuration, a plurality of conductive films can be arranged at a narrow pitch on the top of one protrusion, and it is possible to cope with a narrow pitch of electrodes.
また、前記突起体は、略半円柱状に形成されていることが望ましい。
この構成によれば、半導体装置を相手側部材に加圧し突起体を圧縮変形させて実装する際に、無加圧時および加圧時における突起体と相手側部材との接触面積の差が大きくなる。したがって、接続信頼性の検査を容易に実施することが可能になり、相手側部材との電気的接続の信頼性を向上させることができる。
Moreover, it is desirable that the protrusion is formed in a substantially semi-cylindrical shape.
According to this configuration, when the semiconductor device is pressed against the mating member and the projection is compressed and deformed and mounted, the difference in the contact area between the projection and the mating member is large when no pressure is applied. Become. Therefore, it becomes possible to easily inspect the connection reliability, and the reliability of the electrical connection with the counterpart member can be improved.
一方、本実施形態の回路基板は、上述した半導体装置が実装されてなることを特徴とする。
この構成によれば、半導体装置の樹脂製突起体の吸湿が防止されるので、電気的接続の信頼性に優れた回路基板を提供することができる。
On the other hand, the circuit board of this embodiment is characterized in that the above-described semiconductor device is mounted.
According to this configuration, moisture absorption of the resin protrusions of the semiconductor device is prevented, so that a circuit board having excellent electrical connection reliability can be provided.
一方、本実施形態の電気光学装置は、上述した半導体装置または回路基板を備えたことを特徴とする。
この構成によれば、半導体装置の樹脂製突起体の吸湿が防止されるので、電気的接続の信頼性に優れた電気光学装置を提供することができる。
On the other hand, the electro-optical device of this embodiment is characterized by including the above-described semiconductor device or circuit board.
According to this configuration, moisture absorption of the resin protrusions of the semiconductor device is prevented, so that an electro-optical device having excellent electrical connection reliability can be provided.
一方、本実施形態の電子機器は、上述した回路基板または電気光学装置を備えたことを特徴とする。
この構成によれば、電気的接続の信頼性に優れた電子機器を提供することができる。
On the other hand, an electronic apparatus according to the present embodiment includes the above-described circuit board or electro-optical device.
According to this configuration, it is possible to provide an electronic device having excellent electrical connection reliability.
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。 Embodiments of the present invention will be described below with reference to the drawings. In each drawing used for the following description, the scale of each member is appropriately changed to make each member a recognizable size.
[第1実施形態]
最初に、本発明の第1実施形態に係る半導体装置について説明する。
(半導体装置)
図1(a)は、本実施形態に係る半導体装置の部分平面図であり、図1(b)は図1(a)におけるA−A線矢視断面図、図1(c)は図1(a)におけるB−B線矢視断面図である。なお、本実施形態における半導体装置としては、半導体素子を形成した個々の半導体チップであってもよく、また多数の半導体チップを形成した状態のシリコンウエハ等の半導体基板であってもよい。また、半導体チップの形状は、一般的には直方体(立方体を含む)であるが、それ以外の球状等であってもよい。
[First Embodiment]
First, the semiconductor device according to the first embodiment of the present invention will be described.
(Semiconductor device)
1A is a partial plan view of the semiconductor device according to the present embodiment, FIG. 1B is a cross-sectional view taken along line AA in FIG. 1A, and FIG. It is a BB arrow directional cross-sectional view in (a). The semiconductor device in the present embodiment may be an individual semiconductor chip on which semiconductor elements are formed, or a semiconductor substrate such as a silicon wafer on which a large number of semiconductor chips are formed. The shape of the semiconductor chip is generally a rectangular parallelepiped (including a cube), but may be other spherical shapes or the like.
図1中、符号1は半導体素子(図示せず)を形成した半導体装置、符号2は半導体装置1に電気信号の入出力を行うために設けられた電極、符号3は半導体装置1の能動面を保護するために設けられた保護膜(パッシベーション膜)、符号4は感光性絶縁樹脂で形成され電極2とほぼ同一ピッチに配置された突起体、符号5は電極2及び突起体4の表面(頂面)を覆うように形成された導電膜である。
In FIG. 1,
電極2は、例えばスパッタリングによって成膜され、さらにレジスト等を用いて所定の形状(例えば、矩形形状)にパターニングされたものである。このような電極2は、半導体装置1の端縁近傍に所定のピッチで複数形成されている。なお、この電極2は、本実施形態ではAlで形成されているものとするが、Al以外にも、例えばTi(チタン)層、TiN(窒化チタン)層、AlCu(アルミニウム/銅)層、及びTiN層(キャップ層)を順に積層した構造であってもよい。さらに、電極2は、前記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更してもよい。
The
保護膜3は、電極2の周辺部を覆い、その開口内に電極2を露出させたもので、SiO2(酸化珪素)、SiN(窒化珪素)、ポリイミド樹脂等により、厚みが例えば1μm程度に形成されたものである。ここで、電極2を露出させる開口については、従来の半導体装置における開口より十分小さくしてもよく、具体的には1辺を5〜10μm程度とする正方形(または矩形)とすることができる。このように開口を小さくしても、後述する突起電極8を従来の開口面積と同程度に形成すれば、半導体装置の電気的接続の信頼性を確保しうるからである。なお、その場合に電極2の大きさについては、従来通りの大きさにしてもよく、また保護膜3の開口に合わせて小さくしてもよい。
The
突起体4は、半導体装置1の能動面側に、電極2より例えば10〜20μm程度突出する高さに形成されている。また図1(a)に示すように、平面視したときの直径が20〜50μm程度の半球状に形成されている。このような突起体4は、電極2と同じ方向に複数配列されて形成され、電極2とほぼ同一ピッチに配置されている。また、これら突起体4は、感光性絶縁樹脂によって形成され、具体的にはアクリル樹脂やフェノール樹脂、シリコーン樹脂、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂などによって形成されている。なお、これら感光性絶縁樹脂の中では、露光条件によって形状制御が可能であり、所望形状へのパターニングが容易な、アクリル樹脂が好適に用いられる。
The
導電膜5は、本実施形態では図1(c)に示すように、第1金属層6と第2金属層7とから構成されている。第1金属層6は、後述するように電解メッキによって形成される第2金属層7の下地(シード層)となるもので、例えばTiWとこれの上に形成するAuとの積層構造、あるいはCrとこれの上に形成するAuとの積層構造が好適とされている。ただし、このような構造以外にも、例えばAu、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだ等の金属を単独で用いた構造、または、これらの金属のいくつかを積層した構造を採用することができる。
In this embodiment, the
第2金属層7は、第1金属層6上に電解メッキによって選択的に形成されたもので、電極2よりも耐腐食性の高い材料、例えばAuによって厚さ0.5μm〜10μm程度、好ましくは2μm程度に形成されている。このような構成により、第2金属層7は電極2の腐食を防止し、電気的不良の発生を防止する機能をも備えたものとなっている。
The
これらの第1金属層6および第2金属層7からなる導電膜5は、図1(a)に示すように平面視矩形状に形成され、電極2に導通接続されつつ突起体4の表面全体に延設されている。ここで、図1(c)に示す導電膜5を構成する第1金属層6および第2金属層7は、いずれも非透湿性を有する金属材料によって構成されている。したがって、導電膜5が非透湿性部材として機能し、樹脂製の突起体4による水分の吸収が防止されている。
そして、突起体4およびその頂部に配置された導電膜5により、突起電極8が構成されている。
The
The
(半導体装置の製造方法)
次に、上述した半導体装置の製造方法につき、図2〜図9を参照して説明する。なお、図2〜図9は、図1(c)に対応する断面図、すなわち図1(a)におけるB−B線矢視に相当する部分における側面断面図である。
(Method for manufacturing semiconductor device)
Next, a method for manufacturing the semiconductor device described above will be described with reference to FIGS. 2-9 is sectional drawing corresponding to FIG.1 (c), ie, side sectional drawing in the part corresponded to the BB arrow in FIG.1 (a).
まず、図2に示すように、半導体装置1の能動面上の所定位置に複数の電極2を配列形成し、さらに電極2の表面が露出するような開口を有する保護膜3を形成する。この開口の形成については、まずSiO2(酸化珪素)やSiN(窒化珪素)等により半導体装置1の能動面全体に保護膜3を形成し、その上にスピンコート法やディッピング法、スプレーコート法等によってレジスト層を形成し、さらに開口パターンが描画されたマスクを用いてレジスト層に露光処理を施し、続いて現像処理を施してレジスト層に開口(図示せず)を形成する。その後、このレジスト層をマスクにして保護膜3のエッチングを行い、電極2が露出するような開口を形成する。ここで、エッチングにはドライエッチングを用いるのが好ましく、ドライエッチングとしては反応性イオンエッチング(RIE:Reactive Ion Etching)が好適に用いられる。ただし、エッチングとしてウエットエッチングを用いることもできる。なお、このようにして開口を形成した後には、剥離液等を用いてレジストパターンを除去する。
First, as shown in FIG. 2, a plurality of
次に、図3に示すように、保護膜3上に、前記突起体を構成する既述の樹脂、すなわちポジ型レジストとなるアクリル樹脂を、例えば10〜20μm程度に塗布し、さらにプリベークすることによって樹脂層4aを形成する。
Next, as shown in FIG. 3, the above-described resin constituting the protrusion, that is, an acrylic resin to be a positive resist is applied on the
次に、図4に示すように、樹脂層4a上に、マスク9を位置決めして配置する。マスク9は、例えばCr等の遮光膜を形成したガラス板からなるもので、形成すべき突起体の平面形状に対応する円形の遮光部9aを備えている。特に、遮光部9aの中心から周辺にかけて漸次遮光性が弱くなるハーフトーンマスクを採用する。なお、マスク9の位置決めについては、その遮光部9aが突起体の形成箇所に位置するように行う。
Next, as shown in FIG. 4, the
次いで、このマスク9上に紫外光を照射し、樹脂層4aを露光する。このようにして露光を行うと、マスク9の遮光部9aの中心から周辺にかけて、樹脂層4a表面の露光量が漸次大きくなる。その後に現像処理を行うと、露光部分が除去されて、図5に示すように、樹脂層から半球状の突起体4が形成される。
Next, the
次に、図6に示すように、電極2及び突起体4の上面を含む半導体装置1の表面全面に、スパッタリング(スパッタ法)によってCr、Auをこの順に積層し、第1金属層6を形成する。この第1金属層6の厚さとしては、例えばCrが30nm程度、Auが200nm程度である。
Next, as shown in FIG. 6, Cr and Au are stacked in this order on the entire surface of the
次いで、第1金属層6上の全面に、レジストをスピンコート法やディッピング法、スプレーコート法等によって塗布し、レジスト層を形成する。そして、第2金属層の平面パターンが描画されたマスクを用いてレジスト層に露光処理を施し、さらに現像処理を施すことにより、図7に示すように、形成すべき第2金属層の平面パターンに対応する開口をレジスト層10に形成する。
Next, a resist is applied to the entire surface of the
次いで、レジスト層10の開口から露出した第1金属層6をシード層として、電解メッキ処理を施す。このメッキ処理によって、図8に示すように、電極2の上方から突起体4の上方にまで延びる第2金属層7を形成する。ここで、電解メッキ処理としては、第1金属層6より厚いAuメッキ層を形成する処理、例えば厚さ2μm程度の厚さのAuメッキ層を形成する処理が採用される。続いて、図9に示すように第1金属層6上に残留したレジストパターンを除去する。
Next, electrolytic plating is performed using the
その後、第2金属層7の周辺に露出している第1金属層6をエッチングによって除去する。この第1金属層6のエッチングについては、第2金属層7をマスクにして行うことが望ましく、その場合のエッチングとしては、ドライエッチング、ウエットエッチングのいずれも採用可能である。また、レジストパターンによるマスクを形成し、これを用いてエッチングを行うようにしてもよい。
Thereafter, the
以上により、図1(c)に示すように、第1金属層6および第2金属層7からなる導電膜5が形成される。この導電膜5は、電極2に導通接続されなおかつ突起体4の表面全体に延設されている。そして、突起体4およびその頂部に配置された導電膜5により、突起電極8が構成される。
その後、必要に応じてダイシング等を行い、個片化した半導体装置を得る。
In this way, as shown in FIG. 1C, the
Thereafter, dicing or the like is performed as necessary to obtain a separated semiconductor device.
(半導体装置の実装方法)
次に、上述した半導体装置の実装方法につき、図10および図11を用いて説明する。ここでは、電気光学装置のガラス基板上に半導体装置を実装するCOG(Chip On Glass)接続を例として説明する。
図10は加圧前の状態であり、図10(a)は側面図、図10(b)は平面図である。図10に示すように、まず半導体装置1の突起電極8上にガラス基板11の透明電極(端子)12を位置決めして、半導体装置1とガラス基板11とを対向配置する。次に、半導体装置1とガラス基板11との間に、エポキシ等の熱硬化性封止樹脂20を充填する。なお、予めいずれかの基板上に封止樹脂20を塗布しておき、その後に両基板を対向配置してもよい。
(Semiconductor device mounting method)
Next, a method for mounting the semiconductor device described above will be described with reference to FIGS. Here, COG (Chip On Glass) connection in which a semiconductor device is mounted on a glass substrate of an electro-optical device will be described as an example.
FIG. 10 shows a state before pressing, FIG. 10 (a) is a side view, and FIG. 10 (b) is a plan view. As shown in FIG. 10, first, the transparent electrode (terminal) 12 of the
図11は加圧後の状態であり、図11(a)は側面図、図11(b)は平面図である。図11に示すように、次に両基板を加圧して、半導体装置1の突起電極8をガラス基板11の透明電極12に押し付ける。上述したように、突起電極8の芯部の突起体は、弾性を有する樹脂材料で構成されているので、両基板を加圧することにより、突起電極8の頂部が弾性変形して、両基板が電気的に接続される。そして、この状態で両基板を加熱し、封止樹脂20を硬化させて、両基板を機械的に接続する。これにより、両基板が導通接続された状態で固定される。
このように、半導体装置1の突起電極8が弾性変形した状態で、両基板の相対位置が固定されているので、電気光学装置の使用時の発熱により封止樹脂20が膨張しても、突起電極8はガラス基板11の透明電極12に押し付けられた状態を保持することができる。したがって、電気的接続の信頼性を向上させることができる。
11 shows a state after pressurization, FIG. 11 (a) is a side view, and FIG. 11 (b) is a plan view. As shown in FIG. 11, next, both substrates are pressurized to press the protruding
Thus, since the relative position of both the substrates is fixed in a state where the protruding
(接続信頼性の検査)
次に、半導体装置の電気的な接続信頼性の検査方法につき、図10および図11をいて説明する。
まず、図10に示す加圧前の状態では、突起電極8はほとんど弾性変形していない。そのため、突起電極8と透明電極12との接触部分C1の面積は非常に小さくなっている。これに対して、図11に示す加圧後の状態では、突起電極8の頂部が弾性変形して、透明電極12に押し付けられている。そのため、突起電極8と透明電極12との接触部分C2の面積が格段に大きくなっている。そこで、光学顕微鏡等を用いてガラス基板11の外側から突起電極8と透明電極12との接触部分を観察し、その接触面積を測定することにより、両者の接続状態を把握することができる。このような接続信頼性の検査を容易に行うことができることから、この検査工程を経て得られた実装構造体は、高い接続信頼性を有するものとなる。
(Inspection of connection reliability)
Next, an electrical connection reliability inspection method for a semiconductor device will be described with reference to FIGS.
First, in the state before pressurization shown in FIG. 10, the protruding
ところで、図11に示すように、半導体装置1とガラス基板11との間には封止樹脂20が充填され、突起電極8と透明電極12との接続部分は封止樹脂20によって封止されている。ところが、この封止樹脂は吸湿性を有するため、突起電極8の周辺に水分が浸入するおそれがある。そして、突起電極8の芯部を構成する樹脂製の突起体が水分を吸収すると、突起体自身の寸法が変化するだけでなく、その表面の導電膜との接着力が低下したり、導電膜を腐食させたりするなどの問題が生じる。さらには、突起体の弾性力が低下して、導電膜を透明電極12に押し付ける力が弱くなり、電気的接続の信頼性が低下するという問題も生じる。
By the way, as shown in FIG. 11, the sealing
しかしながら、本実施形態の半導体装置は、図1(a)および図1(c)に示すように、突起体4の表面全体が導電膜5で覆われた構成となっている。この導電膜5を構成する第1金属層6および第2金属層7は、いずれも非透湿性を有するものである。なお、突起体4の下層の保護膜3を構成する酸化珪素や窒化珪素も非透湿性材料である。したがって、突起電極8の周辺に浸入した水分が、突起体に吸収されるのを防止することができる。これにより、突起体の寸法変化や、導電膜との接着力の低下、導電膜の腐食などを防止することができる。さらには、突起体の弾性力の低下を防止することが可能になり、突起電極8の電気的接続の信頼性を向上させることができる。
However, the semiconductor device of this embodiment has a configuration in which the entire surface of the
加えて、本実施形態の半導体装置は、突起電極8が突起体4およびその表面の導電膜5で構成されているので、薄い導電膜5のパターニングを行うことにより突起電極8を形成することができる。そのため、パターニングに用いるレジストのアスペクト比を大きくする必要がなくなり、突起電極8の狭ピッチ化を実現することができる。また、半導体装置の実装に異方性導電膜や異方性導電ペーストを用いる必要がないので、実装コストを低減することができる。
In addition, in the semiconductor device of this embodiment, since the protruding
[第2実施形態]
次に、本発明の第2実施形態に係る半導体装置について説明する。
この第2の実施形態が第1の実施形態と異なるところは、導電膜を複数の金属層によって形成することなく、単一の金属層で形成する点にある。なお、第1実施形態と同様の構成となる部分については、その詳細な説明を省略する。
[Second Embodiment]
Next, a semiconductor device according to a second embodiment of the present invention will be described.
The second embodiment is different from the first embodiment in that the conductive film is formed of a single metal layer without being formed of a plurality of metal layers. Note that detailed description of portions having the same configuration as in the first embodiment is omitted.
第2の実施形態では、図5に示すように突起体4を形成した後、図12に示すように例えばスパッタ法で半導体装置1の全面にCr、Auをこの順に成膜・積層し、金属層13を形成する。
次いで、金属層13上の全面に、レジストをスピンコート法やディッピング法、スプレーコート法等によって塗布し、レジスト層を形成する。そして、形成すべき導電膜の平面パターンが描画されたマスクを用いてレジスト層に露光処理を施し、さらに現像処理を施して、図13に示すように、レジスト層14を、形成すべき導電膜の平面パターンに形成する。
In the second embodiment, after forming the
Next, a resist is applied to the entire surface of the
次いで、レジスト層14に覆われずに露出した金属層13をエッチングによって除去し、図14に示すように導電膜5を形成する。なお、ここでのエッチングとしては、例えばプラズマを用いたドライエッチングや、薬液を用いたウエットエッチングなど、任意の手法を採用することができる。
その後、図15に示すようにレジスト層を除去する。そして、突起体4およびその表面に形成された導電膜5により、突起電極8が形成される。
Next, the
Thereafter, the resist layer is removed as shown in FIG. A protruding
このような第2実施形態の半導体装置においても、第1の実施形態と同様の効果を奏することができる。すなわち、突起体4の表面全体が導電膜5で覆われ、導電膜5を構成する金属層13が非透湿性を有するので、突起体4による水分の吸収を防止することができる。これにより、突起体4の寸法変化や、導電膜5との接着力の低下、導電膜5の腐食などを防止することができる。さらには、突起体4の弾性力の低下を防止することが可能になり、突起電極8の電気的接続の信頼性を向上させることができる。
In such a semiconductor device of the second embodiment, the same effect as that of the first embodiment can be obtained. That is, since the entire surface of the
なお、上記各実施形態では、図1(c)に示す第1金属層6および第2金属層7、並びに図15に示す金属層13の形成材料として、上述したAu、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV、鉛フリーはんだ等の金属材料に限定されることなく、導電性樹脂を用いることもできる。この導電性樹脂からなる導電膜のパターニング法としては、前記のフォトリソグラフィ法に加え、印刷法等を採用することができる。
In each of the above-described embodiments, the above-described Au, TiW, Cu, Ni, and the like are used as the material for forming the
[第3実施形態]
次に、本発明の第3実施形態に係る半導体装置について説明する。
この第3の実施形態が第1の実施形態と異なるところは、形成する突起体の形状を、半球状でなく半円柱状とした点にある。なお、第1実施形態と同様の構成となる部分については、その詳細な説明を省略する。
[Third Embodiment]
Next, a semiconductor device according to a third embodiment of the present invention will be described.
This third embodiment is different from the first embodiment in that the shape of the protrusion to be formed is a semi-cylindrical shape instead of a hemispherical shape. Note that detailed description of portions having the same configuration as in the first embodiment is omitted.
すなわち、この第3実施形態では、図16に示すように、感光性絶縁樹脂からなる突起体15として、半円柱状のものを形成する。この半円柱状の突起体15は、その長さ方向が電極2の配列方向に平行となるように形成されている。また、複数の電極2に接続された複数の導電膜16が、それぞれ突起体15の頂部に載るように形成されている。
That is, in the third embodiment, as shown in FIG. 16, a semi-cylindrical member is formed as the
このような半円柱状の突起体15を形成するには、特に感光性絶縁樹脂からなる層を露光する際、マスクとして、形成すべき半円柱状の突起体15の平面形状に対応する長方形形の遮光部を備えたものが用いられる。特に、遮光部の短辺方向の中心から周辺にかけて漸次遮光性が弱くなるハーフトーンマスクが採用される。
そして、そのマスクを樹脂層上に配置する。なお、マスクの位置決めについては、その遮光部が突起体の形成箇所に位置するように行うのは、第1実施形態と同様である。
In order to form such a
Then, the mask is disposed on the resin layer. Note that the mask positioning is performed in the same manner as in the first embodiment so that the light shielding portion is positioned at the position where the protrusion is formed.
次いで、このマスク上に紫外光を照射し、樹脂層を露光する。このようにして露光を行うと、マスクの遮光部の短辺方向の中心から周辺にかけて、樹脂層表面の露光量が漸次大きくなる。その後に現像処理を行うと、露光部分が除去されて、図16に示すように、樹脂層から細長い半円柱状の突起体15が形成される。
Subsequently, the mask is irradiated with ultraviolet light to expose the resin layer. When exposure is performed in this manner, the exposure amount on the surface of the resin layer gradually increases from the center to the periphery in the short side direction of the light shielding portion of the mask. When development processing is performed thereafter, the exposed portion is removed, and as shown in FIG. 16, a long and narrow
第3実施形態では、この突起体15の表面全体が、電気絶縁性を有する非透湿性部材で覆われている。このような非透湿性部材として、例えばSiO2(酸化珪素)からなる無機絶縁膜18を形成すればよい。この無機絶縁膜18を形成するには、まず半導体装置1の表面全体に酸化珪素の被膜をCVD法等によって形成する。次に、突起体15の周縁部から所定幅を残して、その外側に形成された酸化珪素の被膜を除去する。この被膜の除去は、フォトリソグラフィ技術およびドライエッチングを利用して行うことが可能である。以上により、突起体15の表面全体を覆う無機絶縁膜18が形成される。
In the third embodiment, the entire surface of the
その後は、第2実施形態と同様にして導電膜16を形成する。そして、突起体15およびその上方に形成された導電膜16により突起電極17を形成する。なお、導電膜16の形成については、第1実施形態の構成を採用してもよく、また導電性樹脂を採用してもよい。
Thereafter, the
このような第3実施形態の半導体装置1においても、第1の実施形態と同様の効果を奏することができる。すなわち、突起体15の表面全体が非透湿性を有する無機絶縁膜18で覆われているので、突起体15による水分の吸収を防止することができる。これにより、突起体15の寸法変化や、導電膜16との接着力の低下、導電膜16の腐食などを防止することができる。さらには、突起体15の弾性力の低下を防止することが可能になり、突起電極17の電気的接続の信頼性を向上させることができる。
The
なお、第1実施形態のように導電膜で突起体の表面全体を覆う必要はないので、第3実施形態の導電膜16は、電極2より若干広い幅に形成すれば足りる。したがって、第3実施形態の半導体装置1では、第1実施形態に比べて突起電極17を挟ピッチ化することができる。しかも、突起体15の表面全体が無機絶縁膜18で覆われているので、複数の導電膜16間の短絡を防止することができる。
In addition, since it is not necessary to cover the whole surface of a protrusion with a electrically conductive film like 1st Embodiment, it is sufficient if the electrically
また、第3実施形態の半導体装置1をガラス基板に実装した場合でも、第1実施形態と同様に接続信頼性の検査を行うことができる。
すなわち、半導体装置1をガラス基板に加圧する前の状態では、突起電極17と透明電極との接触部分は略線状になり、その接触面積は非常に小さくなる。これに対して、半導体装置1をガラス基板に加圧した後の状態では、突起電極17の頂部が弾性変形するので、透明電極との接触面積が格段に大きくなる。そこで、その接触面積を測定することにより、両者の接続状態を把握することができる。したがって、半導体装置1の電気的接続の信頼性を向上させることができる。
Even when the
That is, in a state before the
(電気光学装置)
図17は、本発明の回路基板及び電気光学装置の一実施形態としての、液晶表示装置の概略構成を示す斜視図である。図17に示す液晶表示装置は、電気光学パネルとしてのカラーの液晶パネル51と、この液晶パネル51に接続されたCOF(Chip On Film)式の回路基板100とを備えて構成されている。回路基板100は、前記半導体装置の製造方法によって製造された半導体装置101を備えて構成されたものである。このような構成のもとに、回路基板100は本発明の回路基板の一実施形態となっており、また液晶表示装置は本発明の電気光学装置の一実施形態となっている。なお、前記液晶表示装置においては、バックライト等の照明装置やその他の付帯機器が、必要に応じて液晶パネル51に付設されるようになっている。また、回路基板100としては、COF式のものに限定されることなく、COB(Chip On Board)のものを用いることもできる。
(Electro-optical device)
FIG. 17 is a perspective view showing a schematic configuration of a liquid crystal display device as an embodiment of the circuit board and the electro-optical device of the invention. The liquid crystal display device shown in FIG. 17 includes a color
また、本発明は、前記COF式のものやCOB式のもの以外にも、表示体パネル(液晶パネル)上に直接駆動用IC等を実装するCOG(Chip On Glass)式の電気光学装置にも適用可能である。図18に、COG式液晶表示装置の一例を示す。
この図において、電気光学装置としての液晶表示装置50は、金属板から成る枠状のシールドケース68と、電気光学パネルとしての液晶パネル52と、液晶駆動用LSI58と、全体の強度を保つための保持部材172とを有して構成されている。
In addition to the COF type and the COB type, the present invention also applies to a COG (Chip On Glass) type electro-optical device in which a driving IC or the like is directly mounted on a display panel (liquid crystal panel). Applicable. FIG. 18 shows an example of a COG type liquid crystal display device.
In this figure, a liquid
この液晶パネル52は、内面に第1透明電極層を設けた第1基板53と、内面に第2の透明電極層を設けた第2基板54とが、相対向するようにして貼り合わされて構成されている。また、これらの基板間には、図示しない液晶組成物が封入されている。そして、液晶駆動用LSI58が一方の基板54上に実装されて、COG型の液晶パネル52が形成されている。なお、この液晶駆動用LSI58は、上記各実施形態の半導体装置に係るものである。
The
なお、本発明の電気光学装置には、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有する装置の他、電気エネルギーを光学エネルギーに変換する装置等も含まれている。すなわち、本発明は、液晶表示装置だけでなく、有機EL(Electro-Luminescence)装置や無機EL装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた表示装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等)などの発光装置等に対しても、広く適用することが可能である。 Note that the electro-optical device of the present invention includes a device having an electro-optic effect that changes the light transmittance by changing the refractive index of a substance by an electric field, and a device that converts electric energy into optical energy. ing. That is, the present invention is not limited to a liquid crystal display device, but an organic EL (Electro-Luminescence) device, an inorganic EL device, a plasma display device, an electrophoretic display device, and a display device using an electron-emitting device (Field Emission Display and Surface- It can also be widely applied to light emitting devices such as Conduction Electron-Emitter Display.
図19は、有機EL表示装置に設けられる有機ELパネルの断面図である。有機ELパネル(電気光学パネル)30は、基板31上にTFT(Thin Film Transistor)32を形成し、その上方に有機EL素子33を形成して概略構成されたものである。TFT32は、ソース電極、ゲート電極、及びドレイン電極を有したものである。また有機EL素子33は、画素電極34、正孔注入層35、発光層36、及び陰極37を含んで構成されたものである。なお図示しないが、有機ELパネルの端部には、有機EL素子の駆動用LSIとして、例えば図1に示す半導体装置が実装されている。そして、その突起電極8の何れかと、図19に示すTFT32のゲート電極またはソース電極とが、電気的に接続されている。また、TFT32のドレイン電極は、有機EL素子33の画素電極34に接続されている。
FIG. 19 is a cross-sectional view of an organic EL panel provided in an organic EL display device. The organic EL panel (electro-optical panel) 30 is generally configured by forming a TFT (Thin Film Transistor) 32 on a
以上の構成の有機ELパネル30において、TFT32がオン状態にあるときに、TFT32のソース電極からドレイン電極を介して、画素電極34に電流が供給されるようになっている。そして、画素電極34から正孔注入層35を介して発光層36に注入された正孔(ホール)と、陰極37から発光層36に注入された電子とが、発光層36内で再結合して発光する。その光は、基板31側から射出されるようになっている。
In the
(電子機器)
次に、上述した電気光学装置が搭載される電子機器について説明する。以上に説明した電気光学装置としての液晶表示装置、CPU(中央処理装置)等を備えたマザーボード、キーボード、ハードディスク等の電子部品が筐体内に組み込まれて、例えば図20に示すノート型のパーソナルコンピュータ60(電子機器)が製造される。
(Electronics)
Next, an electronic apparatus in which the above-described electro-optical device is mounted will be described. Electronic components such as a liquid crystal display device as an electro-optical device described above, a motherboard having a CPU (central processing unit), a keyboard, a hard disk, and the like are incorporated in the housing. For example, a notebook personal computer shown in FIG. 60 (electronic equipment) is manufactured.
図20は、本発明の一実施形態による電子機器としてのノート型コンピュータを示す外観図である。図20において61は筐体であり、62は液晶表示装置(電気光学装置)であり、63はキーボードである。なお、図20においては、液晶表示装置を備えるノート形コンピュータを示しているが、液晶表示装置に代えて有機EL表示装置を備えていても良い。 FIG. 20 is an external view showing a notebook computer as an electronic apparatus according to an embodiment of the present invention. In FIG. 20, 61 is a housing, 62 is a liquid crystal display device (electro-optical device), and 63 is a keyboard. Note that FIG. 20 shows a notebook computer provided with a liquid crystal display device, but an organic EL display device may be provided instead of the liquid crystal display device.
また、前記実施形態では、電子機器としてノート型コンピュータを例に挙げて説明したが、これらに限らず、携帯電話、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。 In the above-described embodiment, a notebook computer has been described as an example of the electronic device. However, the present invention is not limited to this, and is not limited thereto. It can be applied to electronic devices such as pagers, word processors, televisions, viewfinder type or monitor direct-view type video tape recorders, electronic notebooks, electronic desk calculators, car navigation devices, POS terminals, and devices equipped with touch panels. .
なお、本発明の技術的範囲は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、各実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず、適宜変更が可能である。
例えば、前述した各実施形態の「半導体チップ」や「半導体素子」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子や抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
The technical scope of the present invention is not limited to the above-described embodiments, and includes those in which various modifications are made to the above-described embodiments without departing from the spirit of the present invention. That is, the specific materials and configurations described in the embodiments are merely examples, and can be changed as appropriate.
For example, an electronic component can be manufactured by replacing the “semiconductor chip” or “semiconductor element” in the above-described embodiments with an “electronic element”. Examples of electronic components manufactured using such electronic elements include optical elements, resistors, capacitors, coils, oscillators, filters, temperature sensors, thermistors, varistors, volumes, and fuses.
2‥電極 4‥突起体 5‥導電膜
2.
Claims (5)
前記突起体は、複数の前記電極に沿って突条に形成され、
前記突起体の表面全体が、電気絶縁性を有する非透湿性部材で覆われ、
前記導電膜は、一つの前記電極上から前記突起体の頂部の前記非透湿性部材の表面に延設され、一つの前記電極と電気的に接続されていることを特徴とする半導体装置。 An electrode, a protrusion made of an insulating resin material formed to have a height protruding from the electrode, and extended from the top of the electrode to the top of the protrusion and electrically connected to the electrode. A semiconductor device having a conductive film,
The protrusion is formed in a protrusion along the plurality of the electrodes,
The entire surface of the protrusion is covered with a moisture-impermeable member having electrical insulation,
The semiconductor device, wherein the conductive film extends from one electrode to the surface of the moisture-impermeable member at the top of the protrusion and is electrically connected to one electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004274626A JP4329661B2 (en) | 2004-09-22 | 2004-09-22 | Semiconductor device, circuit board, and electro-optical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004274626A JP4329661B2 (en) | 2004-09-22 | 2004-09-22 | Semiconductor device, circuit board, and electro-optical device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006093265A JP2006093265A (en) | 2006-04-06 |
JP4329661B2 true JP4329661B2 (en) | 2009-09-09 |
Family
ID=36233962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004274626A Expired - Fee Related JP4329661B2 (en) | 2004-09-22 | 2004-09-22 | Semiconductor device, circuit board, and electro-optical device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4329661B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4784403B2 (en) * | 2006-06-08 | 2011-10-05 | パナソニック電工株式会社 | Luminescent panel system |
WO2008152840A1 (en) * | 2007-06-13 | 2008-12-18 | Sharp Kabushiki Kaisha | Organic electroluminescence display device and method for manufacturing the same |
JP4941203B2 (en) * | 2007-09-27 | 2012-05-30 | エプソンイメージングデバイス株式会社 | Mounting structure, inspection method for mounting structure, and electro-optical device |
JP2017024281A (en) * | 2015-07-23 | 2017-02-02 | セイコーエプソン株式会社 | Joint structure, piezoelectric device, liquid jetting head, and method for inspecting joint structure |
JP6139730B2 (en) * | 2016-03-18 | 2017-05-31 | 株式会社ジャパンディスプレイ | Display device and manufacturing method thereof |
-
2004
- 2004-09-22 JP JP2004274626A patent/JP4329661B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006093265A (en) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100643984B1 (en) | Method for mounting semiconductor device, circuit board, electrooptic device, and electronic device | |
JP4218622B2 (en) | Manufacturing method of semiconductor device | |
KR100643986B1 (en) | Semiconductor device, manufacturing method therefor, circuit substrate, electrooptic apparatus, and eletronic apparatus | |
KR100852251B1 (en) | Mounting Terminal Substrate and Display Device Using the Same | |
KR100729885B1 (en) | Semiconductor device, circuit substrate, electro-optic device and electronic appliance | |
US20080093738A1 (en) | Chip structure and wafer structure | |
JP4151634B2 (en) | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE | |
JP3938128B2 (en) | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE | |
US20220244603A1 (en) | Lcos structure and method of forming same | |
JP4329661B2 (en) | Semiconductor device, circuit board, and electro-optical device | |
KR20120063202A (en) | Semiconductor package and display panel assembly having the same | |
JP2007042777A (en) | Semiconductor device and manufacturing method thereof, circuit board, electrooptical device, and electronic apparatus | |
JP2007042867A (en) | Semiconductor device | |
JPH11297751A (en) | Semiconductor device | |
JP2012069718A (en) | Semiconductor device and manufacturing method therefore | |
JP2006269895A (en) | Semiconductor device, method of manufacturing the same, and electronic apparatus | |
JP2009049189A (en) | Electronic device | |
JP2010157770A (en) | Semiconductor device, circuit board, electro-optical device, and electronic apparatus | |
JP2012199308A (en) | Substrate connection method | |
JP2009043830A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |