JP4318028B2 - 信号処理装置 - Google Patents

Description

本発明は、信号処理装置に関し、特に、等化波形の非線形を補償することができるようにした信号処理装置に関する。

従来、記録媒体より再生されたデジタルデータである再生信号を検出する方法として、電圧振幅のピークを特定するピーク・ディテクト法があった。しかしながら、近年の情報処理技術の向上とともに、記録媒体における記録密度の高密度化が進み、再生信号に符号間干渉が発生するようになり、ピーク・ディテクト法では、正確に検出できない場合があった。

そこで、積極的に符号間干渉（Inter Symbol Interference）を利用するパーシャルレスポンス（PR:Partial Response）方式と最尤検出（ML:Maximum Likelihood Sequence Detection）方式を組み合わせたPRML(Partial Response Maximum Likelihood)方式が用いられるようになった。しかしながら、記録媒体における記録密度の高密度化がさらに進み、その結果、符号間干渉の影響や、媒体等による非線形歪が顕著となり、従来のPRML方式では十分な性能が期待できなくなってきた。

ところで、検出器の検出結果を、フィードバックフィルタに通し、その出力を検出器入力に帰還することで符号間干渉を抑圧する方式として、検出器にビットバイビット検出装置を用いたDFE（Decision Feedback Equalization）がよく知られている（例えば、非特許文献１参照）。

図１は、従来の、DFE方式の信号処理部の構成例を示すブロック図である。

図１において、信号処理部１は、記録媒体より再生された再生信号を復号する信号処理部である。入力端子１１より入力された、等化基準値に波形等化された再生信号ｙ_nは、加算器１２に供給され、FIR（Finite Impulse Response）フィルタ１５の出力と加算され、ビットバイビット検出器よりなる検出器１３に供給される。検出器１３は、その供給された再生信号ｚ_nより検出した２値の信号ｂ^_nを、出力端子１４より信号処理部１の外部に出力するとともに、FIRフィルタ１５に供給する。FIRフィルタ１５は、入力された信号に対してフィルタ処理を行い、その出力を加算器１２に供給する。従って、FIRフィルタ１５を、フィルタ係数がｐ_i（１≦ｉ≦Ｎ）、大きさがＮのフィルタとし、その伝達関数を、遅延素子Ｄとして表すと、

ｐ₁・Ｄ＋ｐ₂・Ｄ²＋・・・＋ｐ_N・Ｄ^N

とすると、検出器１３の入力信号ｚ_nは式（１）のように表すことができる。

このように、フィルタ処理された検出結果をフィードバックさせるようにして、信号処理部１は、符号間干渉を抑圧する。

Jan W. M. Bergmans、"Density Improvements in Digital Magnetic Recording by Decision Feedback Equalizer"、IEEE trans.mag.、VOL. MAG-22, No.3, May,1986

しかしながら、以上のように、DFEを用いて信号を検出する場合においては、検出器１３の検出結果を利用するので、誤りが発生したときに誤り伝播の可能性があり、検出器の精度が問題になるという課題があった。また、具体的な非線形な歪に対しての対策がなされておらず、再生ヘッドや媒体等の記録再生機構の応答によってもたされる非線形歪は完全に除去できないという課題があった。

本発明はこのような状況に鑑みてなされたものであり、誤り伝播の可能性を低く抑え、等化波形の非線形歪を補償することができるようにするものである。

本発明の信号処理装置は、再生信号に対して等化処理を施し、等化後信号を出力する等化手段と、複数の加算器からなり、それぞれの前記加算器において、前記等化後信号から符号間干渉および非線形歪を表す信号を減算することによって、前記等化後信号に含まれる符号間干渉および非線形歪を除去する第１の加算手段と、前記第１の加算手段により符号間干渉および非線形歪が除去された複数の前記等化後信号より２値を検出し、検出結果を出力する検出手段と、前記検出手段の検出処理における、ブランチ毎に状態推移に対応したデータおよび所定のパスメモリに格納されているデータのいずれか一方、または両方をパーシャルレスポンスの応答に変換する第１の変換手段と、前記検出手段の状態推移に対応するブランチ毎に互いに独立して設定されるフィルタ係数を用いてフィルタ処理を行う複数のFIRフィルタからなり、前記第１の変換手段により変換されて得られた前記パーシャルレスポンスの応答に基づいて、それぞれの前記FIRフィルタにおいてフィルタ処理を行うことによって、前記等化後信号に含まれる符号間干渉および非線形歪を表す前記信号を生成し、複数の前記加算器に供給する第１のフィルタ手段とを備える。

前記等化後信号を遅延させ、その前記等化後信号から得られた検出結果としての２値信号が前記検出手段から出力されるタイミングと同じタイミングで出力する遅延手段と、前記検出手段から出力された前記２値信号をパーシャルレスポンスの応答に変換する第２の変換手段と、前記第２の変換手段により変換されて得られたパーシャルレスポンスの応答から、前記遅延手段から出力された前記等化後信号を減算し、減算結果を表す信号を出力する第２の加算手段と、前記第２の変換手段により変換されて得られたパーシャルレスポンスの応答に対してFIRフィルタを用いたフィルタ処理を施し、フィルタ処理の結果を表す信号を出力する第２のフィルタ手段と、前記第２の加算手段の出力から、前記第２のフィルタ手段の出力を減算する第３の加算手段と、LMSを適用するブランチに対応するFIRフィルタを、前記第１のフィルタ手段を構成する複数の前記FIRフィルタの中から選択し、選択した前記FIRフィルタのフィルタ係数を、前記第３の加算手段による減算結果に基づいて更新する更新手段とをさらに設けることができる。

前記検出手段から出力された前記２値信号と、既知信号のうちのいずれかの信号を選択する選択手段と、前記選択手段により選択された信号に基づいて状態遷移のパターンを検出し、LMSを適用するブランチを選択する信号を作成するパターン検出手段とをさらに設けることができる。この場合、前記更新手段には、前記パターン検出手段により作成された信号に基づいて、LMSを適用するブランチに対応するFIRフィルタを選択させ、前記第２のフィルタ手段には、前記パターン検出手段により作成された信号に基づいて、フィルタ処理に用いるFIRフィルタのフィルタ係数を選択させることができる。

本発明の信号処理装置においては、再生信号に対して等化処理が施され、等化後信号が出力され、複数の加算器において、前記等化後信号から符号間干渉および非線形歪を表す信号を減算することによって、前記等化後信号に含まれる符号間干渉および非線形歪が除去される。また、符号間干渉および非線形歪が除去された複数の前記等化後信号より２値が検出され、検出結果が出力され、検出処理における、ブランチ毎に状態推移に対応したデータおよび所定のパスメモリに格納されているデータのいずれか一方、または両方がパーシャルレスポンスの応答に変換される。変換されて得られた前記パーシャルレスポンスの応答に基づいて、それぞれのFIRフィルタにおいてフィルタ処理が行われることによって、前記等化後信号に含まれる符号間干渉および非線形歪を表す前記信号が生成され、複数の前記加算器に供給される。

本発明によれば、信号を処理することができる。非線形歪、特に、記録信号のパターンに依存した非線形歪を除去することができる。

以下に、本発明の実施の形態について図面を参照して説明する。

図２は、本発明を適用した信号処理部の構成例を示すブロック図である。図２において信号処理部３１は、例えば、記録媒体より再生された再生信号を復号する信号処理装置であり、波形等化された再生信号が入力される入力端子４１、入力端子４１を介して入力された再生信号からフィルタ部４６の出力を減算する加算部４２、最尤検出処理を行うビタビ検出器４３、ビタビ検出器４３の出力を信号処理部３１の外部に出力する出力端子４４、ビタビ検出器４３の出力をパーシャルレスポンスの応答に変換するパーシャルレスポンス処理部（ＰＲ）（Partial Response）４５、並びに、パーシャルレスポンス処理部（ＰＲ）４５の出力であるパーシャルレスポンスの応答より非線形歪を求めるフィルタ部４６により構成される。

加算部４２は、入力端子４１を介して入力された、等化基準値に波形等化された再生信号からフィルタ部４６の出力を減算し、その減算結果をビタビ検出器４３に供給する。加算部４２は、ビタビ検出器４３におけるブランチ毎にその状態推移に対応した加算器４２−１乃至加算器４２−２^M+K+1よりなり、各加算器において、それぞれ、入力された再生信号から、フィルタ部４６の各FIR（Finite Impulse Response）フィルタ（FIRフィルタ４６−１乃至FIRフィルタ４６−２^M+K+1）より供給された信号を減算し、その減算結果をビタビ検出器４３に供給する。

ビタビ検出器４３は、加算部４２の各加算器（加算器４２−１乃至加算器４２−２^M+K+1）より供給された、ビタビ検出器４３におけるブランチ毎にその状態推移に対応した減算結果に基づいて、最尤検出処理（ビタビ検出方式による最尤検出処理）を行い、得られた判定値を、出力端子４４を介して信号処理部３１の外部に出力する。また、ビタビ検出器４３は、その判定結果を、ビタビ検出器４３におけるブランチ毎にその状態推移に対応して、パーシャルレスポンス処理部（ＰＲ）４５に供給する。

パーシャルレスポンス部（ＰＲ）４５は、ビタビ検出器４３のパスメモリに格納されている判定結果を、ビタビ検出器４３におけるブランチ毎にその状態推移に対応したパーシャルレスポンスの応答に変換し、それらをフィルタ部４６の各FIRフィルタ（FIRフィルタ４６−１乃至FIRフィルタ４６−２^M+K+1）に供給する。

フィルタ部４６は、パーシャルレスポンス部（ＰＲ）４５より供給されるパーシャルレスポンスの応答に対して、等化基準値に波形等化された再生信号に含まれる非線形歪を求め、それを加算部４２に供給する。フィルタ部４６は、ビタビ検出器４３におけるブランチ毎にその状態推移に対応したFIRフィルタ４６−１乃至FIRフィルタ４６−２^M+K+1よりなり、各FIRフィルタにおいて、それぞれ、ビタビ検出器４３におけるブランチ毎にその状態推移に対応したパーシャルレスポンスの応答より非線形歪を求め、その処理結果を、そのFIRフィルタが対応する加算器（加算器４２−１乃至加算器４２−２^M+K+1）に供給する。

すなわち、図２に示される信号処理部３１は、図１を参照して説明した従来のDFE方式の信号処理部１における検出器１３（ビットバイビット検出器）の代わりに、検出精度の良いビタビ検出器を適用したものである。

なお、図２においては、加算器４２−１乃至加算器４２−２^M+K+1、並びに、FIRフィルタ４６−１乃至FIRフィルタ４６−２^M+K+1の内、一部のみを示しており、その他を省略している。具体的に言うと、あるｋ番目の状態の２つのブランチは、２k−１,２k（１≦ｉ≦２^M+K）番目で表される。図２では、１番目、２^M+K番目の状態に対する加算部４２およびフィルタ部４６が明示されている。

図３は、フィルタ部４６に含まれるFIRフィルタの構成例を示すブロック図である。図３において、FIRフィルタ４６−１は、入力端子６１、入力された信号を遅延させるＮ個の遅延素子である遅延素子６２−１乃至６２−Ｎ、遅延された信号とフィルタ係数を乗算するＮ個の乗算器である乗算器６３−１乃至６３−Ｎ、それらの乗算結果を加算する加算器６４、並びに、加算結果を出力する出力端子６５により構成される。

遅延素子６２−１乃至遅延素子６２−Ｎは、それぞれ、フリップフロップ回路等により構成され、各遅延素子は、入力端子６１に直列に接続される。各遅延素子は、所定の期間入力された信号を保持した後、その信号を、その遅延素子が対応する乗算器、および１つ後段の遅延素子に供給する。なお、Ｎ個目の遅延素子である遅延素子６２−Ｎは、後段の遅延素子がないため、その出力を、遅延素子６２−Ｎが対応する乗算器６３−Ｎのみに供給する。なお、ここで、Ｎは、FIRフィルタ４６−１のタップ数を表す。

乗算器６３−１乃至乗算器６３−Ｎは、それぞれ、供給された信号に、予め設定されたフィルタ係数ｐ_N乃至ｐ₁を乗算し、乗算結果を加算器６４に供給する。加算器６４は、供給された乗算結果を全て加算し、その加算結果をフィルタ出力として、出力端子６５を介して外部に出力する。

なお、FIRフィルタ４６−２乃至FIRフィルタ４６−Ｎも、図３に示されるFIRフィルタ４６−１と同様の構成であるのでその説明を省略する。

次に、図２の信号処理部３１の動作について説明する。

入力端子４１より入力された、等化基準値に波形等化された再生信号は、加算部４２に供給される。加算部４２（加算器４２−１乃至加算器４２−２^M+K+1）は、この再生信号から、フィルタ部４６（FIRフィルタ４６−１乃至FIRフィルタ４６−２^M+K+1）の出力を減算し、その減算結果をビタビ検出器４３に供給する。ビタビ検出器４３は、その減算結果に対して最尤検出処理を行い、判定結果である判定値を、出力端子４４を介して信号処理部３１の外部に出力する。

また、ビタビ検出器４３におけるブランチ毎にその状態推移に対応したビタビ検出器４３のパスメモリに格納された判定結果を、パーシャルレスポンス処理部（ＰＲ）４５に供給する。パーシャルレスポンス処理部（ＰＲ）４５は、供給された各判定結果を、ビタビ検出器４５におけるブランチ毎にその状態推移に対応したパーシャルレスポンスの応答に変換し、それらをフィルタ部４６に供給する。フィルタ部４６（FIRフィルタ４６−１乃至FIRフィルタ４６−２^M+K+1）は、供給されたパーシャルレスポンス応答に対して、等化基準値に波形等化された再生信号に含まれる非線形歪を求め、その処理結果を加算部４２に供給し、等化基準値に波形等化された再生信号に含まれる非線形歪を補償させる。

このように、信号処理部３１は、フィルタ部４６および加算部４２によって、等化波形における非線形歪の補償を行う。この非線形歪は、歪を含まないビタビ検出器４３の判定値から、信号の相関性を利用して、過去の判定値の線形結合で表すことができる。また、このとき、ブランチ毎に検出器（ビタビ検出器４３）への入力が異なる。そこで、状態ｊ（ｓ_j）から状態ｋ（ｓ_k）への推移を考えると、式（１）により示されるDFEの場合に対して、信号処理部３１におけるビタビ検出器４３への入力ｚ_nは、式（２）のように表すことができる。

式（２）において、ｐ_i（１≦ｉ≦Ｎ）はフィルタ部４６の各FIRフィルタのフィルタ係数である。また、ｂ^_n（ｓ_j）は、状態ｓ_jのパスメモリに格納されている２値のデータをパーシャルレスポンスの応答に変換したものである。ビタビ検出器４３において、毎時刻、全ての可能な状態推移のブランチメトリックの計算を行ううえで、式（２）ではフィルタ係数ｐ_i（１≦ｉ≦Ｎ）を共用することになるが、その場合、各状態推移におけるその応答は異なるので、最適化されているわけではない。そこで、ブランチ毎に、フィルタ係数ｐ_i（１≦ｉ≦Ｎ）を個別に持たせるようにすると、信号処理部３１は、式（３）のように表すことができる。

このように表すことにより、信号処理部３１は、フィルタ部４６において、ビタビ検出器４３の状態推移に対応するブランチ毎に、互いに独立して設定されるフィルタ係数、すなわち、ブランチ毎に最適化されたフィルタ係数が用いられるようにすることができる。すなわち、信号処理部３１は、その状態推移に相当する記録信号のパターンに依存した非線形歪を除去することができる。

また、式（３）のｂ^_nはビタビ検出器４３の状態に割り当てることが出来るので、式（３）は、次の式（４）ように表すことができる。

ここで、ビタビ検出器の状態数は、２^M+K（０≦Ｋ≦Ｎ）である。従って、Ｋ＝Ｎとすれば、図２において、フィードバックフィルタであるフィルタ部４６（FIRフィルタ４６−１乃至FIRフィルタ４６−Ｎ）の必要が無くなり、誤り伝播の可能性を最小限に抑えることもできる。

以上のように、信号処理部３１は、等化波形における符号間干渉や非線形歪の除去を行うようにしたので、より精度のよい信号検出を行うことができる。すなわち、信号処理部３１は、等化波形の非線形歪を補償することができる。また、フィードバックフィルタをビタビ検出器４３における状態数に振り分け、フィードバックフィルタを無くすことにより、誤り伝播を抑制することもできる。

図４は、本発明を適用した光ディスク再生装置の構成例を示す図である。

図４において、光ディスク再生装置１００は、例えば、CDやDVD等のような光ディスクに記録された情報を再生する装置である。光ディスク再生装置１００の光ディスク１１１に記録された情報は、光学式ヘッド１１２により再生信号として再生され、RFアンプ１１３にて適当な振幅の大きさに増幅される。

増幅された再生信号は、ゲインコントロールアンプ（GCA：Gain Control Amp）１１４に入力され、所望の振幅の大きさに増幅される。増幅された再生信号は、アンチエイリアスを防ぐ為のローパスフィルタ(LPF：Low-Pass Filter)１１５に供給され、フィルタ処理が行われた後、AD変換器（Analog to Digital Convertor）１１７に供給されて量子化される。

また、ローパスフィルタ１１５の出力は、ゲインコントローラ１１６にも供給される。ゲインコントローラ１１６は、供給された再生信号に基づいて、ゲインコントロールアンプ１１４のゲイン（増幅度）を決定し、ゲインコントロールアンプ１１４をAGC回路（Auto Gain Controller）として動作させる。さらに、ローパスフィルタ１１５の出力は、PLL（Phase Locked Loop）１１８にも供給される。PLL１１８には、さらに基準クロックも供給される。PLL１１８は、供給された基準クロックをローパスフィルタ１１５の出力に同期させてAD変換器１１７のサンプリングクロックを生成し、それをAD変換器１１７に供給する。

AD変換器１１７は、そのサンプリングクロックを用いて、ローパスフィルタの出力である再生信号を量子化する。量子化された再生信号は、FIRフィルタ１１９に供給される。FIRフィルタ１１９は、供給された再生信号に対して、適応等化処理、若しくは等化処理を施し、等化後の再生信号を、図２を参照して説明した信号処理装置３１に供給する。信号処理装置３１は、供給された再生信号に対して検出処理を行い、光ディスク１１１に記録される前の元の信号を復元してそれを出力する。

このように、図２を参照して説明した信号処理部３１を用いて光ディスク１１１より再生された再生信号を検出することにより、信号処理部３１が、等化波形における非線形歪の除去を行うので、光ディスク再生装置１００は、より精度のよい信号検出を行うことができる。すなわち、光ディスク再生装置１００は、等化波形の非線形歪を補償することができる。

図５は、このような光ディスク再生装置１００における、Blue-ray Disc（登録商標）フォーマット(ユーザ容量２７ギガバイト)の光ディスクのラジアル方向の傾きに対するの耐性の例を示すグラフである。図５において、横軸はディスクのラジアル方向の傾きであるラジアルスキューを示し、縦軸は、その時のビットエラーレートを示している。また、図５の曲線１３１は、PRML方式(PR(1,2,2,1))により再生信号を検出する場合の、ディスクのラジアル方向の傾きに対するの耐性の例を示しており、曲線１３２は、上述したように、DFE方式にビタビ検出器を適用した場合、すなわち、図２の信号処理部３１を用いて再生信号を検出する場合の、ディスクのラジアル方向の傾きに対するの耐性の例を示している。

図５において、曲線１３２の横方向の広がりの方が曲線１３１と比較して大きく、DFE方式にビタビ検出器を適用した図２の信号処理部３１を用いて再生信号を検出する場合が、PRML方式により再生信号を検出する場合と比較して、ディスクのラジアル方向の傾きに対するの耐性が大きいことが示されている。

以上のように、DFE方式にビタビ検出器を適用させ（すなわち、ビタビ検出器による信号検出において、歪補正用フィルタであるFIRフィルタを用いて検出器の出力を入力側にフィードバックさせ）、等化波形の非線形歪を補償することにより、光ディスク再生装置１００（信号処理部３１）は、図５に示されるように、ディスクのラジアル方向の傾きに対する耐性を拡大させることができる。

なお、図２の信号処理部３１のフィルタ部４６（FIRフィルタ４６−１乃至FIRフィルタ４６−２^M+K）のフィルタ係数は、予め定められた値であってもよいが、LMS(Least Mean Square)アルゴリズムを用いて適応等化させることも可能である。

次に、フィルタ係数の求め方について説明する。LMSアルゴリズムについては、数ある適応等化アルゴリズムの中でも、最も代表的なもので、広く一般に知られているので、ここでの説明は省略する。
等化波形の非線形歪を補償するFIRフィルタはJaekyun Moon, and Jongseung Park, “Pattern-Dependent Noise Prediction in Signal-Dependent Noise”, IEEE J. Select. Areas Commun., vol. 19, No.4, pp.730-743, April 2001に記載されているようなLMSアルゴリズムを利用する。ビタビ検出器の判定結果がパーシャルレスポンスの応答に変換され、入力信号との差を求め、更に、ビタビ検出器の判定結果がパーシャルレスポンスの応答に変換された信号を入力としたFIRフィルタの出力との演算によって、誤差信号が求められる。また、フィルタの係数の更新は、ビタビ検出器の２値の判定結果がビタビ検出器の状態の長さだけメモリ等に格納されるようにし、現時刻の判定結果と過去の判定結果から現時刻の状態推移が検出されて、その推移に相当するブランチが持つFIRフィルタの係数が更新されるようにする。

図６は、このような場合の、本発明を適用した信号処理部の構成例を示すブロック図である。図２に示される信号処理部３１と同様の構成の部分については、図２と同じ符号を付してあり、その説明を省略する。

図６において、信号処理部１５１のパーシャルレスポンス処理部（ＰＲ）４５の出力（パーシャルレスポンスの応答）は、係数を更新可能なFIRフィルタ１６６−１乃至FIRフィルタ１６６−２^M+K+1からなるフィルタ部１６６に供給される。すなわち、図２の場合と同様に、ビタビ検出器４３におけるブランチ毎にその状態推移に対応したパーシャルレスポンスの応答は、それぞれ、FIRフィルタ１６６−１乃至FIRフィルタ１６６−２^M+K+1に供給される。FIRフィルタ１６６−１乃至FIRフィルタ１６６−２^M+K+1は、係数が更新可能である点以外は、図２のFIRフィルタ４６−１乃至FIRフィルタ４６−２^M+K+1と同様であり、それらの出力は、それぞれ、加算部４２の加算器４２−１乃至加算器４２−２^M+K+1に供給される。

信号処理部１５１は、FIRフィルタ１６６−１乃至FIRフィルタ１６６−２^M+K+1の各フィルタ係数を決定する回路として、入力された再生信号を遅延させる遅延処理部１７１、ビタビ検出器４３の出力（判定値）をパーシャルレスポンスの応答に変換するパーシャルレスポンス処理部１７２、パーシャルレスポンスの応答から遅延された再生信号を減算する加算器１７３、加算器１７３における減算結果よりFIRフィルタ１７５の出力を減算する加算器１７４、パーシャルレスポンスの応答にフィルタ処理を行うFIRフィルタ１７５、加算器１７４による減算結果によりフィルタ係数を更新するFIRフィルタを選択するスイッチ回路１７６、フィルタ係数の決定にあたってトレーニングの為、既知の信号パターンを用いる場合、この信号を入力する入力端子１８１、ビタビ検出器４３より供給される判定値または既知の信号パターンの内、いずれか一方を選択するスイッチ回路１８２、並びに、スイッチ回路１８２により選択された信号に基づいて、状態推移のパターンを検出するパターン検出器１８３よりなる回路を有している。

信号処理部１５１において、入力された再生信号は、加算部４２および遅延処理部１７１に供給される。また、ビタビ検出器４３より出力された２値の判定値は、出力端子４４より出力されるとともに、パーシャルレスポンス処理部（ＰＲ）１７２およびスイッチ回路１８２に供給される。パーシャルレスポンス処理部（ＰＲ）１７２は、その供給された判定値をパーシャルレスポンスの応答に変換し、加算器１７３およびFIRフィルタ１７５に供給する。

加算器１７３は、パーシャルレスポンスの応答より、遅延処理部１７１により、ビタビ検出器４３の出力と同じタイミングになるように遅延された再生信号を減算し、減算結果を加算器１７４に供給する。また、FIRフィルタ１７５は、パーシャルレスポンス処理部（ＰＲ）１７２より供給されるパーシャルレスポンスの応答より、等化波形の非線形歪を算出し、その算出結果を加算器１７４に供給する。加算器１７４は、加算器１７３の減算結果よりFIRフィルタ１７５の出力を減算し、その減算結果を、フィルタ部１６６を構成する各FIRフィルタの誤差信号として、スイッチ回路１７６に供給する。

ところで、スイッチ回路１８２には、ビタビ検出器４３より判定値が供給され、さらに、入力端子１８１を介して外部から信号パターンを供給することも可能である。スイッチ回路１８２は、フィルタ係数の決定する為のトレーニングにあたって、既知の信号パターンを利用する場合、入力端子１８１を介して入力される既知の信号パターンをパターン検出器１８３に供給するようにスイッチを切り替える。また、ビタビ検出器４３の判定結果でトレーニングする場合、ビタビ検出器４５より供給される判定値をパターン検出器１８３に供給するようにスイッチを切り替える。

パターン検出器１８３は、このようにして供給された既知の信号パターンまたは判定値に基づいて、LMSを適用するブランチを選択する信号を作成し、それをスイッチ回路１７６およびFIRフィルタ１７５に供給する。FIRフィルタ１７５は、このようにパターン検出器１８３より供給された信号に基づいて、フィルタ係数を選択する。また、スイッチ回路１７６は、このようにパターン検出器１８３より供給された信号に基づいて、LMSを適用するブランチのFIRフィルタをFIRフィルタ１６６−１乃至FIRフィルタ１６６−２^M+K+1より選択し、スイッチを切り替えることにより、FIRフィルタの誤差信号を、選択したFIRフィルタに供給させるように制御する。

このようにすることにより、信号処理部１５１は、FIRフィルタ１６６−１乃至FIRフィルタ１６６−２^M+K+1のフィルタ係数を互いに独立して決定させることができる。すなわち、信号処理部１５１は、FIRフィルタの係数を準最適化して、再生信号に含まれる符号間干渉や非線形歪の除去を行うようにしたので、より正確に検出処理を行うことができる。すなわち、信号処理部３１は、等化波形の非線形歪をより正確に補償することができる。

なお、FIRフィルタの係数の更新方法は、上述した以外であってもよく、どのようなアルゴリズムを用いるようにしてもよい。

また、以上においては、光ディスクの再生装置について説明したが、これに限らず、図２の信号処理部３１、および図６の信号処理部１５１は、例えば、記録再生装置や通信装置等、どのような装置に適用するようにしてもよい。また、記録媒体としては、光ディスクだけでなく、磁気ディスクや光磁気ディスク等であってももちろんよい。

さらに、以上においては、ビタビ検出器４３が出力する判定値を用いて非線形歪を補償する方法を説明したが、これに限らず、ビタビ検出器４３は、内蔵する所定のパスメモリに格納されているデータをパーシャルレスポンス処理部４５に供給するようにしてももちろんよい。すなわち、信号処理部３１は、ブランチ毎に状態推移に対応したデータおよび所定のパスメモリに格納されているデータのいずれか一方、または両方により非線形歪を補償するようにしてもよい。

また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。

従来の信号処理部の構成例を示すブロック図である。 本発明を適用した信号処理部の構成例を示すブロック図である。 図２のFIRフィルタの構成例を示すブロック図である。 本発明を適用した光ディスク再生装置の構成例を示す図である。 ディスクのラジアル方向の傾きに対する耐性の例を示す図である。 本発明を適用した光ディスク再生装置の他の構成例を示す図である。

符号の説明

１ 信号処理部， ３１ 信号処理部， ４２ 加算部， ４３ ビタビ検出器， ４５ パーシャルレスポンス処理部， ４６ フィルタ部， ６２−１乃至６２−Ｎ 遅延素子， ６３−１乃至６３−Ｎ 乗算器， ６４ 加算器， １００ 光ディスク再生装置， １１１ 光ディスク， １１２ 光学式ヘッド， １１３ RFアンプ， １１４ GCA， １１５ LPF， １１６ ゲインコントローラ， １１７ AD変換器， １１８ PLL， １１９ FIRフィルタ， １６６ フィルタ部， １７１ 遅延処理部， １７２ パーシャルレスポンス処理部， １７３ 加算器， １７４ 加算器， １７５ FIRフィルタ， １７６ スイッチ回路， １８２ スイッチ回路， １８３ パターン検出器

Claims (3)

1. 再生信号に対して等化処理を施し、等化後信号を出力する等化手段と、
   複数の加算器からなり、それぞれの前記加算器において、前記等化後信号から符号間干渉および非線形歪を表す信号を減算することによって、前記等化後信号に含まれる符号間干渉および非線形歪を除去する第１の加算手段と、
   前記第１の加算手段により符号間干渉および非線形歪が除去された複数の前記等化後信号より２値を検出し、検出結果を出力する検出手段と、
   前記検出手段の検出処理における、ブランチ毎に状態推移に対応したデータおよび所定のパスメモリに格納されているデータのいずれか一方、または両方をパーシャルレスポンスの応答に変換する第１の変換手段と、
   前記検出手段の状態推移に対応するブランチ毎に互いに独立して設定されるフィルタ係数を用いてフィルタ処理を行う複数のFIRフィルタからなり、前記第１の変換手段により変換されて得られた前記パーシャルレスポンスの応答に基づいて、それぞれの前記FIRフィルタにおいてフィルタ処理を行うことによって、前記等化後信号に含まれる符号間干渉および非線形歪を表す前記信号を生成し、複数の前記加算器に供給する第１のフィルタ手段と
   を備える信号処理装置。
2. 前記等化後信号を遅延させ、その前記等化後信号から得られた検出結果としての２値信号が前記検出手段から出力されるタイミングと同じタイミングで出力する遅延手段と、
   前記検出手段から出力された前記２値信号をパーシャルレスポンスの応答に変換する第２の変換手段と、
   前記第２の変換手段により変換されて得られたパーシャルレスポンスの応答から、前記遅延手段から出力された前記等化後信号を減算し、減算結果を表す信号を出力する第２の加算手段と、
   前記第２の変換手段により変換されて得られたパーシャルレスポンスの応答に対してFIRフィルタを用いたフィルタ処理を施し、フィルタ処理の結果を表す信号を出力する第２のフィルタ手段と、
   前記第２の加算手段の出力から、前記第２のフィルタ手段の出力を減算する第３の加算手段と、
   LMSを適用するブランチに対応するFIRフィルタを、前記第１のフィルタ手段を構成する複数の前記FIRフィルタの中から選択し、選択した前記FIRフィルタのフィルタ係数を、前記第３の加算手段による減算結果に基づいて更新する更新手段と
   をさらに備える請求項１に記載の信号処理装置。
3. 前記検出手段から出力された前記２値信号と、既知信号のうちのいずれかの信号を選択する選択手段と、
   前記選択手段により選択された信号に基づいて状態遷移のパターンを検出し、LMSを適用するブランチを選択する信号を作成するパターン検出手段と
   をさらに備え、
   前記更新手段は、前記パターン検出手段により作成された信号に基づいて、LMSを適用するブランチに対応するFIRフィルタを選択し、
   前記第２のフィルタ手段は、前記パターン検出手段により作成された信号に基づいて、フィルタ処理に用いるFIRフィルタのフィルタ係数を選択する
   請求項２に記載の信号処理装置。

Images