JP4385844B2 - 固体撮像装置および固体撮像装置の駆動方法 - Google Patents

Description

本発明は、例えばＣＭＯＳイメージセンサなどの固体撮像装置および固体撮像装置の駆動方法に関する。

固体撮像素子は、単に画像を記録する用途ばかりでなく、画像認識をはじめとする様々な用途に用いられている。特に、動体の画像認識のためのイメージセンサとして使用する場合には、連続する２つのフレームの間で、出力信号の比較を行うことによって、それらフレームに写し込まれた動体の運動の方向及び速度を認識するようにしている。非常な高速で運動する動体は、一瞬のうちに固体撮像装置の視野を横切って視界から消えてしまうことがあるため、極めて短時間のうちに、少なくとも２つのフレームにおいてその動体を捕捉しなければならないことがあり、その場合、固体撮像素子に高速のフレーム読出速度（フレーム・レート）が要求される。動体の運動を検出するための固体撮像装置について記載した文献としては、例えば特開平11-8805号公報などがある。
特開平１１−８８０５号公報

フレーム読出速度を高速化するための様々な方策がこれまでに提案されているが、更なるフレーム読出速度の高速化が強く求められている。

本発明は、係る事情に鑑み成されたものであり、本発明の目的は、フレーム読出速度を格段に高速化することのできる固体撮像装置および固体撮像装置の駆動方法を提供することにある。

上記目的を達成するために、本発明に係る固体撮像素子は、入射光量を電気信号に変換する複数の画素を、複数の行と複数の列とを有するマトリクス状に配置して成る画素アレイと、前記画素アレイの各行に対して１本ずつ設けられた複数本の行選択線であって、その各々が、対応する行に所属する全ての画素に接続された複数の行選択線と、前記複数本の行選択線を選択的に活性化する行選択制御部と、前記画素アレイの各列に対してｎ本ずつ設けられた複数本の列読出線であって、各列に対応したｎ本の列読出線が、第０番列読出線から第ｎ−１番列読出線までのｎ本の列読出線から成る複数本の列読出線と、前記複数本の列読出線を選択的に活性化することで列走査を行う列走査部とを備え、前記画素アレイの各列に所属する複数の画素の各々は、当該列に対応したｎ本の列読出線のうちのいずれか１本に接続され、各列の第ｋ＋ｍ行にある画素は、第ｍ番列読出線に接続されており、ここでｋは正の整数であり、ｍは０からｎ−１までの整数であり、前記列走査部は、第０番列走査回路から第ｎ−１番列走査回路までのｎ個の列走査回路を含んでおり、前記画素アレイの各列に対応したｎ本の列読出線のうちの第ｍ番列読出線は、第ｍ番列走査回路に接続されており、ここでｍは０からｎ−１までの整数であり、前記行選択制御部が、第０番行走査回路から第ｎ−１番行走査回路までのｎ個の行走査回路を含んでおり、前記画素アレイの第ｋ＋ｍ行に対応した行選択線は、第ｍ番行走査回路に接続されており、ここでｋは正の整数であり、ｍは０からｎ−１までの整数であり、前記ｎ個の列走査回路が、互いに独立して動作可能に構成されており、前記ｎ個の行走査回路が、互いに独立して動作可能に構成されていることを特徴とする。
また本発明の固体撮像装置の駆動方法は、入射光量を電気信号に変換する複数の画素を、複数の行と複数の列とを有するマトリクス状に配置して成る画素アレイと、前記画素アレイの各行に対して１本ずつ設けられた複数本の行選択線であって、その各々が、対応する行に所属する全ての画素に接続された複数の行選択線とを選択的に活性化する行選択制御ステップと、前記画素アレイの各列に対してｎ本ずつ設けられた複数本の列読出線であって、各列に対応したｎ本の列読出線が、第０番列読出線から第ｎ−１番列読出線までのｎ本の列読出線から成る複数本の列読出線とを選択的に活性化することで列走査を行う列走査ステップとを備え、前記画素アレイの各列に所属する複数の画素の各々は、当該列に対応したｎ本の列読出線のうちのいずれか１本に接続され、各列の第ｋ＋ｍ行にある画素は、第ｍ番列読出線に接続されており、ここでｋは正の整数であり、ｍは０からｎ−１までの整数であり、前記列走査ステップは、第０番列走査回路から第ｎ−１番列走査回路までのｎ個の列走査回路を含んでおり、前記画素アレイの各列に対応したｎ本の列読出線のうちの第ｍ番列読出線は、第ｍ番列走査回路に接続されており、ここでｍは０からｎ−１までの整数であり、前記行選択制御ステップが、第０番行走査回路から第ｎ−１番行走査回路までのｎ個の行走査回路を含んでおり、前記画素アレイの第ｋ＋ｍ行に対応した行選択線は、第ｍ番行走査回路に接続されており、ここでｋは正の整数であり、ｍは０からｎ−１までの整数であり、前記ｎ個の列走査回路が、互いに独立して動作可能に構成されており、前記ｎ個の行走査回路が、互いに独立して動作可能に構成されていることを特徴とする。

本発明によれば、画素アレイの各列に対してｎ本ずつの列読出線を備えるようにしたことにより、同時にｎ本の行から読出しを行うことができ、それによってフレーム読出速度を略々ｎ倍に高速化することができる。また、連続するｎ個までのフレームにおいて、フレーム読出動作開始時刻の間隔を極限にまで短縮して、その間隔を事実上無限小にすることも可能であり、それによってフレーム読出速度を瞬間的に高速化することができる。

以下に本発明の実施の形態について図面を参照して説明する。図１は本発明の好適な実施の形態に係るＣＭＯＳカラーイメージセンサの構成を説明するためのブロック図、図２は図１のＣＭＯＳカラーイメージセンサの画素及び列読出線を示した回路図、図３は図１のＣＭＯＳカラーイメージセンサに用いる行選択制御装置の第１の構成例を示したブロック図、図４は図３の行選択装置を採用するときの好適なカラーフィルタの配列の具体例を示した模式図、図５は図１のＣＭＯＳカラーイメージセンサに用いる行選択制御装置の第２の構成例を示したブロック図、図６は図５の行選択装置を採用するときの好適なカラーフィルタの配列の具体例を示した模式図、図７は図１のＣＭＯＳカラーイメージセンサに用いる行選択制御装置の第３の構成例を示したブロック図である。

図１は本発明の好適な実施の形態に係る固体撮像装置の構成を説明するためのブロック図であり、この固体撮像装置はＣＭＯＳカラーイメージセンサ１０である。イメージセンサ１０は、入射光量を電気信号に変換する複数の画素１２を備えており、それら画素１２は、複数の行と複数の列とを有するマトリクス状に配置されて、画素アレイ１４を構成している。画素アレイ１４の実際の行数及び列数は、一般的には数十から数百、また場合によってはそれ以上の多数に亘るのであるが、図１では、イメージセンサ１０の構成を説明するという目的を考慮して、複数の列のうちの第０列及び第１列だけを示し、また、それら列に所属する複数の画素のうちの、第０行から第５行までの各行にある画素だけを示した。

イメージセンサ１０は、画素アレイ１４の各行に対して１本ずつ設けられた複数本の行選択線ＨＬ０〜ＨＬ５を備えている。それらのうち行選択線ＨＬ０は、画素アレイ１４の第０行に対応した行選択線であり、第０行に所属する全ての画素１２に接続されている。その他の行選択線も同様であり、それら行選択線は、各々が、対応する行に所属する全ての画素に接続されている。また、複数本の行選択線ＨＬ０〜ＨＬ５は、それら複数本の行選択線ＨＬ０〜ＨＬ５を選択的に活性化する行選択制御装置１６（行選択制御部）に接続されている。

イメージセンサ１０は、複数本の列読出線を備えており、それら列読出線は、画素アレイ１４の各列に対して２本ずつ備えられている。従来のこの種のイメージセンサは、画素アレイの各列に対して１本ずつの列読出線しか備えられておらず、従って、画素アレイの各列に対して列読出線を２本ずつ備えるようにしたことは、本発明の重要な特徴の１つである。尚、後に詳述するように、各列に対して備える列読出線の本数は２本に限られず、更に多くの列読出線を備えるようにすることも可能である。図示例のイメージセンサ１０では、各列に対応した２本の列読出線を、夫々、第０番列読出線ＶＬ０、第１番列読出線ＶＬ１として区別している。

画素アレイ１４の各列に所属する複数の画素１２は、当該列に対応した２本の列読出線ＶＬ０、ＶＬ１のうちのいずれか１本に接続されている。特に図示例では、各列の偶数行（第０行、第２行、…）にある画素１２は、第０番列読出線ＶＬ０に接続されており、一方、奇数行（第１行、第３行、…）にある画素１２は、第１番列読出線ＶＬ１に接続されている。また、画素アレイ１４の複数本の列読出線は、雑音制御装置１８を経由して、それら複数本の列読出線を選択的に活性化することで列走査を行う列走査装置２０（列走査部）に接続されている。

雑音制御装置１８は、列操作装置２０の制御の下に列読出線ＶＬ０、ＶＬ１を介して画素１２から読出された信号から雑音成分を除去し、そしてその雑音成分を除去した信号を出力するものでありる。図示例の雑音制御装置１８は、２個の雑音制御回路で構成されており、それらを夫々、第０番雑音制御回路１８−０、第１番雑音制御回路１８−１として区別している。

列走査装置２０は、２個の列走査回路で構成されており、それらを夫々、第０番列走査回路２０−０、第１番列走査回路２０−１として区別している。画素アレイ１４の各列に対応した２本の列読出線のうちの第０番列読出線ＶＬ０は、第０番雑音制御回路１８−０を経由して第０番列走査回路２０−０に接続している。また、画素アレイ１４の各列に対応した２本の列読出線のうちの第１番列読出線ＶＬ１は、第１番雑音制御回路１８−１を経由して第１番列走査回路２０−０に接続している。

図２は、画素及び列読出線の詳細構造を示した回路図である。この図に示した画素１２（０、０）は、第０行第０列の画素であるが、画素アレイ１４中のどの画素も構造は同一である。図示の如く、画素１２（０、０）は、フォトダイオード２２と、ゲートがリセット線ＲＳＴ０に接続されたリセット・トランジスタ２４と、ゲートが行選択線ＨＬ０に接続されたセレクト・トランジスタ２６と、増幅用トランジスタ２８とを含んでいる。フォトダイオード２２で光電変換され、リセット・トランジスタ２４により蓄積時間制御された信号が、増幅用トランジスタ２８のゲートに入力するようにしてあり、この増幅用トランジスタ２８のソースが、セレクト・トランジスタ２６を介して列読出線ＶＬ０に接続されている。列読出線ＶＬ０には電流源３０が接続されており、この電流源３０と増幅用トランジスタ２８とでソースフォロワアンプが構成されている。行選択制御装置１６が、画素アレイ１４の第０行に対応した行選択線ＨＬ０を活性化し、それと同時に、第０番列走査回路２０−０が、第０列に対応した２本の列読出線ＶＬ０、ＶＬ１のうちの第０番列読出線ＶＬ０を活性化したときにのみ、第０行第０列の画素１２（０、０）から、そのソースフォロワアンプによって、対応する列読出線（即ち、第０列の第０番列読出線ＶＬ０）へ信号が読み出される。

行選択制御装置１６、雑音制御装置１８の雑音制御回路１８−０、１８−１、それに列走査装置２０の列走査回路２０−０、２０−１は、タイミング制御回路３６により、外部クロックに基づいて動作タイミングが制御されるようにしてある。イメージセンサ１０は更に、増幅器、アナログ−デジタル変換回路、それに各種の信号処理回路などを備えているが、それらは本発明に直接的には関連しないものであるため、図に示さず、説明も省略する。

行選択制御装置１６は、イメージセンサ１０の複数本の行選択線を順次活性化することによって行走査を行うものであるが、ただしその行走査方式は、従来のイメージセンサにおける行走査方式とは異なっている。また、イメージセンサ１０が実行することのできる行走査方式には様々なものがあり、どのような行走査方式を採用するかによって、イメージセンサ１０の動作及び効果も異なったものとなる。以下に、幾つかの行走査方式の具体例について説明する。

行走査方式の第１の具体例は、同時に２本ずつの行選択線を活性化しつつ行選択を行うというものである。この方式の場合、行選択制御装置１６は、例えば、最初に画素アレイ１４の第０行に対応した行選択線ＨＬ０と、第１行に対応した行選択線ＨＬ１とを同時に活性化する。この状態で、第０番列走査回路２０−０と第１番列走査回路２０−１とを互いに同期させて動作させて、第０行及び第１行において列走査を行わせると、第０番雑音制御回路１８−１からは、第０行に所属する複数の画素から読み出された信号が順次出力され、それと同時に、第１番雑音制御回路１８−２からは、第１行に所属する複数の画素から読み出された信号が順次出力される。

第０行及び第１行における列走査が完了し、それらの行に所属する全ての画素の信号が読み出されたならば、行選択制御装置１６は続いて、第２行に対応した行選択線ＨＬ２と第３行に対応した行選択線ＨＬ３とを同時に活性化する。この状態で、再び、第０番列走査回路２０−０と第１番列走査回路２０−１とを互いに同期させて動作させて、夫々に列走査を行わせることによって、第２行における列走査と第３行における列走査とを並列的に実行させることができる。以下、同様にして、行選択線を２本ずつ順次活性化させて行くことで行走査を実行し、この行走査が完了した時点で、１回のフレーム読出動作が完了する。

かかる行走査方式によれば、同時に活性化された２本の行選択線に対応した２本の行に署属する画素の信号が、２個の列走査回路２０−０、２０−１によって並列的に読み出されるため、通常の行走査方式と比べて、フレーム読出速度を２倍に高速化することができる。

図３に、以上の行走査方式を実施するための行選択制御装置１６の具体的な構成例を示した。図示の如く、行選択制御装置１６は１個の行走査回路５２で構成され、この行走査回路５２の複数の出力線の各々を２本に分岐させて、同時に活性化しようとする２本の行選択線に接続することによって、以上の行走査方式を実施することのできる行選択制御装置が得られる。尚、行走査回路５２それ自体は、通常のイメージセンサに使用されている行走査回路と同様のものでよい。

図４に、以上の行走査方式を採用する場合の好ましいカラーフィルタの配列の具体例を示した。イメージセンサ１０は、記述のごとくカラーイメージセンサであり、複数の画素１２の各々は、赤（Ｒ）、青（Ｂ）、緑（Ｇ）の３色のうちのいずれか１色のカラーフィルタを備えている。そして、それら画素から得られる信号に対して、後段で色補間処理などの信号処理を施して、カラー画像を生成するようにしている。そこで、上述した第１の具体例の行操作方式を採用する場合には、この図４に示したように、それら３色のカラーフィルタの配列を、偶数行（第０行、第２行、…）ではＲとＧとが交互に並んで反復し、奇数行（第１行、第３行、…）ではＧとＢとが交互に並んで反復するような配列とするのがよい。この配列とした場合には、上述したように２行ずつの行走査を行う際に、それら２行に所属する画素から読出される信号からフルカラー情報が得られる一方で、Ｒフィルタを備えた画素の信号（Ｒ信号）は全て、第０番列走査回路２０−０によって読み出されて第０番雑音制御回路１８−０から出力され、また、Ｂフィルタを備えた画素の信号（Ｂ信号）は全て、第１番列走査回路２０−１によって読み出されて第１番雑音制御回路１８−１から出力されることになる。

このカラーフィルタの配列が好ましい理由は、第０番雑音制御回路１８−０を経由する信号読出経路と、第１番雑音制御回路２０−０を経由する信号読出経路とでは、製造誤差による寸法的バラツキなどのために、必ずしもオフセットが揃うとは限らないが、カラーフィルタの配列をこのようにすることで、Ｒ信号とＢ信号との各々が、常に特定の信号読出経路を経由して出力されることになるため、オフセットの影響が除去しやすくなることにある。尚、この具体例は、原色系カラーフィルタを用いたものであるが、補色系カラーフィルタを用いる場合でも、同様のカラーフィルターの配列とすることで、特定色のカラーフィルタを備えた全ての画素の信号が、２個の列走査回路のうちの特定の１個の列走査回路だけによって読み出される構成とすることができる。

次に、行走査方式の第２の具体例について説明する。この具体例は、画素アレイ１４の偶数行（第０行、第２行、…）を１つの行群として扱ってその行走査を行い、一方、奇数行（第１行、第３行、…）も１つの行群として扱って、偶数行群とは別にその行走査を行うというものである。この方式とする場合、もし、偶数行群の行走査と奇数行群の行走査とを完全に同期させるならば、それによって、上述した第１の具体例の行走査方式と同じ行走査が行われることになる。ただし、この第２の具体例の行走査方式は、第１の具体例の行走査方式と比べてはるかに自由度が高く、後述するように、様々な動作のバリエーションが可能となる。

図５に、この行走査方式を実施するための行選択制御装置１６の具体的な構成例を示した。図示の如く、行選択制御装置１６を、第０番行走査回路５４−０と、第１番行走査回路５４−１との、互いに独立した２個の行走査回路で構成してあり、それらのうち第０番行走査回路５４−０の複数の出力線を、偶数行に対応した行走査線ＨＬ０、ＨＬ２、…に接続し、また、第１番行走査回路５４−１の複数の出力線を、奇数行に対応した行走査線ＨＬ１、ＨＬ３、…に接続することで、この行走査方式を実施することのできる行選択制御装置が得られる。尚、行走査回路５４−０、５４−１それ自体は、通常のイメージセンサに使用されている行走査回路と同様のものでよい。

図６に、この行走査方式を採用する場合の、好ましいカラーフィルタの配列の具体例を示した。既述のごとく、複数の画素１２の各々は、赤（Ｒ）、青（Ｂ）、緑（Ｇ）の３色のうちのいずれか１色のカラーフィルタを備えている。そして、この具体例では、それら３色のカラーフィルタの配列を、図示したように、第０行ではＧ、Ｒ、Ｇ、Ｂのパターンを反復し、第１行ではＲ、Ｇ、Ｂ、Ｇのパターンを反復し、第２行ではＧ、Ｂ、Ｇ、Ｒのパターンを反復し、第４行ではＢ、Ｇ、Ｒ、Ｇのパターンを反復する配列とした。更に、第５行は再び第０行と同じ配列パターンとし、以下、同じ配列パターンを繰り返すようにした。このカラーフィルタの配列とした場合には、各行が、３色のカラーフィルタの全てを備えたものとなるため、画素アレイ１４の任意の１行に所属する複数の画素１２から読出される信号から、フルカラー情報を得ることができる。尚、補色系カラーフィルタを用いた場合でも、同様のカラーフィルターの配列とすることで、同じ効果が得られる。

図５に示した行選択制御装置１６の構成と図６に示したカラーフィルタの配列とを採用することによって、第０番行走査回路５４−０と第１番行走査回路５４−１とを、何の制約もなく互いに完全に独立させて動作させることが可能になる。更に、以上の構成及び配列を採用する場合には、第０番列走査回路２０−０と第１番列走査回路２０−１とを、互いに独立して動作可能に構成しておくとことが好ましく、そうすれば、画素アレイ１４の偶数行群と奇数行群とを、互いに完全に独立させることができ、ひいては、偶数行群の画素から読出した信号に対して色補間処理などの信号処理を施してカラー画像を生成することと、奇数行群の画素から読出した信号に対して色補間処理などの信号処理を施してカラー画像を生成することとを、互いに完全に独立した動作として実行させることができるようになる。

それによって、有用な様々な動作のバリエーションが可能となる。先ず、偶数行群の画素で構成されるフレームの読出動作開始時刻と、奇数行群の画素で構成されるフレームの読出動作開始時刻との間隔を任意に設定できるようになることから、その間隔を極限にまで短縮して事実上無限小にすることも可能となり、それによってフレーム読出速度（フレーム・レート）を瞬間的に高速化することができるようになる。従って、例えば、高速で飛翔する物体がイメージセンサの視野に入る瞬間を検出するセンサを使用して、その物体がイメージセンサの視野に入る瞬間に、偶数行群の画素から成るフレームの読出動作をトリガし、間髪をおかずに奇数行群の画素から成るフレームの読出動作をトリガすることによって、その超高速の物体の運動の速度及び方向を検出することも可能になる。

また、偶数行群の画素からの信号の読み出しと、奇数行群の画素からの信号の読み出しとで、画素走査範囲や、画素信号の間引き、それに信号処理などを異ならせることが可能となり、しかも、それらを異ならせた信号を、第０番雑音制御回路と、第１番雑音制御回路とから、同時に出力させることができるようになる。そして、同時に出力する信号どうしの差分をリアルタイムで算出することなども可能であることから、本発明に係る固体撮像素子の用途を更に幅広いものとすることができる。

行選択制御装置１６は、図３及び図５に示した２つの構成例以外に、更にその他の様々な構成とすることができる。例えば、図７に示した第３の構成例においては、行選択制御装置１６を、行レートが高速の行走査回路５６Ｈと、行レートがその２分の１の低速の行走査回路５８Ｌとを組合せて構成している。そして、偶数行である第２ｋ行（ｋは正の整数である）に対応した行選択線ＨＬ０、ＨＬ２、…は、３ポジション・スイッチ５８を介して、高速行走査回路５６Ｈの第２ｋ番出力線への接続と、同じく第２ｋ＋１番出力線への接続と、無接続とのうちから１つを選択できるようにするとともに、オン・オフ・スイッチ６０を介して、低速行走査回路５８Ｌの第２ｋ番出力線に選択的に接続できるようにしてある。また、奇数行である第２ｋ＋１行に対応した行選択線ＨＬ１、ＨＬ３、…は、高速行走査回路５６Ｌの第２ｋ＋１番出力線に接続してある。

スイッチ５８によって、偶数行である第２ｋ行に対応した行選択線を、高速行走査回路５８Ｈの第２ｋ＋１番出力線に接続し、且つ、スイッチ６０をオフにした場合には、偶数行である第２ｋ行に対応した行選択線と奇数行である第２ｋ＋１行に対応した行選択線とが接続されるため、図７の構成は、図３の構成と同一になる。また、スイッチ５８を無接続とし、スイッチ６０をオンにした場合には、図７の構成は、図６の構成と同一になる。更に、スイッチ５８によって、偶数行である第２ｋ行に対応した行走査線を、高速行走査回路５６Ｈの第２ｋ番出力線に接続し、スイッチ６０をオフにした場合には、高速行走査回路５６Ｈによって全ての行の走査が行われるようになる。行走査制御装置１６は、更にその他の構成とすることも可能である。

以上の説明は、画素アレイ１４の各列に対して列読出線を２本ずつ設けた場合を例示したものであった。ただし、本発明は、画素アレイ１４の各列に対して設ける列走査線の本数を２本にするものに限定されず、その本数を３本としてもよく、４本以上とすることも可能である。従って、本発明に係る固体撮像装置の構成を一般化して述べるならば、ｎを任意の本数とするとき、画素アレイ１４の各列に対して列読出線をｎ本ずつ設けるようにし、それら列読出線を、第０番列読出線から第ｎ−１番列読出線とする。この場合、画素アレイ１４の各列に所属する複数の画素１４の各々が、当該列に対応したｎ本の列読出線のうちのいずれか１本に接続され、そして、各列の第ｋ＋ｍ行にある画素が、第ｍ番列読出線に接続されているようにする。ここでｋは正の整数であり、ｍは０からｎ−１までの整数である。また更に、列走査装置１６を、第０番列走査回路から第ｎ−１番列走査回路までのｎ個の列走査回路を含むものとし、画素アレイ１４の各列に対応したｎ本の列読出線のうちの第ｍ番列読出線が、第ｍ番列走査回路に接続されているようにすればよく、ここでも、ｍは０からｎ−１までの整数である。

また、図３の構成を一般化して述べるならば、行選択制御装置２０が、同時にｎ本ずつの行選択線を活性化しつつ画素アレイ２０の行走査を行う行走査回路を含んでいるようにし、同時に活性化されたｎ本の行選択線に対応したｎ本の行の画素の信号が、ｎ個の列走査回路によって並列的に読み出されるようにすればよい。

また、図５の構成を一般化して述べるならば、前記行選択制御装置２０が、第０番行走査回路から第ｎ−１番行走査回路までのｎ個の行走査回路を含んでいるようにし、画素アレイ１４の第ｋ＋ｍ行に対応した行選択線が、第ｍ番行走査回路に接続されているようにすればよく、ここでｋは正の整数であり、ｍは０からｎ−１までの整数である。

容易に理解されるように、画素アレイ１４の各列に対して設ける列走査線の本数を増大させるほど、本発明の効果はより大きなものとなる。即ち、ｎ＝２としたときに、フレーム読出速度を２倍に高速化できたのに対して、ｎ＝３とすれば、３倍の高速化が可能となり、ｎを増大させるほど高速化することができる。また、ｎ＝２としたときの、一時的なフレーム・レートの高速化は、連続する２つのフレームの間でだけ可能であったのに対して、ｎ＝３とすれば、連続する３つのフレームの間で一時的なフレーム・レートの高速化が可能となる。更に、ｎを増大させることで、同時並列的に読み出すことのできるフレームの数も増大し、様々な信号処理が可能になる。

本発明の好適な実施の形態に係るＣＭＯＳカラーイメージセンサの構成を説明するためのブロック図である。 図１のＣＭＯＳカラーイメージセンサの画素及び列読出線を示した回路図である。 図１のＣＭＯＳカラーイメージセンサに用いる行選択制御装置の第１の構成例を示したブロック図である。 図３の行選択装置を採用するときの好適なカラーフィルタの配列の具体例を示した模式図である。 図１のＣＭＯＳカラーイメージセンサに用いる行選択制御装置の第２の構成例を示したブロック図である。 図５の行選択装置を採用するときの好適なカラーフィルタの配列の具体例を示した模式図である。 図１のＣＭＯＳカラーイメージセンサに用いる行選択制御装置の第３の構成例を示したブロック図である。

符号の説明

１０……固体撮像素子（ＣＭＯＳカラーイメージセンサ）、１２……画素、１４……画素アレイ、１６……行選択制御装置、１８……雑音制御装置、２０……列走査装置、３６……タイミング制御回路、ＨＬ０〜ＨＬ５……行選択線、ＶＬ０〜ＶＬ１……列読出線。

Claims (4)

1. 入射光量を電気信号に変換する複数の画素を、複数の行と複数の列とを有するマトリクス状に配置して成る画素アレイと、
   前記画素アレイの各行に対して１本ずつ設けられた複数本の行選択線であって、その各々が、対応する行に所属する全ての画素に接続された複数の行選択線と、
   前記複数本の行選択線を選択的に活性化する行選択制御部と、
   前記画素アレイの各列に対してｎ本ずつ設けられた複数本の列読出線であって、各列に対応したｎ本の列読出線が、第０番列読出線から第ｎ−１番列読出線までのｎ本の列読出線から成る複数本の列読出線と、
   前記複数本の列読出線を選択的に活性化することで列走査を行う列走査部とを備え、
   前記画素アレイの各列に所属する複数の画素の各々は、当該列に対応したｎ本の列読出線のうちのいずれか１本に接続され、各列の第ｋ＋ｍ行にある画素は、第ｍ番列読出線に接続されており、ここでｋは正の整数であり、ｍは０からｎ−１までの整数であり、
   前記列走査部は、第０番列走査回路から第ｎ−１番列走査回路までのｎ個の列走査回路を含んでおり、前記画素アレイの各列に対応したｎ本の列読出線のうちの第ｍ番列読出線は、第ｍ番列走査回路に接続されており、ここでｍは０からｎ−１までの整数であり、
   前記行選択制御部が、第０番行走査回路から第ｎ−１番行走査回路までのｎ個の行走査回路を含んでおり、前記画素アレイの第ｋ＋ｍ行に対応した行選択線は、第ｍ番行走査回路に接続されており、ここでｋは正の整数であり、ｍは０からｎ−１までの整数であり、
   前記ｎ個の列走査回路が、互いに独立して動作可能に構成されており、
   前記ｎ個の行走査回路が、互いに独立して動作可能に構成されている、
   ことを特徴とする固体撮像装置。
2. 前記行選択制御部が、同時にｎ本ずつの行選択線を活性化しつつ前記画素アレイの行走査を行う行走査回路を含んでおり、同時に活性化されたｎ本の行選択線に対応したｎ本の行の画素の信号が、前記ｎ個の列走査回路によって並列的に読出されるように構成されていることを特徴とする請求項１記載の固体撮像装置。
3. 前記複数の画素の各々は、所定の複数色のうちのいずれか１色のカラーフィルタを備えており、
   前記複数色のカラーフィルタの配列は、同時に活性化されるｎ本の行選択線に対応したｎ本の行に所属する複数の画素から読出される信号からフルカラー情報が得られるように構成され、しかも、前記複数色のカラーフィルタのうちの少なくとも１つの特定色のカラーフィルタを備えた全ての画素の信号が前記ｎ個の列走査回路のうちの特定の１個の列走査回路だけによって読出されるように構成されている、
   ことを特徴とする請求項２記載の固体撮像装置。
4. 入射光量を電気信号に変換する複数の画素を、複数の行と複数の列とを有するマトリクス状に配置して成る画素アレイと、
   前記画素アレイの各行に対して１本ずつ設けられた複数本の行選択線であって、その各々が、対応する行に所属する全ての画素に接続された複数の行選択線とを選択的に活性化する行選択制御ステップと、
   前記画素アレイの各列に対してｎ本ずつ設けられた複数本の列読出線であって、各列に対応したｎ本の列読出線が、第０番列読出線から第ｎ−１番列読出線までのｎ本の列読出線から成る複数本の列読出線とを選択的に活性化することで列走査を行う列走査ステップとを備え、
   前記画素アレイの各列に所属する複数の画素の各々は、当該列に対応したｎ本の列読出線のうちのいずれか１本に接続され、各列の第ｋ＋ｍ行にある画素は、第ｍ番列読出線に接続されており、ここでｋは正の整数であり、ｍは０からｎ−１までの整数であり、
   前記列走査ステップは、第０番列走査回路から第ｎ−１番列走査回路までのｎ個の列走査回路を含んでおり、前記画素アレイの各列に対応したｎ本の列読出線のうちの第ｍ番列読出線は、第ｍ番列走査回路に接続されており、ここでｍは０からｎ−１までの整数であり、
   前記行選択制御ステップが、第０番行走査回路から第ｎ−１番行走査回路までのｎ個の行走査回路を含んでおり、前記画素アレイの第ｋ＋ｍ行に対応した行選択線は、第ｍ番行走査回路に接続されており、ここでｋは正の整数であり、ｍは０からｎ−１までの整数であり、
   前記ｎ個の列走査回路が、互いに独立して動作可能に構成されており、
   前記ｎ個の行走査回路が、互いに独立して動作可能に構成されている、
   ことを特徴とする固体撮像装置の駆動方法。

Images