JP3353921B2

JP3353921B2 - 固体撮像装置

Info

Publication number: JP3353921B2
Application number: JP28350692A
Authority: JP
Inventors: 哲夫野本; 力中村
Original assignee: Olympus Optic Co Ltd
Current assignee: Olympus Corp
Priority date: 1992-09-30
Filing date: 1992-09-30
Publication date: 2002-12-09
Anticipated expiration: 2017-12-09
Also published as: JPH06113215A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、インターレース走査
とノンインターレース走査のいずれの走査にも対応でき
るようにした固体撮像装置に関する。

【０００２】

【従来の技術】従来、標準テレビ方式として一般に用い
られている２行混合インターレース走査方式（以下単に
インターレース走査と略称する）を、ＸＹアドレス型イ
メージセンサに適用する場合の構成としては、例えば特
公昭５８−５３８３０号公報に開示されているように、
垂直走査回路と垂直選択線との間にインターレース回路
を設ける構成が知られている。図24に、その構成例を示
す。この構成例のイメージセンサは、２次元アレイ状に
並べられた光電変換素子からなる画素１，列選択のため
の水平走査回路２，水平選択線に接続された水平選択ス
イッチ３，出力信号線４，行選択のための垂直走査回路
５，及びインターレース回路６により構成されている。
そして垂直方向２列の画素に対して垂直走査回路５の１
ビットが対応しており、制御信号Ｆ１，Ｆ２で制御され
るインターレース回路６によってフィールド毎に組み合
わせの異なる垂直選択線Ｖ１，Ｖ２，Ｖ３，・・・が選択
されるようになっている。

【０００３】ところで、最近ビデオカメラの産業用ある
いは計測用への応用が盛んになされるようになってきて
おり、標準テレビ方式のインターレース走査以外に、各
垂直選択線を独立に選択できる順次走査、いわゆるノン
インターレース走査にも対応できるイメージセンサの必
要性が高まっている。

【０００４】しかしながら図24に示したような標準テレ
ビ方式対応の構成のイメージセンサでは、ノンインター
レース走査を行うことはできない。そこでインターレー
ス走査とノンインターレース走査の２種類の走査モード
に対応できる垂直走査回路の構成が提案されている。例
えば特開昭６３−２９２７７３号公報には、垂直走査回
路と垂直選択線との間に走査モード制御回路を設けた構
成のものが開示されている。図25にその構成を示す。図
24に示した構成のものと比較すると、垂直走査回路５と
垂直選択線Ｖ１，Ｖ２，Ｖ３，・・・とを接続する走査モ
ード制御回路７の部分の構成のみが異なっている。すな
わち、垂直走査回路５の各出力端子にそれぞれ３個の選
択用ＭＯＳトランジスタＱ₁，Ｑ₂，Ｑ₃の各ゲートが
接続され、ＭＯＳトランジスタＱ₁は駆動バイアスＢ１
を垂直選択線Ｖ１，Ｖ３，Ｖ５，・・・に、ＭＯＳトラン
ジスタＱ₂は駆動バイアスＢ２を垂直選択線Ｖ２，Ｖ
４，Ｖ６，・・・に、ＭＯＳトランジスタＱ₃は駆動バイ
アスＢ３を垂直選択線Ｖ１，Ｖ３，Ｖ５，・・・に順次転
送するように構成されており、したがって駆動バイアス
Ｂ１，Ｂ２，Ｂ３を適当に組み合わせて印加することに
より、走査モードを制御できるようになっている。また
全く同じ発想に基づいて、図26に示すように垂直走査回
路５の出力が直接、垂直選択線Ｖ１，Ｖ２，Ｖ３，・・・
を駆動するように構成した走査モード制御回路８を用い
ることもできる。

【０００５】

【発明が解決しようとする課題】ところで、図25，26に
示した構成のイメージセンサを用い、インターレースと
ノンインターレースの２種類の走査モードによる撮像が
可能なビデオカメラシステムを構成した場合、走査モー
ドの切り替え時に垂直走査のタイミングと水平走査のタ
イミングの関係がくずれるという問題がある。すなわち
走査モードの切り替えの際に、垂直走査あるいは水平走
査のためのクロック周波数を変更する必要がある。例え
ば水平走査のためのクロック周波数を固定してイメージ
センサからの出力のデータレートを両走査モード間で同
一にする、すなわちフレームレートを揃える場合、ノン
インターレース走査時には垂直走査回路を駆動するクロ
ックの周波数をインターレース走査時の半分にしなくて
はいけない。そして、そのためのクロックの周波数制御
を含んだタイミングコントロール回路を、イメージセン
サの内部あるいは外部に設ける必要がある。

【０００６】また図25，26に示した構成のイメージセン
サでは、垂直選択線Ｖ１，Ｖ２，Ｖ３，・・・に接続され
ている選択用のＭＯＳトランジスタの数が１線毎に異な
っている。すなわち奇数番目の垂直選択線Ｖ３，Ｖ５，
Ｖ７，・・・には２個、偶数番目の垂直選択線Ｖ２，Ｖ
４，Ｖ６，・・・には１個のＭＯＳトランジスタが接続さ
れている。したがって、この構成では垂直選択線の寄生
容量が１線毎に異なることになり、横スジ状の固定パタ
ーンノイズの発生の要因となる。この現象は、インター
レース走査の場合と、ノンインターレース走査の場合と
で、現れ方が異なる。インターレース走査時は、必ず寄
生容量が異なる２本の垂直選択線がペアで選択されるた
め、寄生容量の違いの影響はかなりの程度緩和される
が、ノンインターレース走査時は各垂直選択線が独立に
選択されるため、寄生容量の違いの影響はまともに受け
ることになる。その結果、両走査モード間で画質に差が
生じてしまう。

【０００７】更にはまた図26に示した構成のイメージセ
ンサでは、垂直走査回路５に含まれる垂直選択線を駆動
するバッファ回路の負荷が、走査モードによって異なる
という問題がある。インターレース走査の場合には、垂
直走査回路の１ビットの受け持つ垂直選択線は２本であ
るが、ノンインターレース走査の場合には１本となる。
このようにバッファ回路の負荷が異なることで、画素に
与えられるバイアスに違いを生じ、その結果走査モード
によって画質に差が生じてしまう。

【０００８】本発明は、従来の走査モード切り替え可能
な固体撮像装置における上記問題点を解消するためにな
されたもので、簡単な制御で走査モードが切り替えら
れ、且つ走査モードによる画質の差異が生じないように
構成した固体撮像装置を提供することを目的とする。

【０００９】

【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、２次元アレイ状に配列された複
数個の光電変換素子と、列方向に配列された前記光電変
換素子に対応して設けられた水平選択線群と、該水平選
択線群を介して列方向に配列された光電変換素子の走査
を行う水平走査回路と、行方向に配列された前記光電変
換素子に対応して設けられた垂直選択線群と、該垂直選
択線群を介して行方向に配列された光電変換素子の走査
を行う第１及び第２の垂直走査回路とを有する固体撮像
装置において、前記第１及び第２の垂直走査回路はそれ
ぞれ複数段の走査ユニットによって構成されており、第
１の垂直走査回路の各走査ユニットを前記垂直選択線群
の奇数番目の各垂直選択線に対して１対１に対応させる
と共に、第２の垂直走査回路の各走査ユニットを前記垂
直選択線群の偶数番目の各垂直選択線に対して１対１に
対応させ、更に前記第１及び第２の垂直走査回路を駆動
するためのクロック群を制御して走査モードを切り替え
る制御クロック発生手段を設けて構成するものである。

【００１０】このように第１及び第２の垂直走査回路を
設け、制御クロック発生手段において、両垂直走査回路
に入力するクロック群を制御することにより、インター
レース走査とノンインターレース走査が切り替えられ、
且つ走査モードの切り替え時に制御クロック発生手段に
外部から入力される駆動クロックの周波数を変更する必
要がなく、走査モードによって画質に差がでない固体撮
像装置が実現できる。

【００１１】

【実施例】次に実施例について説明する。図１は、本発
明に係る固体撮像装置の第１実施例の概略構成を示す図
で、図25，26に示した従来例と同一又は対応する部材に
は同一符号を付して示し、その説明を省略する。本発明
は、図１の実施例に示すように、図25，26に示した従来
例と比較して、走査モード制御回路がないこと、及び垂
直走査回路が２つ設けられていることが特徴である。

【００１２】次に、本発明の骨子である第１及び第２の
垂直走査回路５Ｌ，５Ｒの構成について具体的に説明す
る。なお、第１及び第２の垂直走査回路５Ｌ並びに５Ｒ
は同一の回路構成となっており、垂直選択線群への接続
のされかたが異なるだけである。すなわち第１の垂直走
査回路５Ｌは奇数行の垂直選択線Ｌ１，Ｌ２，・・・に、
第２の垂直走査回路５Ｒは偶数行の垂直選択線Ｒ１，Ｒ
２，・・・にそれぞれ接続されている。まず、これらの垂
直走査回路の説明に先立って、従来の垂直走査回路に用
いられているシフトレジスタの構成列を図２に基づいて
説明する。この構成例は、クロックド・インバータ２段
によって１ユニット９を構成する方式であり、これを模
式的な概念図で示すと図３のように表される。図４にそ
の動作タイミングを示す。クロックはΦ１，Φ２の２相
で、初段ユニット９の入力にスタートパルスΦSTが印加
されることにより、クロックΦ１の立ち上がりに同期し
て各シフトレジスタユニット９の出力端子ＳＲ１，ＳＲ
２，ＳＲ３，・・・より、順次出力がなされるようになっ
ている。なお図２において、／Φ１，／Φ２は、Φ１，
Φ２の反転クロックを示している。

【００１３】次に本発明の実施例における第１及び第２
の垂直走査回路５Ｌ，５Ｒに用いる走査回路の構成例の
一部を図５に示す。この走査回路を構成するユニット19
は、図２に示した従来のシフトレジスタと同様なクロッ
クド・インバータ２段によるパルスシフトユニット19Ａ
と、該ユニット19Ａのシフトパルスの立ち上がり遷移を
検出してパルスを発生する出力パルス生成ユニット19Ｂ
とで構成されている。図５においては、２段目のユニッ
トを代表的に示しており、ＳＲ2.５とはパルスシフトユ
ニット19Ａを構成する２段のクロックド・インバータの
１段目の出力端子を示している。図６に、その動作タイ
ミングを示す。クロックはΦ０，Φ１，Φ２の３相で、
初段のパルスシフトユニット19Ａの入力にスタートパル
スΦSTが印加されることにより、クロックΦ１の立ち上
がりに同期して各出力パルス生成ユニット19Ｂの出力端
子Ｓ１，Ｓ２，Ｓ３，・・・より順次出力がなされるよう
になっている。図６においてΦ０がΦ１と同一のクロッ
クである場合は、図２及び図３に示した従来のシフトレ
ジスタのタイミング図（図４）で示した出力と同様の出
力となることは明らかである。

【００１４】一方、本実施例のシフトレジスタは図６に
示した動作モード以外の異なった動作モードでも動作が
可能である。その動作タイミングの例を図７に示す。図
６のタイミング図に示した動作モードと異なる点は、３
相のクロックΦ０，Φ１，Φ２のうち、クロックΦ０と
Φ２は図６の動作モードと同様なタイミングでパルスが
印加されるものの、クロックΦ１は図６の動作モードと
異なりクロックΦ０の２倍の周期となっており、クロッ
クΦ０のハイレベルが１周期毎に失われたパルスがクロ
ックΦ１として印加されている点にある。このようなク
ロックΦ０，Φ１，Φ２を印加することにより、パルス
シフトユニット19ＡはクロックΦ１とΦ２により駆動さ
れるので、パルスシフトの周期はクロックΦ１の周期：
Ｔ₁＝２・Ｔ₂＝２・Ｔ₀（Ｔ₂：クロックΦ２の周
期、Ｔ₀：クロックΦ０の周期）となり、一方、シフト
パルスの立ち上がり遷移を検出してパルスを発生する出
力パルス生成ユニット19ＢはクロックΦ０及びパルスシ
フトユニット19Ａの出力により駆動されるので、シフト
レジスタの各出力パルス生成ユニット19Ｂの出力端子Ｓ
１，Ｓ２，Ｓ３，・・・から出力される選択パルスの有効
パルス幅は、クロックΦ０とΦ２の周期：Ｔ₀＝Ｔ₂＝
Ｔ₁／２となる。

【００１５】次に、図６及び図７に示したシフトレジス
タの動作モードを図１に示した実施例の垂直走査回路に
適用する場合について説明する。図８は図１に示した実
施例に上記シフトレジスタの動作モードを適用する場合
の固体撮像装置の構成例を示す。図８では、動作の骨子
に関係する端子のみ図示しているが、第１フィールドと
第２フィールドを識別するフィールドインデックスパル
スＦＩと、第１及び第２の垂直走査回路５Ｌ，５Ｒを駆
動するための基本クロックΦ１，Φ２、及び垂直走査ス
タートパルスΦSTを入力する走査回路制御クロック発生
回路21を備え、該回路21に入力されたフィールドインデ
ックスパルスＦＩ，クロックΦ１，Φ２，スタートパル
スΦSTは、第１及び第２の垂直走査回路５Ｌ，５Ｒに入
力されるパルス群Φ０−Ｌ，Φ１−Ｌ，Φ２−Ｌ，ΦST
−Ｌ及びΦ０−Ｒ，Φ１−Ｒ，Φ２−Ｒ，ΦST−Ｒにそ
れぞれ加工され、それぞれ第１及び第２の垂直走査回路
５Ｌ，５Ｒに入力されるように構成されている。

【００１６】次に、このように構成された固体撮像装置
におけるインターレース走査時の動作を、図９に示すタ
イミング図を用いて説明する。インターレース・モード
においては、走査回路制御クロック発生回路21におい
て、基本クロックΦ１はそのままΦ０−Ｌ，Φ１−Ｌ、
及びΦ０−Ｒ，Φ１−Ｒとして出力され、また基本クロ
ックΦ２はそのままΦ２−Ｌ，Φ２−Ｒとして出力され
る。更に、フィールドインデックスパルスＦＩがローレ
ベルである第１フィールドにおいては、第１の垂直走査
回路５Ｌに入力されるスタートパルスΦST−Ｌは、第２
の垂直走査回路５Ｒに入力されるスタートパルスΦST−
Ｒよりも、基本クロックΦ１の１周期分先行して入力す
るように制御される。これにより第１の垂直走査回路５
Ｌ及び第２の垂直走査回路５Ｒのなかをシフトするパル
スは、基本クロックΦ１の１周期分の位相差を有するた
め、選択行すなわち垂直選択線はＬ１，Ｌ２とＲ１，Ｌ
３とＲ２，・・・の順番に選択される。

【００１７】一方、フィールドインデックスパルスＦＩ
がハイレベルである第２フィールドにおいては、走査回
路制御クロック発生回路21において、第１の垂直走査回
路５Ｌに入力されるスタートパルスΦST−Ｌと、第２の
垂直走査回路５Ｒに入力されるスタートパルスΦST−Ｒ
の位相が同一となるように制御されて出力される。この
ため、第１の垂直走査回路５Ｌ及び第２の垂直走査回路
５Ｒのなかをシフトするパルスは同一のタイミングとな
り、選択行すなわち垂直選択線はＬ１とＲ１，Ｌ２とＲ
２，Ｌ３とＲ３，・・・の順番に選択される。以上のよう
に垂直選択線を駆動することにより、最も一般的なイン
ターレース走査、つまり、フィールド毎に加算される垂
直方向の２画素の組み合わせが異なる２行混合読み出し
が実現される。

【００１８】次に、図10に示すタイミング図を用いてノ
ンインターレース走査時の動作を説明する。第１及び第
２の垂直走査回路５Ｌ，５Ｒを駆動するための基本クロ
ックΦ１，Φ２及び垂直走査スタートパルスΦSTが、走
査回路制御クロック発生回路21に入力され、該回路21に
おいて第１及び第２の垂直走査回路５Ｌ，５Ｒに入力さ
れるパルス群Φ０−Ｌ，Φ１−Ｌ，Φ２−Ｌ，ΦST−Ｌ
及びΦ０−Ｒ，Φ１−Ｒ，Φ２−Ｒ，ΦST−Ｒにそれぞ
れ加工され、それぞれ第１及び第２の垂直走査回路５
Ｌ，５Ｒに入力される。ノンインターレース・モードに
おいては、基本クロックΦ１はそのままΦ０−Ｌ及びΦ
０−Ｒとして出力され、また基本クロックΦ２はそのま
まΦ２−Ｌ，Φ２−Ｒとして出力される。しかしながら
前述のインターレース走査時とは異なり、Φ１−Ｌ及び
Φ１−Ｒは基本クロックΦ１のハイレベルが１周期毎に
失われた形で供給される。しかも、Φ１−ＬとΦ１−Ｒ
はそれぞれの周期の半周期分、すなわち基本クロックΦ
１の１周期分だけ位相がずれたタイミングとなってい
る。このようなパルス群を第１及び第２の垂直走査回路
５Ｌ，５Ｒに印加することにより、各垂直走査回路５
Ｌ，５Ｒのシフトレジスタを構成するパルスシフトユニ
ット19ＡはΦ１−ＬないしΦ１−Ｒと、Φ２−Ｌないし
Φ２−Ｒにより駆動されるので、パルスシフトの周期は
Φ１−ＬないしΦ１−Ｒの周期：Ｔ₁＝２・Ｔ₂＝２・
Ｔ₀となり、一方、シフトパルスの立ち上がり遷移を検
出してパルスを発生する出力パルス生成ユニット19Ｂは
Φ０−ＬないしΦ０−Ｒ及びパルスシフトユニット19Ａ
の出力により駆動されるので、シフトレジスタの単位ユ
ニットから出力される選択パルスの幅は、Φ０−Ｌ，Φ
０−ＲとΦ２−Ｌ，Φ２−Ｒの周期：Ｔ₀＝Ｔ₂＝Ｔ₁
／２となる。よって、選択行すなわち垂直選択線はＬ
１，Ｒ１，Ｌ２，Ｒ２，Ｌ３，Ｒ３，・・・の順番に選択
される。以上のような垂直走査回路の駆動を行うことに
より、イメージセンサの全ての画素の信号を縦方向の隣
接画素の信号と混合することなく独立に、しかも逐次読
み出す、いわゆるノンインターレース読み出しが可能と
なる。

【００１９】次に第２の実施例について説明する。第１
実施例において、パルスシフトユニット19Ａの出力を受
けて行選択パルスを発生する出力パルス生成ユニット19
Ｂを一部変更することにより、第１実施例と同様にイン
ターレース走査及びノンインターレース走査が可能であ
るのと同時に、電子シャッター機能を実現することが可
能となる。

【００２０】次に、本実施例における第１及び第２の垂
直走査回路５Ｌ，５Ｒに用いる走査回路の構成例の一部
を図11に示す。この走査回路を構成するシフトレジスタ
ユニット29は図２に示した従来のシフトレジスタと同様
なクロックド・インバータ２段によるパルスシフトユニ
ット29Ａと、シフトパルスの立ち上がり及び立ち下がり
遷移を検出してパルスを発生する出力パルス生成ユニッ
ト29Ｂとで構成されており、図11においては、２段目の
ユニットを代表的に示している。図12に、その動作タイ
ミングを示す。クロックはΦ０，Φ１，Φ２の３相で、
初段のパルスシフトユニット29Ａの入力にスタートパル
スΦSTが印加されることにより、クロックΦ１の立ち上
がり及び立ち下がりに同期して各出力パルス生成ユニッ
ト29Ｂの出力端子Ｓ１，Ｓ２，Ｓ３，・・・より順次出力
がなされるようになっている。図12においてΦ０がΦ１
と同一のクロックである場合は、図６のタイミング図で
示した第１の実施例の場合と同様の出力に加え、シフト
パルスＳＲ１，ＳＲ２，・・・の立ち下がり位置でも、ク
ロックΦ２の立ち上がりからクロックΦ１の立ち上がり
までの間に、出力がなされる構成となっている。

【００２１】一方、本実施例のシフトレジスタは図12に
示した動作モード以外の異なった動作モードでも動作が
可能である。その動作タイミングの例を図13に示す。図
12のタイミング図で示した動作モードと異なる点は、３
相のクロックΦ０，Φ１，Φ２のうち、クロックΦ０と
Φ２は図12に示した動作モードと同様なタイミングでパ
ルスが印加されるものの、クロックΦ１は図12の動作モ
ードと異なりクロックΦ０の２倍の周期となっており、
クロックΦ０のハイレベルが１周期毎に失われたパルス
がクロックΦ１として印加されている点にある。このよ
うなクロックΦ０，Φ１，Φ２を印加することにより、
パルスシフトユニット29ＡはクロックΦ１とΦ２により
駆動されるので、パルスシフトの周期はクロックΦ１の
周期：Ｔ₁＝２・Ｔ₂＝２・Ｔ₀となり、一方、シフト
パルスの立ち上がり及び立ち下がり遷移を検出してパル
スを発生する出力パルス生成ユニット29ＢはクロックΦ
０及びパルスシフトユニット29Ａの出力により駆動され
るので、各出力パルス生成ユニット29Ｂの出力端子Ｓ
１，Ｓ２，Ｓ３，・・・から出力される選択パルスの有効
パルス幅は、シフトパルスＳＲ１，ＳＲ２，ＳＲ３，・・
・の立ち上がり遷移においてはクロックΦ０とΦ２の周
期：Ｔ₀＝Ｔ₂＝Ｔ₁／２となり、シフトパルスＳＲ
１，ＳＲ２，ＳＲ３，・・・の立ち下がり遷移において
は、クロックΦ２の立ち上がりからクロックΦ０の立ち
上がりまでの間、並びにクロックΦ０の立ち下がりから
クロックΦ１の立ち上がりまでの間の２回、出力がなさ
れるようになっている。

【００２２】次に、図12及び図13に示した動作モードを
もつシフトレジスタを図１に示した第１実施例の垂直走
査回路に適用して第２実施例の固体撮像装置を構成した
場合について説明する。第２実施例の固体撮像装置にお
いては、いわゆる電子シャッター機能を具備しており、
シャッタースピードの情報は垂直走査回路内をシフトす
るパルスのデューティ比に含まれており、該パルスの立
ち上がり及び立ち下がりを検出して画素の読み出しやリ
セットを行う素子構成となっている。このシフトパルス
の立ち上がり及び立ち下がりを利用する技術は、本件出
願人が特開平３−１２７５６７号において既に開示して
いるものを、本発明においても使用する。

【００２３】図12及び図13の動作モードをもつシフトレ
ジスタを用いた場合の固体撮像装置の構成例は、第１及
び第２の垂直走査回路５Ｌ，５Ｒの内部構成を除いて、
図８に示した第１実施例と同様となるので、図８を利用
して第２実施例を説明する。第１フィールドと第２フィ
ールドを識別するフィールドインデックスパルスＦＩ
と、第１及び第２の垂直走査回路５Ｌ，５Ｒを駆動する
ための基本クロックΦ１，Φ２、及び垂直走査スタート
パルスΦSTは、走査回路制御クロック発生回路21に入力
され、該回路において第１及び第２の垂直走査回路５
Ｌ，５Ｒに入力されるパルス群Φ０−Ｌ，Φ１−Ｌ，Φ
２−Ｌ，ΦST−Ｌ及びΦ０−Ｒ，Φ１−Ｒ，Φ２−Ｒ，
ΦST−Ｒにそれぞれ加工され、それぞれ第１及び第２の
垂直走査回路５Ｌ，５Ｒに入力されるように構成されて
いる。

【００２４】次に、このように構成されている固体撮像
装置におけるインターレース走査時の動作を、図14，15
に示すタイミング図を用いて説明する。なお図14及び図
15は本来一体的なものを分割したもので、点線で示すタ
イミングは同一のタイミングを示している。インターレ
ース・モードにおいては、走査回路制御クロック発生回
路21において、基本クロックΦ１はそのままΦ０−Ｌ，
Φ１−Ｌ、及びΦ０−Ｒ，Φ１−Ｒとして出力され、ま
た基本クロックΦ２はそのままΦ２−Ｌ，Φ２−Ｒとし
て出力される。更に、フィールドインデックスパルスＦ
Ｉがローレベルである第１フィールドにおいては、第１
の垂直走査回路５Ｌに入力されるスタートパルスΦST−
Ｌは、第２の垂直走査回路５Ｒに入力されるスタートパ
ルスΦST−Ｒよりも、基本クロックΦ１の１周期分先行
して入力されるように制御される。これにより第１の垂
直走査回路５Ｌ及び第２の垂直走査回路５Ｒの中をシフ
トするパルスは、基本クロックΦ１の１周期分の位相差
を有するため、シフトパルスの立ち上がり遷移を検出し
て生成される、クロックΦ１の立ち上がりからクロック
Φ０の立ち上がりの間にわたるパルスＳ１−Ｌ，Ｓ２−
Ｌ，Ｓ３−Ｌ，・・・Ｓ１−Ｒ，Ｓ２−Ｒ，Ｓ３−Ｒで選
択される選択行すなわち垂直選択線はＬ１，Ｌ２とＲ
１，Ｌ３とＲ２，・・・の順番となる。またシフトパルス
の立ち下がり遷移を検出して生成されるパルスはクロッ
クΦ２の立ち上がりからクロックΦ１の立ち上がりの間
にわたり、垂直選択線をＬ１，Ｌ２とＲ１，Ｌ３とＲ
２，・・・の順番で選択するように出力される。

【００２５】よって、クロックΦ１の立ち上がりからク
ロックΦ１の立ち上がりの間にわたる周期、つまり水平
走査期間１周期の中を、クロックΦ１がハイレベル期間
を画素からのデータの読み出しに、クロックΦ１がロー
レベルの期間を画素データのリセットに用いるようにイ
メージセンサを構成すれば、スタートパルスΦSTがハイ
レベルである期間だけ、第１の実施例に比べ画素信号を
得るための露光時間が短縮されることになる。

【００２６】一方、フィールドインデックスパルスＦＩ
がハイレベルである第２フィールドにおいては、走査回
路制御クロック発生回路21により、第１の垂直走査回路
５Ｌに入力されるスタートパルスΦST−Ｌと第２の垂直
走査回路５Ｒに入力されるスタートパルスΦST−Ｒの位
相が同一となるように制御されて入力される。このため
第１の垂直走査回路５Ｌ及び第２の垂直走査回路５Ｒの
なかをシフトするパルスは同一のタイミングとなり、シ
フトパルスの立ち上がり遷移を検出して生成される、ク
ロックΦ１の立ち上がりからクロックΦ０の立ち上がり
の間にわたる行選択パルスで選択される選択行、すなわ
ち垂直選択線はＬ１とＲ１，Ｌ２とＲ２，Ｌ３とＲ３，
・・・の順番となる。またシフトパルスの立ち下がり遷移
を検出して生成される行選択パルスは、クロックΦ２の
立ち上がりからクロックΦ１の立ち上がりの間にわた
り、垂直選択線をＬ１とＲ１，Ｌ２とＲ２，Ｌ３とＲ
３，・・・の順番で選択するように出力される。

【００２７】よって、フィールドインデックスパルスＦ
Ｉがローレベルである第１フィールドの場合と同様に、
クロックΦ１の立ち上がりからクロックΦ１の立ち上が
りの間にわたる周期、つまり水平走査期間１周期の中
を、クロックΦ１がハイレベルの期間を画素からのデー
タの読み出しに、クロックΦ１がローレベルの期間を画
素データのリセットに用いるようにイメージセンサを構
成すれば、スタートパルスΦSTがハイレベルである期間
だけ、第１の実施例に比べ画素信号を得るための露光時
間が短縮されることになる。なお、この機能を実現する
ための垂直走査回路のユニットの具体的な構成例につい
ては、図19，図20，図21をもとに後述する。

【００２８】以上のように垂直走査回路を駆動すること
により、最も一般的なインターレース走査、つまり、フ
ィールド毎に加算される垂直方向の２画素の組み合わせ
が異なる２行混合読み出しが実現され、しかもイメージ
センサに外部から印加するスタートパルスの幅を変える
ことにより、画像信号を出力するための露光時間を通常
のフィールド周期よりも短縮することが可能となるの
で、オンチップの電子シャッターが実現できることにな
る。

【００２９】次に、図16及び図17に示すタイミング図を
用いノンインターレース走査時の動作を説明する。な
お、図16と図17は本来一体的なものを分割したもので、
点線で示しているタイミングは同一のタイミングであ
る。第１及び第２の垂直走査回路５Ｌ，５Ｒを駆動する
ための基本クロックΦ１，Φ２及び垂直走査スタートパ
ルスΦSTは、走査回路制御クロック発生回路21に入力さ
れ、該回路21において第１及び第２の垂直走査回路５
Ｌ，５Ｒに入力されるパルス群Φ０−Ｌ，Φ１−Ｌ，Φ
２−Ｌ，ΦST−Ｌ及びΦ０−Ｒ，Φ１−Ｒ，Φ２−Ｒ，
ΦST−Ｒにそれぞれ加工され、それぞれ第１及び第２の
垂直走査回路５Ｌ，５Ｒに入力される。ノンインターレ
ース・モードにおいては、基本クロックΦ１はそのまま
Φ０−Ｌ及びΦ０−Ｒとして出力され、また基本クロッ
クΦ２はそのままΦ２−Ｌ，Φ２−Ｒとして出力され
る。しかしながら前述のインターレース走査時とは異な
り、Φ１−Ｌ及びΦ１−Ｒは、基本クロックΦ１のハイ
レベルが１周期毎に失われた形で供給される。しかも、
Φ１−ＬとΦ１−Ｒはそれぞれの周期の半周期分、すな
わち基本クロックΦ１の１周期分だけ位相がずれたタイ
ミングとなっている。

【００３０】このようなパルス群を第１及び第２の垂直
走査回路５Ｌ，５Ｒに印加することにより、各垂直走査
回路５Ｌ，５Ｒのシフトレジスタを構成するパルスシフ
トユニット29ＡはΦ１−ＬないしΦ１−ＲとΦ２−Ｌな
いしΦ２−Ｒにより駆動されるので、パルスシフトの周
期はΦ１−ＬないしΦ１−Ｒの周期：Ｔ₁＝２・Ｔ₂＝
２・Ｔ₀となり、一方、シフトパルスの立ち上がり遷移
を検出してパルスを発生する出力パルス生成ユニット29
Ｂは、Φ０−Ｌ又はΦ０−Ｒ、及びパルスシフトユニッ
ト29Ａの出力により駆動されるので、シフトパルスの立
ち上がり遷移を検出して生成される選択パルスの幅は、
Φ０−Ｌ又はΦ０−ＲとΦ２−Ｌ又はΦ２−Ｒの周期：
Ｔ₀＝Ｔ₂＝Ｔ₁／２となる。よって、シフトパルスの
立ち上がり遷移を検出して生成される選択パルスで選択
される行、すなわち垂直選択線はＬ１，Ｒ１，Ｌ２，Ｒ
２，Ｌ３，Ｒ３，・・・の順番となる。またシフトパルス
の立ち下がり遷移を検出して生成される選択パルスは、
Φ２−Ｌ又はΦ２−Ｒの立ち上がりからΦ０−Ｌ又はΦ
０−Ｒの立ち上がりの間、及びΦ０−Ｌ又はΦ０−Ｒの
立ち下がりからΦ１−Ｌ又はΦ１−Ｒの立ち上がりの間
にわたり、垂直選択線をＬ１，Ｒ１，Ｌ２，Ｒ２，Ｌ
３，Ｒ３，・・・の順番で選択するように出力される。

【００３１】よって、クロックΦ１の立ち上がりからク
ロックΦ１の立ち上がりの間にわたる周期、つまり水平
走査期間１周期の中を、クロックΦ１がハイレベルの期
間を画素からのデータの読み出しに、クロックΦ１がロ
ーレベルの期間を画素データのリセットに用いるように
イメージセンサを構成すれば、スタートパルスΦSTがハ
イレベルである期間だけ、第１の実施例に比べ画素信号
を得るための露光時間が短縮されることになる。なお、
この機能を実現するための垂直走査回路のユニットの具
体的な構成例については、図19，図20，図21をもとに後
述する。

【００３２】以上のように垂直走査回路を駆動すること
により、イメージセンサの全ての画素の信号を縦方向の
隣接画素の信号と混合することなく独立に、しかも逐次
読み出す、いわゆるノンインターレース読み出しが実現
され、しかもイメージセンサに外部から印加するスター
トパルスの幅を変えることにより、画像信号を出力する
ための露光時間を通常の露光周期よりも短縮することが
可能となるので、オンチップの電子シャッターが実現で
きることになる。

【００３３】以上説明した各実施例における各走査モー
ドの切り替えのための走査回路制御クロック発生回路21
は、簡単な論理回路によって実現可能であり、例えば、
図18に示すような構成とすれば、センサと同一基板上
に、殆ど面積を増大させることなく形成することができ
る。特にＣＭＤイメージセンサのようにＣＭＯＳＦＥＴ
による走査回路を内蔵している場合には、クロック・ド
ライバーもＣＭＯＳＦＥＴで構成可能なため、上述の制
御クロック発生回路をＣＭＯＳＦＥＴで構成し、クロッ
ク・ドライバーと共にセンサと同一基板上に形成するこ
とは、極めて容易である。なお、図18において、ＩＮＴ
は走査モードを制御する信号であり、インターレース走
査の場合はローレベル、ノンインターレース走査の場合
はハイレベルに設定することにより、外部より簡単に走
査モードを切り替えることができる。

【００３４】次に、本発明を増幅型固体撮像素子である
ＣＭＤ受光素子を用いたイメージセンサに適用した場合
の垂直走査回路のユニットについて説明する。ＣＭＤ受
光素子から映像信号を出力させる場合、２次元アレイ状
に配列されたＣＭＤ受光素子の各行の共通ゲートライン
に印加する信号としては、蓄積電圧ＶＳＳ、オーバーフ
ロー電圧ＶＯＦ、読み出し電圧ＶＲＤ、リセット電圧Ｖ
ＲＳＴの４つの電圧を時系列に組み合わせたパルスが必
要とされる。まず、最も一般的な読み出し方式の場合を
説明する。非選択行においては、映像信号の水平有効期
間中は蓄積電圧ＶＳＳ、水平帰線期間中はオーバーフロ
ー電圧ＶＯＦとなり、また、選択行においては、映像信
号の水平有効期間中は読み出し電圧ＶＲＤ、水平帰線期
間中はリセット電圧ＶＲＳＴが必要とされている。以上
のような信号をＣＭＤ受光素子のゲートに印加するため
に、前述した選択／非選択の２値の理論出力が各走査段
から得られる構成の回路と、図19に示すようなレベル・
ミックス回路とを備えた垂直走査回路が用いられる。図
19において、31がパルスシフトユニット、33がレベル・
ミックス回路である。この構成においてはクロックΦ１
のハイレベルが映像信号の有効期間に、ローレベルが水
平帰線期間に対応している。

【００３５】しかしながら、図19に示したＣＭＤイメー
ジセンサの一般的な垂直走査回路の構成例は、パルスシ
フトユニット内をシフトするクロックパルスの幅が１ク
ロック分であることを前提としており、本発明のような
パルスシフトユニット内をシフトするクロックパルスの
幅が１クロック分以上であることを前提とした場合に
は、図20に示すように、パルスシフトユニット31と、Ｃ
ＭＤ受光素子のゲートラインに印加するパルスが出力さ
れる端子Ｇi を有するレベル・ミックス回路33の間に、
出力パルス生成ユニット32を設けることが必要となる。
この図20に示す構成のパルスシフトユニット31と出力パ
ルス生成ユニット32及び出力パルス生成ユニット32の出
力にインバータを加えた部分を示し説明したのが、図５
に示した第１実施例の垂直走査回路の構成の一部であ
る。このように構成することにより、図21に示すよう
に、クロックΦ１のパルスのハイレベル期間中に映像信
号の有効期間が入るようなパルス位相の設定を行えば、
従来例と同様な選択シーケンスによりインターレース走
査における映像信号が得られると共に、ノンインターレ
ース走査における映像信号も得られることは明らかであ
る。

【００３６】次に、図11に示した第２実施例の垂直走査
回路のパルスシフトユニットと出力パルス生成ユニット
にレベル・ミックス回路を接続した場合の構成を、図22
に基づいて説明する。図22において、31はパルスシフト
ユニット、42は出力パルス生成ユニット、33はレベル・
ミックス回路である。この場合、ＣＭＤ受光素子のゲー
トラインに印加されるパルス波形は、図23に示すように
なるので、クロックパルスΦ１のハイレベル期間中に映
像信号の有効期間が入るようなパルス位相の設定を行え
ば、従来例と同様な選択シーケンスによりインターレー
ス走査における映像信号が得られると共に、ノンインタ
ーレース走査における映像信号も得られ、更には、両走
査モードにおいて垂直走査パルスの時間幅により、ＣＭ
Ｄ受光素子の露光時間を制御できるので電子シャッター
機能も実現できることは明らかである。

【００３７】このレベル・ミックス回路は、本件出願人
が出願した特願平４−５６０７６号において、従来例と
して開示している回路構成であるが、同出願における発
明の実施例として開示されている回路構成を始めとし
て、上記の４値のパルスを発生するレベル・ミックス回
路であれば、同様の接続により同様の効果が得られるこ
とは明らかである。

【００３８】また、上記実施例では、出力パルス生成ユ
ニットとしては他の構成のダイナミック論理を用いた回
路を始め、スタティック論理を用いた回路構成を利用す
ることが可能であることは言うまでもない。

【００３９】

【発明の効果】以上実施例に基づいて説明したように、
本発明に係る固体撮像装置によれば、従来どおりのイン
ターレース走査における映像信号が得られると共に、ノ
ンインターレース走査における映像信号も得られ、また
走査モードの切り替え時に走査回路制御クロック発生回
路に加えるクロックの変更をする必要がなく、走査モー
ドによって画質に差がでず、更には、両走査モードにお
いて電子シャッター機能をもたせた固体撮像装置を実現
することができる。

【図面の簡単な説明】

【図１】本発明に係る固体撮像装置の第１実施例の概略
構成を示す回路構成図である。

【図２】一般的なシフトレジスタの構成例を示す回路構
成図である。

【図３】図２に示したシフトレジスタを模式的に示す概
念図である。

【図４】図２に示したシフトレジスタの動作を説明する
ためのタイミング図である。

【図５】第１実施例の垂直走査回路の一部を示す図であ
る。

【図６】図５に示した垂直走査回路の動作を説明するた
めのタイミング図である。

【図７】図５に示した垂直走査回路の他の動作モードを
説明するためのタイミング図である。

【図８】図１に示した第１実施例の具体的な構成例を示
す図である。

【図９】図８に示した第１実施例のインターレース走査
時の動作を説明するためのタイミング図である。

【図10】図８に示した第１実施例のノンインターレース
走査時の動作を説明するためのタイミング図である。

【図11】第２実施例の垂直走査回路の一部を示す図であ
る。

【図12】図11に示した垂直走査回路の動作を説明するた
めのタイミング図である。

【図13】図11に示した垂直走査回路の他の動作モードを
説明するためのタイミング図である。

【図14】第２実施例の固体撮像装置のインターレース走
査時の動作を説明するためのタイミングの一部を示す図
である。

【図15】第２実施例の固体撮像装置のインターレース走
査時の動作を説明するためのタイミングの他の部分を示
す図である。

【図16】第２実施例の固体撮像装置のノンインターレー
ス走査時の動作を説明するためのタイミングの一部を示
す図である。

【図17】第２実施例の固体撮像装置のノンインターレー
ス走査時の動作を説明するためのタイミングの他の部分
を示す図である。

【図18】走査回路制御クロック発生回路の構成例を示す
回路図である。

【図19】ＣＭＤイメージセンサに用いる一般的な垂直走
査回路の構成例を示す図である。

【図20】本発明をＣＭＤイメージセンサに適用した実施
例における垂直走査回路の構成例を示す図である。

【図21】図20に示した垂直走査回路の動作を説明するた
めのタイミング図である。

【図22】本発明をＣＭＤイメージセンサに適用した実施
例における垂直走査回路の他の構成例を示す図である。

【図23】図22に示した垂直走査回路の動作を説明するた
めのタイミング図である。

【図24】従来の固体撮像装置の構成例を示す構成図であ
る。

【図25】従来の走査モード切り替え可能な固体撮像装置
の構成例を示す構成図である。

【図26】従来の走査モード切り替え可能な固体撮像装置
の他の構成例を示す構成図である。

【符号の説明】

１画素２水平走査回路３水平選択スイッチ４出力信号線５Ｌ第１の垂直走査回路５Ｒ第２の垂直走査回路 19 シフトレジスタユニット 19Ａパルスシフトユニット 19Ｂ出力パルス生成ユニット 21 走査回路制御クロック発生回路

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/335

Claims

(57)【特許請求の範囲】

【請求項１】２次元アレイ状に配列された複数個の光
電変換素子と、列方向に配列された前記光電変換素子に
対応して設けられた水平選択線群と、該水平選択線群を
介して列方向に配列された光電変換素子の走査を行う水
平走査回路と、行方向に配列された前記光電変換素子に
対応して設けられた垂直選択線群と、該垂直選択線群を
介して行方向に配列された光電変換素子の走査を行う第
１及び第２の垂直走査回路とを有する固体撮像装置にお
いて、前記第１及び第２の垂直走査回路はそれぞれ複数
段の走査ユニットによって構成されており、第１の垂直
走査回路の各走査ユニットを前記垂直選択線群の奇数番
目の各垂直選択線に対して１対１に対応させると共に、
第２の垂直走査回路の各走査ユニットを前記垂直選択線
群の偶数番目の各垂直選択線に対して１対１に対応さ
せ、更に前記第１及び第２の垂直走査回路を駆動するた
めのクロック群を制御して走査モードを切り替える制御
クロック発生手段を設けたことを特徴とする固体撮像装
置。
【請求項２】前記制御クロック発生手段は、前記第１
及び第２の垂直走査回路を駆動するためのそれぞれのク
ロック群の一部の周波数を同様に変化させると共に、周
波数を変化させた前記第１及び第２の垂直走査回路駆動
用の各クロック間の位相関係を更に変化させて走査モー
ドを切り替えることを特徴とする請求項１記載の固体撮
像装置。
【請求項３】請求項２記載の固体撮像装置において、
周波数が変化するクロックの周波数は、その他のクロッ
クの周波数の半分であることを特徴とする固体撮像装
置。
【請求項４】請求項２記載の固体撮像装置において、
位相関係が変化するクロックの位相差は、該クロックの
周期の１／２であることを特徴とする固体撮像装置。
【請求項５】前記光電変換素子としてＣＭＤを用い、
前記制御クロック発生手段を前記第１及び第２の垂直走
査回路と共に光電変換素子アレイと同一基板上に形成し
たことを特徴とする請求項１記載の固体撮像装置。